CN105336671B - 硅通孔的深孔底部开窗刻蚀方法 - Google Patents
硅通孔的深孔底部开窗刻蚀方法 Download PDFInfo
- Publication number
- CN105336671B CN105336671B CN201410336706.5A CN201410336706A CN105336671B CN 105336671 B CN105336671 B CN 105336671B CN 201410336706 A CN201410336706 A CN 201410336706A CN 105336671 B CN105336671 B CN 105336671B
- Authority
- CN
- China
- Prior art keywords
- deep hole
- hole bottom
- lithographic method
- silicon
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了一种硅通孔的深孔底部开窗刻蚀方法，包括如下步骤：沉积金属铝在晶圆表面和深孔侧壁的电隔离层上；进行深孔底部电隔离层的干法刻蚀，包括如下两步：氧化步骤，进行金属铝氧化反应形成三氧化二铝；刻蚀步骤，采用工艺气体进行刻蚀；重复氧化步骤和刻蚀步骤，直至完全去除深孔底部的电隔离层；去除晶圆表面的电隔离层上剩余的三氧化二铝和铝。本发明的硅通孔的深孔底部开窗刻蚀方法，方法设计简单合理，采用简单的薄膜沉积，氧化和刻蚀技术，获得很高的电隔离层/掩膜刻蚀选择比。
Description
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种硅通孔的深孔底部开窗刻蚀方法。
背景技术
基于TSV技术(TSV，Through Silicon Via)的三维方向堆叠的集成电路封装技术是目前最新的封装技术，具有最小的尺寸和质量，有效的降低寄生效应，改善芯片速度和降低功耗等优点，TSV技术是通过在芯片和芯片之间制作垂直导通，实现芯片之间互联的最新技术，因而TSV技术可以使封装产品具有更高的结构密度，从而在实现更多的功能，更优越的性能同时保持更低的成本。
要实现TSV封装，一般包括以下工艺：1、晶圆剪薄，以满足封装厚度较小的要求；2、粘结技术，形成方格状的空腔(CV)将晶圆芯片保护起来；3、通孔制作，以刻蚀方式在晶圆上制作垂直或者倾斜硅通孔；4、电隔离层覆盖，沿着通孔侧壁生成一层绝缘层防止漏电；5、阻挡层清除，将通孔底部焊垫氧化层去除，露出金属层(Pad)；6、金属化工艺，包括沉积铜层和后续的金属化线路。其中在通孔表面覆盖一层绝缘层，可以防止裸露的硅和金属化线路接触导致的短路，在工业上一般采用等离子体增强化学气相沉积法(PECVD，Plasma EnhancedChemical Vapor Deposition)制备的SiO2，沉积后通孔的表面，侧壁和底部都会覆盖上一层SiO2薄膜(厚度约为2μm)，如图1所示。因此在下一步工艺之前必须将底部的SiO2去除以裸露出可导电的金属焊垫，同时侧壁和表面的SiO2必须有剩余，并连续的覆盖在硅表面，以防止露出的硅与下步工艺沉积的金属相连导致短路。
目前，常采用直接对硅通孔进行单步刻蚀的方法来去除深孔底部的SiO2。其主要特点为：采用CHF3和Ar两种气体混合刻蚀的方式来实现。但是，这种方法选择比非常低，在刻蚀掉深孔底部的SiO2同时将孔表面和侧壁的SiO2也刻蚀掉，容易造成裸露的硅和下步沉积的金属相接引起短路，从而降低了产品的良率。
另外，还可以在SiO2表面采用物理气相沉积(PVD)方式溅射一层金属Al，如图2所示，再进行单步工艺刻蚀。但是SiO2对Al的选择比为30：1，深孔底部的SiO2对Al的选择比更低，SiO2完全刻蚀需要沉积很厚的金属Al层，沉积时间过长容易造成深孔底部也附着上一层金属Al，不利于底部的SiO2刻蚀。
鉴于上述缺陷，本专利提供一种简单易行的刻蚀方法，通过此方法可以获得很高的电隔离层/掩膜刻蚀选择比。
发明内容
基于此，有必要针对硅通孔深孔刻蚀时易短路、选择比低等问题，提供一种刻蚀速率快且选择比高的硅通孔的深孔底部开窗刻蚀方法。上述目的通过下述技术方案实现：
一种硅通孔的深孔底部开窗刻蚀方法，包括如下步骤：
沉积金属铝在晶圆表面和深孔侧壁的电隔离层上；
进行深孔底部电隔离层的干法刻蚀，包括如下两步：氧化步骤，进行金属铝氧化反应形成三氧化二铝；刻蚀步骤，采用工艺气体进行刻蚀；重复氧化步骤和刻蚀步骤，直至完全去除深孔底部的电隔离层；
去除晶圆表面的电隔离层上剩余的三氧化二铝和铝。
在其中一个实施例中，采用磁控溅射或蒸发镀膜技术将金属铝沉积在晶圆表面和深孔侧壁的电隔离层上。
在其中一个实施例中，所述氧化步骤采用氧气进行氧化，通入氧气的流量范围为50-200sccm，氧等离子体与金属铝发生反应，在金属铝的表面形成三氧化二铝。
在其中一个实施例中，所述氧化步骤的上电极的功率范围为100-5000W；
所述氧化步骤的下电极的功率范围为0-50W。
在其中一个实施例中，所述刻蚀步骤的工艺气体包括CXFY和/或CHXFY中的一种或多种的组合，所述CXFY为CF4、C4F8或C5F8，所述CHXFY为CHF3或CH2F2。
在其中一个实施例中，所述刻蚀步骤的工艺气体还包括氩气或氦气。
在其中一个实施例中，所述工艺气体的流量范围为20-200sccm，所述工艺气体的压力范围为5-20mT。
在其中一个实施例中，所述刻蚀步骤的上电极的功率范围为500-5000W；
所述刻蚀步骤的下电极的功率范围为200-1000W。
在其中一个实施例中，采用干法方式去除三氧化二铝和铝时，使用氯气和三氯化硼进行刻蚀。
在其中一个实施例中，采用湿法方式去除三氧化二铝和铝时，使用酸性溶剂盐酸或磷酸进行刻蚀。
本发明的有益效果是：
本发明的硅通孔的深孔底部开窗刻蚀方法，方法设计简单合理，采用简单的薄膜沉积，氧化和刻蚀技术，通过将Al掩膜氧化为Al2O3掩膜，可以获得很高的电隔离层/掩膜刻蚀选择比；通过刻蚀可以完全去除深孔底部的电隔离层，同时保证晶圆表面和深孔侧壁剩有连续的电隔离层。
附图说明
图1为现有技术的硅通孔深孔底部电隔离层刻蚀的剖面示意图；
图2为现有技术的硅通孔沉积金属铝后的剖面示意图；
图3为本发明的硅通孔的深孔底部开窗刻蚀方法的工艺流程图；
图4为本发明的硅通孔的深孔底部开窗刻蚀方法中进行深孔底部电隔离层的干法刻蚀的工艺流程图；
图5为本发明的硅通孔的深孔底部开窗刻蚀方法中硅通孔氧化后的剖面示意图；
图6为本发明的硅通孔的深孔底部开窗刻蚀方法中硅通孔刻蚀后的剖面示意图；
图7为本发明的硅通孔的深孔底部开窗刻蚀方法中硅通孔刻蚀后去除表面掩膜的剖面示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下通过实施例，并结合附图，对本发明的硅通孔的深孔底部开窗刻蚀方法进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
参见图3至图7，本发明的硅通孔的深孔底部开窗刻蚀方法，包括如下步骤：
S100，沉积金属铝130在晶圆表面和深孔侧壁的电隔离层120上；
S200，进行深孔底部电隔离层120的干法刻蚀，包括如下两步：
S210，氧化步骤，进行金属铝130氧化反应形成三氧化二铝140；
S220，刻蚀步骤，采用工艺气体进行刻蚀；
重复S210和S220，直至完全去除深孔底部的电隔离层120；
S300，去除晶圆表面的电隔离层120上剩余的三氧化二铝140和铝130。
在工业上一般采用等离子体增强化学气相沉积法在硅110上制备的电隔离层120，沉积后通孔的表面、侧壁和底部都会覆盖上一层电隔离层120的薄膜(厚度约为2μm)，将晶圆封装在基座160上。
本发明的硅通孔的深孔底部开窗刻蚀方法，采用简单的薄膜氧化技术，获得很高的电隔离层/掩膜刻蚀选择比。以常见的电隔离层材料SiO2为例，SiO2与Al的刻蚀选择比约为30:1，SiO2与Al2O3的刻蚀选择比约为40:1。因此，刻蚀同样厚度的SiO2电隔离层，所需的Al2O3掩膜厚度远远小于Al掩膜厚度，不需要在步骤S100时沉积很厚的Al掩膜，也就不会因沉积时间过长导致深孔底部也附着上一层金属Al，给SiO2刻蚀带来不良影响。同时，因为薄膜氧化技术仅能将掩膜层表面的Al材料氧化为Al2O3，而不能一次性将Al掩膜全部氧化，故步骤S210和S220需重复进行。
本发明的硅通孔的深孔底部开窗刻蚀方法简单易行，掩膜沉积时间短，刻蚀速率快且选择比高，通过刻蚀可以完全去除深孔底部的电隔离层120，露出可导电的金属层150，同时保证晶圆表面和深孔侧壁剩有连续的电隔离层120，以便进行下一步工艺。
作为一种可实施方式，采用磁控溅射或蒸发镀膜等技术将金属铝130沉积在晶圆表面和深孔侧壁的电隔离层120上。
作为一种可实施方式，氧化步骤采用氧气进行氧化，氧等离子体与金属铝130发生反应，在金属铝的表面形成三氧化二铝140。进一步地，通入氧气的流量范围为50-200sccm。
作为一种可实施方式，氧化步骤的上电极的功率范围为100-5000W。通常，在氧化步骤中，过低的上电极功率不利于氧气的电离，而过高的上电极功率也并不能增加氧等离子体的浓度，反而会造成能量上的浪费。在本发明中，氧化步骤的上电极的功率范围优选为600-1000W。
进一步地，氧化步骤的下电极的功率范围为0-50W。通常，在氧化步骤中，过高的下电极功率不利于氧与金属铝130的表面反应。在本发明中，氧化步骤的下电极的功率范围优选为0-20W。
作为一种可实施方式，刻蚀步骤的工艺气体包括CXFY和/或CHXFY中的一种或多种的组合。其中，CXFY为CF4、C4F8或C5F8，CHXFY为CHF3或CH2F2。
进一步地，刻蚀步骤的工艺气体还包括氩气或氦气等辅助刻蚀气体，通过辅助刻蚀气体可以改变刻蚀腔体中CXFY和/或CHXFY的气体分布，从而影响刻蚀均匀性。
作为一种可实施方式，工艺气体的流量范围为20-200sccm。进一步地，刻蚀时工艺气体的压力范围为5-20mT。工艺气体的压力过高会造成反应腔室内的工艺气体和生成气体停留时间过长，不利于深孔底部刻蚀。在本发明中，工艺气体的压力范围优选为5-10mT。
作为一种可实施方式，刻蚀步骤的上电极的功率范围为500-5000W。通常，在刻蚀步骤中，较高的上电极功率可以获得快的刻蚀速率，较低的上电极功率刻蚀速率较慢。在本发明中，刻蚀步骤的上电极的功率范围优选为500-800W。
进一步地，刻蚀步骤的下电极的功率范围为200-1000W。通常，在刻蚀步骤中，高的下电极功率有利于深孔底部的刻蚀，但是过高的下电极功率会使等离子体能量增大，会导致刻蚀的表面及侧壁的损伤。
作为一种可实施方式，采用干法或湿法方式去除晶圆表面的电隔离层120上剩余的三氧化二铝140和铝130。
作为一种可实施方式，采用干法方式去除三氧化二铝140和铝130时，使用氯气和三氯化硼进行刻蚀。
作为一种可实施方式，采用湿法方式去除三氧化二铝140和铝130时，使用酸性溶剂盐酸或磷酸进行刻蚀。
上述发明的硅通孔的深孔底部开窗刻蚀方法，方法设计简单合理，采用简单的薄膜沉积，氧化和刻蚀技术，获得很高的电隔离层/掩膜刻蚀选择比。该方法简单易行，刻蚀速率快且选择比高，通过刻蚀可以完全去除深孔底部的电隔离层，同时保证表面和侧壁剩有连续的电隔离层。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种硅通孔的深孔底部开窗刻蚀方法，其特征在于：包括如下步骤：
沉积金属铝在晶圆表面和深孔侧壁的电隔离层上；
进行深孔底部电隔离层的干法刻蚀，包括如下两步：氧化步骤，进行金属铝氧化反应在所述金属铝的表面形成三氧化二铝；刻蚀步骤，采用工艺气体进行刻蚀；重复氧化步骤和刻蚀步骤，直至完全去除深孔底部的电隔离层；
去除晶圆表面的电隔离层上剩余的三氧化二铝和铝。
2.根据权利要求1所述的硅通孔的深孔底部开窗刻蚀方法，其特征在于：
采用磁控溅射或蒸发镀膜技术将金属铝沉积在晶圆表面和深孔侧壁的电隔离层上。
3.根据权利要求1所述的硅通孔的深孔底部开窗刻蚀方法，其特征在于：
所述氧化步骤采用氧气进行氧化，通入氧气的流量范围为50-200sccm，氧等离子体与金属铝发生反应，在金属铝的表面形成三氧化二铝。
4.根据权利要求1所述的硅通孔的深孔底部开窗刻蚀方法，其特征在于：
所述氧化步骤的上电极的功率范围为100-5000W；
所述氧化步骤的下电极的功率范围为0-50W。
5.根据权利要求1所述的硅通孔的深孔底部开窗刻蚀方法，其特征在于：
所述刻蚀步骤的工艺气体包括CXFY和/或CHXFY中的一种或多种的组合，所述CXFY为CF4、C4F8或C5F8，所述CHXFY为CHF3或CH2F2。
6.根据权利要求5所述的硅通孔的深孔底部开窗刻蚀方法，其特征在于：
所述刻蚀步骤的工艺气体还包括氩气或氦气。
7.根据权利要求5或6所述的硅通孔的深孔底部开窗刻蚀方法，其特征在于：
所述工艺气体的流量范围为20-200sccm，所述工艺气体的压力范围为5-20mT。
8.根据权利要求1所述的硅通孔的深孔底部开窗刻蚀方法，其特征在于：
所述刻蚀步骤的上电极的功率范围为500-5000W；
所述刻蚀步骤的下电极的功率范围为200-1000W。
9.根据权利要求1所述的硅通孔的深孔底部开窗刻蚀方法，其特征在于：
采用干法方式去除三氧化二铝和铝时，使用氯气和三氯化硼进行刻蚀。
10.根据权利要求1所述的硅通孔的深孔底部开窗刻蚀方法，其特征在于：
采用湿法方式去除三氧化二铝和铝时，使用酸性溶剂盐酸或磷酸进行刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410336706.5A CN105336671B (zh) | 2014-07-15 | 2014-07-15 | 硅通孔的深孔底部开窗刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410336706.5A CN105336671B (zh) | 2014-07-15 | 2014-07-15 | 硅通孔的深孔底部开窗刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105336671A CN105336671A (zh) | 2016-02-17 |
| CN105336671B true CN105336671B (zh) | 2018-08-24 |
Family
ID=55287110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410336706.5A Active CN105336671B (zh) | 2014-07-15 | 2014-07-15 | 硅通孔的深孔底部开窗刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105336671B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103219304A (zh) * | 2013-04-19 | 2013-07-24 | 昆山西钛微电子科技有限公司 | 半导体晶圆级封装结构及其制备方法 |
| CN103887164A (zh) * | 2012-12-20 | 2014-06-25 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种深硅刻蚀方法 |
| CN103879951A (zh) * | 2012-12-19 | 2014-06-25 | 中国科学院上海微系统与信息技术研究所 | 硅通孔的制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100278657B1 (ko) * | 1998-06-24 | 2001-02-01 | 윤종용 | 반도체장치의금속배선구조및그제조방법 |
-
2014
- 2014-07-15 CN CN201410336706.5A patent/CN105336671B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103879951A (zh) * | 2012-12-19 | 2014-06-25 | 中国科学院上海微系统与信息技术研究所 | 硅通孔的制作方法 |
| CN103887164A (zh) * | 2012-12-20 | 2014-06-25 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种深硅刻蚀方法 |
| CN103219304A (zh) * | 2013-04-19 | 2013-07-24 | 昆山西钛微电子科技有限公司 | 半导体晶圆级封装结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105336671A (zh) | 2016-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200931518A (en) | Pulsed bias plasma process to control microloading | |
| JP2016105465A (ja) | 垂直ｎａｎｄホールエッチングのためのめっき金属ハードマスク | |
| KR101903432B1 (ko) | 플라스마 처리 방법 | |
| CN108054176A (zh) | 一种图案化的金属导线和基板的组合 | |
| CN108040435A (zh) | 一种氮化铝陶瓷基板线路刻蚀方法 | |
| CN109964303A (zh) | 经由物理气相沉积沉积非晶硅层或碳氧化硅层的方法 | |
| CN105810582A (zh) | 蚀刻方法 | |
| CN104617035A (zh) | 半导体器件的形成方法 | |
| CN100437915C (zh) | 金属导线及其制造方法 | |
| CN103077880B (zh) | 一种处理铝焊垫上的氮化钛残留物的工艺方法 | |
| JP3682067B2 (ja) | アンダーカットなしに導電線をエッチングする方法 | |
| CN107170679B (zh) | 一种导电图形的制作方法、导电图形及显示基板 | |
| CN105336671B (zh) | 硅通孔的深孔底部开窗刻蚀方法 | |
| CN104064511B (zh) | 硅片接触孔工艺方法 | |
| JP5259691B2 (ja) | プラズマ処理方法 | |
| TW201113976A (en) | Semiconductor device and method for manufacturing same | |
| CN110337710A (zh) | 用于铂图案化的牺牲层 | |
| JP2007258440A (ja) | プラズマ処理方法 | |
| CN107039343A (zh) | 元件芯片的制造方法及元件芯片 | |
| CN106024591A (zh) | 介质薄膜的形成方法 | |
| CN103000482B (zh) | 蚀刻方法和装置 | |
| CN106653680A (zh) | 接触孔的形成方法 | |
| CN105428306B (zh) | 一种通孔底部阻挡层的刻蚀方法 | |
| CN107710391A (zh) | 对多层膜进行蚀刻的方法 | |
| CN105810581A (zh) | 蚀刻方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No. Applicant after: Beijing North China microelectronics equipment Co Ltd Address before: 100176 Beijing economic and Technological Development Zone, Beijing, Wenchang Road, No. 8, No. Applicant before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |