CN104064511B - 硅片接触孔工艺方法 - Google Patents

硅片接触孔工艺方法 Download PDF

Info

Publication number
CN104064511B
CN104064511B CN201310088560.2A CN201310088560A CN104064511B CN 104064511 B CN104064511 B CN 104064511B CN 201310088560 A CN201310088560 A CN 201310088560A CN 104064511 B CN104064511 B CN 104064511B
Authority
CN
China
Prior art keywords
titanium
film
titanium nitride
contact hole
deposit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310088560.2A
Other languages
English (en)
Other versions
CN104064511A (zh
Inventor
李文军
王东
季芝慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310088560.2A priority Critical patent/CN104064511B/zh
Publication of CN104064511A publication Critical patent/CN104064511A/zh
Application granted granted Critical
Publication of CN104064511B publication Critical patent/CN104064511B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种硅片接触孔工艺方法，是在半导体制造的接触孔工艺中，用于改善硅片翘曲度。其步骤包括：在硅片表面淀积钛和氮化钛复合薄膜；退火后淀积钨薄膜；去除硅片表面残余的具有张应力的钛和氮化钛薄膜至氧化层；在氧化层上淀积具有压应力的钛和氮化钛薄膜；淀积高温铝薄膜。本发明通过平衡接触孔各层金属薄膜相互之间的应力，达到降低硅片翘曲度的效果，工艺简单易于实施。

Description

硅片接触孔工艺方法
技术领域
本发明涉及半导体集成电路制造领域，特别是指一种硅片接触孔工艺方法。
背景技术
在现有的功率MOS的接触孔工艺过程中，会先沉积一层钛和氮化钛薄膜作为粘附层，将接触孔中填充的金属钨和硅衬底粘合在一起，之后通过快速热退火处理后再沉积金属钨薄膜来填孔，最后再淀积金属铝薄膜制作金属互连线。其结构如图1所示，其中1是硅，2是氧化硅介质层，3是钨，4是铝，5是具有张应力的钛和氮化钛薄膜。接触孔内壁附着具有张应力的钛和氮化钛薄膜，再填充金属钨。其工艺流程如图2所示。钨回刻通过终点监控系统保证钨被蚀刻干净，并停止于下面的粘结层钛和氮化钛薄膜，此时的钛和氮化钛薄膜和孔内的钨皆为张应力，后续的高温厚铝薄膜沉积工艺使得张应力更加恶化，严重时会导致硅片翘曲，不利于后续工艺的进行。因此，接触孔制作中金属薄膜沉积工艺是造成硅片翘曲的主要原因。
发明内容
本发明所要解决的技术问题在于提供一种硅片接触孔工艺方法，降低硅片的翘曲度。
为解决上述问题，本发明所述的一种硅片接触孔工艺方法，包含如下步骤：
第1步，在表面淀积有氧化硅的硅片上刻蚀接触孔，接触孔底部位于硅衬底中，再淀积钛和氮化钛复合薄膜，经过快速热退火处理后淀积金属钨薄膜；
第2步，仅保留接触孔内部的钨及其底部的钛和氮化钛薄膜，去除硅片氧化硅层表面具有张应力的残余钛和氮化钛薄膜，接触孔内剩余的钨的高度为
第3步，在氧化硅表面再淀积一层具有压应力的钛和氮化钛的复合薄膜；
第4步，整个表面淀积高温厚铝薄膜。
进一步地，所述第2步中，硅片氧化硅层上的钛和氮化钛复合薄膜是在回刻金属钨时同时去除，采用干法刻蚀，或者湿法刻蚀。
进一步地，所述第3步中，淀积具有压应力的钛和氮化钛复合薄膜，通过调节淀积钛和氮化钛时的交流偏置功率来控制所述复合薄膜的压应力的大小，交流偏置功率范围为100～600瓦。
进一步地，所述第3步中，还能根据实际产品需要选择淀积钛膜、氮化钛膜或者钛和氮化钛的复合薄膜，当淀积的薄膜含有氮化钛薄膜时，氮化钛薄膜的厚度为100～
进一步地，所述第3步中，淀积具有压应力的钛和氮化钛复合薄膜的方法采用金属自离子化等离子体沉积法，或者是离子化金属等离子体沉积法。
本发明所述的一种硅片接触孔工艺方法，通过去除具有张应力的钛和氮化钛薄膜，并淀积一层可控压应力的钛和氮化钛薄膜，利用两种相反应力的薄膜互相平衡，工艺简单并能有效降低硅片的翘曲度。
附图说明
图1是传统的接触孔结构图；
图2是传统接触孔工艺流程图；
图3～6是本发明的工艺步骤图；
图7是本发明工艺流程图；
附图标记说明
1是硅衬底，2是氧化硅介质层，3是钨，4是铝膜，5、6是钛和氮化钛层。
具体实施方式
本发明所述的一种硅片接触孔工艺方法，其工艺方法包含如下步骤：
第1步，在硅片1表面淀积氧化硅介质层2后，再淀积一层钛和氮化钛复合薄膜5，经过快速热退火处理之后，淀积金属钨薄膜3，金属钨3填充接触孔。如图3所示。
第2步，如图4所示，去除硅片上带有张应力的钛和氮化钛复合薄膜5，以露出硅片1上的氧化硅介质层2，仅保留接触孔中的金属钨3及接触孔底部和侧壁包围钨3的钛和氮化钛复合薄膜5。去除钛和氮化钛薄膜5可以通过对钨3进行干法回刻时一并去除，刻蚀的方法不仅限于干法，也可采用其他刻蚀方法。接触孔内保留的钨的高度为一般只要保证接触孔底部倒角处保留适量的钨即可。
第3步，如图5所示，在氧化硅介质层2表面再淀积一层具有压应力的钛和氮化钛复合薄膜6。钛和氮化钛复合薄膜6同时也覆盖在接触孔内刻蚀剩余的钨3上。薄膜6的压应力大小调节可通过控制淀积钛和氮化钛薄膜工艺参数中的交流偏置功率来实现，典型的交流偏置功率范围在100～600瓦。所述薄膜淀积的方法采用金属自离子化等离子体沉积法（SIP），或者采用离子化金属等离子体沉积法（IMP）。另外，在薄膜的选择上，还可以根据产品的特定需要，选择淀积钛膜、氮化钛膜的单一薄膜或者钛和氮化钛的复合薄膜。若采用的薄膜包含氮化钛膜，则其中氮化钛膜的厚度为
第4步，淀积高温厚铝薄膜4，将接触孔引出，形成电连接。完成后结构剖面如图6所示。通过去除钨3的同时去除具有张应力的钛和氮化钛薄膜5，在金属铝4淀积之前淀积具有可控压应力的钛和氮化钛薄膜6。
通过上述工艺，可明显减少由于硅片接触孔内膜应力造成的硅片翘曲。如下表所示，是针对各步骤工艺之后进行硅片曲率半径的对比测量，将传统工艺与本发明工艺对比可看出，在钨淀积之前（即表中的工艺站别CTW_DEP），曲率半径两种工艺差别不大，但经过本发明对接触孔内的膜应力进行平衡处理之后，硅片的曲率半径得到明显改善。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种硅片接触孔工艺方法，其特征在于：包含如下工艺步骤：
第1步，在表面淀积有氧化硅的硅片上刻蚀接触孔，接触孔底部位于硅衬底中，再淀积钛和氮化钛复合薄膜，经过快速热退火处理后淀积金属钨薄膜；
第2步，仅保留接触孔内部的钨及其底部的钛和氮化钛薄膜，去除硅片氧化硅层表面具有张应力的残余钛和氮化钛薄膜；硅片氧化硅层上的钛和氮化钛复合薄膜是在回刻金属钨时同时去除，采用干法刻蚀，或者湿法刻蚀；回刻后接触孔内剩余的钨的高度为500～1500Å；
第3步，在氧化硅表面再淀积一层具有压应力的钛和氮化钛的复合薄膜；淀积具有压应力的钛和氮化钛复合薄膜，通过调节淀积钛和氮化钛时的交流偏置功率来控制所述复合薄膜的压应力的大小，交流偏置功率范围为100～600瓦；
还能根据实际产品需要选择淀积钛膜、氮化钛膜或者钛和氮化钛的复合薄膜，当淀积的薄膜含有氮化钛薄膜时，氮化钛薄膜的厚度为100～600Å；
第4步，整个表面淀积高温厚铝薄膜。
2.如权利要求1所述的硅片接触孔工艺方法，其特征在于：所述第3步中，淀积具有压应力的钛和氮化钛复合薄膜的方法采用金属自离子化等离子体沉积法，或者是离子化金属等离子体沉积法。
CN201310088560.2A 2013-03-19 2013-03-19 硅片接触孔工艺方法 Active CN104064511B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310088560.2A CN104064511B (zh) 2013-03-19 2013-03-19 硅片接触孔工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310088560.2A CN104064511B (zh) 2013-03-19 2013-03-19 硅片接触孔工艺方法

Publications (2)

Publication Number Publication Date
CN104064511A CN104064511A (zh) 2014-09-24
CN104064511B true CN104064511B (zh) 2017-03-29

Family

ID=51552163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310088560.2A Active CN104064511B (zh) 2013-03-19 2013-03-19 硅片接触孔工艺方法

Country Status (1)

Country Link
CN (1) CN104064511B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155145A (zh) * 2016-12-02 2018-06-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN109103139B (zh) * 2018-08-14 2020-11-20 上海华虹宏力半导体制造有限公司 半导体通孔的制造方法
CN109132995A (zh) * 2018-08-20 2019-01-04 上海华虹宏力半导体制造有限公司 应用于MEMS器件的TiN薄膜刻蚀方法
CN113782491B (zh) * 2021-08-31 2024-01-23 上海华虹宏力半导体制造有限公司 接触孔的制作方法和结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903688A (zh) * 2011-07-27 2013-01-30 英飞凌科技股份有限公司 具有应力减少夹层的多层金属化

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4285946B2 (ja) * 2002-06-06 2009-06-24 株式会社ルネサステクノロジ 半導体装置の製造方法
US20050112876A1 (en) * 2003-11-26 2005-05-26 Chih-Ta Wu Method to form a robust TiCI4 based CVD TiN film
KR100649352B1 (ko) * 2005-04-30 2006-11-27 주식회사 하이닉스반도체 반도체소자의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903688A (zh) * 2011-07-27 2013-01-30 英飞凌科技股份有限公司 具有应力减少夹层的多层金属化

Also Published As

Publication number Publication date
CN104064511A (zh) 2014-09-24

Similar Documents

Publication Publication Date Title
CN105849891B (zh) 减少具有电路的结构中的翘曲
CN104064511B (zh) 硅片接触孔工艺方法
US9287225B2 (en) Semiconductor device and manufacturing method thereof
CN102157442B (zh) 一种形成微电子芯片间互连的方法
CN104253087B (zh) 铝金属工艺接触孔的填充方法
US9985237B2 (en) Method of manufacturing an organic light emitting diode by lift-off
CN104241191B (zh) 一种金属线成膜工艺方法
CN103066093B (zh) 一种用深槽隔离制造影像传感器的方法及影像传感器结构
CN103474390B (zh) 一种铝金属线的制作方法
CN104299940A (zh) 金属阻挡层的成膜方法
EP3460835A1 (en) Method for manufacturing a semiconductor device and semiconductor device
JPS63147347A (ja) 半導体装置
CN103633012A (zh) 改善硅片翘曲度的方法
CN109273350A (zh) 金属薄膜的制造方法
CN107527802A (zh) 沟槽型双层栅mos成膜方法
CN104835748B (zh) 一种提高半导体器件键合可靠性的方法
CN102371534A (zh) 晶圆表面的化学机械研磨方法
CN101459123B (zh) 通孔及双镶嵌结构的形成方法
CN109132995A (zh) 应用于MEMS器件的TiN薄膜刻蚀方法
CN104538286A (zh) 降低以及调节薄膜表面能的方法
CN109346419A (zh) 半导体器件及其制造方法
TW202004920A (zh) 具有金屬閘極的半導體裝置及其形成方法
CN113314456B (zh) 导线层的制作方法
CN105336671B (zh) 硅通孔的深孔底部开窗刻蚀方法
TW527694B (en) Manufacturing method of damascene copper metal interconnection

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant