CN103633012A - 改善硅片翘曲度的方法 - Google Patents

改善硅片翘曲度的方法 Download PDF

Info

Publication number
CN103633012A
CN103633012A CN201210287239.2A CN201210287239A CN103633012A CN 103633012 A CN103633012 A CN 103633012A CN 201210287239 A CN201210287239 A CN 201210287239A CN 103633012 A CN103633012 A CN 103633012A
Authority
CN
China
Prior art keywords
layer
metal
metal connecting
deposit
connecting layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210287239.2A
Other languages
English (en)
Other versions
CN103633012B (zh
Inventor
成鑫华
许升高
朱东园
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210287239.2A priority Critical patent/CN103633012B/zh
Publication of CN103633012A publication Critical patent/CN103633012A/zh
Application granted granted Critical
Publication of CN103633012B publication Critical patent/CN103633012B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种改善硅片翘曲度的方法，包括如下步骤：步骤一、在硅衬底上形成金属前介质层，在该金属前介质层中形成贯穿金属前介质层的接触孔；步骤二、在所述金属前介质层上和接触孔中淀积一层金属连接层；步骤三、对所述金属连接层进行快速热退火处理；步骤四、进行等离子体刻蚀，去除位于所述金属连接层表面的自然形成的金属自然氧化层；步骤五、在所述金属连接层的上表面淀积氮化钛阻挡层。本发明能有效改善硅片的翘曲度，降低硅片生产流片的难度。

Description

改善硅片翘曲度的方法
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种改善硅片翘曲度的方法。
背景技术
在半导体功率器件和分立器件的制作中，由于前程工艺的特殊性，在制作第一层金属连线之前，硅片整体的表现为拉应力，即其翘曲表现为向上翘。
在现有的传统工艺方法中，制作第一层金属连线是先淀积一层钛和氮化钛作为连接层和阻挡层，然后通过快速热退火处理减小接触孔的接触电阻（即减小钛与下层多晶硅之间的接触电阻），再进行接触孔填充，最后再制作金属铝的连线。在这种传统工艺方法中，如果硅片在制作第一层金属连线之前就有较大的拉应力，由于金属钛和金属铝也是拉应力的薄膜，氮化钛薄膜尽管在沉积时是压应力的薄膜，但是，在经过快速热退火处理之后也会变成拉应力薄膜。这些金属薄膜的拉应力叠加上硅片原有的拉应力，就会使硅片的翘曲度过大，特别是在第一层金属铝连线非常厚的情况下，硅片的翘曲度会更大。
另外，在功率器件和分立器件中，由于深沟槽图形的引入，通常会采用多晶硅、金属钨等材料进行沟槽填充。在沟槽填充完成之后，沟槽中材料的内应力无法有效释放，从而导致整个硅片的翘曲度增大。
严重的硅片翘曲是影响硅片正常流片的一个关键问题。它不仅会导致硅片在后续的工艺流程中报警不断，严重的还有碎片的风险。因此，选择合适的工艺方法，有效控制、改善硅片的翘曲就成了工艺集成的一个重大课题。
发明内容
本发明要解决的技术问题是提供一种改善硅片翘曲度的方法，能有效改善硅片的翘曲度，降低硅片生产流片的难度。
为解决上述技术问题，本发明的改善硅片翘曲度的方法，包括如下步骤：
步骤一、在硅衬底上形成金属前介质层，在该金属前介质层中形成贯穿金属前介质层的接触孔；
步骤二、在所述金属前介质层上和接触孔中淀积一层金属连接层；
其中，还包括：
步骤三、对所述金属连接层进行快速热退火处理；
步骤四、进行等离子体刻蚀，去除位于所述金属连接层表面的自然形成的金属自然氧化层；
步骤五、在所述金属连接层的上表面淀积氮化钛阻挡层。
本发明针对前述传统工艺方法中存在的硅片翘曲度问题，在淀积完金属连接层之后就进行快速热退火处理，之后利用等离子体刻蚀去掉金属连接层表面的金属自然氧化层，再淀积氮化钛阻挡层，并且增加所述氮化钛阻挡层的厚度，增大该氮化钛阻挡层的压应力，从而抵消掉一部分硅片上的拉应力，极大地改善硅片的翘曲度。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是制作接触孔的示意图；
图2是淀积金属连接层的示意图；
图3是进行快速热退火处理后的示意图；
图4是进行等离子体刻蚀后的示意图；
图5是淀积氮化钛阻挡层的示意图；
图6是进行后续金属连线层制作的示意图；
图7是所述改善硅片翘曲度的方法流程图。
具体实施方式
参见图7所示，在下面的实施例中，所述改善硅片翘曲度的方法，包括如下步骤：
步骤一、结合图1所示，在硅衬底1上形成金属前介质层2，在该金属前介质层2中形成贯穿金属前介质层2的接触孔3。
步骤二、结合图2所示，在所述金属前介质层2上和接触孔3中淀积一层金属连接层4。淀积的所述金属连接层4包含但不限于钛，钴，钽；所述金属连接层4的厚度为
Figure BDA00002005865200041
所述金属连接层4的淀积方法包含但不限于化学气相淀积（CVD），溅射。
步骤三、结合图3所示，对所述金属连接层4进行快速热退火处理，经过热退火处理后所述金属连接层4与硅衬底1之间会形成金属硅化物层5，并且会在所述金属连接层4上端形成金属自然氧化层6。所述金属硅化物层5会降低接触孔3的接触电阻。进行所述快速热退火处理的气氛包含但不限于Ar（氩），N2（氮）；所述快速热退火处理的温度为450℃～900℃，时间为10s～100s。
步骤四、结合图4所示，进行等离子体刻蚀，去除位于金属连接层4表面的所述金属自然氧化层6。所述等离子体刻蚀的方法包括物理刻蚀、化学刻蚀或二者的混合使用；所述等离子体刻蚀的气体包含但不限于氩气，氮气，氦气，刻蚀的厚度为
Figure BDA00002005865200042
步骤五、结合图5所示，在所述金属连接层4的上端面淀积氮化钛阻挡层7。所述氮化钛阻挡层7淀积的方式为溅射，淀积的温度为20℃～400℃；氮化钛阻挡层7的厚度为
步骤六、结合图6所示，在所述氮化钛阻挡层7上端制作后续的金属连线层8。
低温条件下淀积的氮化钛薄膜是压应力薄膜，但经过高温退火处理后，氮化钛薄膜的应力会变成拉应力。半导体集成制造过程中，氮化钛薄膜通常作为金属连线的阻挡层。为了降低接触孔的电阻，通常会先淀积一层金属连接层，再淀积氮化钛阻挡层，并且利用快速热处理后金属连接层与硅衬底之间形成的金属硅化物层来降低接触电阻。但是如果硅片存在拉应力过大的翘曲度问题，高温退火后氮化钛阻挡层应力的改变会加剧硅片的翘曲度。
本发明通过在氮化钛阻挡层淀积之前进行快速热退火处理，一方面起到了降低接触电阻的作用，另一方面保持了氮化钛阻挡层的压应力。氮化钛阻挡层的压应力能够抵消掉硅片原有的部分拉应力，极大的改善硅片的翘曲度。此外，适当增加氮化钛阻挡层的厚度，改善的效果更明显。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种改善硅片翘曲度的方法，包括如下步骤：
步骤一、在硅衬底上形成金属前介质层，在该金属前介质层中形成贯穿金属前介质层的接触孔；
步骤二、在所述金属前介质层上和接触孔中淀积一层金属连接层；
其特征在于，还包括：
步骤三、对所述金属连接层进行快速热退火处理；
步骤四、进行等离子体刻蚀，去除位于所述金属连接层表面的自然形成的金属自然氧化层；
步骤五、在所述金属连接层的上表面淀积氮化钛阻挡层。
2.如权利要求1所述的方法，其特征在于：淀积的所述金属连接层包含但不限于钛，钴，钽。
3.如权利要求1或2所述的方法，其特征在于：所述金属连接层的厚度为
Figure FDA00002005865100011
4.如权利要求1或2所述的方法，其特征在于：所述金属连接层的淀积方法包含但不限于化学气相淀积，溅射。
5.如权利要求1所述的方法，其特征在于：进行所述快速热退火处理的气氛包含但不限于氩，氮。
6.如权利要求1或5所述的方法，其特征在于：所述快速热退火处理的温度为450℃～900℃，时间为10s～100s。
7.如权利要求1所述的方法，其特征在于：所述等离子体刻蚀的方法包括物理刻蚀、化学刻蚀或二者的混合使用。
8.如权利要求1或7所述的方法，其特征在于：所述等离子体刻蚀的气体包含但不限于氩气，氮气，氦气，刻蚀的厚度为
Figure FDA00002005865100021
9.如权利要求1所述的方法，其特征在于：所述氮化钛阻挡层淀积的方式为溅射，淀积的温度为20℃～400℃。
10.如权利要求1或9所述的方法，其特征在于：所述氮化钛阻挡层的厚度为
CN201210287239.2A 2012-08-13 2012-08-13 改善硅片翘曲度的方法 Active CN103633012B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210287239.2A CN103633012B (zh) 2012-08-13 2012-08-13 改善硅片翘曲度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210287239.2A CN103633012B (zh) 2012-08-13 2012-08-13 改善硅片翘曲度的方法

Publications (2)

Publication Number Publication Date
CN103633012A true CN103633012A (zh) 2014-03-12
CN103633012B CN103633012B (zh) 2016-11-02

Family

ID=50213895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210287239.2A Active CN103633012B (zh) 2012-08-13 2012-08-13 改善硅片翘曲度的方法

Country Status (1)

Country Link
CN (1) CN103633012B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658310A (zh) * 2017-08-31 2018-02-02 长江存储科技有限责任公司 降低晶片翘曲的共源极阵列形成方法
CN108155145A (zh) * 2016-12-02 2018-06-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN111755450A (zh) * 2020-07-08 2020-10-09 长江存储科技有限责任公司 降低晶圆翘曲度的方法及三维存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030100178A1 (en) * 2001-11-27 2003-05-29 Takao Kamoshima Method for manufacturing a semiconductor device
CN1773691A (zh) * 2004-11-09 2006-05-17 安捷伦科技公司 在集成电路中制作低泄漏互连层的方法
CN101192560A (zh) * 2006-11-28 2008-06-04 中芯国际集成电路制造(上海)有限公司 接触孔的填充方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030100178A1 (en) * 2001-11-27 2003-05-29 Takao Kamoshima Method for manufacturing a semiconductor device
CN1773691A (zh) * 2004-11-09 2006-05-17 安捷伦科技公司 在集成电路中制作低泄漏互连层的方法
CN101192560A (zh) * 2006-11-28 2008-06-04 中芯国际集成电路制造(上海)有限公司 接触孔的填充方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155145A (zh) * 2016-12-02 2018-06-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN107658310A (zh) * 2017-08-31 2018-02-02 长江存储科技有限责任公司 降低晶片翘曲的共源极阵列形成方法
CN107658310B (zh) * 2017-08-31 2020-04-14 长江存储科技有限责任公司 降低晶片翘曲的共源极阵列形成方法
CN111755450A (zh) * 2020-07-08 2020-10-09 长江存储科技有限责任公司 降低晶圆翘曲度的方法及三维存储器
CN111755450B (zh) * 2020-07-08 2021-08-10 长江存储科技有限责任公司 降低晶圆翘曲度的方法及三维存储器

Also Published As

Publication number Publication date
CN103633012B (zh) 2016-11-02

Similar Documents

Publication Publication Date Title
CN100550316C (zh) 半导体结构的形成方法及半导体结构
US10727119B2 (en) Process integration approach of selective tungsten via fill
US8906806B2 (en) Method of manufacturing semiconductor device
CN103633012A (zh) 改善硅片翘曲度的方法
CN109273350B (zh) 金属薄膜的制造方法
CN101572252B (zh) 刻蚀停止层、具有通孔的半导体器件及其形成方法
WO2021169794A1 (zh) 半导体结构制造方法及半导体结构
CN103489821A (zh) 一种高深宽比沟槽的填充方法
KR100345672B1 (ko) 고밀도 플라즈마 산화막 사용한 반도체 소자의 층간절연막 형성방법
TWI683919B (zh) Cu膜之形成方法
US20090166874A1 (en) Semiconductor Device and Method of Fabricating the Same
US20090261477A1 (en) Semiconductor device and method of manufacturing the same
JPH11233517A (ja) 半導体装置の銅配線
KR100755113B1 (ko) 반도체 소자의 금속배선 형성방법
US20100041241A1 (en) High density plasma dielectric desposition for void free gap fill
US7112529B2 (en) Method of improving residue and thermal characteristics of semiconductor device
TW504793B (en) Method for producing barrier layer with plasma treatment
TW201425631A (zh) 鋁薄膜之製造方法
KR100602789B1 (ko) 반도체 소자의 장벽금속막 형성 방법
CN100394557C (zh) 半导体器件的制造方法
KR100900233B1 (ko) 반도체 소자의 게이트 형성방법
KR20030002137A (ko) 구리를 사용한 대머신 금속배선 형성 방법
KR20040001523A (ko) 적층된 에스아이엔을 이용한 구리확산방지막 형성방법
KR100364804B1 (ko) 반도체 소자의 제조방법
KR19980052402A (ko) 반도체 장치의 금속배선 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant