TWI683919B - Cu膜之形成方法 - Google Patents

Cu膜之形成方法 Download PDF

Info

Publication number
TWI683919B
TWI683919B TW106114912A TW106114912A TWI683919B TW I683919 B TWI683919 B TW I683919B TW 106114912 A TW106114912 A TW 106114912A TW 106114912 A TW106114912 A TW 106114912A TW I683919 B TWI683919 B TW I683919B
Authority
TW
Taiwan
Prior art keywords
film
forming
temperature
hydrogen
degassing
Prior art date
Application number
TW106114912A
Other languages
English (en)
Other versions
TW201741484A (zh
Inventor
原田雅通
猪狩晃
小風豊
Original Assignee
日商愛發科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP??2016-098032 priority Critical
Priority to JP2016098032 priority
Application filed by 日商愛發科股份有限公司 filed Critical 日商愛發科股份有限公司
Publication of TW201741484A publication Critical patent/TW201741484A/zh
Application granted granted Critical
Publication of TWI683919B publication Critical patent/TWI683919B/zh

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02Pretreatment of the material to be coated
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]

Abstract

本發明之Cu膜之形成方法係於形成於層間絕緣膜之凹部內介隔襯膜而埋入形成Cu膜之方法,且對成膜後之上述襯膜進行熱處理,進行上述熱處理之後,於包含氫之氣體環境下,對上述襯膜之表面進行脫氣處理,進行上述脫氣處理之後,於經上述熱處理之上述襯膜上形成Cu膜,上述襯膜係選自Co膜、Ni膜、CoNi膜中之一者。

Description

Cu膜之形成方法
本發明係關於一種於襯膜上形成Cu膜之方法。更詳細而言,係關於一種於Cu配線構造中於襯膜上形成Cu膜時所利用之方法。
於半導體器件中,多使用將Cu用作導電材料之Cu配線構造。於此種Cu配線構造中,使用乾式法或濕式法於形成於層間絕緣膜1之凹部(孔洞或溝槽等)1a內埋入形成Cu配線層4。於層間絕緣膜1與Cu配線層4之間,設置有用以防止Cu向層間絕緣膜1擴散之障壁層(Ta系或Ti系)2、及形成於障壁層2上且成為Cu配線層4之基底之襯膜(Co或Ru)3(圖15A)。此種襯膜3係藉由PVD(Physical Vapor Deposition,物理氣相沈積)法或CVD(Chemical Vapor Deposition,化學氣相沈積)法而形成。 作為襯膜3,隨著半導體器件之速度及功能之改良,要求形態良好、對障壁層2之密接性優異且襯膜3本身電阻低之構件。又,對半導體器件要求低成本化,對襯膜3之構件亦要求低成本化。根據此種觀點,有望將Co作為襯膜3(例如,參照國際公開第2011/027835號公報)。 通常,為了作為襯膜3發揮功能,例如對藉由CVD法成膜之後之Co膜,為了自Co膜內去除雜質(C、N、O等)而實現Co膜之低電阻化,會進行如圖15A所示般之後退火處理(例如,參照日本專利特開2012-023152號公報)。其後,於處於經冷卻之狀態之Co膜上,例如藉由PVD法形成成為配線層4之Cu膜(圖15B)。繼而,藉由進行回焊處理而埋設內壁被Cu膜覆蓋之凹部4H,並且實現表面平坦化。然而,隨著凹部4H之開口直徑變窄、凹部4H之深度變深,有難以藉由回焊之Cu而穩定地填充凹部4H內之傾向,有於凹部4H內偶發性地產生孔隙(空隙)4V之虞(圖15C)。圖16係表示此種先前之製造流程圖之一例之圖。 若於Cu配線層4內存在孔隙4V,則會成為阻礙於Cu配線層4流動之電流之因素,而使信號傳輸或電力供給變得不穩定,因此,期待開發能夠穩定地形成不存在孔隙4V之Cu配線層4之製造方法。
本發明係鑒於此種先前之實際情況而完成者,其目的在於提供一種Cu膜之形成方法,該Cu膜之形成方法能夠於在形成於層間絕緣膜之凹部內介隔襯膜埋入形成Cu配線層時,抑制Cu配線層內產生孔隙。 為了解決上述問題,本發明之一態樣之Cu膜之形成方法係於形成於層間絕緣膜之凹部內介隔襯膜埋入形成Cu膜之方法,且對成膜後之上述襯膜進行熱處理(後退火步驟),進行上述熱處理之後,於包含氫之氣體環境下對上述襯膜之表面進行脫氣處理(改質步驟),進行上述脫氣處理之後,於經上述熱處理之上述襯膜上形成Cu膜(成膜步驟),上述襯膜係選自Co膜、Ni膜、CoNi膜中之一者。 於本發明之一態樣之Cu膜之形成方法中,上述脫氣處理亦可藉由氫還原使上述Co膜之表面成為以氫為終端之狀態。 於本發明之一態樣之Cu膜之形成方法中,上述脫氣處理之溫度亦可低於上述熱處理之溫度。 於本發明之一態樣之Cu膜之形成方法中,上述脫氣處理之溫度亦可為260℃以上且290℃以下。 於本發明之一態樣之Cu膜之形成方法中,亦可於進行上述熱處理之後,將上述Co膜暴露於大氣中,其後,進行上述脫氣處理(暴露步驟)。即,亦可於後退火步驟與脫氣處理(改質步驟)之間將上述Co膜暴露於大氣中。 [發明之效果] 本發明之一態樣之Cu膜之形成方法於在形成於層間絕緣膜之凹部內介隔Co膜埋入形成Cu膜時,於Co膜之後退火步驟與Cu膜之成膜步驟之間,進行對Co膜之表面進行脫氣處理之改質步驟。上述脫氣處理係於包含氫之氣體環境下進行。 根據該脫氣處理,藉由H2 還原而自Co膜之表面去除OH基或氧,Co膜之表面成為大致以氫為終端(吸附氫)之狀態。認為藉由以此方式使Co膜之表面以氫為終端(吸附氫),而使沈積於其上之Cu膜之濡濕角θ變小。其結果,能夠藉由對Cu膜進行回焊而於形成於層間絕緣膜之凹部內介隔Co膜埋入形成Cu膜。 因此,本發明之一態樣有助於提供一種Cu膜之形成方法,其能夠抑制埋入形成Cu膜時之問題即Cu配線層內產生孔隙。
以下,基於圖式對本發明之一實施形態之Cu膜之形成方法進行說明。此處,對襯膜包含Co膜之情形進行詳細說明。 圖1A~圖1D係表示本發明之一實施形態之Cu膜之形成方法之一例之模式剖視圖。如圖1A~圖1D所示,本發明之一實施形態之Cu膜之形成方法,可較佳地用作於形成於層間絕緣膜1上之凹部(孔洞或溝槽等)1a內介隔Co膜3埋入形成Cu配線層4(Cu膜)之方法。以下詳細說明之Cu膜之形成方法亦能夠用於與圖1A~圖1D相比Cu配線層非常厚之情形(圖2A~圖2D)。 該方法係用作例如構成圖6之流程圖所示之Cu配線膜形成製程之部分之步驟。將於下文中對圖6之流程圖所示之一連串之步驟及圖7所示之製造裝置一起進行說明。 於本發明之一實施形態之Cu膜之形成方法中,於層間絕緣膜1與Cu配線層4之間,設置有用以防止Cu向層間絕緣膜1擴散之障壁層(Ta或Ti系)2、及形成於障壁層2上且成為Cu配線層4之基底之襯膜(Co)3。 本發明之一實施形態特別包含對成膜後之Co膜3進行熱處理之後退火步驟S6、及於經過該後退火步驟S6之Co膜3上形成Cu配線層4之成膜步驟S10,且具有於後退火步驟S6與形成Cu配線層4之成膜步驟S10之間對Co膜4的表面進行脫氣處理之改質步驟S8。 後退火步驟S6係自成膜後之Co膜3之表面或內部向Co膜3之外部熱去除雜質(碳(C)、氮(N)、氧(O)等)而實現Co膜3的低電阻化之步驟。作為後退火步驟S6之具代表性之條件,可列舉製程溫度為260℃~380℃、製程氣體為NH3 與H2 之混合氣體、製程壓力為390 Pa、製程時間為120 sec。 於本發明之一實施形態中,對經過後退火步驟S6之Co膜3進行改質步驟S8之脫氣處理。再者,於後退火步驟S6與改質步驟S8之間,亦可視需要進行作為冷卻步驟之一例之例如空氣破壞(暴露於大氣中)。將於下文中對詳細內容進行說明。 藉由實施該脫氣處理,利用H2 還原自Co膜之表面去除OH基或氧,Co膜之表面成為大致以氫為終端(吸附氫)之狀態。因此,於本發明之一實施形態中,將脫氣處理亦稱為「H2 吸附處理」。 作為H2 吸附處理之具代表性之條件,可列舉製程溫度為RT(室溫)~300℃、製程氣體為包含氫(H)之氣體、製程壓力自10 Pa至1000 Pa、製程時間為120 sec。此處,所謂「包含氫(H)之氣體」,並不限定於僅由氫氣構成之氣體。代替此,例如亦可使用包含惰性氣體(例如,He氣體)及氫氣之混合氣體或藉由遠距電漿法或CAT(catalase,過氧化氫酶)法等產生之氫自由基。 圖1B表示藉由脫氣處理利用H2 還原自Co膜之表面去除OH基或氧而Co膜之表面大致以氫為終端(吸附氫)之狀態。於Co膜3之表面所示之「中空之○記號」表示所吸附之氫。於圖3A、圖3B及圖4A~圖4C中分別詳細地示出該脫氣處理前之狀態、處理中之狀態、處理後之狀態。 圖3A及圖3B係說明氫氣(H2 )脫氣效果與處理溫度之關係之圖,且圖3A表示脫氣處理前之狀態,圖3B表示脫氣處理中之狀態。圖4A~圖4C係說明氫氣(H2 )脫氣效果與處理溫度之關係之圖,且圖4A表示低溫處理後之狀態,圖4B表示中溫處理後之狀態,圖4C表示高溫處理後之狀態。 如圖3A所示,表示脫氣處理前之Co膜3之表面處於被氧或OH基覆蓋之狀態。圖3B表示正在對圖3A所示之Co膜3之表面使用包含氫氣(H2 )之氣體進行脫氣處理之狀態。覆蓋Co膜3之表面之氧或OH基藉由氫氣(H2 )而成為水(H2 O)並自Co膜3之表面脫離。 即,如圖4A~圖4C所示,根據上述脫氣處理,能夠藉由H2 還原而自Co膜之表面去除OH基或氧,使Co膜之表面成為大致以氫為終端(吸附氫)之狀態。但是,根據脫氣處理之溫度條件,該脫氣處理之作用、效果會發生變化。以下,按脫氣處理之每一溫度條件進行詳細說明。 圖4A表示低溫處理(200℃以上且未達260℃)之情形。於該情形時,雖然產生氫氣(H2 )還原,但氫氣(H2 )還原處於不充分之狀況。因此,處於在Co膜之表面殘存有未被去除之OH基或氧之狀態。 圖4B表示中溫處理(260℃以上且未達290℃)之情形。於該情形時,於Co膜之表面幾乎未殘存OH基或氧,Co膜之表面成為大致遍及全域被氫氣(H2 )還原之狀態。因此,氫終端之密度顯示出最大。 圖4C表示高溫處理(320℃以上)之情形。於該情形時,於Co膜之表面完全未殘存OH基或氧。Co膜之表面成為被氫氣(H2 )還原之狀態,但氫氣(H2 )亦開始脫離,氫終端之密度降低。 圖5係說明Cu膜表面之氫終端(氫吸附)與濡濕角之關係之圖。於圖5中,符號2為TaN膜,符號3為Co膜、符號4為經回焊之Cu。 於上述中溫處理(260℃以上且未達290℃)之情形(圖4B)時,Co膜表面以氫為終端(吸附氫)。藉此,形成於Co膜表面之上且成為熱熔融之狀態之Cu膜的相對於Co膜表面之濡濕角θ變小。 由以下之Young式表示該情況。此處,YS 係Co膜之表面張力,YL 係Cu膜之表面張力,YLS 係Cu膜與Co膜之界面之表面張力。 (數1)
Figure 02_image001
根據該式,可知為了減小濡濕角θ,要減小YL 或增大(YS -YLS )。Cu膜之表面張力YL 係由溫度決定,與Co膜之表面狀態無關,因此,不會因Co表面之氫終端而發生變化。 另一方面,由於YS 、YLS 均為受Co表面狀態影響之物理量,故而能夠容易推測會受到Co表面之氫終端之影響。因此,濡濕角θ變小之原因在於(YS -YLS )變大。 如此,Co膜之表面以氫為終端(吸附氫),藉此,沈積於其上之Cu膜之濡濕角θ變小。本發明人等認為:其結果,能夠藉由對Cu膜進行回焊,而於形成於層間絕緣膜之凹部4H(圖1C、圖2C)內介隔Co膜埋入形成Cu膜。於圖1A~圖1D、圖2A~圖2D中,符號4C表示回焊後埋入Cu之部位。符號4A為回焊前之Cu膜。圖4B為回焊後之Cu膜。 因此,本發明之一實施形態有助於提供一種Cu膜之形成方法,其能夠抑制埋入形成Cu膜時之問題即Cu配線層內之孔隙之產生。 圖6係表示應用本發明之Cu配線膜形成製程之一例之流程圖。圖7係表示本發明之一實施形態之製造裝置之一例之圖。該製造裝置被設為能夠實施圖6之Cu配線膜形成製程之構成。 於圖6所示之例中,依序進行以下之S1~S13之步驟。但是,步驟S7係視需要設置之特殊之步驟。 S1係向裝入室C1之內部空間導入晶圓(被處理體)之步驟。 S2係於腔室C11中對晶圓進行熱處理而脫氣(脫氣體)之步驟。 S3係於腔室C7中將晶圓冷卻至較下一步驟之製程低之溫度之步驟。 S4係於腔室C10中於晶圓上形成TaN膜之步驟。 S5係於腔室C8中於TaN膜上形成Co膜之步驟。 S6係於腔室C3中對Co膜進行後退火之步驟。 S7係於腔室C2中將Co膜暴露於大氣中(空氣破壞)之步驟。 S8係於腔室C11中利用包含氫之氣體進行H2 吸附處理(脫氣)之步驟。 S9係於腔室C7中將晶圓冷卻至較下一步驟之製程低之溫度之步驟。 S10係於腔室C5中成膜Cu膜之步驟。 S11係於腔室C4中對Cu進行回焊之步驟。 S12係於腔室C7中為取出晶圓做準備而將晶圓冷卻之步驟。 S13係將晶圓自取出室C12之內部空間向裝置外部搬出之步驟。 藉由步驟S1向裝入室C1之內部導入晶圓(被處理體),於步驟S2中,進行晶圓之脫氣體處理。其後,以低於下一步驟步驟S4之製程溫度將晶圓冷卻,為TaN膜之成膜做準備。 於步驟S4中,於將氧化矽膜(由SiO2 被覆之)晶圓用作基材並於其上形成TaN膜之情形時,較佳為使用例如以下所述之化學氣相沈積法(Chemical Vapor Deposition,CVD法)或原子層沈積法(Atomic Layer Deposition,ALD法)。 關於TaN膜,藉由CVD法或ALD法,使用例如有機系原料PDMAT(Ta(N(CH3 )2 )5 ,五(二甲氨基)鉭)或金屬鹵化物TaCl5 等作為原料,與H2 或NH3 或電漿化之H2 或NH3 熱反應,於成膜壓力數Pa~數十Pa、成膜溫度350℃之條件下,以1.5 nm~3.0 nm之厚度形成TaN膜。 此處,對於障壁膜為TaN膜之情形進行了詳細說明,但本發明之障壁膜並不限定於TaN膜。作為構成本發明之障壁膜之材料,除TaN以外,例如可列舉Ti、TiN、Ta、W、WN、及矽化物等。 於步驟S5中,於將TaN膜用作基材並於其上形成Co膜之情形時,較佳為使用例如以下所述之化學氣相沈積法(Chemical Vapor Deposition,CVD法)或原子層沈積法(Atomic Layer Deposition,ALD法)。 為了於作為障壁膜發揮功能之TaN膜上,將如2-烷基脒基鈷般之包含Co與烷基脒基(該烷基為乙基、丁基)之有機金屬材料還原而形成Co膜,使用還原氣體。作為此種還原氣體,使用選自作為公知之還原氣體之NH3 、N2 H4 、NH(CH3 )2 、N2 H3 CH、及N2 中之至少1種氣體、或將H2 氣體與上述還原氣體組合之氣體(其中,特佳為NH3 )。可將上述還原氣體供給至腔室內,使用CVD法或ALD法,於製程條件(例如,成膜壓力:50~1000 Pa;基材溫度(成膜溫度):180~400℃、較佳為180~300℃、更佳為200~300℃;還原氣體(例如,NH3 等)之流量:100~1000 sccm)之下形成CVD(ALD)-Co膜。 藉此,使CVD-Co膜於TaN膜上沈積為1.5 nm~3.0 nm之厚度。藉由使用此種還原氣體,而可實現Co之成核時間之抑制或Co膜之沈積速度之控制、表面形態之改善、雜質濃度之抑制、低電阻化,而使於微細圖案中可於密接層、矽化物層、蓋層使用Co膜。作為包含上述烷基脒基鈷之有機金屬材料,例如可列舉Co(tBu-Et-Et-amd)2 。 Co膜之成膜法並不限定於CVD法,亦可採用PVD法。於採用PVD法之情形時,能夠於製程條件(成膜溫度:室溫;磁控濺鍍;DC功率:1000W;RF偏壓功率:100W;Ar:5 sccm;壓力:0.5 Pa等條件)下形成PVD-Co膜。 步驟S6係對步驟S5所形成之Co膜進行後退火之步驟。Co膜之後退火例如可於包含氨氣及氫氣之混合氣體環境中,換言之於還原氣體環境下以特定之溫度進行退火。藉此,能夠有效地去除所成膜之Co膜中之碳或氮等雜質,使Co膜本身低電阻化。又,可將Co膜表面中之碳之濃度抑制為較低。因此,藉由Cu配線構造之籽晶層之形成採用此種Co膜形成方法,而能夠提昇包含Co膜之籽晶層與障壁層之密接性。又,亦改善包含Co膜之籽晶層與Cu配線層之密接性。因此,亦與Co膜本身之低電阻化連動,而實現Cu配線之進一步低電阻化。 後退火時之溫度較佳為設定為高於Co膜之成膜時之溫度。藉由後退火時之溫度高於Co成膜時之溫度,而能夠於短時間內有效地去除Co膜中之雜質。後退火時之溫度較佳為250℃~350℃之範圍。若低於250℃,則無法充分地去除Co膜中之雜質,因此,無法獲得低電阻之Co膜。又,半導體器件之構造上、半導體器件之配線形成步驟中無法使用高於350℃之溫度。 於進行上述後退火之步驟中,可於僅包含氨氣及氫氣中任一者之氣體環境中進行退火。然而,於僅包含氨氣之情形時,未有效地去除Co膜中及Co膜表面之氮。又,於僅包含氫氣之情形時,不會有效地去除Co膜中及Co膜表面之碳。因此,後退火之步驟較佳為於包含氨氣及氫氣之兩者之氣體環境下進行。此時,後退火時之氫氣之分壓較佳為1~1000 Pa,更佳為100 Pa~1000 Pa。若氫氣之分壓偏離該範圍,則無法充分地去除雜質。 步驟S7係於腔室C2中將Co膜暴露於大氣中(空氣破壞)之步驟。此種將Co膜暴露於大氣中之步驟,即便存在於Co膜之成膜步驟與將於下文中進行說明之Cu膜之成膜步驟之間,只要Cu配線構造穩定地成立,則暴露於大氣中之步驟於量產面上極有效。例如,可使生產線於中途一端停止,對將處理之物品數量進行調整。即,可將製造步驟分為前步驟及後步驟進行管理,該前步驟進行自最初之步驟至Co膜之成膜步驟及後退火步驟之步驟,該後步驟包含Cu膜之成膜步驟。又,無需於真空原位(in-situ)下形成前步驟及後步驟,亦可導入前步驟或後步驟專用之製造裝置,亦可預料到製造裝置之小型化或佔據面積縮減等效果。 步驟S8係於腔室C11中利用包含氫之氣體進行H2 吸附處理(脫氣)之步驟。步驟S8係本發明之最特徵性之步驟,即,即便假設存在步驟S7(將Co膜暴露於大氣中(空氣破壞)之步驟),亦會有效地有助於Cu配線構造穩定地成立。步驟S8不依賴於步驟S7之有無。如圖4A~圖4C所示,根據步驟S8之脫氣處理,能夠藉由H2 還原而自Co膜之表面去除OH基或氧,使Co膜之表面成為大致以氫為終端(氫吸附)之狀態。 此時,作為脫氣處理之溫度條件,如上所述,較佳為中溫處理(260℃以上且未達290℃)。於採用該溫度域之情形時,於Co膜之表面幾乎未殘存OH基或氧,Co膜之表面成為大致遍及全域被氫氣(H2 )還原之狀態。因此,氫終端之密度顯示出最大。如此Co膜之表面以氫為終端(氫吸附),藉此,沈積於其上之Cu膜之濡濕角θ變小,因此,能夠藉由對Cu膜進行回焊而於形成於層間絕緣膜之凹部內介隔Co膜埋入形成Cu膜。 又,亦可於腔室內進行此種步驟S8中之脫氣處理及上述步驟S6中之熱處理。於該情形時,需要使脫氣處理之溫度低於後退火步驟之溫度。因此,作為晶圓加熱方法,較適宜為能夠使晶圓溫度升溫、降溫之利用紅外線燈或輻射等電磁波進行之加熱方式。 步驟S9係於腔室C7中將晶圓冷卻至較下一步驟之製程低之溫度之步驟。藉此,能夠於不依賴於前步驟之脫氣處理之溫度之情況下,以較佳之特定溫度進行下一步驟之Cu膜之成膜。 步驟S10係於腔室C5中成膜Cu膜之步驟。作為Cu膜之成膜法,例如可列舉CVD法或PVD法。於藉由CVD法形成Cu膜之情形時,例如,於成膜溫度200℃、成膜壓力500 Pa形成特定之膜厚即可。於藉由PVD法形成Cu膜之情形時,可於成膜溫度-20℃、成膜壓力0.5 Pa獲得特定之膜厚。此處,關於特定之膜厚,膜厚之最小值係埋入凹部所需之膜厚,膜厚之最大值根據所形成之Cu配線構造之條件而決定。Cu膜之成膜法並不限定於CVD法或PVD法,亦可視需要使用鍍覆等。 步驟S11係於腔室C4中對Cu進行回焊之步驟。於步驟S10中形成於在步驟S8中脫氣處理之Co膜上之Cu膜,於步驟S11中對該Cu膜進行回焊。藉此,能夠於不在凹部內產生空隙(孔隙)之情況下利用Cu膜埋入凹部內。如上所述,藉由脫氣處理,Co膜之表面成為以氫為終端(氫吸附)之狀態,藉此,沈積於其上之Cu膜之濡濕角θ變小。因此,其後,對Cu膜進行回焊,藉此,能夠實現於形成於層間絕緣膜之凹部內介隔Co膜穩定地埋入形成Cu膜。 步驟S12係於腔室C7中為取出晶圓做準備而將晶圓冷卻之步驟,步驟S13係將晶圓自取出室C12之內部空間向裝置外部搬出之步驟。 藉由經過此種一連串之步驟,而能夠提供一種可抑制Cu配線層內產生孔隙之Cu膜之形成方法。 圖7係表示本發明之一實施形態之製造裝置之一例之圖,可較佳地於進行上述一連串之步驟時使用。 圖7之製造裝置係安裝有複數個濺鍍模組等之集束型工具。於圖7中,C1係裝載室(搬入室),C12係卸載室(搬出室)。藉由於大氣壓環境下設置之機器人31,作為被處理體之基板被搬入至裝載室C1及卸載室C12之中,或自裝載室C1及卸載室C12之中搬出。 裝載室C1及卸載室C12連接於第一搬送室FX及第二搬送室RX。搬送室FX、RX各自具備搬運基板之機器人32、33。2個搬送室FX、RX藉由中間室MX而連通。於第一搬送室FX,連接有6個腔室c1~c3、c10~c12。於第二搬送室RX,亦連接有6個腔室c4~c9。 於上述製造方法中,使用例如包含如下腔室之構成之製造裝置,即包含符號c2所表示之空氣破壞室、符號c3所表示之後退火室、符號c4所表示之回焊室、符號c5所表示之PVD-Cu成膜室、符號c7所表示之冷卻室、符號c8所表示之CVD-Co成膜室、符號c10所表示之PVD-TaN成膜室、及符號c11所表示之脫氣室。於在各室內進行各種處理時,以基板之上表面成為被處理面之方式進行配置。 例如,於上述製造方法中,於進行步驟S1~S13之情形時,依序實施c1→c11→c7→c10→c8→c3→(c2)→c11→c7→c5→c4→c7→c12,藉此,能夠提供一種本發明之一實施形態之Cu膜之形成方法。此處,本實施形態示出於各室內進行之各種處理之一例,但本發明並不限定於圖7所示之配置。 (實驗例1) 於本實驗例中,對Co膜之後退火溫度與填充(Filling)成功率之關係進行了研究。 圖8係表示後退火溫度與填充(Filling)成功率及比電阻之關係之曲線圖,符號◇記號表示填充(Filling)成功率,符號□記號表示比電阻。 圖9係表示後退火溫度與Co膜中之雜質濃度(O、C、N)之關係之曲線圖,符號□記號表示氧(O),符號△記號表示碳(C),符號◇記號表示氮(N)。 自圖8及圖9明確以下之方面。 (A1)伴隨後退火溫度之上升,Co膜之比電阻及Co膜所包含之雜質濃度(O、C、N)降低,膜質改善。 (A2)相對於此,伴隨後退火溫度之上升,填充(Filling)成功率(埋入率)降低。 根據以上之結果可知,僅藉由提高後退火溫度,難以應用於實際之配線形成步驟中。 (實驗例2) 於本實驗例中,改變Co膜之脫氣條件,對填充(Filling)成功率進行了研究。此時,準備人為地將Co膜之表面暴露於大氣中而得之試樣,對脫氣時之環境進行了調查。將其結果示於圖10。 圖10係表示脫氣時之環境與填充(Filling)成功率之關係之曲線圖。 於圖10之橫軸中,「high Vac」表示不供給H2 及He作為脫氣環境之真空狀態。「He 1000 sccm,57 Pa」表示將He氣體供給至腔室中作為脫氣環境之狀態。「H2 /He 500/1000 sccm,84 Pa」表示將氫氣與氦氣之混合氣體供給至腔室中作為脫氣環境之狀態。但是,於圖10中,脫氣處理時之基板溫度固定為260℃。 自圖10可明確以下之方面。 (B1)若將Co膜暴露於大氣中,則Co膜之表面被氧或OH基覆蓋。此後,於未供給H2 及He之真空狀態之情形(high Vac)時,填充(Filling)成功率成為10~20%,極低。 (B2)藉由將脫氣環境設為氦氣環境,而填充(Filling)成功率成為15~20%,雖然若干改善,但不實用。 (B3)藉由將脫氣環境設為氫氣與氦氣之混合氣體環境,而填充(Filling)成功率成為95~100%,能夠實現穩定之量產製程。不僅於基板(晶圓)之中央部(表示為「Center」)獲得實用之結果,於周緣部(表示為「Edge」)亦獲得實用之結果。 根據以上之結果可知,脫氣環境較佳為包含氫氣與氦氣之混合氣體。確認藉由採用此種脫氣環境,即便將Co膜暴露於大氣中,亦可獲得穩定之填充(Filling)成功率。 (實驗例3) 於本實驗例中,改變後退火溫度,對脫氣條件(真空排氣、He環境)與填充(Filling)成功率之關係進行了研究。此時,準備人為地將Co膜之表面暴露於大氣中而得之試樣,對脫氣條件進行了調查。將其結果示於圖11。 圖11係表示脫氣條件(真空排氣、H2 /He環境)與填充(Filling)成功率之關係之曲線圖。於圖11中,符號◇記號及符號□記號表示脫氣條件為氫氣與氦氣之混合氣體環境之情形。符號◇記號表示基板(晶圓)之中央部(表示為「Center」)之結果,符號□記號表示周緣部(表示為「Edge」)之結果。符號△記號表示於經真空排氣之狀態(不供給H2 及He之狀態)下進行脫氣之情形(high Vac)。 自圖11可明確以下之方面。 (C1)於在不供給H2 及He之狀態下進行脫氣之情形時,伴隨後退火溫度之上升,填充(Filling)成功率急遽減少。後退火溫度為320℃時,填充(Filling)成功率為數%,後退火溫度為350℃時,填充(Filling)成功率成為0%。 (C2)於在氫氣與氦氣之混合氣體環境下進行脫氣之情形時,即便後退火溫度為295℃,亦可獲得超過90%之填充(Filling)成功率。然而,若後退火溫度超過300℃,則填充(Filling)成功率急遽減少。後退火溫度為320℃時,填充(Filling)成功率減少為15~45%左右,後退火溫度為350℃時,填充(Filling)成功率減少為0~20%左右。 根據以上之結果,可知相較於「未供給氫氣及氦氣之狀態」,脫氣環境較佳為設為「氫氣與氦氣之混合氣體環境」。確認藉由採用此種脫氣環境,填充(Filling)成功率改善。 (實驗例4) 於本實驗例中,改變脫氣條件(H2 分壓),對填充(Filling)成功率進行了研究。此時,準備人為地將Co膜之表面暴露於大氣中而得之試樣,對脫氣條件進行了調查。將其結果示於圖12。 圖12係表示脫氣條件(H2 分壓)與填充(Filling)成功率之關係之曲線圖。於圖12中,符號◇記號表示基板(晶圓)之中央部(表示為「Center」)之結果,符號□記號表示周緣部(表示為「Edge」)之結果。但是,脫氣溫度固定為260℃,後退火溫度固定為320℃。 自圖12可明確以下之方面。 (D1)伴隨氫氣(H2 )分壓之增加,填充(Filling)成功率急遽上升。即,回焊特性顯著改善。 (D2)由於嚴格之制約,圖12之曲線圖中填充(Filling)成功率之最高值成為80~90%,但只要能夠進一步增加氫氣(H2 )分壓,則填充(Filling)成功率會成為更高之數值。 根據以上之結果,確認脫氣環境較佳為設為「氫氣與氦氣之混合氣體」,於氫氣(H2 )分壓較高之情形時,會促進填充(Filling)成功率之改善效果。 (實驗例5) 於本實驗例中,改變脫氣溫度,對填充(Filling)成功率進行了研究。此時,準備人為地將Co膜之表面暴露於大氣中而得之試樣,對脫氣條件進行了調查。將其結果示於圖13。 圖13係表示脫氣條件(溫度)與填充(Filling)成功率之關係之曲線圖。於圖13中,符號◇記號表示基板(晶圓)之中央部(表示為「Center」)之結果,□記號表示周緣部(表示為「Edge」)之結果。但是,後退火溫度固定為320℃。 自圖13可明確以下之方面。 (E1)於脫氣溫度為260~290℃之範圍內,可獲得超過80%之填充(Filling)成功率。尤其是,於脫氣溫度為290℃之情形時,填充(Filling)成功率顯示出最大,於基板之中央部為100%,即便於基板之周緣部亦超過90%。 (E2)於脫氣溫度低於260℃之情形時,伴隨溫度之降低,填充(Filling)成功率急速減少。另一方面,於脫氣溫度高於290℃之情形時,伴隨溫度之上升,填充(Filling)成功率急速減少。尤其是,脫氣溫度為320℃時,填充(Filling)成功率變為0%。 根據以上之結果,確認:於後退火溫度為320℃之情形時,脫氣溫度較佳為260~290℃之範圍。脫氣溫度需要設定為低於後退火溫度。 圖14係表示應用本發明前後(亦稱為改善前後)之後退火溫度與填充(Filling)成功率及比電阻之關係之曲線圖。 於圖14中,符號◇記號及符號□記號係填充(Filling)成功率,符號◇記號表示改善前之結果,符號□記號表示改善後之結果。符號△記號係比電阻之結果。但是,Cu膜厚固定為20 nm。 自圖14可明確以下之方面。 (F1)伴隨後退火溫度之上升而Co膜之比電阻降低之傾向於改善前後未發生變化。 (F2)相對於此,填充(Filling)成功率於改善前後大幅變化。即,於改善前,伴隨後退火溫度之上升,填充(Filling)成功率銳減(符號◇記號),相對於此,於改善後,填充(Filling)成功率能夠不受後退火溫度之上升之影響而維持100%。 根據以上之結果,確認根據本發明之一實施形態,能夠提供一種Cu膜之形成方法,其可於在形成於層間絕緣膜之凹部內介隔Co襯膜埋入形成Cu配線層時顯著地抑制Cu配線層內產生孔隙。 再者,亦確認即便使Cu膜厚度厚達80 nm,亦不會發生Cu自凹部之內部朝向外部往上吸引之情況(Cu被自凹部內部向Cu膜之厚膜部分拉伸之現象),能夠向凹部內埋入Cu。因此,本發明之一實施形態之Cu膜之形成方法可廣範應用於各種Cu膜厚。 以上,對本發明之一實施形態之Cu膜之形成方法進行了說明,但本發明並不限定於此,可於不脫離發明之主旨之範圍內適當變更。 於上述各實驗例中,對襯膜包含Co膜之情形進行了詳細說明,但本發明之襯膜並不限定於Co膜。本發明之Cu膜之形成方法除Co膜以外,於使用Ni膜或CoNi膜之情形時亦可獲得相同之作用、效果。 又,H2 無論單獨使用,抑或與除He以外之N2 或Ar等惰性氣體一起導入,均可獲得相同之效果。 例如,於微細加工圖案中,能夠將Co膜或Ni膜、CoNi膜用作密接層、矽化物膜、蓋膜,因此,本發明可於半導體器件技術領域中使用。 [產業上之可利用性] 本發明之Cu膜之形成方法可廣泛用於半導體器件技術領域。
1‧‧‧層間絕緣膜1a‧‧‧凹部(坑或溝槽等)2‧‧‧障壁層3‧‧‧襯膜4‧‧‧配線層(Cu膜)4A‧‧‧回焊前之Cu膜4B‧‧‧回焊後之Cu膜4C‧‧‧回焊後埋入Cu之部位4H‧‧‧凹部4V‧‧‧孔隙(空隙)31‧‧‧機器人32‧‧‧機器人33‧‧‧機器人c1‧‧‧腔室c2‧‧‧腔室c3‧‧‧腔室c4‧‧‧腔室c5‧‧‧腔室c6‧‧‧腔室c7‧‧‧腔室c8‧‧‧腔室c9‧‧‧腔室c10‧‧‧腔室c11‧‧‧腔室c12‧‧‧腔室C‧‧‧碳H‧‧‧氫N‧‧‧氮O‧‧‧氧FX‧‧‧第一搬送室RX‧‧‧第二搬送室MX‧‧‧中間室YL‧‧‧Co膜之表面張力YS‧‧‧Cu膜之表面張力YLS‧‧‧Cu膜與Co膜之界面之表面張力θ‧‧‧Cu膜之濡濕角
圖1A係表示本發明之一實施形態之Cu膜之形成方法之一例之模式剖視圖。 圖1B係表示本發明之一實施形態之Cu膜之形成方法之一例之模式剖視圖。 圖1C係表示本發明之一實施形態之Cu膜之形成方法之一例之模式剖視圖。 圖1D係表示本發明之一實施形態之Cu膜之形成方法之一例之模式剖視圖。 圖2A係表示本發明之一實施形態之Cu膜之形成方法之另一例之模式剖視圖。 圖2B係表示本發明之一實施形態之Cu膜之形成方法之另一例之模式剖視圖。 圖2C係表示本發明之一實施形態之Cu膜之形成方法之另一例之模式剖視圖。 圖2D係表示本發明之一實施形態之Cu膜之形成方法之另一例之模式剖視圖。 圖3A係說明氫氣(H2 )脫氣效果與處理溫度之關係之圖且表示脫氣處理前之狀態之圖。 圖3B係說明氫氣(H2 )脫氣效果與處理溫度之關係之圖且表示脫氣處理中之狀態之圖。 圖4A係說明氫氣(H2 )脫氣效果與處理溫度之關係之圖且表示低溫處理後之狀態之圖。 圖4B係說明氫氣(H2 )脫氣效果與處理溫度之關係之圖且表示中溫處理後之狀態之圖。 圖4C係說明氫氣(H2 )脫氣效果與處理溫度之關係之圖且表示高溫處理後之狀態之圖。 圖5係說明Cu膜表面之氫終端(氫吸附)與濡濕角之關係之圖。 圖6係表示應用本發明之一實施形態之Cu配線膜形成製程之一例之流程圖。 圖7係表示本發明之一實施形態之製造裝置之一例之圖。 圖8係表示後退火溫度與填充(Filling)成功率及比電阻之關係之曲線圖。 圖9係表示後退火溫度與Co膜中之雜質濃度(O、C、N)之關係之曲線圖。 圖10係表示脫氣條件(環境氣體)與填充(Filling)成功率之關係之曲線圖。 圖11係表示脫氣條件(真空排氣、He環境)與填充(Filling)成功率之關係之曲線圖。 圖12係表示脫氣條件(H2 分壓)與填充(Filling)成功率之關係之曲線圖。 圖13係表示脫氣條件(溫度)與填充(Filling)成功率之關係之曲線圖。 圖14係表示改善前後之後退火溫度與填充(Filling)成功率及比電阻之關係之曲線圖。 圖15A係表示先前之Cu膜之形成方法之一例之模式剖視圖。 圖15B係表示先前之Cu膜之形成方法之一例之模式剖視圖。 圖15C係表示先前之Cu膜之形成方法之一例之模式剖視圖。 圖16係表示先前之製造流程圖之一例之圖。
1‧‧‧層間絕緣膜
1a‧‧‧凹部(坑或溝槽等)
2‧‧‧障壁層
3‧‧‧襯膜
4‧‧‧配線層(Cu膜)
4A‧‧‧回焊前之Cu膜
4H‧‧‧凹部
H‧‧‧氫

Claims (3)

  1. 一種Cu膜之形成方法,其係於形成於層間絕緣膜之凹部內介隔襯膜埋入形成Cu膜之方法,且對成膜後之上述襯膜進行熱處理,進行上述熱處理之後,於包含氫之氣體環境下,以較上述熱處理之溫度更低之溫度且為260℃以上290℃以下之溫度,對上述襯膜之表面進行脫氣處理,進行上述脫氣處理之後,於上述凹部內於經上述熱處理之上述襯膜上藉由CVD法或PVD法形成Cu膜,藉由對上述Cu膜進行回焊,於上述凹部內埋入上述Cu膜,上述襯膜係選自Co膜、Ni膜、CoNi膜中之一者。
  2. 如請求項1之Cu膜之形成方法,其中上述脫氣處理係藉由氫還原而使上述Co膜之表面成為以氫為終端之狀態。
  3. 如請求項1之Cu膜之形成方法,其中於進行上述熱處理之後,將上述Co膜暴露於大氣中,其後進行上述脫氣處理。
TW106114912A 2016-05-16 2017-05-05 Cu膜之形成方法 TWI683919B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP??2016-098032 2016-05-16
JP2016098032 2016-05-16

Publications (2)

Publication Number Publication Date
TW201741484A TW201741484A (zh) 2017-12-01
TWI683919B true TWI683919B (zh) 2020-02-01

Family

ID=60325082

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106114912A TWI683919B (zh) 2016-05-16 2017-05-05 Cu膜之形成方法

Country Status (5)

Country Link
JP (1) JP6470876B2 (zh)
KR (1) KR102059324B1 (zh)
CN (1) CN108475638A (zh)
TW (1) TWI683919B (zh)
WO (1) WO2017199767A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010046565A1 (en) * 1999-07-30 2001-11-29 Uzoh Cyprian E. Method to produce high quality metal fill in deep submicron vias and lines
JP2012023152A (ja) * 2010-07-13 2012-02-02 Ulvac Japan Ltd Co膜形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208627A (ja) * 1999-01-19 2000-07-28 Hitachi Ltd 半導体装置の製造方法
JP5593320B2 (ja) 2009-09-02 2014-09-24 株式会社アルバック Co膜の形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010046565A1 (en) * 1999-07-30 2001-11-29 Uzoh Cyprian E. Method to produce high quality metal fill in deep submicron vias and lines
JP2012023152A (ja) * 2010-07-13 2012-02-02 Ulvac Japan Ltd Co膜形成方法

Also Published As

Publication number Publication date
TW201741484A (zh) 2017-12-01
JPWO2017199767A1 (ja) 2018-11-22
WO2017199767A1 (ja) 2017-11-23
KR20180084963A (ko) 2018-07-25
CN108475638A (zh) 2018-08-31
KR102059324B1 (ko) 2019-12-26
JP6470876B2 (ja) 2019-02-13

Similar Documents

Publication Publication Date Title
TWI394858B (zh) 用於沉積具有降低電阻率及改良表面形態之鎢膜的方法
US6955983B2 (en) Methods of forming metal interconnections of semiconductor devices by treating a barrier metal layer
US6614119B1 (en) Semiconductor device and method of fabricating the same
JP2008060603A (ja) 成膜方法
JP2002334884A (ja) 半導体素子の金属配線形成方法
JP2011091242A (ja) 半導体装置の製造方法
JP2005322882A (ja) 低温バリア金属層を用いた半導体素子の金属配線製造方法
JP2003142425A (ja) 成膜方法
JP3606095B2 (ja) 半導体装置の製造方法
US7709376B2 (en) Method for fabricating semiconductor device and semiconductor device
JP4947922B2 (ja) 成膜方法およびコンピュータにより読み取り可能な記憶媒体
TW201923147A (zh) 用於beol 互連的ald 銅與高溫pvd 銅沉積的集成
JP2009130288A (ja) 薄膜形成方法
TWI683919B (zh) Cu膜之形成方法
CN1752282A (zh) 一种消除氮化钛膜应力、降低膜电阻的退火工艺方法
JP4327407B2 (ja) 銅配線膜形成方法
JP2002329682A (ja) Cu薄膜作製方法
JP5151082B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP2001007049A (ja) 半導体集積回路装置の製造方法およびその製造装置
TW201840903A (zh) 選擇性沉積無腐蝕金屬觸點之方法
JP6310653B2 (ja) Cu配線構造の形成方法
JP2000331957A (ja) Cu配線膜形成方法
JP2007214593A (ja) 銅配線膜形成方法及び配線膜
KR100872799B1 (ko) 플라스마 원자층 증착법을 이용한 반도체 콘택트용 금속실리사이드 제조방법
KR100352661B1 (ko) 반도체 소자 배선용 구리 박막의 증착속도를 높이기 위한전처리 세정방법