JP6470876B2 - Ｃｕ膜の形成方法 - Google Patents

Ｃｕ膜の形成方法 Download PDF

Info

Publication number
JP6470876B2
JP6470876B2 JP2018518217A JP2018518217A JP6470876B2 JP 6470876 B2 JP6470876 B2 JP 6470876B2 JP 2018518217 A JP2018518217 A JP 2018518217A JP 2018518217 A JP2018518217 A JP 2018518217A JP 6470876 B2 JP6470876 B2 JP 6470876B2
Authority
JP
Japan
Prior art keywords
film
temperature
degas
hydrogen
treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018518217A
Other languages
English (en)
Other versions
JPWO2017199767A1 (ja
Inventor
雅通 原田
雅通 原田
晃 猪狩
晃 猪狩
小風　豊
豊 小風
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of JPWO2017199767A1 publication Critical patent/JPWO2017199767A1/ja
Application granted granted Critical
Publication of JP6470876B2 publication Critical patent/JP6470876B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、ライナー膜上にＣｕ膜を形成する方法に関する。より詳細には、Ｃｕ配線構造にてライナー膜上にＣｕ膜を形成する際に利用される方法に関する。
本願は、２０１６年５月１６日に日本に出願された特願２０１６−０９８０３２号に基づき優先権を主張し、その内容をここに援用する。
半導体デバイスにおいては、Ｃｕを導電材料として用いたＣｕ配線構造が多用されている。このようなＣｕ配線構造では、層間絶縁膜１に形成した凹部（ホールやトレンチ等）１ａ内に、ドライ法やウェット法を用いてＣｕ配線層４が埋め込み形成される。層間絶縁膜１とＣｕ配線層４との間には、層間絶縁膜１へのＣｕの拡散防止を目的としたバリア層（Ｔａ系やＴｉ系）２、バリア層２上に形成されＣｕ配線層４の下地となるライナー膜（ＣｏやＲｕ）３が設けられる（図１５Ａ）。このようなライナー膜３は、ＰＶＤ法やＣＶＤ法により形成される。
ライナー膜３としては、半導体デバイスの速度と機能が改良されるにつれて、モフォロジーが良好で、バリア層２に対する密着性に優れ、かつ、ライナー膜３自体が低抵抗である部材が求められている。また、半導体デバイスには、低コスト化が求められており、ライナー膜３の部材も同様である。このような観点から、ライナー膜３としてはＣｏが有望視されている（特許文献１）。
通常、ライナー膜３として機能させるために、例えば、ＣＶＤ法により成膜された後のＣｏ膜に対しては、Ｃｏ膜内から不純物（Ｃ、Ｎ、Ｏ等）を飛ばして、Ｃｏ膜の低抵抗化を図るために、ポストアニール処理が行われる（図１５Ａ：特許文献２）。その後、冷却された状態にあるＣｏ膜上に、例えば、ＰＶＤ法により配線層４となるＣｕ膜が形成される（図１５Ｂ）。次いで、リフロー処理することにより、Ｃｕ膜で内壁が覆われた凹部４Ｈを埋設するとともに、表面平坦化が図られる。しかしながら、凹部４Ｈの開口径が狭くなり、凹部４Ｈの深さが深くなるにつれて、リフローされたＣｕによって凹部４Ｈ内を安定に充填することは難しくなる傾向にあり、凹部４Ｈ内に偶発的にボイド（空隙）４Ｖが発生する虞があった（図１５Ｃ）。図１６は、このような従来の製造フローチャートの一例を示す図である。
Ｃｕ配線層４にボイド４Ｖが内在すると、Ｃｕ配線層４を流れる電流の阻害要因となり、信号伝達や電力供給が不安定になるため、ボイド４Ｖの存在しないＣｕ配線層４を安定に形成できる製法の開発が期待されていた。
国際公開第２０１１／０２７８３５号パンフレット 日本国特開２０１２−０２３１５２号公報
本発明は、このような従来の実情に鑑みてなされたものであり、層間絶縁膜に形成した凹部内に、ライナー膜を介してＣｕ配線層を埋め込み形成する際に、Ｃｕ配線層内におけるボイドの発生を抑制することが可能な、Ｃｕ膜の形成方法を提供することを目的とする。
上記課題を解決するため、本発明の一態様に係るＣｕ膜の形成方法は、層間絶縁膜に形成した凹部内に、ライナー膜を介してＣｕ膜を埋め込み形成する方法であって、成膜後の前記ライナー膜を熱処理し（ポストアニール工程）、前記熱処理を行った後、水素を含むガスの雰囲気下において、前記ライナー膜の表面に対してデガス処理を行い（改質工程）、前記デガス処理を行った後、前記熱処理された前記ライナー膜上にＣｕ膜を形成し（成膜工程）、前記ライナー膜は、Ｃｏ膜、Ｎｉ膜、ＣｏＮｉ膜から選択される１つであり、前記デガス処理の温度は、前記熱処理の温度より低い。
上記課題を解決するため、本発明の一態様に係るＣｕ膜の形成方法は、層間絶縁膜に形成した凹部内に、ライナー膜を介してＣｕ膜を埋め込み形成する方法であって、成膜後の前記ライナー膜を熱処理し（ポストアニール工程）、前記熱処理を行った後、水素を含むガスの雰囲気下において、前記ライナー膜の表面に対してデガス処理を行い（改質工程）、前記デガス処理を行った後、前記熱処理された前記ライナー膜上にＣｕ膜を形成し（成膜工程）、前記ライナー膜は、Ｃｏ膜、Ｎｉ膜、ＣｏＮｉ膜から選択される１つであり、前記熱処理を行った後、前記Ｃｏ膜を大気に曝し、その後、前記デガス処理を行う（暴露工程）。即ち、ポストアニール工程とデガス処理（改質工程）との間で、前記Ｃｏ膜を大気に曝してもよい。
本発明の一態様に係るＣｕ膜の形成方法においては、前記デガス処理は、水素還元により前記Ｃｏ膜の表面が水素で終端された状態としてもよい。
本発明の一態様に係るＣｕ膜の形成方法においては、前記デガス処理の温度は、２６０℃以上２９０℃以下であってもよい。


本発明の一態様に係るＣｕ膜の形成方法は、層間絶縁膜に形成した凹部内に、Ｃｏ膜を介してＣｕ膜を埋め込み形成する際に、Ｃｏ膜のポストアニール工程とＣｕ膜の成膜工程との間で、Ｃｏ膜の表面に対してデガス処理を行う改質工程を行う。前記デガス処理は、水素を含むガスの雰囲気下において行われる。
このデガス処理によれば、Ｈ２還元によりＣｏ膜の表面からＯＨ基や酸素が除去され、Ｃｏ膜の表面は、ほぼ水素で終端（水素が吸着）された状態となる。このようにＣｏ膜の表面を水素で終端（水素が吸着）することによって、その上に堆積されるＣｕ膜の濡れ角θが小さくなると考えられる。その結果、Ｃｕ膜をリフローすることにより、層間絶縁膜に形成した凹部内に、Ｃｏ膜を介してＣｕ膜を埋め込み形成することが可能となった。
ゆえに、本発明の一態様は、埋め込み形成時の課題であった、Ｃｕ配線層内におけるボイドの発生を抑制することが可能な、Ｃｕ膜の形成方法の提供に貢献する。
本発明の一実施形態に係るＣｕ膜の形成方法の一例を示す模式断面図である。 本発明の一実施形態に係るＣｕ膜の形成方法の一例を示す模式断面図である。 本発明の一実施形態に係るＣｕ膜の形成方法の一例を示す模式断面図である。 本発明の一実施形態に係るＣｕ膜の形成方法の一例を示す模式断面図である。 本発明の一実施形態に係るＣｕ膜の形成方法の他の一例を示す模式断面図である。 本発明の一実施形態に係るＣｕ膜の形成方法の他の一例を示す模式断面図である。 本発明の一実施形態に係るＣｕ膜の形成方法の他の一例を示す模式断面図である。 本発明の一実施形態に係るＣｕ膜の形成方法の他の一例を示す模式断面図である。 水素（Ｈ２）デガス効果と処理温度との関係を説明する図であってデガス処理前の状態を示す図である。 水素（Ｈ２）デガス効果と処理温度との関係を説明する図であって、デガス処理中の状態を示す図である。 水素（Ｈ２）デガス効果と処理温度との関係を説明する図であり、低温処理後の状態を示す図である。 水素（Ｈ２）デガス効果と処理温度との関係を説明する図であり、中温処理後の状態を示す図である。 水素（Ｈ２）デガス効果と処理温度との関係を説明する図であり、高温処理後の状態を示す図である。 Ｃｕ膜表面の水素終端（水素吸着）と濡れ角との関係を説明する図である。 本発明の一実施形態が適用されるＣｕ配線膜形成プロセスの一例を示すフローチャートである。 本発明の一実施形態に係る製造装置の一例を示す図である。 ポストアニール温度とＦｉｌｌｉｎｇ成功率および比抵抗との関係を示すグラフである。 ポストアニール温度とＣｏ膜中の不純物濃度（Ｏ，Ｃ，Ｎ）との関係を示すグラフである。 デガス条件（雰囲気ガス）とＦｉｌｌｉｎｇ成功率との関係を示すグラフである。 デガス条件（真空排気、Ｈｅ雰囲気）とＦｉｌｌｉｎｇ成功率との関係を示すグラフである。 デガス条件（Ｈ２分圧）とＦｉｌｌｉｎｇ成功率との関係を示すグラフである。 デガス条件（温度）とＦｉｌｌｉｎｇ成功率との関係を示すグラフである。 改善前後におけるポストアニール温度とＦｉｌｌｉｎｇ成功率および比抵抗との関係を示すグラフである。 従来のＣｕ膜の形成方法の一例を示す模式断面図である。 従来のＣｕ膜の形成方法の一例を示す模式断面図である。 従来のＣｕ膜の形成方法の一例を示す模式断面図である。 従来の製造フローチャートの一例を示す図である。
以下では、本発明の一実施形態に係るＣｕ膜の形成方法について、図面に基づいて説明する。ここでは、ライナー膜がＣｏ膜からなる場合について詳述する。
図１Ａ〜図１Ｄは、本発明の一実施形態に係るＣｕ膜の形成方法の一例を示す模式断面図である。本発明の一実施形態に係るＣｕ膜の形成方法は、図１Ａ〜図１Ｄに示すように、層間絶縁膜１に形成した凹部（ホールやトレンチ等）１ａ内に、Ｃｏ膜３を介してＣｕ配線層４（Ｃｕ膜）を埋め込み形成する方法として好適に用いられる。以下に詳述するＣｕ膜の形成方法は、図１Ａ〜図１Ｄに比べてＣｕ配線層が十分に厚い場合（図２Ａ〜図２Ｄ）にも適用可能である。
この方法は、例えば、図６のフローチャートに示す、Ｃｕ配線膜形成プロセスを構成する部分的な工程として利用される。図６のフローチャートに示す一連の工程については、図７に示す製造装置とともに後述する。
本発明の一実施形態に係るＣｕ膜の形成方法では、層間絶縁膜１とＣｕ配線層４との間には、層間絶縁膜１へのＣｕの拡散防止を目的としたバリア層（ＴａやＴｉ系）２、バリア層２上に形成されＣｕ配線層４の下地となるライナー膜（Ｃｏ）３が設けられる。
本発明の一実施形態は、特に、成膜後のＣｏ膜３に対して熱処理するポストアニール工程Ｓ６と、このポストアニール工程Ｓ６を経たＣｏ膜３上にＣｕ配線層４を形成する成膜工程Ｓ１０とを含み、ポストアニール工程Ｓ６とＣｕ配線層４を形成する成膜工程Ｓ１０との間で、Ｃｏ膜４の表面に対してデガス処理を行う改質工程Ｓ８を有する。
ポストアニール工程Ｓ６は、成膜後のＣｏ膜３の表面あるいは内部から不純物（炭素（Ｃ）、窒素（Ｎ）、酸素（Ｏ）など）を熱的に、Ｃｏ膜３の外部へ飛ばして、Ｃｏ膜３の低抵抗化を図る工程である。ポストアニール工程Ｓ６の代表的な条件としては、プロセス温度が２６０℃〜３８０℃、プロセスガスがＮＨ３とＨ２の混合ガス、プロセス圧力が３９０Ｐａ、プロセス時間が１２０ｓｅｃ、が挙げられる。
本発明の一実施形態では、ポストアニール工程Ｓ６を経たＣｏ膜３に対して、改質工程Ｓ８のデガス処理が行われる。なお、ポストアニール工程Ｓ６と改質工程Ｓ８との間では、必要に応じて、冷却工程の一例として、例えば、エアーブレイク（大気暴露）を行ってもよい。詳細については後述する。
このデガス処理を施すことにより、Ｈ２還元によりＣｏ膜の表面からＯＨ基や酸素が除去され、Ｃｏ膜の表面は、ほぼ水素で終端（水素が吸着）された状態となる。ゆえに、本発明の一実施形態では、デガス処理のことを「Ｈ２吸着処理」とも呼ぶ。
Ｈ２吸着処理の代表的な条件としては、プロセス温度がＲＴ（室温）〜３００℃、プロセスガスが水素（Ｈ）を含むガス、プロセス圧力が１０Ｐａから１０００Ｐａ、プロセス時間が１２０ｓｅｃ、が挙げられる。ここで、「水素（Ｈ）を含むガス」とは、水素ガスのみから構成されるガスに限定されない。これに代えて、例えば、不活性ガス（例えば、Ｈｅガス）と水素ガスとを含む混合ガスや、リモートプラズマ法あるいはＣＡＴ法などにより生成された水素ラジカル、を用いてもよい。
図１Ｂは、デガス処理によって、Ｈ２還元によりＣｏ膜の表面からＯＨ基や酸素が除去され、Ｃｏ膜の表面は、ほぼ水素で終端（水素が吸着）された状態を表わしている。Ｃｏ膜３の表面に示した「白抜きの○印」が、吸着した水素を表わしている。このデガス処理前の状態、処理中の状態、処理後の状態については、図３Ａ、図３Ｂ、および図４Ａ〜図４Ｃに各々詳細に示した。
図３Ａ及び図３Ｂは、水素（Ｈ２）デガス効果と処理温度との関係を説明する図であり、図３Ａがデガス処理前の状態を示、図３Ｂがデガス処理中の状態を表わしている。図４Ａ〜図４Ｃは、水素（Ｈ２）デガス効果と処理温度との関係を説明する図であり、図４Ａが低温処理後の状態、図４Ｂが中温処理後の状態、図４Ｃが高温処理後の状態を表わしている。
図３Ａに示すように、デガス処理前のＣｏ膜３の表面は、酸素やＯＨ基によって覆われた状態にあることを表わしている。図３Ｂは、図３Ａに示したＣｏ膜３の表面に対して、水素（Ｈ２）を含むガスを用い、デガス処理を行っている最中の状態を示す。Ｃｏ膜３の表面を覆っていた酸素やＯＨ基は、水素（Ｈ２）によって水（Ｈ２Ｏ）となり、Ｃｏ膜３の表面から脱離する。
つまり、上述したデガス処理によれば、図４Ａ〜図４Ｃに示すように、Ｈ２還元によりＣｏ膜の表面からＯＨ基や酸素が除去され、Ｃｏ膜の表面は、ほぼ水素で終端（水素が吸着）された状態とすることができる。ただし、デガス処理の温度条件によって、このデガス処理の作用・効果は変化する。以下に、デガス処理の温度条件ごとに詳述する。
図４Ａは、低温処理（２００℃以上２６０℃未満）の場合を表わしている。この場合には、水素（Ｈ２）還元は生じているが、水素（Ｈ２）還元が不十分な状況にある。このため、Ｃｏ膜の表面には、除去されないＯＨ基や酸素が残存した状態にある。
図４Ｂは、中温処理（２６０℃以上２９０℃未満）の場合を表わしている。この場合には、Ｃｏ膜の表面にはＯＨ基や酸素が殆ど残存せず、Ｃｏ膜の表面はほぼ全域に亘って、水素（Ｈ２）還元された状態となる。このため、水素終端の密度が極大を示す。
図４Ｃは、高温処理（３２０℃以上）の場合を表わしている。この場合には、Ｃｏ膜の表面にはＯＨ基や酸素が全く残存しない。Ｃｏ膜の表面は水素（Ｈ２）還元された状態となるが、水素（Ｈ２）脱離も始まり、水素終端の密度が減少する。
図５は、Ｃｕ膜表面の水素終端（水素吸着）と濡れ角との関係を説明する図である。図５において、符号２はＴａＮ膜、符号３はＣｏ膜、符号４はリフローされたＣｕである。
上述した中温処理（２６０℃以上２９０℃未満）の場合（図４Ｂ）は、Ｃｏ膜表面が水素で終端（水素が吸着）される。これによって、Ｃｏ膜表面の上に形成されて熱的に溶融した状態とされたＣｕ膜は、Ｃｏ膜表面に対する濡れ角θが小さくなると考えられる。
これは、次のＹｏｕｎｇ式によって表示される。ここで、ＹＳはＣｏ膜の表面張力、ＹＬはＣｕ膜の表面張力、ＹＬＳはＣｕ膜とＣｏ膜の界面の表面張力である。
Figure 0006470876
この式から、濡れ角θを小さくするためにはＹＬを小さくするか、（ＹＳ−ＹＬＳ）を大きくするかであることが分かる。Ｃｕ膜の表面張力ＹＬは温度によって決まり、Ｃｏ膜の表面状態とは無関係なので、Ｃｏ表面の水素終端によって変化は起きない。
一方、ＹＳ，ＹＬＳは、ともにＣｏ表面状態が影響する物理量であることから、Ｃｏ表面の水素終端の影響を受けることは容易に推測できる。従って、濡れ角θが小さくなるのは、（ＹＳ−ＹＬＳ）が大きくなっているからと考えられる。
このようにＣｏ膜の表面が水素で終端（水素が吸着）することによって、その上に堆積されるＣｕ膜の濡れ角θが小さくなると考えられる。その結果、Ｃｕ膜をリフローすることにより、層間絶縁膜に形成した凹部４Ｈ（図１Ｃ、図２Ｃ）内に、Ｃｏ膜を介してＣｕ膜を埋め込み形成することが可能となったと、本発明者らは考えている。図１Ａ〜図１Ｄ、図２Ａ〜図２Ｄにおいて、符号４Ｃは、リフロー後にＣｕが埋め込まれた部位を表わす。符号４Ａは、リフロー前のＣｕ膜である。図４Ｂは、リフロー後のＣｕ膜である。
ゆえに、本発明の一実施形態は、埋め込み形成時の課題であった、Ｃｕ配線層内におけるボイドの発生を抑制することが可能な、Ｃｕ膜の形成方法の提供に貢献する。
図６は、本発明が適用されるＣｕ配線膜形成プロセスの一例を示すフローチャートである。図７は、本発明の一実施形態に係る製造装置の一例を示す図である。この製造装置は、図６のＣｕ配線膜形成プロセスを実施することが可能な構成とされている。
図６に示した例では、以下のＳ１〜Ｓ１３の工程が順に行われる。但し、工程Ｓ７は必要に応じて設けられる特殊な工程である。
Ｓ１は、仕込室Ｃ１の内部空間にウェハ（被処理体）を導入する工程である。
Ｓ２は、チャンバＣ１１にて、ウェハを熱処理し、デガス（脱ガス）する工程である。
Ｓ３は、チャンバＣ７にて、次工程のプロセスより低い温度にウェハを冷却する工程である。
Ｓ４は、チャンバＣ１０にて、ウェハ上にＴａＮ膜を形成する工程である。
Ｓ５は、チャンバＣ８にて、ＴａＮ膜上にＣｏ膜を形成する工程である。
Ｓ６は、チャンバＣ３にて、Ｃｏ膜をポストアニールする工程である。
Ｓ７は、チャンバＣ２にて、Ｃｏ膜を大気暴露（エアーブレイク）する工程である。
Ｓ８は、チャンバＣ１１にて、水素を含むガスで、Ｈ２吸着処理（デガス）する工程である。
Ｓ９は、チャンバＣ７にて、次工程のプロセスより低い温度にウェハを冷却する工程である。
Ｓ１０は、チャンバＣ５にて、Ｃｕ膜を成膜する工程である。
Ｓ１１は、チャンバＣ４にて、Ｃｕをリフローする工程である。
Ｓ１２は、チャンバＣ７にて、ウェハを取出に備えて、ウェハを冷却する工程である。
Ｓ１３は、取出室Ｃ１２の内部空間からウェハを装置外部へ搬出する工程である。
工程Ｓ１により仕込室Ｃ１の内部へウェハ（被処理体）を導入し、工程Ｓ２において、ウェハの脱ガス処理を行う。その後、次工程である工程Ｓ４のプロセスより低い温度にウェハを冷却し、ＴａＮ膜の成膜に備える。
工程Ｓ４において、シリコン酸化膜（ＳｉＯ２にて被覆された）ウェハを基材として用いて、その上にＴａＮ膜を形成する場合は、例えば、以下に述べる、化学気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ法）や原子層堆積法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ；ＡＬＤ法）が好適に用いられる。
ＴａＮ膜は、ＣＶＤ法やＡＬＤ法により、例えば、原料として有機系原料ＰＤＭＡＴ（Ｔａ（Ｎ（ＣＨ３）２）５ ペンタキスジメチルアミノタンタル）や、ハロゲン金属化合物ＴａＣｌ５などを用い、Ｈ２やＮＨ３またはプラズマ化したＨ２やＮＨ３と熱的に反応させる。成膜圧力：数Ｐａ〜数十Ｐａ、成膜温度：３５０℃で、ＴａＮ膜を１．５ｎｍ〜３．０ｎｍの厚さで形成する。
ここでは、バリア膜がＴａＮ膜である場合について詳述したが、本発明のバリア膜はＴａＮ膜に限定されない。本発明のバリア膜を構成する材料としては、ＴａＮの他に、例えば、Ｔｉ、ＴｉＮ、Ｔａ、Ｗ、ＷＮ、及びシリサイドなどが挙げられる。
工程Ｓ５において、ＴａＮ膜を基材として用いて、その上にＣｏ膜を形成する場合は、例えば、以下に述べる、化学気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ法）や原子層堆積法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ；ＡＬＤ法）が好適に用いられる。
バリア膜として機能するＴａＮ膜上に、コバルト２−アルキルアミジナートのようなＣｏとアルキルアミジナート基（このアルキルは、エチル、ブチルである）とを含む有機金属材料を還元してＣｏ膜を形成するために、還元ガスが用いられる。このような還元ガスとして、公知の還元ガスであるＮＨ３、Ｎ２Ｈ４、ＮＨ（ＣＨ３）２、Ｎ２Ｈ３ＣＨ、及びＮ２から選ばれた少なくとも１種のガス、又はＨ２ガスと前記還元ガスとを組み合わせたガス（この中でも、特にＮＨ３が好ましい）が用いられる。上記の還元ガスをチャンバ内に供給し、ＣＶＤ法やＡＬＤ法を用いて、プロセス条件（例えば、成膜圧力：５０〜１０００Ｐａ、基材温度（成膜温度）：１８０〜４００℃、好ましくは１８０〜３００℃、より好ましくは２００〜３００℃、還元ガス（例えば、ＮＨ３等）の流量：１００〜１０００ｓｃｃｍ）の下で、ＣＶＤ（ＡＬＤ）−Ｃｏ膜を形成できる。
これにより、ＴａＮ膜上に、ＣＶＤ−Ｃｏ膜を１．５ｎｍ〜３．０ｎｍの厚さに成長させた。このような還元ガスを用いることにより、Ｃｏの核生成時間の抑制や、Ｃｏ膜の成長速度の制御、表面モフォロジーの改善、不純物濃度の抑制、低抵抗化を可能にし、微細パターンにおけるＣｏ膜の密着層、シリサイド層、キャップ層での利用が可能になる。上述したコバルトアルキルアミジナートからなる有機金属材料としては、例えば、Ｃｏ（ｔＢｕ−Ｅｔ−Ｅｔ−ａｍｄ）２を挙げることができる。
Ｃｏ膜の成膜法は、ＣＶＤ法に限定されず、ＰＶＤ法を採用してもよい。ＰＶＤ法を採用する場合、プロセス条件（成膜温度：室温、マグネトロンスパッタ、ＤＣパワー：１０００Ｗ、ＲＦバイアスパワー：１００Ｗ、Ａｒ：５ｓｃｃｍ、圧力：０．５Ｐａなどの条件）下で、ＰＶＤ−Ｃｏ膜を形成できる。
工程Ｓ６は、工程Ｓ５にて形成したＣｏ膜をポストアニールする工程である。Ｃｏ膜のポストアニールは、例えば、アンモニアガスと水素ガスとを含む混合ガス雰囲気中にて、言い換えると、還元ガス雰囲気にて所定の温度にてアニールすることができる。これにより、成膜されたＣｏ膜中の炭素や窒素などの不純物が効果的に除去され、Ｃｏ膜自体を低抵抗化できる。また、Ｃｏ膜表面における炭素の濃度を低く抑えられる。ゆえに、このようなＣｏ膜形成方法をＣｕ配線構造におけるシード層の形成に採用することにより、Ｃｏ膜からなるシード層とバリア層との密着性を向上できる。また、Ｃｏ膜からなるシード層とＣｕ配線層とも密着性も改善される。したがって、Ｃｏ膜自体の低抵抗化とも連動して、Ｃｕ配線のさらなる低抵抗化が図れる。
ポストアニール時の温度は、Ｃｏ膜の成膜時の温度より、高く設定することが好ましい。ポストアニール時の温度をＣｏ成膜時の温度より高くすることにより、短時間で効果的にＣｏ膜中の不純物が除去できる。ポストアニール時の温度は、２５０℃〜３５０℃の範囲が好ましい。２５０℃より低いと、Ｃｏ膜中の不純物を十分に除去できないため、低抵抗のＣｏ膜が得られない。また、半導体デバイスの構造上、半導体デバイスの配線形成工程では３５０℃より高い温度を使用できない。
前記ポストアニールを行う工程では、アンモニアガス及び水素ガスのうちいずれか一方のみを含むガス雰囲気中にてアニールを行うことはできる。しかしながら、アンモニアガスのみを含む場合には、Ｃｏ膜中及びＣｏ膜表面の窒素が効果的に除去されない。また、水素ガスのみを含む場合には、Ｃｏ膜中及びＣｏ膜表面の炭素が効果的に除去されない。このため、ポストアニールする工程は、アンモニアガス及び水素ガスの両方を含むガス雰囲気で行うことが好ましい。その際、ポストアニール時の水素ガスの分圧は、１〜１０００Ｐａが好ましく、１００Ｐａ〜１０００Ｐａがより好ましい。水素ガスの分圧がこの範囲から外れると、不純物を十分に除去できない。
工程Ｓ７は、チャンバＣ２にて、Ｃｏ膜を大気暴露（エアーブレイク）する工程である。このようなＣｏ膜を大気暴露する工程が、Ｃｏ膜の成膜工程と後述するＣｕ膜の成膜工程との間に存在しても、Ｃｕ配線構造が安定に成立するならば、大気暴露工程は、量産面において極めて有効となる。例えば、生産ラインを途中で一端停止させて、処理する物量を調整することが可能となる。つまり、製造工程を、最初の工程からＣｏ膜の成膜工程及びポストアニール工程までの工程を行う前工程と、Ｃｕ膜の成膜工程を含む後工程に分けて管理することができる。また、前工程と後工程とを真空一貫（ｉｎ−ｓｉｔｕ）で形成する必要がなくなり、前工程や後工程に特化した製造装置の導入も可能となり、製造装置の小型化やフットプリント削減などの効果も見込める。
工程Ｓ８は、チャンバＣ１１にて、水素を含むガスで、Ｈ２吸着処理（デガス）する工程である。工程Ｓ８は、仮に工程Ｓ７（Ｃｏ膜を大気暴露（エアーブレイク）する工程）が存在しても、Ｃｕ配線構造が安定に成立するために有効に寄与する、本発明の最も特徴的な工程である。工程Ｓ８は、工程Ｓ７の有無に依存しない。工程Ｓ８のデガス処理によれば、図４Ａ〜図４Ｃに示すように、Ｈ２還元によりＣｏ膜の表面からＯＨ基や酸素が除去され、Ｃｏ膜の表面がほぼ水素で終端（水素吸着）された状態とすることができる。
その際、デガス処理の温度条件としては、前述したように、中温処理（２６０℃以上２９０℃未満）が好ましい。この温度域を採用する場合には、Ｃｏ膜の表面にはＯＨ基や酸素が殆ど残存せず、Ｃｏ膜の表面はほぼ全域に亘って、水素（Ｈ２）還元された状態となる。このため、水素終端の密度が極大を示す。このようにＣｏ膜の表面が水素で終端（水素吸着）することによって、その上に堆積されるＣｕ膜の濡れ角θが小さくなるので、Ｃｕ膜をリフローすることにより、層間絶縁膜に形成した凹部内に、Ｃｏ膜を介してＣｕ膜を埋め込み形成することが可能となる。
また、このような工程Ｓ８におけるデガス処理及び前述した工程Ｓ６における熱処理をチャンバ内で行ってもよい。この場合は、デガス処理の温度をポストアニール工程の温度よりも下げる必要が生じる。ゆえに、ウェハ加熱方法としては、ウェハ温度の昇温、降温が可能な、赤外線ランプや、輻射などの電磁波による加熱方式が適している。
工程Ｓ９は、チャンバＣ７にて、次工程のプロセスより低い温度にウェハを冷却する工程である。これにより、前工程であるデガス処理の温度に依存することなく、次工程であるＣｕ膜の成膜が、好ましい所定温度にて行うことができる。
工程Ｓ１０は、チャンバＣ５にて、Ｃｕ膜を成膜する工程である。Ｃｕ膜の成膜法としては、例えば、ＣＶＤ法やＰＶＤ法が挙げられる。ＣＶＤ法にてＣｕ膜を形成する場合は、例えば、成膜温度：２００℃、成膜圧力：５００Ｐａにて、所定の膜厚とすればよい。ＰＶＤ法にてＣｕ膜を形成する場合は、成膜温度：−２０℃、成膜圧力：０．５Ｐａにて、所定の膜厚が得られる。ここで、所定の膜厚に関し、膜厚の最小値は凹部を埋め込むのに必要な膜厚であり、膜厚の最大値は、形成されるＣｕ配線構造の条件に応じて決定される。Ｃｕ膜の成膜法はＣＶＤ法やＰＶＤ法に限定されず、必要に応じてメッキ法などを用いてもよい。
工程Ｓ１１は、チャンバＣ４にて、Ｃｕをリフローする工程である。工程Ｓ８にてデガス処理されたＣｏ膜上に工程Ｓ１０にて形成されたＣｕ膜は、本工程Ｓ１１においてリフローされる。これにより、凹部内に空隙（ボイド）を発生することなく、凹部内をＣｕ膜で埋め込むことができる。前述したように、デガス処理によってＣｏ膜の表面が水素で終端（水素吸着）された状態となったことにより、その上に堆積されたＣｕ膜の濡れ角θが小さくなった。ゆえに、その後、Ｃｕ膜をリフローすることにより、層間絶縁膜に形成した凹部内に、Ｃｏ膜を介して安定したＣｕ膜の埋め込み形成が実現できた。
工程Ｓ１２は、チャンバＣ７にて、ウェハを取出に備えて、ウェハを冷却する工程であり、工程Ｓ１３は、取出室Ｃ１２の内部空間からウェハを装置外部へ搬出する工程である。
このような一連の工程を経ることにより、Ｃｕ配線層内におけるボイドの発生を抑制することが可能な、Ｃｕ膜の形成方法が提供できる。
図７は、本発明の一実施形態に係る製造装置の一例を示す図であり、上述した一連の工程を行う際に好適に用いられる。
図７の製造装置は、複数のスパッタリングモジュール等を取り付けたクラスターツールである。図７において、Ｃ１はローディング室（搬入室）、Ｃ１２はアンローディング室（搬出室）である。大気圧雰囲気に設けたロボット３１によって、被処理体である基板は、ローディング室Ｃ１とアンローディング室Ｃ１２の中に、搬入あるいは搬出される。
ローディング室Ｃ１とアンローディング室Ｃ１２は、第一搬送室ＦＸと第二搬送室ＲＸに接続されている。搬送室ＦＸ、ＲＸは、各々、基板を運ぶロボット３２、３３を備えている。２つの搬送室ＦＸ、ＲＸは、中間室ＭＸにより連通されている。第一搬送室ＦＸには、６つのチャンバｃ１〜ｃ３、ｃ１０〜ｃ１２が接続されている。第二搬送室ＲＸにも、６つのチャンバｃ４〜ｃ９が接続されている。
上述した製造方法においては、例えば、符号ｃ２で示されたエアーブレーク室、符号ｃ３で示されたポストアニール室、符号ｃ４で示されたリフロー室、符号ｃ５で示されたＰＶＤ−Ｃｕ成膜室、符号ｃ７で示された冷却室、符号ｃ８で示されたＣＶＤ−Ｃｏ成膜室、符号ｃ１０で示されたＰＶＤ−ＴａＮ成膜室、及び符号ｃ１１で示されたデガス室、からなる構成の製造装置を用いた。各室内において各種処理が行われる際には、基板の上面が被処理面となるように配置される。
例えば、上述した製造方法において工程Ｓ１〜Ｓ１３を行う場合には、ｃ１→ｃ１１→ｃ７→ｃ１０→ｃ８→ｃ３→（ｃ２）→ｃ１１→ｃ７→ｃ５→ｃ４→ｃ７→ｃ１２、と順次実施することにより、本発明の一実施形態に係るＣｕ膜の形成方法が提供できる。ここで、本実施形態は、各室内において行われる各種処理の一例を示しており、本発明は、図７に示す配置に限定されない。
（実験例１）
本実験例では、Ｃｏ膜のポストアニール温度とＦｉｌｌｉｎｇ成功率との関係について検討した。
図８は、ポストアニール温度とＦｉｌｌｉｎｇ成功率および比抵抗との関係を示すグラフであり、記号◇印がＦｉｌｌｉｎｇ成功率を表し、記号□印が比抵抗を表わしている。
図９は、ポストアニール温度とＣｏ膜中の不純物濃度（Ｏ，Ｃ，Ｎ）との関係を示すグラフであり、記号□印が酸素（Ｏ）を表し、記号△印は炭素（Ｃ）を表し、記号◇印は窒素（Ｎ）を表わしている。
図８および図９より、以下の点が明らかとなった。
（Ａ１）ポストアニール温度の上昇に伴い、Ｃｏ膜の比抵抗とＣｏ膜に含まれる不純物濃度（Ｏ，Ｃ，Ｎ）が低下し、膜質が改善されていく。
（Ａ２）これに対して、ポストアニール温度の上昇に伴い、Ｆｉｌｌｉｎｇ成功率（埋め込み率）が低下する。
以上の結果から、ポストアニール温度を上げるだけでは、実際の配線形成工程に適用することは困難であることが分かった。
（実験例２）
本実験例では、Ｃｏ膜のデガス条件を変えて、Ｆｉｌｌｉｎｇ成功率について検討した。その際、作為的にＣｏ膜の表面を大気暴露した試料を用意し、デガスにする際の雰囲気について調べた。その結果を図１０に示す。
図１０はデガスにする際の雰囲気とＦｉｌｌｉｎｇ成功率との関係を示すグラフである。
図１０の横軸において、「ｈｉｇｈ Ｖａｃ」はデガス雰囲気としてＨ２及びＨｅが供給されない真空状態を表している。「Ｈｅ １０００ｓｃｃｍ，５７Ｐａ」はデガス雰囲気としてＨｅガスがチャンバに供給されている状態を表している。「Ｈ２／Ｈｅ ５００／１０００ｓｃｃｍ，８４Ｐａ」はデガス雰囲気として水素ガスとヘリウムガスの混合ガスがチャンバに供給されている状態を表わしている。ただし、図１０においては、デガス処理する際の基板温度は、２６０℃に固定した。
図１０より、以下の点が明らかとなった。
（Ｂ１）Ｃｏ膜を大気に暴露すると、Ｃｏ膜の表面は酸素やＯＨ基により覆われる。この後、Ｈ２及びＨｅが供給されていない真空状態の場合（ｈｉｇｈ Ｖａｃ）は、Ｆｉｌｌｉｎｇ成功率が１０〜２０％となり極めて低い。
（Ｂ２）デガス雰囲気をヘリウムガス雰囲気にすることにより、Ｆｉｌｌｉｎｇ成功率が１５〜２０％となり、若干改善するが実用的ではない。
（Ｂ３）デガス雰囲気を水素ガスとヘリウムガスの混合ガス雰囲気にすることにより、Ｆｉｌｌｉｎｇ成功率が９５〜１００％となり、安定した量産プロセスが実現できる。基板（ウェハ）の中央部（「Ｃｅｎｔｅｒ」と表示）のみならず、周縁部（「Ｅｄｇｅ」と表示）においても実用的な結果が得られた。
以上の結果から、デガス雰囲気は水素ガスとヘリウムガスの混合ガスを含むことが好ましいことが分かった。このようなデガス雰囲気を採用することにより、たとえ、Ｃｏ膜を大気暴露しても、安定したＦｉｌｌｉｎｇ成功率が得られることが確認された。
（実験例３）
本実験例では、ポストアニール温度を変えて、デガス条件（真空排気、Ｈｅ雰囲気）とＦｉｌｌｉｎｇ成功率との関係を検討した。その際、作為的にＣｏ膜の表面を大気暴露した試料を用意し、デガス条件について調べた。その結果を図１１に示す。
図１１は、デガス条件（真空排気、Ｈ２／Ｈｅ雰囲気）とＦｉｌｌｉｎｇ成功率との関係を示すグラフである。図１１において、記号◇印と記号□印はデガス条件が水素ガスとヘリウムガスの混合ガス雰囲気の場合を示している。記号◇印は基板（ウェハ）の中央部（「Ｃｅｎｔｅｒ」と表示）の結果を表わしており、記号□印は周縁部（「Ｅｄｇｅ」と表示）の結果を表わしている。記号△印は真空排気された状態（Ｈ２及びＨｅが供給されない状態）でデガスした場合（ｈｉｇｈ Ｖａｃ）を表わしている。
図１１より、以下の点が明らかとなった。
（Ｃ１）Ｈ２及びＨｅが供給されない状態でデガスした場合には、ポストアニール温度の上昇に伴い、Ｆｉｌｌｉｎｇ成功率が急激に減少する。３２０℃では数％、３５０℃では０％となる。
（Ｃ２）水素ガスとヘリウムガスの混合ガス雰囲気でデガスした場合には、ポストアニール温度が２９５℃でも、９０％を超えるＦｉｌｌｉｎｇ成功率が得られる。しかし、ポストアニール温度が、３００℃を超えると、Ｆｉｌｌｉｎｇ成功率が急激に減少する。３２０℃では１５〜４５％程度、３５０℃では０〜２０％程度に減少する。
以上の結果から、デガス雰囲気は、「水素ガスとヘリウムガスが供給されていない状態」よりも、「水素ガスとヘリウムガスの混合ガス雰囲気」とすることが好ましいことが分かった。このようなデガス雰囲気を採用することにより、Ｆｉｌｌｉｎｇ成功率が改善することが確認された。
（実験例４）
本実験例では、デガス条件（Ｈ２分圧）を変えて、Ｆｉｌｌｉｎｇ成功率を検討した。その際、作為的にＣｏ膜の表面を大気暴露した試料を用意し、デガス条件について調べた。その結果を図１２に示す。
図１２は、デガス条件（Ｈ２分圧）とＦｉｌｌｉｎｇ成功率との関係を示すグラフである。図１２において、記号◇印は基板（ウェハ）の中央部（「Ｃｅｎｔｅｒ」と表示）の結果を表わし、記号□印は周縁部（「Ｅｄｇｅ」と表示）の結果を表わしている。ただし、デガス温度は２６０℃に、ポストアニール温度は３２０℃に固定した。
図１２より、以下の点が明らかとなった。
（Ｄ１）水素（Ｈ２）分圧の増加に伴い、Ｆｉｌｌｉｎｇ成功率が急上昇する。すなわち、リフロー特性が著しく改善する。
（Ｄ２）図１２のグラフはハードの制約から、Ｆｉｌｌｉｎｇ成功率の最高値は８０〜９０％となっているが、さらに水素（Ｈ２）分圧を増加できれば、Ｆｉｌｌｉｎｇ成功率はより高い数値になると思われる。
以上の結果から、デガス雰囲気は「水素ガスとヘリウムガスの混合ガス」とすることが好ましく、水素（Ｈ２）分圧が高い場合においてＦｉｌｌｉｎｇ成功率の改善効果を促すことが確認された。
（実験例５）
本実験例では、デガス温度を変えて、Ｆｉｌｌｉｎｇ成功率を検討した。その際、作為的にＣｏ膜の表面を大気暴露した試料を用意し、デガス条件について調べた。その結果を図１３に示す。
図１３は、デガス条件（温度）とＦｉｌｌｉｎｇ成功率との関係を示すグラフである。図１３において、記号◇印は基板（ウェハ）の中央部（「Ｃｅｎｔｅｒ」と表示）の結果を、□印は周縁部（「Ｅｄｇｅ」と表示）の結果を、それぞれ表わしている。ただし、ポストアニール温度は３２０℃に固定した。
図１３より、以下の点が明らかとなった。
（Ｅ１）デガス温度が２６０〜２９０℃の範囲において、８０％を超えるＦｉｌｌｉｎｇ成功率が得られる。特に、デガス温度が２９０℃の場合、Ｆｉｌｌｉｎｇ成功率が極大を示し、基板の中央部では１００％、基板の周縁部であっても９０％を超えた。
（Ｅ２）デガス温度が２６０℃より低い場合には、温度の低下に伴いＦｉｌｌｉｎｇ成功率は急速に減少した。一方、デガス温度が２９０℃より高い場合には、温度の上昇に伴いＦｉｌｌｉｎｇ成功率は急速に減少した。特に、デガス温度が３２０℃では、Ｆｉｌｌｉｎｇ成功率が０％になった。
以上の結果から、ポストアニール温度が３２０℃の場合、デガス温度は２６０〜２９０℃の範囲が好ましいことが確認された。デガス温度は、ポストアニール温度より低く設定する必要がある。
図１４は、本発明を適用する前後（改善前後とも呼ぶ）におけるポストアニール温度とＦｉｌｌｉｎｇ成功率および比抵抗との関係を示すグラフである。
図１４において、記号◇印と記号□印はＦｉｌｌｉｎｇ成功率であり、記号◇印は改善前の結果を表しており、記号□印は改選後の結果を表わしている。記号△印は比抵抗の結果である。ただし、Ｃｕ膜厚は２０ｎｍに固定した。
図１４より、以下の点が明らかとなった。
（Ｆ１）ポストアニール温度の上昇に伴い、Ｃｏ膜の比抵抗が低下する傾向は、改善前後で変化しない。
（Ｆ２）これに対して、Ｆｉｌｌｉｎｇ成功率は、改善前後で大きく変化する。すなわち、改善前には、ポストアニール温度の上昇に伴いＦｉｌｌｉｎｇ成功率が激減した（記号◇印）のに対して、改善後には、ポストアニール温度の上昇に影響されず、Ｆｉｌｌｉｎｇ成功率は１００％を維持できる。
以上の結果から、本発明の一実施形態によれば、層間絶縁膜に形成した凹部内に、Ｃｏライナー膜を介してＣｕ配線層を埋め込み形成する際に、Ｃｕ配線層内におけるボイドの発生を飛躍的に抑制することが可能な、Ｃｕ膜の形成方法の提供が可能であることが確認された。
なお、Ｃｕ膜厚を８０ｎｍと厚くしても、Ｃｕが凹部の内部から外部に向けて吸い上がること（凹部内部からＣｕ膜の厚膜部分に向けてＣｕが引っ張られる現象）が起きず、凹部内へのＣｕの埋め込みができることも確認された。ゆえに、本発明の一実施形態に係るＣｕ膜の形成方法は、Ｃｕ膜厚の広い範囲に適用することができる。
以上、本発明の一実施形態に係るＣｕ膜の形成方法について説明してきたが、本発明はこれに限定されず、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
上述した各実験例では、ライナー膜がＣｏ膜からなる場合について詳述したが、本発明におけるライナー膜はＣｏ膜に限定されない。本発明のＣｕ膜の形成方法は、Ｃｏ膜以外に、Ｎｉ膜やＣｏＮｉ膜を用いる場合においても同様の作用・効果が得られる。
また、Ｈ２は単独で使用しても、Ｈｅ以外のＮ２やＡｒなどの不活性ガスと一緒に導入しても同じ効果が得られる。
例えば、微細加工パターンにおいて、Ｃｏ膜やＮｉ膜、ＣｏＮｉ膜を密着層、シリサイド膜、キャップ膜として利用できるので、本発明は、半導体デバイス技術分野において利用可能である。
本発明は、Ｃｕ膜の形成方法は半導体デバイス技術分野に広く適用可能である。
１ 層間絶縁膜、２ バリア層、３ ライナー膜、４ 配線層（Ｃｕ膜）、４Ａ リフロー前のＣｕ膜、４Ｂ リフロー後のＣｕ膜、４Ｃ リフロー後にＣｕが埋め込まれた部位、４Ｈ 凹部。

Claims (4)

  1. 層間絶縁膜に形成した凹部内に、ライナー膜を介してＣｕ膜を埋め込み形成する方法であって、
    成膜後の前記ライナー膜を熱処理し、
    前記熱処理を行った後、水素を含むガスの雰囲気下において、前記ライナー膜の表面に対してデガス処理を行い、
    前記デガス処理を行った後、前記熱処理された前記ライナー膜上にＣｕ膜を形成し、
    前記ライナー膜は、Ｃｏ膜、Ｎｉ膜、ＣｏＮｉ膜から選択される１つであり、
    前記デガス処理の温度は、前記熱処理の温度より低い、Ｃｕ膜の形成方法。
  2. 層間絶縁膜に形成した凹部内に、ライナー膜を介してＣｕ膜を埋め込み形成する方法であって、
    成膜後の前記ライナー膜を熱処理し、
    前記熱処理を行った後、水素を含むガスの雰囲気下において、前記ライナー膜の表面に対してデガス処理を行い、
    前記デガス処理を行った後、前記熱処理された前記ライナー膜上にＣｕ膜を形成し、
    前記ライナー膜は、Ｃｏ膜、Ｎｉ膜、ＣｏＮｉ膜から選択される１つであり、
    前記熱処理を行った後、前記Ｃｏ膜を大気に曝し、その後、前記デガス処理を行う、Ｃｕ膜の形成方法。
  3. 前記デガス処理は、水素還元により前記Ｃｏ膜の表面が水素で終端された状態とする請求項１又は請求項２に記載のＣｕ膜の形成方法。
  4. 前記デガス処理の温度は、２６０℃以上２９０℃以下である請求項１又は請求項２に記載のＣｕ膜の形成方法。
JP2018518217A 2016-05-16 2017-05-02 Ｃｕ膜の形成方法 Active JP6470876B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016098032 2016-05-16
JP2016098032 2016-05-16
PCT/JP2017/017264 WO2017199767A1 (ja) 2016-05-16 2017-05-02 Ｃｕ膜の形成方法

Publications (2)

Publication Number Publication Date
JPWO2017199767A1 JPWO2017199767A1 (ja) 2018-11-22
JP6470876B2 true JP6470876B2 (ja) 2019-02-13

Family

ID=60325082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018518217A Active JP6470876B2 (ja) 2016-05-16 2017-05-02 Ｃｕ膜の形成方法

Country Status (5)

Country Link
JP (1) JP6470876B2 (ja)
KR (1) KR102059324B1 (ja)
CN (1) CN108475638B (ja)
TW (1) TWI683919B (ja)
WO (1) WO2017199767A1 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208627A (ja) * 1999-01-19 2000-07-28 Hitachi Ltd 半導体装置の製造方法
US6258717B1 (en) * 1999-07-30 2001-07-10 International Business Machines Corporation Method to produce high quality metal fill in deep submicron vias and lines
JP4548280B2 (ja) * 2005-08-31 2010-09-22 ソニー株式会社 半導体装置の製造方法
US8916232B2 (en) * 2006-08-30 2014-12-23 Lam Research Corporation Method for barrier interface preparation of copper interconnect
JP5193913B2 (ja) * 2009-03-12 2013-05-08 東京エレクトロン株式会社 ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法
TW201124552A (en) 2009-09-02 2011-07-16 Ulvac Inc Method for forming co film
JP5680892B2 (ja) * 2010-07-13 2015-03-04 株式会社アルバック Ｃｏ膜形成方法
JP6117588B2 (ja) * 2012-12-12 2017-04-19 東京エレクトロン株式会社 Ｃｕ配線の形成方法

Also Published As

Publication number Publication date
CN108475638A (zh) 2018-08-31
JPWO2017199767A1 (ja) 2018-11-22
CN108475638B (zh) 2022-11-18
TWI683919B (zh) 2020-02-01
WO2017199767A1 (ja) 2017-11-23
TW201741484A (zh) 2017-12-01
KR20180084963A (ko) 2018-07-25
KR102059324B1 (ko) 2019-12-26

Similar Documents

Publication Publication Date Title
TWI680535B (zh) 金屬及含金屬化合物之氧化體積膨脹
TWI394858B (zh) 用於沉積具有降低電阻率及改良表面形態之鎢膜的方法
KR102542758B1 (ko) 상호접속부를 위한 루테늄 금속 피처 충전
US20170309490A1 (en) Method of manufacturing semiconductor device
JP2017069313A (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
US10707122B2 (en) Methods for depositing dielectric barrier layers and aluminum containing etch stop layers
WO2016153987A1 (en) Methods for etching via atomic layer deposition (ald) cycles
JP2020506533A (ja) 核形成のない間隙充填ａｌｄプロセス
JP6314263B2 (ja) 銅メタライゼーションにおける自己形成バリア層及びルテニウムメタルライナーのインテグレーション
TWI821661B (zh) 金屬阻障層之摻雜
JP2002334884A (ja) 半導体素子の金属配線形成方法
JP5526189B2 (ja) Ｃｕ膜の形成方法
KR102017944B1 (ko) 니켈 배선의 제조 방법
JP6470876B2 (ja) Ｃｕ膜の形成方法
JP2009130288A (ja) 薄膜形成方法
JP2002329682A (ja) Ｃｕ薄膜作製方法
JP5151082B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP2004179605A (ja) アルミニウム金属配線形成方法
JP2000331957A (ja) Ｃｕ配線膜形成方法
CN1752282A (zh) 一种消除氮化钛膜应力、降低膜电阻的退火工艺方法
JP2015018839A (ja) Ｃｕ配線構造の形成方法
KR100872799B1 (ko) 플라스마 원자층 증착법을 이용한 반도체 콘택트용 금속실리사이드 제조방법
JP4098326B2 (ja) バリア膜形成方法
US20230326744A1 (en) Field suppressed metal gapfill
JP4786629B2 (ja) バリア膜形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190118

R150 Certificate of patent or registration of utility model

Ref document number: 6470876

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250