CN108475638A - Cu膜的形成方法 - Google Patents

Cu膜的形成方法 Download PDF

Info

Publication number
CN108475638A
CN108475638A CN201780005674.2A CN201780005674A CN108475638A CN 108475638 A CN108475638 A CN 108475638A CN 201780005674 A CN201780005674 A CN 201780005674A CN 108475638 A CN108475638 A CN 108475638A
Authority
CN
China
Prior art keywords
films
temperature
hydrogen
film
degassing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780005674.2A
Other languages
English (en)
Other versions
CN108475638B (zh
Inventor
原田雅通
猪狩晃
小风豊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN108475638A publication Critical patent/CN108475638A/zh
Application granted granted Critical
Publication of CN108475638B publication Critical patent/CN108475638B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Abstract

本发明的Cu膜的形成方法是在形成于层间绝缘膜的凹部内经由衬膜而嵌入形成Cu膜的方法，其中，对成膜后的所述衬膜进行热处理，在进行所述热处理之后，在含氢气体的气氛下，对所述衬膜的表面进行脱气处理，在进行所述脱气处理之后，在经过所述热处理的所述衬膜上形成Cu膜，所述衬膜为选自Co膜、Ni膜、CoNi膜中的一个。

Description

Cu膜的形成方法
技术领域
本发明涉及在衬膜上形成Cu膜的方法。更详细而言，涉及在Cu布线结构中在衬膜上形成Cu膜时所利用的方法。
本申请基于2016年5月16日于日本申请的特愿2016-098032号主张优先权，在此援用其内容。
背景技术
在半导体器件中，经常使用将Cu作为导电材料使用的Cu布线结构。在这种Cu布线结构中，在形成于层间绝缘膜1的凹部(孔或槽等)1a内，使用干法或湿法嵌入形成有Cu布线层4。在层间绝缘膜1与Cu布线层4之间设置有：阻挡层(Ta系或Ti系)2，以防止Cu向层间绝缘膜1扩散为目的；衬膜(Co或Ru)3，形成在阻挡层2上，成为Cu布线层4的衬底(图15A)。这样的衬膜3通过PVD法或CVD法形成。
作为衬膜3，随着半导体器件的速度和功能得到改善，要求一种形态良好、对阻挡层2的密合性优异、且衬膜3本身为低电阻的部件。而且，对于半导体器件，要求低成本化，对衬膜3的部件也一样。从这样的观点来看，作为衬膜3，Co被认为是有前景的(专利文献1)。
通常，为了作为衬膜3来发挥作用，例如，对通过CVD法进行成膜后的Co膜进行后期退火处理，以从Co膜内吹出杂质(C、N、O等)而实现Co膜的低电阻化(图15A：专利文献2)。然后，在处于冷却后的状态的Co膜上，例如通过PVD法来形成作为布线层4的Cu膜(图15B)。接着，通过进行回流处理，从而埋设内壁由Cu膜覆盖的凹部4H，并且实现表面平坦化。然而，随着凹部4H的开口直径变窄、凹部4H的深度加深，通过回流后的Cu来稳定地填充凹部4H内有变难的倾向，有可能在凹部4H内偶然产生空隙(void)4V(图15C)。图16是示出这种现有的制造流程图的一例的图。
如果Cu布线层4内部存在空隙4V，则会成为阻碍在Cu布线层4中流动的电流的主要原因，信号传递及电力供给会变得不稳定，因此期望开发一种能够稳定地形成不存在空隙4V的Cu布线层4的制法。
专利文献1：国际公开第2011/027835号小册子
专利文献2：日本专利公开2012-023152号公报
发明内容
本发明是鉴于这种以往的实际情况而做出的，其目的在于提供一种Cu膜的形成方法，该方法在形成于层间绝缘膜的凹部内经由衬膜而嵌入形成Cu布线层时，能够抑制Cu布线层内的空隙的产生。
为了解决上述问题，本发明的一方式所涉及的Cu膜的形成方法是在形成于层间绝缘膜的凹部内经由衬膜而嵌入形成Cu膜的方法，其中，对成膜后的所述衬膜进行热处理(后期退火工序)，在进行所述热处理之后，在含氢气体的气氛下，对所述衬膜的表面进行脱气处理(改性工序)，在进行所述脱气处理之后，在经过所述热处理的所述衬膜上形成Cu膜(成膜工序)，所述衬膜为选自Co膜、Ni膜、CoNi膜中的一个。
在本发明的一方式所涉及的Cu膜的形成方法中，所述脱气处理可以通过氢还原而使所述Co膜的表面成为被氢终止的状态。
在本发明的一方式所涉及的Cu膜的形成方法中，所述脱气处理的温度可以低于所述热处理的温度。
在本发明的一方式所涉及的Cu膜的形成方法中，所述脱气处理的温度可以为260℃以上且290℃以下。
在本发明的一方式所涉及的Cu膜的形成方法中，可以在进行所述热处理之后，将所述Co膜暴露于大气中，然后进行所述脱气处理(暴露工序)。即，可以在后期退火工序与脱气处理(改性工序)之间将所述Co膜暴露于大气中。
本发明的一方式所涉及的Cu膜的形成方法在形成于层间绝缘膜的凹部内经由Co膜而嵌入形成Cu膜时，在Co膜的后期退火工序与Cu膜的成膜工序之间，执行对Co膜的表面进行脱气处理的改性工序。所述脱气处理在含氢气体的气氛下进行。
通过该脱气处理，OH基及氧通过H2还原而从Co膜的表面被去除，Co膜的表面成为几乎被氢终止(吸附有氢)的状态。如此，可以认为由于Co膜的表面被氢终止(吸附氢)，从而使在其上沉积的Cu膜的润湿角θ减小。其结果是，通过对Cu膜进行回流，从而能够在形成于层间绝缘膜的凹部内经由Co膜而嵌入形成Cu膜。
因此，本发明的一方式对提供一种Cu膜的形成方法做出贡献，该方法能够抑制作为嵌入形成时的问题的、Cu布线层内的空隙的产生。
附图说明
图1A是示出本发明的一实施方式所涉及的Cu膜的形成方法的一例的示意截面图。
图1B是示出本发明的一实施方式所涉及的Cu膜的形成方法的一例的示意截面图。
图1C是示出本发明的一实施方式所涉及的Cu膜的形成方法的一例的示意截面图。
图1D是示出本发明的一实施方式所涉及的Cu膜的形成方法的一例的示意截面图。
图2A是示出本发明的一实施方式所涉及的Cu膜的形成方法的另一例的示意截面图。
图2B是示出本发明的一实施方式所涉及的Cu膜的形成方法的另一例的示意截面图。
图2C是示出本发明的一实施方式所涉及的Cu膜的形成方法的另一例的示意截面图。
图2D是示出本发明的一实施方式所涉及的Cu膜的形成方法的另一例的示意截面图。
图3A是说明氢(H2)脱气效果与处理温度之间的关系的图，且示出脱气处理前的状态的图。
图3B是说明氢(H2)脱气效果与处理温度之间的关系的图，且示出脱气处理过程中的状态的图。
图4A是说明氢(H2)脱气效果与处理温度之间的关系的图，且示出低温处理后的状态的图。
图4B是说明氢(H2)脱气效果与处理温度之间的关系的图，且示出中温处理后的状态的图。
图4C是说明氢(H2)脱气效果与处理温度之间的关系的图，且示出高温处理后的状态的图。
图5是说明Cu膜表面的氢终止(氢吸附)与润湿角之间的关系的图。
图6是示出应用本发明的一实施方式的Cu布线膜形成工艺的一例的流程图。
图7是示出本发明的一实施方式所涉及的制造装置的一例的图。
图8是示出后期退火温度与填充成功率及电阻率之间的关系的图表。
图9是示出后期退火温度与Co膜中的杂质浓度(O、C、N)之间的关系的图表。
图10是示出脱气条件(气氛气体)与填充成功率之间的关系的图表。
图11是示出脱气条件(真空排气、He气氛)与填充成功率之间的关系的图表。
图12是示出脱气条件(H2分压)与填充成功率之间的关系的图表。
图13是示出脱气条件(温度)与填充成功率之间的关系的图表。
图14是示出改善前后的后期退火温度与填充成功率及电阻率之间的关系的图表。
图15A是示出现有的Cu膜的形成方法的一例的示意截面图。
图15B是示出现有的Cu膜的形成方法的一例的示意截面图。
图15C是示出现有的Cu膜的形成方法的一例的示意截面图。
图16是示出现有的制造流程图的一例的图。
具体实施方式
下面根据附图，对本发明的一实施方式所涉及的Cu膜的形成方法进行说明。在此，对衬膜由Co膜构成的情况进行详细描述。
图1A～图1D是示出本发明的一实施方式所涉及的Cu膜的形成方法的一例的示意截面图。本发明的一实施方式所涉及的Cu膜的形成方法如图1A～图1D所示，适合用作在形成于层间绝缘膜1的凹部(孔或槽等)1a内经由Co膜3而嵌入形成Cu布线层4(Cu膜)的方法使用。以下详细描述的Cu膜的形成方法也可以应用于与图1A～图1D相比Cu布线层足够厚的情况(图2A～图2D)。
该方法例如作为图6的流程图所示的、构成Cu布线膜形成工艺的一部分工序来利用。关于图6的流程图所示的一系列工序，将与图7所示的制造装置一起在后面描述。
在本发明的一实施方式所涉及的Cu膜的形成方法中，在层间绝缘膜1与Cu布线层4之间设置：阻挡层(Ta系或Ti系)2，以防止Cu向层间绝缘膜1扩散为目的；衬膜(Co)3，形成在阻挡层2上，成为Cu布线层4的衬底。
特别地，本发明的一实施方式包括：后期退火工序S6，对成膜后的Co膜3进行热处理；以及成膜工序S10，在经过该后期退火工序S6的Co膜3上形成Cu布线层4，在后期退火工序S6与形成Cu布线层4的成膜工序S10之间，具有对Co膜4的表面进行脱气处理的改性工序S8。
后期退火工序S6是从成膜后的Co膜3的表面或内部向Co膜3的外部以热的方式吹出杂质(碳(C)、氮(N)、氧(O)等)以实现Co膜3的低电阻化的工序。作为后期退火工序S6的代表性的条件，可以举出：工艺温度为260℃～380℃；工艺气体为NH3与H2的混合气体；工艺压力为390Pa；工艺时间为120sec。
在本发明的一实施方式中，对经过后期退火工序S6的Co膜3进行改性工序S8的脱气处理。另外，在后期退火工序S6与改性工序S8之间，根据需要，作为冷却工序的一例也可以进行例如大气暴露(air break)。关于详细内容，将在后面描述。
通过实施该脱气处理，OH基及氧因H2还原而从Co膜的表面被去除，Co膜的表面成为几乎被氢终止(吸附有氢)的状态。因此，在本发明的一实施方式中，将脱气处理也称为“H2吸附处理”。
作为H2吸附处理的代表性的条件，可以举出：工艺温度为RT(室温)～300℃；工艺气体为含氢(H)气体；工艺压力为10Pa至1000Pa；工艺时间为120sec。其中，“含氢(H)气体”并不限定于仅由氢气构成的气体。代替于此，例如也可以使用含有惰性气体(例如He气)和氢气的混合气体、或者通过远程等离子体法或CAT法等生成的氢自由基。
图1B表示通过脱气处理，OH基及氧通过H2还原而从Co膜的表面被去除，Co膜的表面几乎被氢终止(吸附有氢)的状态。在Co膜3的表面示出的“空心的○标记”表示吸附的氢。关于该脱气处理前的状态、处理过程中的状态、处理后的状态，分别详细地示于图3A、图3B、以及图4A～图4C中。
图3A和图3B是说明氢(H2)脱气效果与处理温度之间的关系的图，图3A表示脱气处理前的状态，图3B表示脱气处理过程中的状态。图4A～图4C是说明氢(H2)脱气效果与处理温度之间的关系的图，图4A表示低温处理后的状态，图4B表示中温处理后的状态，图4C表示高温处理后的状态。
如图3A所示，表示脱气处理前的Co膜3的表面处于被氧及OH基覆盖的状态。图3B示出正在使用含氢(H2)气体对图3A所示的Co膜3的表面进行脱气处理的状态。覆盖Co膜3表面的氧及OH基借助氢(H2)而成为水(H2O)，并从Co膜3的表面脱离。
也就是说，通过上述的脱气处理，如图4A～图4C所示，OH基及氧通过H2还原而从Co膜的表面被去除，Co膜的表面能够成为几乎被氢终止(吸附有氢)的状态。但是，根据脱气处理的温度条件的不同，该脱气处理的作用和效果会发生变化。下面根据每种脱气处理的温度条件来详细描述。
图4A表示低温处理(200℃以上且小于260℃)的情况。在这种情况下，发生了氢(H2)还原，但处于氢(H2)还原不充分的状况。因此，处于在Co膜的表面残留有未去除的OH基及氧的状态。
图4B表示中温处理(260℃以上且小于290℃)的情况。在这种情况下，在Co膜的表面基本未残留OH基及氧，Co膜的表面几乎遍及整个区域成为被氢(H2)还原的状态。因此，氢终止的密度表现为极大。
图4C表示高温处理(320℃以上)的情况。在这种情况下，在Co膜的表面完全未残留OH基及氧。Co膜的表面成为被氢(H2)还原的状态，但氢(H2)脱离也开始，氢终止的密度降低。
图5是说明Cu膜表面的氢终止(氢吸附)与润湿角之间的关系的图。在图5中，符号2为TaN膜，符号3为Co膜，符号4为回流后的Cu。
在上述的中温处理(260℃以上且小于290℃)的情况(图4B)下，Co膜表面被氢终止(吸附有氢)。据此，可以认为在Co膜表面上形成并成为热熔化状态的Cu膜相对于Co膜表面的润湿角θ减小。
这通过下面的杨氏公式来表示。其中，Ys为Co膜的表面张力，YL为Cu膜的表面张力，YLs为Cu膜与Co膜的界面的表面张力。
YS＝YL·cosθ+YLS
cosθ＝(YS-YLS)/YL
由该公式可知，为了减小润湿角θ，应减小YL或者增大(YS-YLS)。Cu膜的表面张力YL由温度决定，与Co膜的表面状态无关，因此不随Co表面的氢终止而发生变化。
另一方面，关于Ys、YLS，两者均为受Co表面状态影响的物理量，因此能够容易地推测出两者受到Co表面的氢终止的影响。因此，可以认为润湿角减小是由于(YS-YLS)增大。
如此，可以认为由于Co膜的表面被氢终止(吸附氢)，从而使在其上沉积的Cu膜的润湿角θ减小。本发明人们认为，其结果是，通过对Cu膜进行回流，从而能够在形成于层间绝缘膜的凹部4H(图1C、图2C)内经由Co膜而嵌入形成Cu膜。在图1A～图1D、图2A～图2D中，符号4C表示回流后嵌入有Cu的部位。符号4A为回流前的Cu膜。符号4B为回流后的Cu膜。
因此，本发明的一实施方式对提供一种Cu膜的形成方法做出贡献，该方法能够抑制作为嵌入形成时的问题的、Cu布线层内的空隙的产生。
图6是示出应用本发明的Cu布线膜形成工艺的一例的流程图。图7是示出本发明的一实施方式所涉及的制造装置的一例的图。该制造装置被设为能够实施图6的Cu布线膜形成工艺的结构。
在图6所示的例子中，依次执行以下的S1～S13的工序。但是，工序S7是根据需要而设置的特殊的工序。
S1是向装入室C1的内部空间导入晶片(被处理体)的工序。
S2是在腔室C11中对晶片进行热处理以进行脱气(degas)的工序。
S3是在腔室C7中将晶片冷却为与下一工序的工艺相比更低的温度的工序。
S4是在腔室C10中在晶片上形成TaN膜的工序。
S5是在腔室C8中在TaN膜上形成Co膜的工序。
S6是在腔室C3中对Co膜进行后期退火的工序。
S7是在腔室C2中对Co膜进行大气暴露(air break)的工序。
S8是在腔室C11中利用含氢气体进行H2吸附处理(脱气)的工序。
S9是在腔室C7中将晶片冷却为与下一工序的工艺相比更低的温度的工序。
S10是在腔室C5中使Cu膜成膜的工序。
S11是在腔室C4中对Cu进行回流的工序。
S12是在腔室C7中为了取出晶片而对晶片进行冷却的工序。
S13是从取出室C12的内部空间向装置外部搬出晶片的工序。
通过工序S1向装入室C1的内部导入晶片(被处理体)，在工序S2中进行晶片的脱气处理。然后，将晶片冷却为与作为下一工序的工序S4的工艺相比更低的温度，以准备TaN膜的成膜。
在工序S4中，在将氧化硅膜(由SiO2包覆的)晶片作为基材使用并在其上形成TaN膜的情况下，优选使用例如以下所描述的化学气相沉积法(CVD法，Chemical VaporDeposition)或原子层沉积法(ALD法，Atomic Layer Deposition)。
关于TaN膜，通过CVD法或ALD法，例如使用有机系原料PDMAT(Ta(N(CH3)2)5，五(二甲氨基)钽(V))或金属卤化物TaCl5等作为原料，并与H2或NH3或者等离子化后的H2或NH3进行热反应。在成膜压力：数Pa～数十Pa、成膜温度：350℃下，以1.5nm～3.0nm的厚度形成TaN膜。
在此对阻挡膜为TaN膜的情况进行了详细描述，但本发明的阻挡膜并不限定于TaN膜。作为构成本发明的阻挡膜的材料，除了TaN之外，例如可以举出Ti、TiN、Ta、W、WN以及硅化物等。
在工序S5中，在将TaN膜作为基材使用并在其上形成Co膜的情况下，优选使用例如以下所描述的化学气相沉积法(CVD法，Chemical Vapor Deposition)或原子层沉积法(ALD法，Atomic Layer Deposition)。
为了在作为阻挡膜而发挥作用的TaN膜上还原双烷基脒基钴(Cobalt 2-alkylamidinate)这样的含有Co和烷基脒基(该烷基为乙基、丁基)的有机金属材料而形成Co膜，使用还原气体。作为这样的还原气体，可以使用选自公知的还原气体NH3、N2H4、NH(CH3)2、N2H3CH以及N2中的至少一种气体，或者将H2气与所述还原气体组合而成的气体(其中尤其优选NH3)。可以将上述的还原气体供给到腔室内，使用CVD法或ALD法，在工艺条件(例如，成膜压力：50～1000Pa；基材温度(成膜温度)：180～400℃，优选180～300℃，更优选200～300℃；还原气体(例如NH3等)的流量：100～1000sccm)下，形成CVD(ALD)-Co膜。
据此，在TaN膜上，使CVD-Co膜生长为1.5nm～3.0nm的厚度。通过使用这样的还原气体，从而能够抑制Co的核生成时间、控制Co膜的生长速度、改善表面形态、控制杂质浓度、实现低电阻化，能够实现微细图案中Co膜在密合层、硅化物层、帽层中的利用。作为上述的由烷基脒基钴构成的有机金属材料，例如可以举出Co(tBu-Et-Et-amd)2。
Co膜的成膜方法并不限定于CVD法，也可以采用PVD法。当采用PVD法时，可以在工艺条件(成膜温度：室温；磁控溅射；DC功率：1000W；RF偏置功率：100W；Ar：5sccm；压力：0.5Pa等条件)下，形成PVD-Co膜。
工序S6是对通过工序S5形成的Co膜进行后期退火的工序。Co膜的后期退火例如可以在含有氨气和氢气的混合气体气氛中，换言之在还原气体气氛中，以规定的温度进行退火。据此，成膜后的Co膜中的碳及氮等杂质被有效去除，能够使Co膜本身实现低电阻化。而且，能够将Co膜表面的碳浓度抑制得较低。因此，通过在形成Cu布线结构中的种子层时采用这样的Co膜形成方法，从而能够提高由Co膜构成的种子层与阻挡层的密合性。而且，由Co膜构成的种子层与Cu布线层的密合性也得到改善。因此，随着Co膜本身的低电阻化，还实现了Cu布线的进一步的低电阻化。
后期退火时的温度优选设定为高于Co膜的成膜时的温度。通过使后期退火时的温度高于Co成膜时的温度，从而能够在短时间内有效地去除Co膜中的杂质。后期退火时的温度优选为250℃～350℃的范围。如果低于250℃，则不能充分去除Co膜中的杂质，因此无法得到低电阻的Co膜。此外，从半导体器件的结构上来看，在半导体器件的布线形成工序中，不能使用高于350℃的温度。
在进行所述后期退火的工序中，可以在仅含有氨气及氢气中的任意一方的气体气氛中进行退火。然而，在仅含有氨气时，不能有效去除Co膜中及Co膜表面的氮。此外，在仅含有氢气时，不能有效去除Co膜中及Co膜表面的碳。因此，进行后期退火的工序优选在含有氨气及氢气双方的气体气氛中进行。此时，后期退火时的氢气的分压优选为1～1000Pa，更优选为100Pa～1000Pa。如果氢气的分压偏离该范围，则不能充分去除杂质。
工序S7是在腔室C2中对Co膜进行大气暴露(air break)的工序。即使在Co膜的成膜工序与后述的Cu膜的成膜工序之间存在这样的对Co膜进行大气暴露的工序，如果Cu布线结构稳定完成，则大气暴露工序在量产方面也极为有效。例如，能够使生产线在中途停止一部分，来调整处理的物品数量。也就是说，能够将制造工序分为前工序和后工序来管理，其中，前工序进行从最初的工序开始直到Co膜的成膜工序及后期退火工序为止的工序，后工序包括Cu膜的成膜工序。而且，不再需要将前工序和后工序始终在真空下(in-situ)形成，也可以引入专门用于前工序或后工序的制造装置，还可以预料到制造装置的小型化及削减占用空间等效果。
工序S8是在腔室C11中利用含氢气体进行H2吸附处理(脱气)的工序。工序S8是即使假设存在工序S7(对Co膜进行大气暴露(air break)的工序)，也会为Cu布线结构稳定完成做出有效贡献的、本发明中最具特色的工序。工序S8不依赖于工序S7的有无。通过工序S8的脱气处理，如图4A～图4C所示，OH基及氧通过H2还原而从Co膜的表面被去除，Co膜的表面能够成为几乎被氢终止(吸附有氢)的状态。
此时，作为脱气处理的温度条件，如前所述，优选为中温处理(260℃以上且小于290℃)。在采用这种温度区域的情况下，在Co膜的表面基本未残留OH基及氧，Co膜的表面几乎遍及整个区域成为被氢(H2)还原的状态。因此，氢终止的密度表现为极大。如此，由于Co膜的表面被氢终止(吸附氢)，从而使在其上沉积的Cu膜的润湿角θ减小，因此通过对Cu膜进行回流，能够在形成于层间绝缘膜的凹部内经由Co膜而嵌入形成Cu膜。
此外，也可以在腔室内进行这样的工序S8中的脱气处理以及前述的工序S6中的热处理。在这种情况下，需要将脱气处理的温度降低为低于后期退火工序的温度。因此，能够实现晶片温度的升温、降温的、红外灯及辐射等借助电磁波的加热方式适合作为晶片加热方法。
工序S9是在腔室C7中将晶片冷却为与下一工序的工艺相比更低的温度的工序。据此，不依赖于作为前工序的脱气处理的温度，作为下一工序的Cu膜的成膜能够以优选的规定温度进行。
工序S10是在腔室C5中使Cu膜成膜的工序。作为Cu膜的成膜方法，例如可以举出CVD法及PVD法。以CVD法来形成Cu膜时，可以例如以成膜温度：200℃、成膜压力：500Pa来实现规定的膜厚。以PVD法来形成Cu膜时，以成膜温度：-20℃、成膜压力：0.5Pa能够得到规定的膜厚。其中，关于规定的膜厚，膜厚的最小值是嵌入凹部所需的膜厚，膜厚的最大值根据所形成的Cu布线结构的条件来确定。Cu膜的成膜方法并不限定于CVD法及PVD法，根据需要也可以使用电镀法等。
工序S11是在腔室C4中对Cu进行回流的工序。在通过工序S8进行脱气处理后的Co膜上通过工序S10而形成的Cu膜在本工序S11中被进行回流。据此，不会在凹部内产生空隙(void)，而能够以Cu膜嵌入凹部内。如前所述，由于Co膜的表面通过脱气处理而成为被氢终止(吸附有氢)的状态，从而使在其上沉积的Cu膜的润湿角θ减小。因此，通过之后对Cu膜进行回流，从而能够在形成于层间绝缘膜的凹部内经由Co膜而实现稳定的Cu膜的嵌入形成。
工序S12是在腔室C7中为了取出晶片而对晶片进行冷却的工序，工序S13是从取出室C12的内部空间向装置外部搬出晶片的工序。
经过这样一系列的工序，从而能够提供一种Cu膜的形成方法，其能够抑制Cu布线层内空隙的产生。
图7是示出本发明的一实施方式所涉及的制造装置的一例的图，适合在执行上述的一系列工序时使用。
图7的制造装置是安装有多个溅射模块等的群集工具。在图7中，C1为装载室(搬入室)，C12为卸载室(搬出室)。通过设置于大气压气氛中的机器人31，作为被处理体的基板在装载室C1和卸载室C12中被搬入或搬出。
装载室C1及卸载室C12与第一搬送室FX及第二搬送室RX连接。搬送室FX、RX分别具有运送基板的机器人32、33。两个搬送室FX、RX通过中间室MX被连通。第一搬送室FX连接有六个腔室c1～c3、c10～c12。第二搬送室RX也连接有六个腔室c4～c9。
在上述的制造方法中，例如使用由符号c2所示的大气暴露室、符号c3所示的后期退火室、符号c4所示的回流室、符号c5所示的PVD-Cu成膜室、符号c7所示的冷却室、符号c8所示的CVD-Co成膜室、符号c10所示的PVD-TaN成膜室、以及符号c11所示的脱气室构成的结构的制造装置。在各室内进行各种处理时，基板的上表面被配置为被处理面。
例如，在上述的制造方法中执行工序S1～S13时，通过依次实施c1→c11→c7→c10→c8→c3→(c2)→c11→c7→c5→c4→c7→c12，从而能够提供本发明的一实施方式所涉及的Cu膜的形成方法。在此，本实施方式示出了在各室内进行的各种处理的一例，本发明并不限定于图7所示的配置。
(实验例1)
在本实验例中，研究Co膜的后期退火温度与填充(Filling)成功率之间的关系。
图8是示出后期退火温度与填充成功率及电阻率之间的关系的图表，标记◇表示填充成功率，标记□表示电阻率。
图9是示出后期退火温度与Co膜中的杂质浓度(O、C、N)之间的关系的图表，标记□表示氧(O)，标记△表示碳(C)，标记◇表示氮(N)。
根据图8和图9能够明确以下事项。
(A1)随着后期退火温度的上升，Co膜的电阻率以及Co膜中含有的杂质浓度(O、C、N)降低，膜质得到改善。
(A2)与此相对，随着后期退火温度的上升，填充成功率(嵌入率)降低。
根据以上结果可知，仅通过提高后期退火温度，难以应用于实际的布线形成工序。
(实验例2)
在本实验例中，通过改变Co膜的脱气条件来研究填充成功率。此时，准备人为地对Co膜的表面进行大气暴露后的试样，对进行脱气时的气氛进行调查。将其结果示于图10。
图10是示出进行脱气时的气氛与填充成功率之间的关系的图表。
在图10的横轴上，“高真空”表示作为脱气气氛不供给H2及He的真空状态。“He1000sccm,57Pa”表示作为脱气气氛向腔室供给He气的状态。“H2/He500/1000sccm,84Pa”表示作为脱气气氛向腔室供给氢气与氦气的混合气体的状态。其中，在图10中，进行脱气处理时的基板温度固定为260℃。
根据图10能够明确以下事项。
(B1)如果将Co膜暴露于大气中，则Co膜的表面被氧及OH基覆盖。此后，在不供给H2及He的真空状态的情况下(高真空)，填充成功率为10～20％，非常低。
(B2)通过将脱气气氛设为氦气气氛，从而使填充成功率变为15～20％，虽有若干改善但并不实用。
(B3)通过将脱气气氛设为氢气与氦气的混合气体气氛，从而使填充成功率变为95～100％，能够实现稳定的量产工艺。不仅在基板(晶片)的中央部(显示为“中心”)，而且在周缘部(显示为“边缘”)，也得到实用的结果。
根据以上结果可知，脱气气氛优选含有氢气与氦气的混合气体。确认出通过采用这样的脱气气氛，即使对Co膜进行大气暴露，也能够得到稳定的填充成功率。
(实验例3)
在本实验例中，通过改变后期退火温度来研究脱气条件(真空排气、He气氛)与填充成功率之间的关系。此时，准备人为地对Co膜的表面进行大气暴露后的试样，对脱气条件进行调查。将其结果示于图11。
图11是示出脱气条件(真空排气、H2/He气氛)与填充成功率之间的关系的图表。在图11中，标记◇和标记□示出了脱气条件为氢气与氦气的混合气体气氛的情况。标记◇表示基板(晶片)的中央部(显示为“中心”)的结果，标记□表示周缘部(显示为“边缘”)的结果。标记△表示在真空排气后的状态(不供给H2及He的状态)下进行脱气的情况(高真空)。
根据图11能够明确以下事项。
(C1)在不供给H2及He的状态下进行脱气时，随着后期退火温度的上升，填充成功率急剧降低。在320℃时为百分之几，在350℃时为0％。
(C2)在氢气与氦气的混合气体气氛下进行脱气时，即使后期退火温度为295℃，也能够得到超过90％的填充成功率。但是，如果后期退火温度超过300℃，则填充成功率急剧降低。在320℃时为15～45％左右，在350℃时降低到0～20％左右。
根据以上结果可知，关于脱气气氛，与“未供给氢气及氦气的状态”相比，优选设为“氢气与氦气的混合气体气氛”。确认出通过采用这样的脱气气氛，从而使填充成功率得到改善。
(实验例4)
在本实验例中，通过改变脱气条件(H2分压)来研究填充成功率。此时，准备人为地对Co膜的表面进行大气暴露后的试样，对脱气条件进行调查。将其结果示于图12。
图12是示出脱气条件(H2分压)与填充成功率之间的关系的图表。在图12中，标记◇表示基板(晶片)的中央部(显示为“中心”)的结果，标记□表示周缘部(显示为“边缘”)的结果。其中，脱气温度固定为260℃，后期退火温度固定为320℃。
根据图12能够明确以下事项。
(D1)随着氢(H2)分压的增加，填充成功率急剧上升。即，回流特性显著改善。
(D2)图12的图表中，由于硬件的限制，填充成功率的最高值为80～90％，但认为如果能够进一步增加氢(H2)分压，填充成功率会达到更高的数值。
根据以上结果，确认出脱气气氛优选设为“氢气与氦气的混合气体”，在氢(H2)分压高的情况下会促进填充成功率的改善效果。
(实验例5)
在本实验例中，通过改变脱气温度来研究填充成功率。此时，准备人为地对Co膜的表面进行大气暴露后的试样，对脱气条件进行调查。将其结果示于图13。
图13是示出脱气条件(温度)与填充成功率之间的关系的图表。在图13中，标记◇表示基板(晶片)的中央部(显示为“中心”)的结果，标记□表示周缘部(显示为“边缘”)的结果。其中，后期退火温度固定为320℃。
根据图13能够明确以下事项。
(E1)在脱气温度为260～290℃的范围内，能够得到超过80％的填充成功率。尤其在脱气温度为290℃时，填充成功率表现为极大，在基板的中央部为100％，即使在基板的周缘部也超过90％。
(E2)在脱气温度低于260℃时，随着温度的降低，填充成功率急速降低。另一方面，在脱气温度高于290℃时，随着温度的上升，填充成功率急速降低。尤其在脱气温度为320℃时，填充成功率成为0％。
根据以上结果，确认出在后期退火温度为320℃时，脱气温度优选为260～290℃的范围。脱气温度需要设定为低于后期退火温度。
图14是示出应用本发明前后(也称为改善前后)的后期退火温度与填充成功率及电阻率之间的关系的图表。
在图14中，标记◇和标记□为填充成功率，标记◇表示改善前的结果，标记□表示改善后的结果。标记△为电阻率的结果。但是，Cu膜厚固定为20nm。
根据图14能够明确以下事项。
(F1)随着后期退火温度的上升，Co膜的电阻率降低的倾向在改善前后没有变化。
(F2)与此相对，填充成功率在改善前后大幅变化。即，在改善前，随着后期退火温度的上升，填充成功率锐减(标记◇)；与此相对，在改善后，不受后期退火温度上升的影响，填充成功率能够维持100％。
根据以上结果，确认出根据本发明的一实施方式，能够提供一种Cu膜的形成方法，该方法在形成于层间绝缘膜的凹部内经由Co衬膜而嵌入形成Cu布线层时，能够飞跃性地抑制Cu布线层内空隙的产生。
另外，还确认出即使将Cu膜厚加厚到80nm，也不会发生Cu从凹部的内部吸向外部(Cu从凹部内部被拉向Cu膜的厚膜部分的现象)，能够完成向凹部内嵌入Cu。因此，本发明的一实施方式所涉及的Cu膜的形成方法能够应用于Cu膜厚的较大范围。
以上对本发明的一实施方式所涉及的Cu膜的形成方法进行了说明，但本发明并不限定于此，在不脱离发明宗旨的范围内可以进行适当变更。
在上述的各实验例中，对衬膜由Co膜构成的情况进行了详细描述，但本发明中的衬膜并不限定于Co膜。除了Co膜之外，即使在使用Ni膜或CoNi膜的情况下，本发明的Cu膜的形成方法也能够得到同样的作用和效果。
此外，H2无论是单独使用还是与除He之外的N2或Ar等惰性气体一起导入，都能够得到相同的效果。
例如，在微细加工图案中，可以利用Co膜、Ni膜、CoNi膜作为密合层、硅化物层、帽层，因此本发明可以利用于半导体器件技术领域。
本发明的Cu膜的形成方法可以广泛应用于半导体器件技术领域。
符号说明
1层间绝缘膜，2阻挡层，3衬膜，4布线层(Cu膜)，4A回流前的Cu膜，4B回流后的Cu膜，4C回流后嵌入有Cu的部位，4H凹部。

Claims (5)

1.一种Cu膜的形成方法，为在形成于层间绝缘膜的凹部内经由衬膜而嵌入形成Cu膜的方法，其中，
对成膜后的所述衬膜进行热处理，
在进行所述热处理之后，在含氢气体的气氛下，对所述衬膜的表面进行脱气处理，
在进行所述脱气处理之后，在经过所述热处理的所述衬膜上形成Cu膜，
所述衬膜为选自Co膜、Ni膜、CoNi膜中的一个。
2.根据权利要求1所述的Cu膜的形成方法，其中，所述脱气处理通过氢还原而使所述Co膜的表面成为被氢终止的状态。
3.根据权利要求1或2所述的Cu膜的形成方法，其中，所述脱气处理的温度低于所述热处理的温度。
4.根据权利要求1或2所述的Cu膜的形成方法，其中，所述脱气处理的温度为260℃以上且290℃以下。
5.根据权利要求1所述的Cu膜的形成方法，其中，在进行所述热处理之后，将所述Co膜暴露于大气中，然后进行所述脱气处理。
CN201780005674.2A 2016-05-16 2017-05-02 Cu膜的形成方法 Active CN108475638B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-098032 2016-05-16
JP2016098032 2016-05-16
PCT/JP2017/017264 WO2017199767A1 (ja) 2016-05-16 2017-05-02 Ｃｕ膜の形成方法

Publications (2)

Publication Number Publication Date
CN108475638A true CN108475638A (zh) 2018-08-31
CN108475638B CN108475638B (zh) 2022-11-18

Family

ID=60325082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780005674.2A Active CN108475638B (zh) 2016-05-16 2017-05-02 Cu膜的形成方法

Country Status (5)

Country Link
JP (1) JP6470876B2 (zh)
KR (1) KR102059324B1 (zh)
CN (1) CN108475638B (zh)
TW (1) TWI683919B (zh)
WO (1) WO2017199767A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208627A (ja) * 1999-01-19 2000-07-28 Hitachi Ltd 半導体装置の製造方法
CN1925133A (zh) * 2005-08-31 2007-03-07 索尼株式会社 半导体器件的制造方法
CN101511494A (zh) * 2006-08-30 2009-08-19 朗姆研究公司 铜互连阻挡界面制备的方法和装置
JP2012023152A (ja) * 2010-07-13 2012-02-02 Ulvac Japan Ltd Ｃｏ膜形成方法
CN102349138A (zh) * 2009-03-12 2012-02-08 东京毅力科创株式会社 CVD-Ru膜的形成方法和半导体装置的制造方法
TW201438074A (zh) * 2012-12-12 2014-10-01 Tokyo Electron Ltd Ｃｕ配線之形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258717B1 (en) * 1999-07-30 2001-07-10 International Business Machines Corporation Method to produce high quality metal fill in deep submicron vias and lines
WO2011027835A1 (ja) 2009-09-02 2011-03-10 株式会社アルバック Ｃｏ膜の形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208627A (ja) * 1999-01-19 2000-07-28 Hitachi Ltd 半導体装置の製造方法
CN1925133A (zh) * 2005-08-31 2007-03-07 索尼株式会社 半导体器件的制造方法
CN101511494A (zh) * 2006-08-30 2009-08-19 朗姆研究公司 铜互连阻挡界面制备的方法和装置
CN102349138A (zh) * 2009-03-12 2012-02-08 东京毅力科创株式会社 CVD-Ru膜的形成方法和半导体装置的制造方法
JP2012023152A (ja) * 2010-07-13 2012-02-02 Ulvac Japan Ltd Ｃｏ膜形成方法
TW201438074A (zh) * 2012-12-12 2014-10-01 Tokyo Electron Ltd Ｃｕ配線之形成方法

Also Published As

Publication number Publication date
CN108475638B (zh) 2022-11-18
KR102059324B1 (ko) 2019-12-26
TWI683919B (zh) 2020-02-01
JP6470876B2 (ja) 2019-02-13
WO2017199767A1 (ja) 2017-11-23
JPWO2017199767A1 (ja) 2018-11-22
KR20180084963A (ko) 2018-07-25
TW201741484A (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
KR102542758B1 (ko) 상호접속부를 위한 루테늄 금속 피처 충전
TWI520268B (zh) 高溫鎢金屬化製程
TWI394858B (zh) 用於沉積具有降低電阻率及改良表面形態之鎢膜的方法
KR101108304B1 (ko) 질화 텅스텐의 증착
US20170309490A1 (en) Method of manufacturing semiconductor device
JP2013507008A5 (zh)
JP2013507008A (ja) 切欠構造のなかで長尺状ルテニウム膜上に多段階式銅鍍金を行う方法。
JP2008244298A (ja) 金属膜の成膜方法、多層配線構造の形成方法、半導体装置の製造方法、成膜装置
US9153481B2 (en) Manganese-containing film forming method, processing system, electronic device manufacturing method and electronic device
US9779950B2 (en) Ruthenium film forming method, film forming apparatus, and semiconductor device manufacturing method
TW202115270A (zh) 第六族金屬沈積方法
TW201900914A (zh) 用於沉積低介電常數膜的方法與設備
KR101013818B1 (ko) 원자층 증착법에 의한 금속 박막 증착 방법
JP5526189B2 (ja) Ｃｕ膜の形成方法
JP2009130288A (ja) 薄膜形成方法
CN108475638A (zh) Cu膜的形成方法
TW202003895A (zh) 用於銅金屬化的阻障層以及形成方法
US8980742B2 (en) Method of manufacturing multi-level metal thin film and apparatus for manufacturing the same
US11713507B2 (en) Low-k films
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
US20230072614A1 (en) Method Of Forming A Metal Liner For Interconnect Structures
JP6797068B2 (ja) 原子層堆積法による炭化チタン含有薄膜の製造方法
CN106929821B (zh) 一种金属含量可调的金属氮化物薄膜的制备方法及反应器
KR100447979B1 (ko) 반도체 소자의 게이트 형성방법
TW202349472A (zh) 用於半導體裝置的電極形成方法及用於半導體裝置的電極

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant