CN102349138A - CVD-Ru膜的形成方法和半导体装置的制造方法 - Google Patents

CVD-Ru膜的形成方法和半导体装置的制造方法 Download PDF

Info

Publication number
CN102349138A
CN102349138A CN2010800112191A CN201080011219A CN102349138A CN 102349138 A CN102349138 A CN 102349138A CN 2010800112191 A CN2010800112191 A CN 2010800112191A CN 201080011219 A CN201080011219 A CN 201080011219A CN 102349138 A CN102349138 A CN 102349138A
Authority
CN
China
Prior art keywords
film
annealing
cvd
gas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800112191A
Other languages
English (en)
Inventor
加藤多佳良
水泽宁
波多野达夫
五味淳
安室千晃
横山敦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102349138A publication Critical patent/CN102349138A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

通过使用含有有机金属化合物的成膜原料并通过CVD在基板上形成Ru膜的工序和对形成有上述Ru膜的基板进行在含氢气氛中的退火的工序，形成CVD-Ru膜。

Description

CVD-Ru膜的形成方法和半导体装置的制造方法
技术领域
本发明涉及作为Cu配线的基底使用的CVD-Ru膜的形成方法和半导体装置的制造方法。
背景技术
近来，对应于半导体设备的高速化、配线图案的微细化、高集成化的要求，需要配线间的容量降低、配线的导电性提高和电子迁移耐性的提高，作为对应于此的技术，在配线材料中使用比铝(Al)或钨(W)导电性高且电子迁移耐性优异的铜(Cu)、作为层间绝缘膜使用低介电常数膜(Low-k膜)的Cu多层配线技术备受关注。
作为此时的Cu配线的形成方法，已知在形成有沟或孔的Low-k膜通过以溅射法为代表的物理蒸镀法(PVD)形成由Ta、TaN、Ti等构成的阻挡层，在其上同样通过PVD形成Cu晶种层，进一步在其上实施镀Cu的技术(例如日本特开平11-340226号公报)。
但是，半导体设备的设计规则越来越微细化，在今后的32nm节点以下，在上述专利文献1所公开的技术中，难以通过阶跃式覆盖率本质上低的PVD在沟或孔内形成Cu晶种层，因此，可以预测也难以在孔内形成镀层。
对此，提出了通过化学蒸镀法(CVD)在阻挡层上形成Ru膜(CVD-Ru膜)，在其上实施镀Cu的方法(日本特开2007-194624号公报)。CVD-Ru膜由于阶跃式覆盖率良好，且与Cu膜的附着性良好，因此能够在微细的沟或孔内成膜。
作为形成CVD-Ru膜的技术，已知作为成膜原料使用钌的戊二烯基化合物等(国际公开第2007/102333号小册子)的技术和使用羰合钌(Ru3(CO)12)(日本特开2007-27035号公报)的技术。特别在使用羰合钌而形成CVD-Ru膜时，由于成膜原料中的杂质成分基本上仅为C和O，因此能够得到高纯度的膜。
但是，在形成CVD-Ru膜后形成Cu晶种膜时，实际上，特别是向沟或孔的侧壁的Cu的润湿性恶化，使用镀Cu包埋沟或孔时，有时在镀Cu中发生空隙。
发明内容
本发明的目的在于提供Cu的润湿性良好的CVD-Ru膜的形成方法和具有这样的CVD-Ru膜的半导体装置的制造方法。
本发明的另一个目的在于提供存储用于执行这样的半导体装置的制造方法的程序的存储介质。
本发明的发明人为了实现上述目的，首先研究了对这样的CVD-Ru膜的Cu的润湿性恶化的原因。其结果表明，在使用含有如羰合钌这样的有机金属化合物的成膜原料形成CVD-Ru膜时，由于成膜原料中含有大量碳，因此在成膜后的状态下在膜中碳作为杂质残留，在膜表面最终形成为CO的状态，之后，若为了Ru的结晶化进行在不活泼气体气氛中的退火，则Ru膜表面和膜中碳形成偏析的状态，这样残留于Ru膜表面的碳使Cu的润湿性恶化。因此，为了降低这样的残留碳进行了反复研究，结果发现，在含氢气氛中进行退火或在不活泼气体气氛中的退火后在大气中暴露是有效的，从而完成了本发明。
即，根据本发明的第1观点，提供一种CVD-Ru膜的形成方法，其包括：使用含有有机金属化合物的成膜原料，通过CVD在基板上形成Ru膜的工序；和对形成有上述Ru膜的基板进行在含氢气氛中的退火的工序。
根据本发明的第2观点，提供一种CVD-Ru膜的形成方法，其包括：使用含有有机金属化合物的成膜原料，通过CVD在基板上形成Ru膜的工序；对形成有上述Ru膜的基板进行在不活泼气体气氛中的退火的工序；和在上述不活泼气体气氛中的退火后，在大气中暴露上述Ru膜的工序。
根据本发明的第3观点，提供一种半导体装置的制造方法，其包括：对具有沟和/或孔的基板形成金属阻挡膜的工序；在上述金属阻挡膜上，使用含有有机金属化合物的成膜原料，通过CVD在基板上形成Ru膜的工序；对形成有上述Ru膜的基板进行在含氢气氛中的退火的工序；和在上述退火后的Ru膜上形成用于在沟和/或孔内埋入镀Cu的Cu晶种膜的工序。
根据本发明的第4观点，提供一种半导体装置的制造方法，其包括：对具有沟和/或孔的基板形成金属阻挡膜的工序；在上述金属阻挡膜上，使用含有有机金属化合物的成膜原料，通过CVD在基板上形成Ru膜的工序；对形成有上述Ru膜的基板进行在不活泼气体气氛中的退火的工序；在上述不活泼气体气氛中的退火后，在大气中暴露上述Ru膜的工序；和在上述退火后的Ru膜上形成用于在沟和/或孔内埋入镀Cu的Cu晶种膜的工序。
根据本发明的第5观点，提供一种存储介质，其存储在电子计算机上运行、用于控制处理装置的程序，上述程序在执行时，在计算机中控制上述处理装置，使其执行半导体装置的制造方法，上述制造方法包括：对具有沟和/或孔的基板形成金属阻挡膜的工序；在上述金属阻挡膜上，使用含有有机金属化合物的成膜原料，通过CVD在基板上形成Ru膜的工序；对形成有上述Ru膜的基板进行在含氢气氛中的退火的工序；和在上述退火后的Ru膜上形成用于在沟和/或孔内埋入镀Cu的Cu晶种膜的工序。
根据本发明的第6观点，提供一种存储介质，其存储在电子计算机上运行、用于控制处理装置的程序，上述程序在执行时，在计算机中控制上述处理装置，使其执行半导体装置的制造方法，上述制造方法包括：对具有沟和/或孔的基板形成金属阻挡膜的工序；在上述金属阻挡膜上，使用含有有机金属化合物的成膜原料，通过CVD在基板上形成Ru膜的工序；对形成有上述Ru膜的基板进行在不活泼气体气氛中的退火的工序；在上述不活泼气体气氛中的退火后，在大气中暴露上述Ru膜的工序；和在上述退火后的Ru膜上形成用于在沟和/或孔内埋入镀Cu的Cu晶种膜的工序。
附图说明
图1是表示本发明的第1实施方式的方法的流程图。
图2A是表示本发明的第1实施方式的方法的工序的工序剖面图。
图2B是表示本发明的第1实施方式的方法的工序的工序剖面图。
图2C是表示本发明的第1实施方式的方法的工序的工序剖面图。
图2D是表示本发明的第1实施方式的方法的工序的工序剖面图。
图2E是表示本发明的第1实施方式的方法的工序的工序剖面图。
图2F是表示本发明的第1实施方式的方法的工序的工序剖面图。
图3是表示CVD-Ru膜的刚成膜后的状态的示意图。
图4是表示CVD-Ru膜的成膜后，在不活泼气体气氛中进行了退火的状态的示意图。
图5是表示在不活泼气体气氛中进行了退火后的CVD-Ru膜上形成了Cu晶种膜的状态的示意图。
图6是表示在以图5的状态形成有Cu晶种膜的沟内埋入镀Cu的情况的示意图。
图7是表示在本发明的第1实施方式中，在CVD-Ru膜成膜后，进行了在氢气氛中退火的状态的示意图。
图8是表示在本发明的第1实施方式的氢气氛的退火后，形成了Cu晶种膜的状态的示意图。
图9是表示在以图8的状态形成有Cu晶种膜的沟内埋入镀Cu情况的示意图。
图10是表示本发明的第2实施方式的方法的流程图。
图11A是表示本发明的第2实施方式的方法的工序的工序剖面图。
图11B是表示本发明的第2实施方式的方法的工序的工序剖面图。
图11C是表示本发明的第2实施方式的方法的工序的工序剖面图。
图11D是表示本发明的第2实施方式的方法的工序的工序剖面图。
图11E是表示本发明的第2实施方式的方法的工序的工序剖面图。
图11F是表示本发明的第2实施方式的方法的工序的工序剖面图。
图11G是表示本发明的第2实施方式的方法的工序的工序剖面图。
图12是表示在本发明的第2实施方式中，在CVD-Ru膜成膜后，进行在不活泼气氛中的退火，再进行大气暴露的状态的示意图。
图13是表示进行了CVD-Ru膜的成膜后，通过二次离子质谱仪(SIMS)分析在没有退火和以各种条件进行退火的情况的膜厚方向的C浓度的结果的图。
图14是表示形成CVD-Ru膜后，对进行了不活泼气体退火和Cu晶种膜成膜的现有的样品以及进行了含氢气氛退火和Cu晶种膜成膜的第1实施方式的样品比较实施镀Cu的状态的图。
图15是表示在本发明的第1实施方式和第2实施方式的实施中使用的多腔室类型的处理装置的俯视图。
图16是表示搭载于图15的处理装置的CVD-Ru膜成膜单元的剖面图。
图17是表示搭载于图15的处理装置、进行上述第1实施方式的含氢气氛中的退火的退火单元的剖面图。
图18是表示搭载于图15的处理装置、进行上述第2实施方式的退火的退火单元的剖面图。
具体实施方式
以下，参照附图，说明本发明的实施方式。
<第1实施方式>
首先，说明第1实施方式。图1是表示本发明的第1实施方式的方法的流程图，图2A～图2F是其工序剖面图。
在第1实施方式中，首先，准备在Si基板11上具有SiO2膜的层间绝缘膜12、在其上形成有沟13的半导体晶片(以下仅记作晶片)(步骤1，图2A)。接着，在包括沟13的整面例如通过溅射等的PVD以1～10nm、例如4nm左右的厚度形成Ti等的阻挡膜14(步骤2，图2B)。接着，在阻挡膜14上以有机金属化合物羰合钌(Ru3(CO)12)作为成膜原料而形成1～5nm、例如4nm左右的厚度的CVD-Ru膜15(步骤3，图2C)。接着，对形成有CVD-Ru膜的晶片进行含氢气氛中的退火(步骤4，图2D)。之后，在CVD-Ru膜15上例如通过PVD以5～50nm、例如20nm左右的厚度形成Cu晶种膜16(步骤5，图2E)。之后，在Cu晶种膜16上实施镀Cu 17，包埋沟13(步骤6，图2F)。
步骤3的CVD-Ru膜成膜工序，在减压气氛中加热晶片，同时在阻挡膜14上供给羰合钌(Ru3(CO)12)通过热分解在阻挡膜14上形成CVD-Ru膜15。
在该成膜时，由于羰合钌(Ru3(CO)12)分解而排出大量的CO，因此，如图3所示，在CVD-Ru膜15中碳(C)、氧(O)作为杂质残留，在膜表面最终形成为CO的状态。在该状态，若如现有技术在不活泼气体例如Ar气体气氛中进行退火，则膜中的C、O和表面的CO脱离，从而Ru结晶化，但如图4所示，膜表面和膜中C发生偏析。若在CVD-Ru膜15的表面存在C，则形成Cu晶种膜16时，该部分中Cu的润湿性恶化。如图5所示，由于该影响，发生Cu的凝集，膜变得不连续，在CVD-Ru膜15的表面也产生没有由Cu覆盖的部分。若以该状态为了镀Cu在大气中暴露晶片，则没有由Cu覆盖的CVD-Ru膜15表面被氧化成为RuO2。
参照图6说明以这样的状态在形成有Cu晶种膜16的沟13内埋入镀Cu的情况。如图6的(a)所示，CVD-Ru膜15上的Cu晶种膜16的不连续性在沟13的侧壁显著，而且也存在CVD-Ru膜15露出而形成RuO2的部分，因此电阻大，导致镀Cu时的沟13内的电流密度降低。若对这样的不连续状态的Cu晶种膜16开始镀Cu，则如图6的(b)所示，镀Cu时的自下而上缓慢，Cu核的发生密度低，也产生微空隙。然后，若进一步进行镀Cu，则如图6的(c)所示，在沟13内镀Cu完全充填之前，沟13的开口闭塞(夹断)，产生中央空隙18。
对此，在本实施方式中，在步骤3的CVD-Ru膜15的成膜后，通过进行步骤4的含氢气氛中的退火，如图7所示，由于膜中的C、O和表面的CO脱离，Ru结晶化，并且利用氢的作用C从CVD-Ru膜15脱离，因此不发生膜表面和膜中的C的偏析，CVD-Ru膜15的表面形成清洁的状态。在该状态进行步骤5的Cu晶种膜16的形成时，由于CVD-Ru膜15的表面清洁，因此Cu容易润湿，如图8所示，CVD-Ru膜15的表面整体形成覆盖有极薄的Cu晶种膜16的状态。
参照图9说明以这样的状态在形成有Cu晶种膜16的沟13内埋入镀Cu的情况。如图9的(a)所示，由于在沟侧壁的CVD-Ru膜15上的Cu晶种膜16连续且相对光滑，因此电阻小，镀Cu时的沟13内的电流密度高，因此如图9的(b)所示，镀Cu的自下而上和Cu核形成顺利，如图9的(c)所示，能够不产生空隙地包埋沟13。
在该步骤4的含氢气氛中的退火工序，优选在150～400℃进行。若超过400℃，则存在对设备带来不良影响的担心，若低于150℃，则存在除去C的效果不充分的担心。另外，在该退火工序中，形成气氛的气体可以仅为氢气，也可以混合氢气和不活泼气体等的其它气体。此时的氢气的比例优选为3～100％左右，另外，氢分压优选为4～1333Pa左右。
这样，根据本实施方式，由于在使用含有有机金属化合物的成膜原料形成CVD-Ru膜后，在含氢气氛中进行退火，因此降低了Ru膜表面的残留碳，Cu晶种膜的润湿性良好。因此，镀Cu时的自下而上和核形成快速进行，能够消除镀Cu中的空隙。
<第2实施方式>
接着，说明第2实施方式。图10是表示本发明的第2实施方式的方法的流程图，图11A～图11G是其工序剖面图。
在第2实施方式中，准备与第1实施方式的步骤1相同的晶片(步骤11，图11A)，与第1实施方式的步骤2同样，形成阻挡膜14(步骤12，图11B)，接着与第1实施方式的步骤3同样形成CVD-Ru膜15(步骤13，图11C)。之后，代替第1实施方式的步骤4的含氢气氛中的退火，在不活泼气体、例如Ar气体气氛中进行退火(步骤14，图11D)，之后，在大气中暴露晶片(步骤15，图11E)。之后，与第1实施方式的步骤5同样，在CVD-Ru膜15上形成Cu晶种膜16(步骤16，图11F)，之后，在Cu晶种膜16上实施镀Cu 17，包埋沟13(步骤17，图11G)。
在该实施方式中，在步骤13的CVD-Ru膜15的成膜后，在步骤14中，由于与过去同样地进行在不活泼气体气氛的退火，因此，如上述图4所示，在膜表面和膜中C发生偏析，但通过之后的步骤15的大气暴露，如图12所示，偏析的C通过大气中的氧变为CO而脱离，CVD-Ru膜15的表面形成清洁的状态。因此，在进行步骤16的Cu晶种膜16的形成时，与第1实施方式同样，CVD-Ru膜15的表面整体形成覆盖有极薄的Cu晶种膜16的状态，步骤17的镀Cu时，镀Cu的自下而上和Cu核形成顺利，能够不产生空隙地包埋沟13。
该步骤14的不活泼气体气氛的退火工序优选在150～400℃进行。若超过400℃，则存在对设备带来不良影响的担心，若低于150℃，则存在除去C的效果不充分的担心。另外，在该退火工序中，腔室内压力优选为133～1333Pa左右。另外，步骤15的大气暴露，可以如字面所述在大气中暴露硅基板，也可以在减压气氛的腔室中只导入少量大气。
这样，根据本实施方式，由于在使用含有有机金属化合物的成膜原料形成CVD-Ru膜后，进行在不活泼气体气氛中的退火，之后，进行大气暴露，因此降低了Ru膜表面的残留碳，Cu晶种膜的润湿性良好。因此，镀Cu时的自下而上和核形成快速地进行，能够消除镀Cu中的空隙。
接着，说明使用本发明实际制造的半导体装置的结果。这里，准备在硅基板上形成有层间绝缘膜的SiO2膜且形成有沟的晶片，作为阻挡膜通过PVD形成厚度4nm的Ti膜，在其上使用羰合钌(Ru3(CO)12)形成厚度4nm的CVD-Ru膜，之后形成厚度20nm的Cu晶种膜时，对(1)没有退火形成Cu晶种膜的情况，(2)进行Ar气体退火，形成Cu晶种膜的情况，(3)进行H2气体退火，形成Cu晶种膜的情况(第1实施方式)，(4)进行Ar气体退火，大气暴露后形成Cu晶种膜的情况(第2实施方式)，(5)进行H2气体退火，大气暴露后形成Cu晶种膜的情况的5种情况进行评价。
关于这些情况，通过二次离子质谱仪(SIMS)分析膜厚方向的C浓度。图13表示其结果。从该图可知，(1)的没有退火时，CVD-Ru膜中和CVD-Ru膜与Cu晶种膜界面的C浓度高，如(2)～(5)中通过进行退火，CVD-Ru膜中的C浓度降低。其中，在(2)的现有技术进行的Ar气体退火和Cu晶种膜成膜时，CVD-Ru膜与Cu晶种膜界面的C浓度高。相对于此，可知在上述第1实施方式(3)的H2气体退火和Cu晶种膜成膜、上述第2实施方式的(4)的Ar气体退火和大气暴露时，CVD-Ru膜和Cu晶种膜界面的C浓度变低。由此，确认了CVD-Ru膜与Cu晶种膜界面的C浓度对Cu的润湿性产生影响。此外，在(5)的H2气体退火和大气暴露时，与(3)的H2气体退火和Cu晶种膜成膜相比，C浓度有少许升高的倾向。
接着，对上述(2)的Ar气体退火和Cu晶种膜成膜(现有技术)和(3)的H2气体退火和Cu晶种膜成膜(第1实施方式)，在之后实施镀Cu。图14表示此时的状态。如该图所示，确认了：在现有技术的(2)时，在沟内的镀Cu存在较大的中央空隙，相对于此，在第1实施方式(3)时，镀Cu几乎完全包埋沟。此外，在图14中，“中央”表示硅基板的中心附近的沟内的状态，“边缘”表示硅基板的周边附近的沟内的状态。
接着，说明使用如上所述的第1实施方式和第2实施方式的装置的一例。
这里，表示了连续在真空气氛下进行第1实施方式的步骤1～5、第2实施方式的步骤11～16的多腔室类型处理装置。图15是表示这样的多腔室类型处理装置的俯视图。
该处理装置20均保持于真空，具备PVD-Ti膜成膜单元21、CVD-Ru膜成膜单元22、退火单元23和Cu晶种膜成膜单元24，它们与呈六角形的搬运室25的各边通过闸阀G连接。另外，2个加载互锁真空室(load lock chamber)26、27通过闸阀G与搬运室25的其它各边连接。搬运室25保持于真空。在加载互锁真空室26、27的搬运室25的相反侧设置有大气气氛的搬入搬出室28，在搬入搬出室28的与加载互锁真空室26、27的连接部分的相反侧，设置有安装2个能够收纳晶片W的支座C的支座安装口29、30。
在搬运室25内，设置有对PVD-Ti膜成膜单元21、CVD-Ru膜成膜单元22、退火单元23、Cu晶种膜成膜单元24和加载互锁真空室26、27进行晶片W的搬入搬出的搬运装置32。该搬运装置32设置于搬运室25的大致中央，在能够旋转和伸缩的旋转伸缩部33的前端具有支持半导体晶片W的2个支持臂34a、34b，这两个支持臂34a、34b以互相朝向相反方向的方式安装于旋转伸缩部33。
在搬入搬出室28内，设置进行对支座C搬入搬出晶片W和对加载互锁真空室26、27搬入搬出晶片W的搬运装置36。该搬运装置36具有多关节臂结构，能够沿着支座C的排列方向在导轨38上行进，在其前端的2个支持臂37a、37b载置晶片W而进行其搬运。
该处理装置20具有控制各构成部的控制部40，由此进行单元21～24的各构成部、搬运装置32、36、搬运室25的排气系统(没有图示)、闸阀G的开关等的控制。该控制部40具有具备微处理器(电子计算机)的过程控制器41、用户界面42和存储部43。在过程控制器41，处理装置20的各构成部电连通而受到控制。用户界面42与过程控制器41连接，其包括操作员为了管理处理装置20的各构成部而进行指令的输入操作等的键盘和使处理装置20的各构成部的运行状况可视化显示的显示器等。存储部43也与过程控制器41连接，该存储部43中收纳有用于通过过程处理器41的控制而实现在处理装置20运行的各种处理的控制程序、用于对应处理条件在处理装置20的各构成部运行规定处理的控制程序，即处理方案，和各种数据库等。处理方案存储在存储部43中的存储介质(没有图示)中。存储介质可以是硬盘等的固定地设置的存储介质，也可以是CDROM、DVD、闪存等的可移动性的存储介质。另外，也可以从其它的装置，例如通过专用电路适当传送方案。
这样，根据需要，通过来自用户界面42的指示等，从存储部43调出规定的处理方案，在过程处理器41执行，由此可以在过程处理器41的控制下，在处理装置20进行所需的处理。
在这样的处理装置20中，将从支座C取出的晶片W通过搬入搬出室28的搬运装置36搬运至加载互锁真空室26、27的任一个，将该加载互锁真空室真空排气之后，通过搬运室25的搬运装置32取出该晶片，首先搬运至PVD-Ti膜成膜单元21，在晶片W的层间绝缘膜、例如SiO2膜上形成作为阻挡膜的Ti膜。接着，将Ti膜成膜后的晶片W搬运至CVD-Ru成膜单元22，形成CVD-Ru膜。之后，将形成有Ru膜的晶片W搬运至退火单元23，进行含氢气氛中的退火处理，或进行不活泼气体气氛中的退火和大气暴露。之后，将退火处理后的晶片W搬运至Cu晶种膜成膜单元24，例如通过PVD在CVD-Ru膜上形成Cu晶种膜。将这样操作直至Cu晶种膜成膜后的晶片W通过搬运装置32搬运至加载互锁真空室26、27的任一个，将该加载互锁真空室设为大气气氛后，通过搬运装置36使晶片W返回支座C。
这样操作直至Cu晶种膜成膜后的晶片以收纳于支座C的状态搬运至镀Cu设备，提供给镀Cu。
接着，说明作为本发明的主要部分的进行CVD-Ru膜的成膜的CVD-Ru膜成膜单元22。
图16是表示CVD-Ru膜成膜单元的剖面图。该CVD-Ru膜成膜单元22具有气密性构成的大致圆筒状的腔室51，在其中用于水平地支持作为被处理基板的晶片W的基座52以被设置于其中央下部的圆筒状的支持部件53支持的状态配置。在基座52中埋设有加热器55，该加热器55与加热器电源56连接。这样，基于设置于基座52的热电偶(没有图示)的检测信号，通过加热器控制器(没有图示)控制加热器电源56，从而将晶片W控制在规定的温度。另外，在基座52，用于支持晶片W而使其升降的3根晶片升降销(没有图示)以能够相对于基座52的表面突没的方式设置。
在腔室51的顶壁，以与基座52对置的方式设置用于在腔室51内以喷淋状导入用于CVD成膜的处理气体的喷淋头60。喷淋头60是用于向腔室51内排出从下述气体供给设备80供给的成膜用的气体的设备，在其上部具有导入成膜用气体的气体导入口61。另外，在喷淋头60的内部形成气体扩散空间62，在其底面形成大量的气体排出孔63。
在腔室51的底壁，设置有向下方突出的排气室71。在排气室71的侧面连接排气配管72，在该排气配管72连接具有真空泵或压力控制阀等的排气装置73。这样，通过运行该排气装置73，能够使腔室51内形成为规定的减压状态。
在腔室51的侧壁，设置有用于在晶片搬运室25之间进行晶片W的搬入搬出的搬入搬出口77和开关该搬入搬出口77的闸阀G。
气体供给设备80具有收纳作为固体状的成膜原料S羰合钌(Ru3(CO)12)的成膜原料容器81。在成膜原料容器81的周围设置有加热器82。在成膜原料容器81，从上方插入载体气体配管83，从载体气体源84经过载体气体供给配管83向成膜原料容器81内作为载体气体吹入例如CO气体。另外，在成膜原料容器81，插入气体供给配管85。该气体供给配管85的另一端连接于喷淋头60的气体导入口61。因此，通过经过载体气体供给配管83向成膜原料容器81内供给载体气体，能够将在成膜原料容器81内升华的羰合钌(Ru3(CO)12)气体以载持于载体气体的状态经过气体供给配管85和喷淋头60向腔室51内供给。
此外，在载体气体供给配管83设置有流量控制用的质量流量控制器86和其前后的阀87a、87b。另外，在气体供给配管85，设置有用于掌握羰合钌(Ru3(CO)12)的气体量的流量计88和其前后的阀89a、89b。
在气体供给配管85的途中，连接供给用于适当稀释成膜原料气体的气体的稀释气体供给配管90。在稀释气体供给配管90连接供给包括Ar气体、N2气体等的不活泼气体的稀释气体的稀释气体源91，通过从该稀释气体源91经过稀释气体供给配管90供给稀释气体，将原料气体稀释为适当的浓度。此外，来自稀释气体源91的稀释气体也作为对气体供给配管85、腔室51的残留气体进行清扫的清扫气体而发挥作用。另外，稀释气体供给配管90具有流量控制用的质量流量控制器92和其前后的阀93a、93b。另外，也可以在稀释气体供给配管90另外连接其它的气体，例如CO气体或H2气体等。
在这样构成的CVD-Ru膜成膜单元22中，首先打开闸阀G，从搬入搬出口77将形成有阻挡膜的晶片W搬入到腔室51内，载置于基座52上。接着，通过加热器55隔着基座52将晶片W加热到150～250℃，通过排气装置73的真空泵对腔室51内排气，将腔室51内的压力真空排气至2～67Pa。
接着，打开阀87a、87b，经过载体气体供给配管83向成膜原料容器81作为载体气体吹入例如CO气体，以由载体气体载持的状态经过气体供给配管85和喷淋头60向腔室51内导入在成膜原料容器81内通过加热器82的加热升华而产生的Ru3(CO)12气体。此时，在晶片W表面，Ru3(CO)12气体热分解而产生的Ru沉积在晶片W的Ti膜上，形成具有规定膜厚的CVD-Ru膜。此外，此时的Ru3(CO)12气体的流量优选为1～5mL/min(sccm)左右。另外，也可以按照规定比例导入稀释气体。
在形成规定的膜厚的CVD-Ru膜时，关闭阀87a、87b并停止Ru3(CO)12气体的供给，作为清扫气体在腔室52内导入来自稀释气体供给源91的稀释气体，清扫Ru3(CO)12气体，之后，打开闸阀G从搬入搬出口77搬出晶片W。
接着，说明进行对于本发明最重要的CVD-Ru膜成膜后的退火的退火单元23。
图17是表示搭载于图15的处理装置的进行上述第1实施方式的含氢气氛中的退火的退火单元的剖面图。该退火单元具有气密性构成的大致圆筒状的腔室101，在其底部配置有用于水平地支持作为被处理基板的晶片W的基座102。在基座102中埋设有加热器103，该加热器103与加热器电源104连接。这样，基于设置于基座102的热电偶(没有图示)的检测信号，通过加热器控制器(没有图示)控制加热器电源104，从而将晶片W控制在规定的温度。另外，在基座102，用于支持晶片W而使其升降的3根晶片升降销(没有图示)以能够相对于基座102的表面突没的方式设置。
在腔室101的侧壁上部设置气体导入部件105，经过该气体导入部件105向腔室101内供给来自气体供给设备110的气氛形成气体。气体供给设备110具有H2气体供给源112和从H2气体供给源112到气体导入部件105的H2气体供给配管111，向腔室101内导入H2气体。在H2气体供给配管111设置流量控制用的质量控制器113和其前后的阀114a、114b。另外，在H2气体供给配管111连接用于供给作为稀释气体的Ar气体的Ar气体供给配管115，在Ar气体供给配管115连接Ar气体供给源116。由此能够用Ar气体稀释H2气体，导入腔室101内。在Ar气体供给配管115设置流量控制用的质量控制器117和其前后的阀118a、118b。此外，稀释气体不限于Ar气体，也能够使用其它的稀有气体和N2气体等其它的不活泼气体。
在腔室101的底壁设置排气口120，在该排气口120连接排气配管121。在该排气配管121连接具有真空泵或压力控制阀等的排气装置122。这样，通过运行该排气装置122，能够使腔室101内形成为规定的减压状态。
在腔室101的侧壁，设置有用于进行与晶片搬运室25之间的晶片W的搬入搬出的搬入搬出口123和开关该搬入搬出口123的闸阀G。
在这样构成的退火单元中，首先打开闸阀G从搬入搬出口123向腔室101内搬入CVD-Ru膜成膜后的晶片W，载置于基座102上。接着，通过加热器103隔着基座102将晶片W加热至例如150～400℃，通过排气装置122的真空泵对腔室101内排气，将腔室101内的压力真空排气至例如133～1333Pa。
接着，使氢气例如10～1120mL/min(sccm)、作为稀释气体的Ar气体例如0～755mL/min(sccm)，向腔室101内导入气体，使氢分压为4～1333Pa左右进行含氢气氛的退火处理。
通过这样操作在含氢气氛中进行退火，由于膜中的C、O和表面的CO脱离，Ru结晶化，并且利用氢的作用，C从CVD-Ru膜脱离，因此不发生膜表面和膜中的C的偏析，CVD-Ru膜的表面形成清洁的状态。由此，在其后的Cu晶种膜的形成时，Cu容易润湿，能够形成为CVD-Ru膜的表面整体被极薄的Cu晶种膜覆盖的状态。
退火处理结束后，停止H2气体的供给，用Ar气体清扫腔室101内，之后，打开闸阀G从搬入搬出口123搬出晶片W。
图18表示搭载于图15的处理装置、进行上述第2实施方式的退火的退火单元的剖面图。该退火单元基本结构与图17的退火单元相同，与图17相同的部分标记相同符号并省略说明。
该退火单元具有仅供给作为不活泼气体的Ar气体的气体供给设备130。气体供给设备130具有Ar气体供给源132和从Ar气体供给源132到气体导入部105的Ar气体供给配管131，向腔室101内导入Ar气体。在Ar气体供给配管131设置流量控制用的质量控制器133和其前后的阀134a、134b。作为不活泼气体，不限于Ar气体，也可以是N2气体等其它的不活泼气体。
另外，在腔室101的顶壁设置有大气导入口140，在该大气导入口140连接大气导入配管141，能够经过该大气导入配管141向腔室101内导入大气。在大气导入配管141设置阀142。
在这样构成的退火单元中，首先，打开闸阀G从搬入搬出口123向腔室101内搬入CVD-Ru膜成膜后的晶片W，载置于基座102上。接着，通过加热器103隔着基座102将晶片W加热至例如150～400℃，通过排气装置122的真空泵对腔室101内排气，将腔室101内的压力真空排气至例如133～1333Pa。
接着，以例如7～755mL/min(sccm)的流量向腔室101内导入Ar气体，使腔室101内的压力为133～1333Pa左右，进行在不活泼气体气氛的退火处理。由此，膜中的C、O和表面的CO脱离，Ru结晶化，但在膜表面和膜中C偏析。
因此，Ar气体退火后，打开阀142，经过大气导入配管141向腔室101内导入大气，在大气中暴露晶片W。由此，偏析的C利用大气中的氧形成为CO而脱离，CVD-Ru膜的表面形成清洁的状态。因此，之后的Cu晶种膜形成时，Cu容易润湿，能够形成CVD-Ru膜的表面整体被极薄的Cu晶种膜覆盖的状态。
退火处理结束后，打开闸阀G从搬入搬出口123搬出晶片W。
以上，说明了本发明的实施方式，但本发明并不局限于上述实施方式，能够有各种变形。例如，在上述实施方式中，表示了作为用于形成CVD-Ru膜的有机金属化合物使用羰合钌Ru3(CO)12而进行的例子，但并不局限于此，也可以使用钌的戊二烯基化合物等其它的有机金属化合物作为成膜原料。
另外，在上述实施方式中，表示了在形成有沟的晶片形成CVD-Ru膜和Cu晶种膜的例，但可以是具有孔的晶片，也可以是具有沟和孔的晶片。
此外，在上述实施方式中使用的装置的结构仅用于示例，也能够使用其它各种结构的装置。

Claims (14)

1.一种CVD-Ru膜的形成方法，其特征在于，包括：
使用含有有机金属化合物的成膜原料，通过CVD在基板上形成Ru膜的工序；和
对形成有所述Ru膜的基板进行在含氢气氛中的退火的工序。
2.如权利要求1所述的CVD-Ru膜的形成方法，其特征在于：
所述在含氢气氛中的退火在150～400℃进行。
3.如权利要求1所述的CVD-Ru膜的形成方法，其特征在于：
所述有机金属化合物包含羰合钌。
4.一种CVD-Ru膜的形成方法，其特征在于，包括：
使用含有有机金属化合物的成膜原料，通过CVD在基板上形成Ru膜的工序；
对形成有所述Ru膜的基板进行在不活泼气体气氛中的退火的工序；和
在所述不活泼气体气氛中的退火后，在大气中暴露所述Ru膜的工序。
5.如权利要求3所述的CVD-Ru膜的形成方法，其特征在于：
所述在不活泼气体气氛中的退火在150～400℃进行。
6.如权利要求4所述的CVD-Ru膜的形成方法，其特征在于：
所述有机金属化合物包含羰合钌。
7.一种半导体装置的制造方法，其特征在于，包括：
对具有沟和/或孔的基板形成金属阻挡膜的工序；
在所述金属阻挡膜上，使用含有有机金属化合物的成膜原料，通过CVD在基板上形成Ru膜的工序；
对形成有所述Ru膜的基板进行在含氢气氛中的退火的工序；和
在所述退火后的Ru膜上形成用于在沟和/或孔内埋入镀Cu的Cu晶种膜的工序。
8.如权利要求7所述的半导体装置的制造方法，其特征在于：
所述在含氢气氛中的退火在150～400℃进行。
9.如权利要求7所述的半导体装置的制造方法，其特征在于：
所述有机金属化合物包含羰合钌。
10.一种半导体装置的制造方法，其特征在于，包括：
对具有沟和/或孔的基板形成金属阻挡膜的工序；
在所述金属阻挡膜上，使用含有有机金属化合物的成膜原料，通过CVD在基板上形成Ru膜的工序；
对形成有所述Ru膜的基板进行在不活泼气体气氛中的退火的工序；
在所述不活泼气体气氛中的退火后，在大气中暴露所述Ru膜的工序；和
在所述退火后的Ru膜上形成用于在沟和/或孔内埋入镀Cu的Cu晶种膜的工序。
11.如权利要求10所述的半导体装置的制造方法，其特征在于：
所述在不活泼气体气氛中的退火在150～400℃进行。
12.如权利要求10所述的半导体装置的制造方法，其特征在于：
所述有机金属化合物包含羰合钌。
13.一种存储介质，存储在计算机上运行、用于控制处理装置的程序，其特征在于：
所述程序在执行时，在计算机中控制所述处理装置，使其执行半导体装置的制造方法，所述制造方法包括：
对具有沟和/或孔的基板形成金属阻挡膜的工序；在所述金属阻挡膜上，使用含有有机金属化合物的成膜原料，通过CVD在基板上形成Ru膜的工序；对形成有所述Ru膜的基板进行在含氢气氛中的退火的工序；和在所述退火后的Ru膜上形成用于在沟和/或孔内埋入镀Cu的Cu晶种膜的工序。
14.一种存储介质，存储在计算机上运行、用于控制处理装置的程序，其特征在于：
所述程序在执行时，在计算机中控制所述处理装置，使其执行半导体装置的制造方法，所述制造方法包括：
对具有沟和/或孔的基板形成金属阻挡膜的工序；在所述金属阻挡膜上，使用含有有机金属化合物的成膜原料，通过CVD在基板上形成Ru膜的工序；对形成有所述Ru膜的基板进行在不活泼气体气氛中的退火的工序；在所述不活泼气体气氛中的退火后，在大气中暴露所述Ru膜的工序；和在所述退火后的Ru膜上形成用于在沟和/或孔内埋入镀Cu的Cu晶种膜的工序。
CN2010800112191A 2009-03-12 2010-02-25 CVD-Ru膜的形成方法和半导体装置的制造方法 Pending CN102349138A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-059605 2009-03-12
JP2009059605A JP5193913B2 (ja) 2009-03-12 2009-03-12 ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法
PCT/JP2010/052938 WO2010103930A1 (ja) 2009-03-12 2010-02-25 ＣＶＤ－Ｒｕ膜の形成方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN102349138A true CN102349138A (zh) 2012-02-08

Family

ID=42728220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800112191A Pending CN102349138A (zh) 2009-03-12 2010-02-25 CVD-Ru膜的形成方法和半导体装置的制造方法

Country Status (6)

Country Link
US (1) US20120064717A1 (zh)
JP (1) JP5193913B2 (zh)
KR (1) KR101291821B1 (zh)
CN (1) CN102349138A (zh)
TW (1) TWI467044B (zh)
WO (1) WO2010103930A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108475638A (zh) * 2016-05-16 2018-08-31 株式会社爱发科 Cu膜的形成方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140021628A (ko) * 2011-03-30 2014-02-20 도쿄엘렉트론가부시키가이샤 Cu 배선의 형성 방법
US20130146468A1 (en) * 2011-12-08 2013-06-13 Applied Materials, Inc. Chemical vapor deposition (cvd) of ruthenium films and applications for same
US8517769B1 (en) 2012-03-16 2013-08-27 Globalfoundries Inc. Methods of forming copper-based conductive structures on an integrated circuit device
US8673766B2 (en) * 2012-05-21 2014-03-18 Globalfoundries Inc. Methods of forming copper-based conductive structures by forming a copper-based seed layer having an as-deposited thickness profile and thereafter performing an etching process and electroless copper deposition
JP2014017345A (ja) * 2012-07-09 2014-01-30 Tokyo Electron Ltd Ｃｕ配線の形成方法
JP2015160963A (ja) 2014-02-26 2015-09-07 東京エレクトロン株式会社 ルテニウム膜の成膜方法および成膜装置、ならびに半導体装置の製造方法
WO2016073658A1 (en) 2014-11-05 2016-05-12 Corning Incorporated Bottom-up electrolytic via plating method
JP6467239B2 (ja) 2015-02-16 2019-02-06 東京エレクトロン株式会社 ルテニウム膜の成膜方法、成膜装置及び半導体装置の製造方法
KR102324826B1 (ko) 2015-04-02 2021-11-11 삼성전자주식회사 배선 구조물, 배선 구조물 형성 방법 및 반도체 장치의 제조 방법
JP6419644B2 (ja) 2015-05-21 2018-11-07 東京エレクトロン株式会社 金属ナノドットの形成方法、金属ナノドット形成装置及び半導体装置の製造方法
US9805976B2 (en) 2016-01-08 2017-10-31 Applied Materials, Inc. Co or Ni and Cu integration for small and large features in integrated circuits
US20170241014A1 (en) * 2016-02-19 2017-08-24 Tokyo Electron Limited Ruthenium metal deposition method for electrical connections
US20170241019A1 (en) * 2016-02-22 2017-08-24 Ultratech, Inc. Pe-ald methods with reduced quartz-based contamination
JP6807251B2 (ja) 2017-03-02 2021-01-06 東京エレクトロン株式会社 ルテニウム配線の製造方法
WO2019070545A1 (en) * 2017-10-04 2019-04-11 Tokyo Electron Limited METAL RUTHENIUM FILLING OF ELEMENTS FOR INTERCONNECTIONS
US10917966B2 (en) 2018-01-29 2021-02-09 Corning Incorporated Articles including metallized vias
JP2020147772A (ja) * 2019-03-11 2020-09-17 東京エレクトロン株式会社 成膜装置及び成膜方法
WO2022098517A1 (en) * 2020-11-03 2022-05-12 Tokyo Electron Limited Method for filling recessed features in semiconductor devices with a low-resistivity metal
JP2022152438A (ja) * 2021-03-29 2022-10-12 東京エレクトロン株式会社 ルテニウム膜の成膜方法及び処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070069383A1 (en) * 2005-09-28 2007-03-29 Tokyo Electron Limited Semiconductor device containing a ruthenium diffusion barrier and method of forming

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100389913B1 (ko) * 1999-12-23 2003-07-04 삼성전자주식회사 공정조건을 변화시키면서 화학기상 증착법으로 루테늄막을형성하는 방법 및 그에 의해 형성된 루테늄막
JP4342131B2 (ja) * 2001-10-30 2009-10-14 富士通マイクロエレクトロニクス株式会社 容量素子の製造方法及び半導体装置の製造方法
JP2005029821A (ja) * 2003-07-09 2005-02-03 Tokyo Electron Ltd 成膜方法
US20050069641A1 (en) * 2003-09-30 2005-03-31 Tokyo Electron Limited Method for depositing metal layers using sequential flow deposition
JP4889227B2 (ja) * 2005-03-23 2012-03-07 東京エレクトロン株式会社 基板処理方法および成膜方法
JP2008041700A (ja) * 2006-08-01 2008-02-21 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
US7476615B2 (en) * 2006-11-01 2009-01-13 Intel Corporation Deposition process for iodine-doped ruthenium barrier layers
JP5234718B2 (ja) * 2007-03-26 2013-07-10 株式会社アルバック 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070069383A1 (en) * 2005-09-28 2007-03-29 Tokyo Electron Limited Semiconductor device containing a ruthenium diffusion barrier and method of forming

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108475638A (zh) * 2016-05-16 2018-08-31 株式会社爱发科 Cu膜的形成方法
CN108475638B (zh) * 2016-05-16 2022-11-18 株式会社爱发科 Cu膜的形成方法

Also Published As

Publication number Publication date
TWI467044B (zh) 2015-01-01
TW201043721A (en) 2010-12-16
JP5193913B2 (ja) 2013-05-08
KR101291821B1 (ko) 2013-07-31
WO2010103930A1 (ja) 2010-09-16
US20120064717A1 (en) 2012-03-15
JP2010212601A (ja) 2010-09-24
KR20110124304A (ko) 2011-11-16

Similar Documents

Publication Publication Date Title
CN102349138A (zh) CVD-Ru膜的形成方法和半导体装置的制造方法
CN101911266B (zh) 半导体装置的制造方法、半导体制造装置及存储介质
JP5683038B2 (ja) 成膜方法
KR101214704B1 (ko) 성막 방법 및 처리 시스템
TWI464790B (zh) Film forming method and substrate processing device
US9425093B2 (en) Copper wiring forming method, film forming system, and storage medium
KR102096143B1 (ko) 루테늄 배선 및 그 제조 방법
TW201841261A (zh) 釕配線的製造方法
CN101681874A (zh) 半导体装置的制造方法、半导体制造装置和存储介质
KR101662369B1 (ko) Cu 배선의 형성 방법 및 기억매체
KR20180069776A (ko) Ｃｕ 배선의 형성 방법 및 기억 매체
US9362166B2 (en) Method of forming copper wiring
KR20140021628A (ko) Cu 배선의 형성 방법
KR101882991B1 (ko) 루테늄막의 성막 방법, 성막 장치 및 반도체 장치의 제조 방법
US10096548B2 (en) Method of manufacturing Cu wiring
TWI663277B (zh) 釕膜之成膜方法及成膜裝置，以及半導體裝置之製造方法
US9735046B2 (en) Semiconductor device manufacturing method and storage medium
CN102356453A (zh) 基板处理方法和基板处理装置
US20170025308A1 (en) Method of cleaning bottom of via hole and method of manufacturing semiconductor device
JP6584326B2 (ja) Ｃｕ配線の製造方法
JP5938164B2 (ja) 成膜方法、成膜装置、半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120208