KR101291821B1 - ＣＶＤ-Ｒｕ막의 형성 방법 및 반도체 장치의 제조 방법 - Google Patents

ＣＶＤ-Ｒｕ막의 형성 방법 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101291821B1
KR101291821B1 KR1020117021177A KR20117021177A KR101291821B1 KR 101291821 B1 KR101291821 B1 KR 101291821B1 KR 1020117021177 A KR1020117021177 A KR 1020117021177A KR 20117021177 A KR20117021177 A KR 20117021177A KR 101291821 B1 KR101291821 B1 KR 101291821B1
Authority
KR
South Korea
Prior art keywords
film
annealing
forming
cvd
gas
Prior art date
Application number
KR1020117021177A
Other languages
English (en)
Other versions
KR20110124304A (ko
Inventor
다카라 가토
야스시 미즈사와
다츠오 하타노
아츠시 고미
치아키 야스무로
오사무 요코야마
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20110124304A publication Critical patent/KR20110124304A/ko
Application granted granted Critical
Publication of KR101291821B1 publication Critical patent/KR101291821B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

유기 금속 화합물을 포함하는 성막 원료를 이용하여 CVD에 의해 기판 상에 Ru막을 성막하는 공정과, 상기 Ru막이 성막된 기판에 대해, 수소함유 분위기에서의 아닐을 실시하는 공정에 의해 CVD－Ru막을 형성한다.

Description

ＣＶＤ-Ｒｕ막의 형성 방법 및 반도체 장치의 제조 방법{METHOD FOR FORMING CVD-Ru FILM AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICES}
본 발명은 Cu 배선의 베이스(base)로서 이용하는 CVD-Ru막의 형성 방법 및 반도체 장치의 제조 방법에 관한 것이다．
최근, 반도체 디바이스의 고속화, 배선 패턴의 미세화, 고집적화의 요구에 대응하여, 배선간의 용량의 저하와 배선의 도전성 향상 및 일렉트로 마이그레이션 내성의 향상이 요구되고 있으며, 그것에 대응한 기술로서, 배선 재료에 알루미늄(Al)이나 텅스텐(W)보다도 도전성이 높고 또한 일렉트로마이그레이션(electromigration) 내성이 우수한 동(Cu)을 이용하고, 층간 절연막으로서 저유전율막(Low-k막)을 이용한 Cu 다층 배선 기술이 주목받고 있다.
이 때의 Cu 배선의 형성 방법으로서는 트렌치나 홀이 형성된 Low-k막에 Ta, TaN, Ti 등으로 이루어지는 배리어층을 스퍼터링으로 대표되는 물리 증착법(PVD:physical vapor deposition)으로 형성하고, 그 위에 마찬가지로 PVD에 의해 Cu 시드층을 형성하며, 또한 그 위에 Cu도금을 실시하는 기술이 알려져 있다(예를 들면, 일본 특허 공개 공보 평성 11-340226 호).
그러나, 반도체 디바이스의 디자인 룰이 점점 미세화되고 있고, 금후의 32㎚ 노드 이후에 있어서는 상기 일본 특허 공개 공보 평성 11-340226 호에 개시된 기술에서는 스텝 커버리지가 본질적으로 낮은 PVD로 Cu 시드층을 트렌치나 홀내에 형성하는 것이 곤란하게 되고, 따라서, 홀내에 도금을 형성하는 것도 곤란하게 되는 것이 예상된다.
이에 대해, 배리어층의 위에 화학 증착법(CVD)에 의해 Ru막을 형성하고(CVD-Ru막), 그 위에 Cu도금을 실시하는 방법이 제안되어 있다(일본 특허 공개 공보 제 2007-194624 호). CVD-Ru막은 스텝 커버리지가 양호하고, 또한 Cu막과의 밀착성이 양호하기 때문에, 미세한 트렌치나 홀내에 성막하는 것이 가능하다.
CVD-Ru막을 성막하는 기술로서는 성막원료로서 루테늄의 펜타디에닐 화합물 등을 이용한 것(국제 공개 제 2007/102333 호 팜플렛)이나, 루테늄 카르보닐(Ru3(CO)12)을 이용한 것(일본 특허 공개 공보 제2007-27035 호)이 알려져 있다. 특히, 루테늄 카르보닐을 이용하여 CVD-Ru막을 성막하는 경우에는 성막원료 중의 불순물 성분은 기본적으로 C와 O뿐이므로 고순도의 막을 얻는 것이 가능하다.
그러나, CVD-Ru막을 성막한 후에 Cu 시드막을 형성하는 경우에, 실제로는 특히 트렌치나 홀의 측벽에의 Cu의 습윤성이 악화되고, 트렌치나 홀을 Cu도금으로 메울 때에, Cu도금 중에 보이드(void)가 발생하는 경우가 있다.
본 발명의 목적은 Cu의 습윤성이 양호한 CVD-Ru막의 형성 방법 및 그러한 CVD-Ru막을 갖는 반도체 장치의 제조 방법을 제공하는 것에 있다.
본 발명의 다른 목적은 그러한 반도체 장치의 제조 방법을 실행하기 위한 프로그램을 기억한 기억 매체를 제공하는 것에 있다.
본 발명자들은 상기 목적을 달성하기 위해, 우선 이러한 CVD-Ru막에 대한 Cu의 습윤성 악화의 원인에 대해 검토하였다. 그 결과, 루테늄 카르보닐과 같은 유기 금속 화합물을 포함하는 성막원료를 이용하여 CVD-Ru막을 성막하는 경우에는 성막원료에 카본이 많이 포함되어 있기 때문에, 성막한 채의 상태에서는 막 중에 카본이 불순물로서 잔류하고, 막 표면은 CO로 종단된 상태로 되어 있으며, 그 후, Ru의 결정화를 위해 불활성 가스 분위기에서의 어닐을 실행하면, Ru막 표면 및 막중에 카본이 편석한 상태로 되고, 이와 같이 Ru막 표면에 잔류한 카본이 Cu의 습윤성을 악화시키고 있는 것이 판명되었다. 그래서, 이러한 잔류 카본을 저감하기 위해 검토를 거듭한 결과, 어닐을 수소함유 분위기에서 실행하는 것, 또는 불활성 가스 분위기에서의 어닐 후에 대기 폭로하는 것이 유효한 것을 찾아내고, 본 발명을 완성하기에 이르렀다.
즉, 본 발명의 제 1 관점에 의하면, 유기 금속 화합물을 포함하는 성막원료를 이용하여 CVD에 의해 기판 상에 Ru막을 성막하는 공정과, 상기 Ru막이 성막된 기판에 대해, 수소함유 분위기에서의 어닐을 실행하는 공정을 포함하는 CVD-Ru막의 형성 방법이 제공된다.
본 발명의 제 2 관점에 의하면, 유기 금속 화합물을 포함하는 성막원료를 이용하여 CVD에 의해 기판 상에 Ru막을 성막하는 공정과, 상기 Ru막이 성막된 기판에 대해, 불활성 가스 분위기에서의 어닐을 실행하는 공정과, 상기 불활성 가스 분위기에서의 어닐 후, 상기 Ru막을 대기 폭로하는 공정을 포함하는 CVD-Ru막의 형성 방법이 제공된다.
본 발명의 제 3 관점에 의하면, 트렌치 및/또는 홀을 갖는 기판에 대해, 금속 배리어막을 성막하는 공정과, 상기 금속 배리어막의 위에, 유기 금속 화합물을 포함하는 성막원료를 이용하여 CVD에 의해 기판 상에 Ru막을 성막하는 공정과, 상기 Ru막이 성막된 기판에 대해, 수소함유 분위기에서의 어닐을 실행하는 공정과, 상기 어닐 후의 Ru막의 위에 트렌치 및/또는 홀내에 Cu도금을 매립하기 위한 Cu 시드막을 성막하는 공정을 포함하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 제 4 관점에 의하면, 트렌치 및/또는 홀을 갖는 기판에 대해, 금속 배리어막을 성막하는 공정과, 상기 금속 배리어막의 위에, 유기 금속 화합물을 포함하는 성막원료를 이용하여 CVD에 의해 기판 상에 Ru막을 성막하는 공정과, 상기 Ru막이 성막된 기판에 대해, 불활성 가스 분위기에서의 어닐을 실행하는 공정과, 상기 불활성 가스 분위기에서의 어닐 후, 상기 Ru막을 대기 폭로하는 공정과, 상기 어닐 후의 Ru막의 위에 트렌치 및/또는 홀내에 Cu도금을 매립하기 위한 Cu 시드막을 성막하는 공정을 포함하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 제 5 관점에 의하면, 컴퓨터상에서 동작하고, 처리 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 프로그램은 실행시에, 트렌치 및/또는 홀을 갖는 기판에 대해, 금속 배리어막을 성막하는 공정과, 상기 금속 배리어막의 위에, 유기 금속 화합물을 포함하는 성막원료를 이용하여 CVD에 의해 기판 상에 Ru막을 성막하는 공정과, 상기 Ru막이 성막된 기판에 대해, 수소함유 분위기에서의 어닐을 실행하는 공정과, 상기 어닐 후의 Ru막의 위에 트렌치 및/또는 홀내에 Cu도금을 매립하기 위한 Cu 시드막을 성막하는 공정을 포함하는 반도체 장치의 제조 방법이 실행되도록, 컴퓨터에 상기 처리 장치를 제어시키는 기억 매체가 제공된다.
본 발명의 제 6 관점에 의하면, 컴퓨터상에서 동작하고, 처리 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 프로그램은 실행시에, 트렌치 및/또는 홀을 갖는 기판에 대해, 금속 배리어막을 성막하는 공정과, 상기 금속 배리어막의 위에, 유기 금속 화합물을 포함하는 성막원료를 이용하여 CVD에 의해 기판 상에 Ru막을 성막하는 공정과, 상기 Ru막이 성막된 기판에 대해, 불활성 가스 분위기에서의 어닐을 실행하는 공정과, 상기 불활성 가스 분위기에서의 어닐 후, 상기 Ru막을 대기 폭로하는 공정과, 상기 어닐 후의 Ru막의 위에 트렌치 및/또는 홀내에 Cu도금을 매립하기 위한 Cu 시드막을 성막하는 공정을 포함하는 반도체 장치의 제조 방법이 실행되도록, 컴퓨터에 상기 처리 장치를 제어시키는 기억 매체가 제공된다.
도 1은 본 발명의 제 1 실시형태의 방법을 도시하는 흐름도이다.
도 2a는 본 발명의 제 1 실시형태의 방법의 공정을 도시하는 공정 단면도이다.
도 2b는 본 발명의 제 1 실시형태의 방법의 공정을 도시하는 공정 단면도이다.
도 2c는 본 발명의 제 1 실시형태의 방법의 공정을 도시하는 공정 단면도이다.
도 2d는 본 발명의 제 1 실시형태의 방법의 공정을 도시하는 공정 단면도이다.
도 2e는 본 발명의 제 1 실시형태의 방법의 공정을 도시하는 공정 단면도이다.
도 2f는 본 발명의 제 1 실시형태의 방법의 공정을 도시하는 공정 단면도이다.
도 3은 CVD-Ru막의 성막 직후의 상태를 도시하는 모식도이다.
도 4는 CVD-Ru막의 성막 후, 불활성 가스 분위기에서 어닐을 실행한 상태를 도시하는 모식도이다.
도 5는 불활성 가스 분위기에서 어닐을 실행한 후의 CVD-Ru막에 Cu 시드막을 형성한 상태를 도시하는 모식도이다.
도 6은 도 5의 상태에서 Cu 시드막이 형성되어 있는 트렌치내에 Cu도금을 매립하는 상태를 도시하는 모식도이다.
도 7은 본 발명의 제 1 실시형태에 있어서, CVD-Ru막 성막 후, 수소 분위기에서의 어닐을 실행한 상태를 도시하는 모식도이다.
도 8은 본 발명의 제 1 실시형태에서의 수소 분위기에서의 어닐 후에, Cu 시드막을 형성한 상태를 도시하는 모식도이다.
도 9는 도 8의 상태에서 Cu 시드막이 형성되어 있는 트렌치내에 Cu도금을 매립하는 상태를 도시하는 모식도이다.
도 10은 본 발명의 제 2 실시형태의 방법을 도시하는 흐름도이다.
도 11a는 본 발명의 제 2 실시형태의 방법의 공정을 도시하는 공정 단면도이다.
도 11b는 본 발명의 제 2 실시형태의 방법의 공정을 도시하는 공정 단면도이다.
도 11c는 본 발명의 제 2 실시형태의 방법의 공정을 도시하는 공정 단면도이다.
도 11d는 본 발명의 제 2 실시형태의 방법의 공정을 도시하는 공정 단면도이다.
도 11e는 본 발명의 제 2 실시형태의 방법의 공정을 도시하는 공정 단면도이다.
도 11f는 본 발명의 제 2 실시형태의 방법의 공정을 도시하는 공정 단면도이다.
도 11g는 본 발명의 제 2 실시형태의 방법의 공정을 도시하는 공정 단면도이다.
도 12는 본 발명의 제 2 실시형태에 있어서, CVD-Ru막 성막 후, 불활성 분위기에서의 어닐을 실행하고, 또한 대기 폭로를 실행한 상태를 도시하는 모식도이다.
도 13은 CVD-Ru막을 성막한 후, 어닐 없음 및 각종 조건에서 어닐을 실행한 경우의 막두께 방향의 C농도를 2차 이온 질량 분석계(SIMS)에 의해 분석한 결과를 도시하는 도면이다.
도 14는 CVD-Ru막을 성막한 후, 불활성 가스 어닐과 Cu 시드막 성막을 실행한 종래의 샘플과, 수소함유 분위기 어닐과 Cu 시드막 성막을 실행한 제 1 실시형태의 샘플에 대해 Cu도금을 실시한 상태를 비교해서 도시하는 도면이다.
도 15는 본 발명의 제 1 실시형태 및 제 2 실시형태의 실시에 이용하는 멀티 챔버 타입의 처리 장치를 도시하는 평면도이다.
도 16은 도 15의 처리 장치에 탑재된 CVD-Ru막 성막 유닛을 도시하는 단면도이다.
도 17은 도 15의 처리 장치에 탑재되고, 상기 제 1 실시형태의 수소함유 분위기에서의 어닐을 실행하는 어닐 유닛을 도시하는 단면도이다.
도 18은 도 15의 처리 장치에 탑재되고, 상기 제 2 실시형태의 어닐을 실행하는 어닐 유닛을 도시하는 단면도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시형태에 대해 설명한다.
(제 1 실시형태)
우선, 제 1 실시형태에 대해 설명한다. 도 1은 본 발명의 제 1 실시형태의 방법을 도시하는 흐름도이며, 도 2a∼도 2f는 그 공정 단면도이다.
제 1 실시형태에서는 우선, Si 기판(11)상에 SiO2막 등의 층간 절연막(12)을 갖고, 거기에 트렌치(13)가 형성된 반도체 웨이퍼(이하, 단지 웨이퍼라 함)를 준비한다(스텝 1, 도 2a). 이어서, 트렌치(13)를 포함하는 전체면에 1∼10㎚, 예를 들면, 4㎚ 정도의 두께로 Ti 등의 배리어막(14)을, 예를 들면, 스퍼터링 등의 PVD에 의해 성막한다(스텝 2, 도 2b). 이어서, 배리어막(14)의 위에 유기 금속 화합물인 루테늄 카르보닐(Ru3(CO)12)을 성막원료로서 1∼5㎚, 예를 들면, 4㎚ 정도의 두께의 CVD-Ru막(15)을 성막한다(스텝 3, 도 2c). 이어서, CVD-Ru막을 형성한 웨이퍼에 수소함유 분위기에서의 어닐을 실행한다(스텝 4, 도 2d). 그 후, CVD-Ru막(15)의 위에, 예를 들면, PVD에 의해 5∼50㎚, 예를 들면, 20㎚ 정도의 두께로 Cu 시드막(16)을 형성한다(스텝 5, 도 2e). 그 후, Cu 시드막(16)의 위에 Cu도금(17)을 실시하고, 트렌치(13)를 메운다(스텝 6, 도 2f).
스텝 3의 CVD-Ru막 성막 공정은 감압 분위기 중에 있어서 웨이퍼를 가열하면서, 배리어막(14) 상에 루테늄 카르보닐(Ru3(CO)12)을 공급하여 열분해에 의해 배리어막(14)의 위에 CVD-Ru막(15)을 성막한다.
이 성막시에는 루테늄 카르보닐(Ru3(CO)12)이 분해해서 다량의 CO가 배출되기 때문에, 도 3에 도시하는 바와 같이, CVD-Ru막(15) 중에 카본(C), 산소(O)가 불순물로서 잔류하고, 막 표면은 CO로 종단된 상태로 된다. 이 상태에서, 종래와 같이 불활성 가스, 예를 들면, Ar 가스 분위기에서 어닐을 실행하면, 막중의 C, O 및 표면의 CO가 탈리해서 Ru가 결정화되지만, 도 4에 도시하는 바와 같이, 막 표면 및 막중에 C가 편석한다. CVD-Ru막(15)의 표면에 C가 존재하면, Cu 시드막(16)을 형성했을 때에는 그 부분에 있어서의 Cu의 습윤성이 악화된다. 그 영향으로, 도 5에 도시하는 바와 같이, Cu의 응집이 발생하고, 막이 불연속으로 되어 버리며, CVD-Ru막(15)의 표면에는 Cu로 덮여 있지 않은 부분도 발생한다. 이 상태에서 Cu도금을 위해 웨이퍼가 대기 폭로되면, Cu로 덮여 있지 않은 CVD-Ru막(15) 표면은 산화되어 RuO2로 된다.
이러한 상태에서 Cu 시드막(16)이 형성되어 있는 트렌치(13)내에 Cu도금을 매립하는 상태를 도 6을 참조해서 설명한다. 도 6의 (a)에 도시하는 바와 같이, CVD-Ru막(15)상의 Cu 시드막(16)의 불연속성은 트렌치(13)의 측벽에서 현저하고, 또한 CVD-Ru막(15)이 노출되어 RuO2로 되어 있는 부분도 존재하기 때문에, 저항이 크고, Cu 도금시의 트렌치(13)내의 전류밀도가 낮아져 버린다. 이러한 불연속 상태의 Cu 시드막(16)에 대해 Cu도금을 시작하면, 도 6의 (b)에 도시하는 바와 같이, Cu도금시의 보틈 업(Bottom-up)이 느리고, Cu 핵의 발생 밀도가 낮으며, 마이크로 보이드(micro-void)도 생성된다. 그리고, 또한 Cu도금을 진행시키면, 도 6의 (c)에 도시하는 바와 같이, 트렌치(13)내에 Cu도금이 완전히 충전되기 전에 트렌치(13)의 개구가 막히고(핀치 오프), 센터 보이드(18)가 발생해 버린다.
이에 반해, 본 실시형태에서는 스텝 3의 CVD-Ru막(15)의 성막 후, 스텝 4의 수소함유 분위기에서 어닐을 실행하는 것에 의해, 도 7에 도시하는 바와 같이, 막중의 C, O 및 표면의 CO가 탈리해서 Ru가 결정화하는 동시에, 수소의 작용에 의해 CVD-Ru막(15)으로부터 C가 빠지기 때문에, 막 표면 및 막중의 C의 편석이 생기지 않고, CVD-Ru막(15)의 표면은 청정한 상태로 된다. 이 상태에서 스텝 5의 Cu 시드막(16)의 형성을 실행했을 때에는 CVD-Ru막(15)의 표면이 청정하기 때문에, Cu가 젖기 쉽고, 도 8과 같이, CVD-Ru막(15)의 표면 전체가 극히 얇은 Cu 시드막(16)으로 덮인 상태로 된다.
이러한 상태에서 Cu 시드막(16)이 형성되어 있는 트렌치(13)내에 Cu도금을 매립하는 상태를 도 9를 참조해서 설명한다. 도 9의 (a)에 도시하는 바와 같이, 트렌치 측벽에 있어서의 CVD-Ru막(15)상의 Cu 시드막(16)은 연속하고 있으며 비교적 원활하기 때문에, 저항은 작고, Cu 도금시의 트렌치(13)내의 전류밀도가 높기 때문에, 도 9의 (b)에 도시하는 바와 같이, Cu도금의 보틈 업 및 Cu 핵 생성이 원활하며, 도 9의 (c)에 도시하는 바와 같이, 보이드를 발생시키지 않고 트렌치(13)를 메울 수 있다.
이 스텝 4의 수소함유 분위기에 있어서의 어닐 공정은 150∼400℃에서 실행하는 것이 바람직하다. 400℃를 초과하면 디바이스에 악영향을 미칠 우려가 있고, 150℃ 미만이면 C를 제거하는 효과가 불충분하게 될 우려가 있다. 또한, 이 어닐 공정에 있어서, 분위기를 형성하는 가스는 수소 가스만이어도 좋고, 수소 가스와 불활성 가스 등의 다른 가스가 혼합되어 있어도 좋다. 이 때의 수소 가스의 비율은 3∼100% 정도가 바람직하고, 또한 수소분압은 4∼1333Pa 정도가 바람직하다.
이와 같이 본 실시형태에 의하면, 유기 금속 화합물을 포함하는 성막원료를 이용하여 CVD-Ru막을 성막한 후, 수소함유 분위기에서 어닐을 실행하므로, Ru막 표면의 잔류 카본이 저감되고, Cu 시드막의 습윤성이 양호하게 된다. 이 때문에, Cu도금시의 보틈 업 및 핵 생성이 신속하게 진행하고, Cu 도금 중의 보이드를 해소할 수 있다.
(제 2 실시형태)
다음에, 제 2 실시형태에 대해 설명한다. 도 10은 본 발명의 제 2 실시형태의 방법을 도시하는 흐름도이며, 도 11a∼도 11g는 그 공정 단면도이다.
제 2 실시형태에서는 제 1 실시형태의 스텝 1과 마찬가지의 웨이퍼를 준비하고(스텝 11, 도 11a), 제 1 실시형태의 스텝 2와 마찬가지로 배리어막(14)을 성막하며(스텝12, 도 11b), 다음에 제 1 실시형태의 스텝 3과 마찬가지로 CVD-Ru막(15)을 성막한다(스텝 13, 도 11c). 그 후, 제 1 실시형태의 스텝 4의 수소함유 분위기에서의 어닐 대신에, 불활성 가스, 예를 들면, Ar 가스 분위기에서 어닐을 실행하고(스텝 14, 도 11d), 그 후, 웨이퍼를 대기 폭로한다(스텝 15, 도 11e). 그 후, 제 1 실시형태의 스텝 5와 마찬가지로, CVD-Ru막(15)의 위에 Cu 시드막(16)을 형성하고(스텝 16, 도 11f), 그 후, Cu 시드막(16)의 위에 Cu도금(17)을 실시하며, 트렌치(13)를 메운다(스텝 17, 도 11g).
이 실시형태에서는 스텝 13의 CVD-Ru막(15)의 성막 후, 스텝 14에 있어서, 종래와 마찬가지로, 불활성 가스 분위기에서의 어닐을 실행하기 때문에, 상기 도 4에 도시하는 바와 같이, 막 표면 및 막 중에 C가 편석하지만, 그 후의 스텝 15의 대기 폭로에 의해, 도 12에 도시하는 바와 같이, 편석된 C가 대기 중의 산소에 의해 CO로 되어 탈리하고, CVD-Ru막(15)의 표면은 청정한 상태로 된다. 따라서, 스텝 16의 Cu 시드막(16)의 형성을 실행했을 때에는 제 1 실시형태와 마찬가지로, CVD-Ru막(15)의 표면 전체가 극히 얇은 Cu 시드막(16)으로 덮인 상태로 되고, 스텝 17의 Cu도금시에, Cu도금의 보틈 업 및 Cu 핵 생성이 원활하며, 보이드를 발생시키지 않고 트렌치(13)를 메울 수 있다.
이 스텝 14의 불활성 가스 분위기에 있어서의 어닐 공정은 150∼400℃에서 실행하는 것이 바람직하다. 400℃를 초과하면 디바이스에 악영향을 미칠 우려가 있고, 150℃ 미만이면 C를 제거하는 효과가 불충분하게 될 우려가 있다. 또한, 이 어닐 공정에 있어서, 챔버내 압력은 133∼1333Pa 정도가 바람직하다. 또한, 스텝 15의 대기 폭로는 문자 그대로 실리콘 기판을 대기에 노출시켜도 좋고, 감압 분위기의 챔버에 약간 대기를 도입하는 것만이어도 좋다.
이와 같이, 본 실시형태에 의하면, 유기 금속 화합물을 포함하는 성막원료를 이용하여 CVD-Ru막을 성막한 후, 불활성 가스 분위기에서의 어닐을 실행하고, 그 후, 대기 폭로하므로, Ru막 표면의 잔류 카본이 저감되고, Cu 시드막의 습윤성이 양호하게 된다. 이 때문에, Cu도금시의 보틈 업 및 핵 생성이 신속하게 진행하고, Cu 도금 중의 보이드를 해소할 수 있다.
다음에, 본 발명을 이용해서 실제로 반도체 장치를 제조한 결과에 대해 설명한다. 여기서는 실리콘 기판상에 층간 절연막인 SiO2막이 형성되고, 트렌치가 형성된 웨이퍼를 준비하며, 배리어막으로서 두께 4㎚의 Ti막을 PVD에 의해 성막하고, 그 위에 루테늄 카르보닐(Ru3(CO)12)을 이용하여 두께 4㎚의 CVD-Ru막을 성막하고, 그 후, 두께 20㎚의 Cu 시드막을 성막할 때에, (1) 어닐 없음으로 Cu 시드막을 성막한 경우, (2) Ar 가스 어닐을 실행하고, Cu 시드막을 성막한 경우(종래), (3) H2 가스 어닐을 실행하고, Cu 시드막을 성막한 경우(제 1 실시형태), (4) Ar 가스 어닐을 실행하고, 대기 폭로한 후, Cu 시드막을 성막한 경우(제 2 실시형태), (5) H2 가스 어닐을 실행하고, 대기 폭로한 후, Cu 시드막을 성막한 경우의 5가지에 대해 평가하였다.
이들 경우에 대해, 막두께 방향의 C농도를 2차 이온 질량 분석계(SIMS)에 의해 분석하였다. 그 결과를 도 13에 도시한다. 이 도면으로부터, (1)의 어닐 없음은 CVD-Ru막 중 및 CVD-Ru막과 Cu 시드막 계면의 C농도가 높고, (2)∼(5)와 같이 어닐을 실행하는 것에 의해 CVD-Ru막중의 C농도가 저감하는 것을 알 수 있다. 단, (2)의 종래 실행하고 있던 Ar 가스 어닐과 Cu 시드막 성막의 경우에는 CVD-Ru막과 Cu 시드막의 계면에 있어서의 C농도가 높다. 이에 반해, 상기 제 1 실시형태인 (3)의 H2 가스 어닐과 Cu 시드막 성막, 상기 제 2 실시형태인 (4)의 Ar 가스 어닐과 대기 폭로의 경우에는 CVD-Ru막과 Cu 시드막의 계면에 있어서의 C농도가 낮게 되어 있는 것을 알 수 있다. 이것으로부터, CVD-Ru막과 Cu 시드막의 계면에 있어서의 C농도가 Cu의 습윤성에 영향을 주고 있는 것이 확인되었다. 또, (5)의 H2 가스 어닐과 대기 폭로의 경우에는 (3)의 H2 가스 어닐과 Cu 시드막 성막에 비해 C농도가 약간 높아지는 경향이 있다.
다음에, 상기 (2)의 Ar 가스 어닐과 Cu 시드막 성막(종래)과 (3)의 H2 가스 어닐과 Cu 시드막 성막(제 1 실시형태)에 대해, 그 후 Cu도금을 실시하였다. 그 때의 상태를 도 14에 나타낸다. 이 도면에 도시하는 바와 같이, 종래의 (2)의 경우에는 트렌치내의 Cu도금에 큰 센터 보이드가 존재하고 있던 것에 반해, 제 1 실시형태인 (3)의 경우에는 Cu도금이 거의 완전히 트렌치를 메우고 있는 것이 확인되었다. 또, 도 14에 있어서, “센터”는 실리콘 기판의 중심 부근의 트렌치내의 상태를 나타내고, “에지”는 실리콘 기판의 주변 부근의 트렌치내의 상태를 나타내고 있다.
다음에, 이상과 같은 제 1 실시형태 및 제 2 실시형태의 실시에 이용하는 장치의 일예에 대해 설명한다.
여기서는 제 1 실시형태의 스텝 1∼5, 제 2 실시형태의 스텝 11∼16을 연속해서 진공 분위기하에서 실행하는 멀티 챔버 타입의 처리 장치에 대해 나타낸다. 도 15는 이러한 멀티 챔버 타입의 처리 장치를 도시하는 평면도이다.
이 처리 장치(20)는 모두 진공으로 유지되어 있다, PVD-Ti막 성막 유닛(21)과, CVD-Ru막 성막 유닛(22)과, 어닐 유닛(23)과, Cu 시드막 성막 유닛(24)을 구비하고 있고, 이들이 6각형을 이루는 반송실(25)의 각 변에 게이트밸브(G)를 거쳐서 접속되어 있다. 또한, 반송실(25)의 다른 변에는 2개의 로드록실(26, 27)이 게이트밸브(G)를 거쳐서 접속되어 있다. 반송실(25)은 진공으로 유지되어 있다. 로드록실(26, 27)의 반송실(25)과의 반대측에는 대기 분위기의 반입출실(28)이 마련되어 있고, 반입출실(28)의 로드록실(26, 27)의 접속 부분과의 반대측에는 웨이퍼 W를 수용 가능한 캐리어 C를 부착하는 2개의 캐리어 부착 포트(29, 30)가 마련되어 있다.
반송실(25)내에는 PVD-Ti막 성막 유닛(21), CVD-Ru막 성막 유닛(22), 어닐 유닛(23), Cu 시드막 성막 유닛(24), 로드록실(26, 27)에 대해, 웨이퍼 W의 반입 반출을 실행하는 반송 장치(32)가 마련되어 있다. 이 반송 장치(32)는 반송실(25)의 대략 중앙에 마련되어 있고, 회전 및 신축 가능한 회전/신축부(33)의 선단에 반도체 웨이퍼 W를 지지하는 2개의 지지 아암(34a, 34b)을 갖고 있으며, 이들 2개의 지지 아암(34a, 34b)은 서로 반대방향을 향하도록 회전/신축부(33)에 부착되어 있다.
반입출실(28)내에는 캐리어 C에 대한 웨이퍼 W의 반입 반출 및 로드록실(26, 27)에 대한 웨이퍼 W의 반입 반출을 실행하는 반송 장치(36)가 마련되어 있다. 이 반송 장치(36)는 다관절 아암 구조를 갖고 있으며, 캐리어 C의 배열방향을 따라 레일(38)상을 주행 가능하게 되어 있고, 그 선단의 2개의 지지 아암(37a, 37b)상에 웨이퍼 W를 싣고 그 반송을 실행한다.
이 처리 장치(20)는 각 구성부를 제어하는 제어부(40)를 갖고 있으며, 이것에 의해 유닛(21∼24)의 각 구성부, 반송 장치(32, 36), 반송실(25)의 배기계(도시하지 않음), 게이트밸브(G)의 개폐 등의 제어를 실행하도록 되어 있다. 이 제어부(40)는 마이크로 프로세서(컴퓨터)를 구비한 프로세스 컨트롤러(41)와, 유저 인터페이스(42)와, 기억부(43)를 갖고 있다. 프로세스 컨트롤러(41)에는 처리 장치(20)의 각 구성부가 전기적으로 접속되어 제어되는 구성으로 되어 있다. 유저 인터페이스(42)는 프로세스 컨트롤러(41)에 접속되어 있고, 오퍼레이터가 처리 장치(20)의 각 구성부를 관리하기 위해 커맨드의 입력 조작 등을 실행하는 키보드나, 처리 장치(20)의 각 구성부의 가동 상황을 가시화해서 표시하는 디스플레이 등으로 이루어져 있다. 기억부(43)도 프로세스 컨트롤러(41)에 접속되어 있고, 이 기억부(43)에는 처리 장치(20)에서 실행되는 각종 처리를 프로세스 컨트롤러(41)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라 처리 장치(20)의 각 구성부에 소정의 처리를 실행시키기 위한 제어 프로그램 즉 처리 레시피나, 각종 데이터베이스 등이 저장되어 있다. 처리 레시피는 기억부(43) 중의 기억 매체(도시하지 않음)에 기억되어 있다. 기억 매체는 하드 디스크 등의 고정적으로 마련되어 있는 것이라도 좋고, CDROM, DVD, 플래시 메모리 등의 가반성(휴대 가능성)의 것이라도 좋다. 또한, 다른 장치로부터, 예를 들면, 전용 회선을 거쳐서 레시피를 적절히 전송시키도록 해도 좋다.
그리고, 필요에 따라, 유저 인터페이스(42)로부터의 지시 등으로 소정의 처리 레시피를 기억부(43)로부터 호출하여 프로세스 컨트롤러(41)에 실행시킴으로써, 프로세스 컨트롤러(41)의 제어 하에 처리 장치(20)에서의 원하는 처리가 실행된다.
이러한 처리 장치(20)에 있어서는 캐리어 C로부터 취출된 웨이퍼 W를, 반입출실(28)의 반송 장치(36)에 의해 로드록실(26, 27)의 어느 하나에 반송하고, 그 로드록실을 진공 배기한 후, 반송실(25)의 반송 장치(32)에 의해 그 웨이퍼를 취출하고, 우선 PVD-Ti막 성막 유닛(21)에 반송하여, 웨이퍼 W의 층간 절연막, 예를 들면, SiO2막 상에 배리어막으로서의 Ti막을 성막한다. 이어서, Ti막 성막 후의 웨이퍼 W를 CVD-Ru 성막 유닛(22)에 반송하여 CVD-Ru막을 성막한다. 그 후, Ru막을 성막한 웨이퍼 W를 어닐 유닛(23)에 반송하여, 수소함유 분위기에서의 어닐 처리, 또는 불활성 가스 분위기에서의 어닐과 대기 폭로를 실행한다. 그 후, 어닐 처리 후의 웨이퍼 W를 Cu 시드막 성막 유닛(24)에 반송해서, 예를 들면, PVD에 의해 CVD-Ru막 상에 Cu 시드막을 성막한다. 이와 같이 하여 Cu 시드막까지 성막된 웨이퍼 W를 반송 장치(32)에 의해 로드록실(26, 27)의 어느 하나에 반송하고, 그 로드록실을 대기 분위기로 한 후, 반송 장치(36)에 의해 그 웨이퍼를 캐리어 C로 되돌린다.
이와 같이 하여 Cu 시드막까지 성막된 웨이퍼는 캐리어 C에 수용된 상태에서 Cu도금 설비에 반송되고, Cu 도금에 제공된다.
다음에, 본 발명의 주요부인 CVD-Ru막의 성막을 실행하는 CVD-Ru막 성막 유닛(22)에 대해 설명한다.
도 16은 CVD-Ru막 성막 유닛을 도시하는 단면도이다. 이 CVD-Ru막 성막 유닛(22)은 기밀하게 구성된 대략 원통형상의 챔버(51)를 갖고 있고, 그 중에는 피처리 기판인 웨이퍼 W를 수평으로 지지하기 위한 서셉터(52)가 그 중앙 하부에 마련된 원통형상의 지지 부재(53)에 의해 지지된 상태로 배치되어 있다. 서셉터(52)에는 히터(55)가 매립되어 있고, 이 히터(55)에는 히터 전원(56)이 접속되어 있다. 그리고, 서셉터(52)에 마련된 열전쌍(도시하지 않음)의 검출 신호에 의거하여 히터 컨트롤러(도시하지 않음)에 의해 히터 전원(56)을 제어하여, 웨이퍼 W를 소정의 온도로 제어하도록 되어 있다. 또한, 서셉터(52)에는 웨이퍼 W를 지지하여 승강시키기 위한 3개의 웨이퍼 승강 핀(도시하지 않음)이 서셉터(52)의 표면에 대해 돌출 함몰 가능하게 마련되어 있다.
챔버(51)의 천벽에는 CVD 성막을 위한 처리 가스를 챔버(51)내에 샤워형상으로 도입하기 위한 샤워헤드(60)가 서셉터(52)와 대향하도록 마련되어 있다. 샤워헤드(60)는 후술하는 가스 공급 기구(80)로부터 공급된 성막용의 가스를 챔버(51)내에 토출하기 위한 것이고, 그 상부에는 성막용의 가스를 도입하는 가스 도입구(61)를 갖고 있다. 또한, 샤워헤드(60)의 내부에는 가스 확산 공간(62)이 형성되어 있고, 그 저면에는 다수의 가스 토출 구멍(63)이 형성되어 있다.
챔버(51)의 저벽에는 아래쪽을 향해 돌출된 배기실(71)이 마련되어 있다. 배기실(71)의 측면에는 배기 배관(72)이 접속되어 있고, 이 배기 배관(72)에는 진공 펌프나 압력 제어 밸브 등을 갖는 배기 장치(73)가 접속되어 있다. 그리고, 이 배기 장치(73)를 작동시키는 것에 의해 챔버(51)내를 소정의 감압 상태로 하는 것이 가능하게 되어 있다.
챔버(51)의 측벽에는 웨이퍼 반송실(25)과의 사이에서 웨이퍼 W의 반입 반출을 실행하기 위한 반입출구(77)와, 이 반입출구(77)를 개폐하는 게이트밸브(G)가 마련되어 있다.
가스 공급 기구(80)는 고체형상의 성막원료로서 루테늄 카르보닐(Ru3(CO)12)을 수용하는 성막원료 용기(81)를 갖고 있다. 성막원료 용기(81)의 주위에는 히터(82)가 마련되어 있다. 성막원료 용기(81)에는 위쪽으로부터 캐리어 가스 배관(83)이 삽입되고, 캐리어 가스원(84)으로부터 캐리어 가스 공급 배관(83)을 거쳐서 캐리어 가스로서, 예를 들면, CO 가스를 성막원료 용기(81)내에 불어넣도록 되어 있다. 또한, 성막원료 용기(81)에는 가스 공급 배관(85)이 삽입되어 있다. 이 가스 공급 배관(85)의 타단은 샤워헤드(60)의 가스 도입구(61)에 접속되어 있다. 따라서, 캐리어 가스 공급 배관(83)을 거쳐서 성막원료 용기(81)내에 캐리어 가스를 공급하는 것에 의해, 성막원료 용기(81)내에서 승화한 루테늄 카르보닐(Ru3(CO)12) 가스를 캐리어 가스에 반송시킨 상태에서 가스 공급 배관(85) 및 샤워헤드(60)를 거쳐 챔버(51)내에 공급할 수 있다.
또, 캐리어 가스 공급 배관(83)에는 유량 제어용의 매스플로 컨트롤러(86)와 그 전후의 밸브(87a, 87b)가 마련되어 있다. 또한, 가스 공급 배관(85)에는 루테늄 카르보닐(Ru3(CO)12)의 가스량을 파악하기 위한 유량계(88)와 그 전후의 밸브(89a, 89b)가 마련되어 있다.
가스 공급 배관(85)의 도중에는 성막원료 가스를 적절하게 희석하기 위한 가스를 공급하는 희석 가스 공급 배관(90)이 접속되어 있다. 희석 가스 공급 배관(90)에는 Ar 가스, N2 가스 등의 불활성 가스로 이루어지는 희석 가스를 공급하는 희석 가스원(91)이 접속되어 있고, 이 희석 가스원(91)으로부터 희석 가스 공급 배관(90)을 거쳐서 희석 가스를 공급하는 것에 의해, 원료 가스가 적절한 농도로 희석된다. 또, 희석 가스원(91)으로부터의 희석 가스는 가스 공급 배관(85), 챔버(51)의 잔류 가스를 퍼지하는 퍼지 가스로서도 기능하도록 되어 있다. 또, 희석 가스 공급 배관(90)은 유량 제어용의 매스플로 컨트롤러(92)와 그 전후의 밸브(93a, 93b)를 갖고 있다. 또, 희석 가스 공급 배관(90)에는 다른 가스, 예를 들면, CO 가스나 H2 가스 등이 별도로 접속되어 있어도 좋다.
이와 같이 구성되는 CVD-Ru막 성막 유닛(22)에 있어서는 우선, 게이트밸브(G)를 열림으로 해서 반입출구(77)로부터 배리어막 성막 후의 웨이퍼 W를 챔버(51)내에 반입하고, 서셉터(52)상에 탑재한다. 이어서, 히터(55)에 의해 서셉터(52)를 거쳐서 웨이퍼 W를 150∼250℃로 가열하고, 배기 장치(73)의 진공 펌프에 의해 챔버(51)내를 배기하여, 챔버(51)내의 압력을 2∼67Pa로 진공 배기한다.
다음에, 밸브(87a, 87b)를 열림으로 해서 캐리어 가스 공급 배관(83)을 거쳐서 성막원료 용기(81)에 캐리어 가스로서 예를 들면, CO 가스를 불어넣고, 성막원료 용기(81)내에서 히터(82)의 가열에 의해 승화해서 생성된 Ru3(CO)12 가스를 캐리어 가스에 의해 캐리어시킨 상태에서 가스 공급 배관(85) 및 샤워헤드(60)를 거쳐서 챔버(51)내에 도입한다. 이 때, 웨이퍼 W 표면에서는 Ru3(CO)12 가스가 열분해해서 생성된 Ru가 웨이퍼 W의 Ti막 상에 퇴적되고, 소정의 막두께를 갖는 CVD-Ru막이 성막된다. 또, 이 때의 Ru3(CO)12 가스의 유량은 1∼5mL/min(sc㎝) 정도가 바람직하다. 또한, 소정 비율로 희석 가스를 도입해도 좋다.
소정의 막두께의 CVD-Ru막이 형성된 시점에서, 밸브(87a, 87b)를 닫아 Ru3(CO)12 가스의 공급을 정지시키고, 희석 가스원(91)으로부터 희석 가스를 퍼지 가스로서 챔버(51)내에 도입하여 Ru3(CO)12 가스를 퍼지하고, 그 후, 게이트밸브(G)를 열림으로 해서 반입출구(77)로부터 웨이퍼 W를 반출한다.
다음에, 본 발명에 있어서 가장 중요한 CVD-Ru막 성막 후의 어닐을 실행하는 어닐 유닛(23)에 대해 설명한다.
도 17은 도 15의 처리 장치에 탑재되고 상기 제 1 실시형태의 수소함유 분위기에서의 어닐을 실행하는 어닐 유닛을 도시하는 단면도이다. 이 어닐 유닛은 기밀하게 구성된 대략 원통형상의 챔버(101)를 갖고 있으며, 그 바닥부에는 피처리 기판인 웨이퍼 W를 수평으로 지지하기 위한 서셉터(102)가 배치되어 있다. 서셉터(102)에는 히터(103)가 매립되어 있고, 이 히터(103)에는 히터 전원(104)이 접속되어 있다. 그리고, 서셉터(102)에 마련된 열전쌍(도시하지 않음)의 검출 신호에 의거하여 히터 컨트롤러(도시하지 않음)에 의해 히터 전원(104)을 제어하여, 웨이퍼 W를 소정의 온도로 제어하도록 되어 있다. 또한, 서셉터(102)에는 웨이퍼 W를 지지해서 승강시키기 위한 3개의 웨이퍼 승강 핀(도시하지 않음)이 서셉터(102)의 표면에 대해 돌출 함몰 가능하게 마련되어 있다.
챔버(101)의 측벽 상부에는 가스 도입 부재(105)가 마련되어 있고, 이 가스 도입 부재(105)를 거쳐서 가스 공급 기구(110)로부터의 분위기형성 가스가 챔버(101)내에 공급된다. 가스 공급 기구(110)는 H2 가스 공급원(112)과, H2 가스 공급원(112)으로부터 가스 도입 부재(105)에 이르는 H2 가스 공급 배관(111)을 갖고 있고, H2 가스를 챔버(101)내에 도입하도록 되어 있다. H2 가스 공급 배관(111)에는 유량 제어용의 매스플로 컨트롤러(113)와 그 전후의 밸브(114a, 114b)가 마련되어 있다. 또한, H2 가스 공급 배관(111)에는 희석 가스로서의 Ar 가스를 공급하기 위한 Ar 가스 공급 배관(115)이 접속되어 있고, Ar 가스 공급 배관(115)에는 Ar 가스 공급원(116)이 접속되어 있다. 이것에 의해 H2 가스를 Ar 가스로 희석해서 챔버(101)내에 도입 가능하게 되어 있다. Ar 가스 공급 배관(115)에는 유량 제어용의 매스플로 컨트롤러(117)와 그 전후의 밸브(118a, 118b)가 마련되어 있다. 또, 희석 가스는 Ar 가스에 한정되지 않고 다른 희가스나, N2 가스 등의 다른 불활성 가스를 이용할 수 있다.
챔버(101)의 저벽에는 배기구(120)가 마련되어 있고, 이 배기구(120)에는 배기 배관(121)이 접속되어 있다. 이 배기 배관(121)에는 진공 펌프나 압력 제어 밸브 등을 갖는 배기 장치(122)가 접속되어 있다. 그리고, 이 배기 장치(122)를 작동시키는 것에 의해 챔버(101)내를 소정의 감압 상태로 하는 것이 가능하게 되어 있다.
챔버(101)의 측벽에는 웨이퍼 반송실(25)과의 사이에서 웨이퍼 W의 반입 반출을 실행하기 위한 반입출구(123)와, 이 반입출구(123)를 개폐하는 게이트밸브(G)가 마련되어 있다.
이와 같이 구성되는 어닐 유닛에 있어서는 우선, 게이트밸브(G)를 열림으로 해서 반입출구(123)로부터 CVD-Ru막 성막 후의 웨이퍼 W를 챔버(101)내에 반입하고, 서셉터(102)상에 탑재한다. 이어서, 히터(103)에 의해 서셉터(102)를 거쳐서 웨이퍼 W를, 예를 들면, 150∼400℃로 가열하고, 배기 장치(122)의 진공 펌프에 의해 챔버(101)내를 배기하여, 챔버(101)내의 압력을, 예를 들면, 133∼1333Pa로 진공 배기한다.
다음에, 수소 가스를, 예를 들면, 10∼1120mL/min(sc㎝), 희석 가스로서 Ar 가스를, 예를 들면, 0∼755mL/min(sc㎝)로 하여 챔버(101)내에 가스를 도입하고, 수소 분압을 4∼1333Pa 정도로 하여 수소함유 분위기에서의 어닐 처리를 실행한다.
이와 같이 하여 수소함유 분위기에서 어닐을 실행하는 것에 의해, 막중의 C, O 및 표면의 CO가 탈리해서 Ru가 결정화하는 동시에, 수소의 작용에 의해 CVD-Ru막으로부터 C가 빠지기 때문에, 막 표면 및 막중의 C의 편석이 발생하지 않고, CVD-Ru막의 표면은 청정한 상태로 된다. 이에 따라, 그 후의 Cu 시드막의 형성시에, Cu가 젖기 쉽고, CVD-Ru막의 표면 전체를 극히 얇은 Cu 시드막으로 덮인 상태로 할 수 있다.
어닐 처리 종료 후, H2 가스의 공급을 정지시키고, 챔버(101)내를 Ar 가스로 퍼지하고, 그 후, 게이트밸브(G)를 열림으로 해서 반입출구(123)로부터 웨이퍼 W를 반출한다.
도 18은 도 15의 처리 장치에 탑재되고 상기 제 2 실시형태의 어닐을 실행하는 어닐 유닛을 도시하는 단면도이다. 이 어닐 유닛은 기본 구조는 도 17의 어닐 유닛과 마찬가지이며, 도 17과 동일한 것에는 동일 부호를 붙이고 설명을 생략한다.
이 어닐 유닛은 불활성 가스인 Ar 가스만을 공급하는 가스 공급 기구(130)를 갖고 있다. 가스 공급 기구(130)는 Ar 가스 공급원(132)과, Ar 가스 공급원(132)으로부터 가스 도입부(105)에 이르는 Ar 가스 공급 배관(131)을 갖고 있으며, Ar 가스를 챔버(101)내에 도입하도록 되어 있다. Ar 가스 배관(131)에는 유량 제어용의 매스플로 컨트롤러(133)와 그 전후의 밸브(134a, 134b)가 마련되어 있다. 불활성 가스로서는 Ar 가스에 한정되는 것은 아니고, N2 가스 등의 다른 불활성 가스라도 좋다.
또한, 챔버(101)의 천벽에는 대기도입구(140)가 마련되어 있고, 이 대기도입구(140)에는 대기도입 배관(141)이 접속되어 있으며, 이 대기도입 배관(141)을 거쳐서 챔버(101)내에 대기를 도입하는 것이 가능하게 되어 있다. 대기도입 배관(141)에는 밸브(142)가 마련되어 있다.
이와 같이 구성되는 어닐 유닛에 있어서는 우선, 게이트밸브(G)를 열림으로 해서 반입출구(123)로부터 CVD-Ru막 성막 후의 웨이퍼 W를 챔버(101)내에 반입하고, 서셉터(102)상에 탑재한다. 이어서, 히터(103)에 의해 서셉터(102)를 거쳐서 웨이퍼 W를, 예를 들면, 150∼400℃로 가열하고, 배기 장치(122)의 진공 펌프에 의해 챔버(101)내를 배기하여, 챔버(101)내의 압력을, 예를 들면, 133∼1333Pa로 진공 배기한다.
다음에, Ar 가스를, 예를 들면, 7∼755mL/min(sc㎝)의 유량으로 챔버(101)내에 도입하고, 챔버(101)내의 압력을 133∼1333Pa 정도로 하여 불활성 가스 분위기에서의 어닐 처리를 실행한다. 이에 따라, 막중의 C, O 및 표면의 CO가 탈리해서 Ru가 결정화되지만, 막 표면 및 막중에 C가 편석한다.
따라서, Ar 가스 어닐 후, 밸브(142)를 열어, 대기도입 배관(141)을 거쳐서 챔버(101)내에 대기를 도입하고, 웨이퍼 W를 대기 폭로한다. 이에 따라, 편석한 C가 대기중의 산소에 의해 CO로 되어 탈리하고, CVD-Ru막의 표면은 청정한 상태로 된다. 따라서, 그 후의 Cu 시드막의 형성시에, Cu가 젖기 쉽고, CVD-Ru막의 표면 전체가 극히 얇은 Cu 시드막으로 덮인 상태로 할 수 있다.
어닐 처리 종료 후, 게이트밸브(G)를 열림으로 해서 반입출구(123)로부터 웨이퍼 W를 반출한다.
이상, 본 발명의 실시형태에 대해 설명했지만, 본 발명은 상기 실시형태에 한정되지 않고 각종 변형 가능하다. 예를 들면, 상기 실시형태에서는 CVD-Ru막을 성막하기 위한 유기 금속 화합물로서 루테늄 카르보닐(Ru3(CO)12)을 이용하여 실행하는 예에 대해 나타냈지만, 이것에 한정되지 않고, 루테늄의 펜타디에닐 화합물 등, 다른 유기 금속 화합물을 성막원료로서 이용한 것이라도 좋다.
또한, 상기 실시형태에서는 트렌치가 형성된 웨이퍼에 CVD-Ru막 및 Cu 시드막을 형성한 예를 나타냈지만, 홀을 갖는 웨이퍼라도, 트렌치 및 홀을 갖는 웨이퍼라도 좋다.
또한, 상기 실시형태에서 이용한 장치의 구성도 예시에 불과하며, 다른 다양한 구성의 장치를 이용할 수 있다.

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 트렌치, 홀, 또는 이들 모두를 갖는 기판에 대해, 금속 배리어막을 성막하는 공정과,
    상기 금속 배리어막의 위에, Cu 막을 형성하기 전에 루테늄 카르보닐을 이용하여 CVD에 의해 기판 상에 Ru막을 성막하는 공정과,
    상기 Ru막이 성막된 기판에 대해, 수소함유 분위기에서의 어닐링을 실행하는 공정과,
    상기 어닐링 후의 Ru막의 위에 트렌치, 홀, 또는 이들 모두 내에 Cu도금을 매립하기 위한 Cu 시드막을 성막하는 공정
    을 포함하는 반도체 장치의 제조 방법.
  8. 제 7 항에 있어서,
    상기 수소함유 분위기에서의 어닐링은 150∼400℃에서 실행하는 반도체 장치의 제조 방법.
  9. 삭제
  10. 트렌치, 홀, 또는 이들 모두를 갖는 기판에 대해, 금속 배리어막을 성막하는 공정과,
    상기 금속 배리어막의 위에, Cu 막을 형성하기 전에 루테늄 카르보닐을 이용하여 CVD에 의해 기판 상에 Ru막을 성막하는 공정과,
    상기 Ru막이 성막된 기판에 대해, 불활성 가스 분위기에서의 어닐링을 실행하는 공정과,
    상기 불활성 가스 분위기에서의 어닐링 후, 상기 Ru막을 대기 노출하는 공정과,
    상기 어닐링 후의 Ru막의 위에 트렌치, 홀, 또는 이들 모두 내에 Cu도금을 매립하기 위한 Cu 시드막을 성막하는 공정
    을 포함하는 반도체 장치의 제조 방법.
  11. 제 10 항에 있어서,
    상기 불활성 가스 분위기에서의 어닐링은 150∼400℃에서 실행하는 반도체 장치의 제조 방법.
  12. 삭제
  13. 컴퓨터상에서 동작하고, 처리 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서,
    상기 프로그램은 실행시에,
    트렌치, 홀, 또는 이들 모두를 갖는 기판에 대해, 금속 배리어막을 성막하는 공정과,
    상기 금속 배리어막의 위에, Cu 막을 형성하기 전에 루테늄 카르보닐을 이용하여 CVD에 의해 기판 상에 Ru막을 성막하는 공정과,
    상기 Ru막이 성막된 기판에 대해, 수소함유 분위기에서의 어닐링을 실행하는 공정과,
    상기 어닐링 후의 Ru막의 위에 트렌치, 홀, 또는 이들 모두 내에 Cu도금을 매립하기 위한 Cu 시드막을 성막하는 공정
    을 포함하는 반도체 장치의 제조 방법이 실행되도록, 컴퓨터에게 상기 처리 장치를 제어시키는
    기억 매체.
  14. 컴퓨터상에서 동작하고, 처리 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서,
    상기 프로그램은 실행시에,
    트렌치, 홀 또는 이들 모두를 갖는 기판에 대해, 금속 배리어막을 성막하는 공정과,
    상기 금속 배리어막의 위에, Cu 막을 형성하기 전에 루테늄 카르보닐을 이용하여 CVD에 의해 기판 상에 Ru막을 성막하는 공정과,
    상기 Ru막이 성막된 기판에 대해, 불활성 가스 분위기에서의 어닐링을 실행하는 공정과,
    상기 불활성 가스 분위기에서의 어닐링 후, 상기 Ru막을 대기 폭로하는 공정과,
    상기 어닐링 후의 Ru막의 위에 트렌치, 홀, 또는 이들 모두 내에 Cu도금을 매립하기 위한 Cu 시드막을 성막하는 공정을 포함하는 반도체 장치의 제조 방법이 실행되도록, 컴퓨터에게 상기 처리 장치를 제어시키는
    기억 매체.
KR1020117021177A 2009-03-12 2010-02-25 ＣＶＤ-Ｒｕ막의 형성 방법 및 반도체 장치의 제조 방법 KR101291821B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009059605A JP5193913B2 (ja) 2009-03-12 2009-03-12 ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法
JPJP-P-2009-059605 2009-03-12
PCT/JP2010/052938 WO2010103930A1 (ja) 2009-03-12 2010-02-25 ＣＶＤ－Ｒｕ膜の形成方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20110124304A KR20110124304A (ko) 2011-11-16
KR101291821B1 true KR101291821B1 (ko) 2013-07-31

Family

ID=42728220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117021177A KR101291821B1 (ko) 2009-03-12 2010-02-25 ＣＶＤ-Ｒｕ막의 형성 방법 및 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US20120064717A1 (ko)
JP (1) JP5193913B2 (ko)
KR (1) KR101291821B1 (ko)
CN (1) CN102349138A (ko)
TW (1) TWI467044B (ko)
WO (1) WO2010103930A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012133400A1 (ja) * 2011-03-30 2012-10-04 東京エレクトロン株式会社 Ｃｕ配線の形成方法
US20130146468A1 (en) * 2011-12-08 2013-06-13 Applied Materials, Inc. Chemical vapor deposition (cvd) of ruthenium films and applications for same
US8517769B1 (en) 2012-03-16 2013-08-27 Globalfoundries Inc. Methods of forming copper-based conductive structures on an integrated circuit device
US8673766B2 (en) * 2012-05-21 2014-03-18 Globalfoundries Inc. Methods of forming copper-based conductive structures by forming a copper-based seed layer having an as-deposited thickness profile and thereafter performing an etching process and electroless copper deposition
JP2014017345A (ja) * 2012-07-09 2014-01-30 Tokyo Electron Ltd Ｃｕ配線の形成方法
JP2015160963A (ja) * 2014-02-26 2015-09-07 東京エレクトロン株式会社 ルテニウム膜の成膜方法および成膜装置、ならびに半導体装置の製造方法
KR102382054B1 (ko) 2014-11-05 2022-04-01 코닝 인코포레이티드 상향식 전해 도금 방법
JP6467239B2 (ja) * 2015-02-16 2019-02-06 東京エレクトロン株式会社 ルテニウム膜の成膜方法、成膜装置及び半導体装置の製造方法
KR102324826B1 (ko) 2015-04-02 2021-11-11 삼성전자주식회사 배선 구조물, 배선 구조물 형성 방법 및 반도체 장치의 제조 방법
JP6419644B2 (ja) 2015-05-21 2018-11-07 東京エレクトロン株式会社 金属ナノドットの形成方法、金属ナノドット形成装置及び半導体装置の製造方法
US9805976B2 (en) 2016-01-08 2017-10-31 Applied Materials, Inc. Co or Ni and Cu integration for small and large features in integrated circuits
US20170241014A1 (en) * 2016-02-19 2017-08-24 Tokyo Electron Limited Ruthenium metal deposition method for electrical connections
US20170241019A1 (en) * 2016-02-22 2017-08-24 Ultratech, Inc. Pe-ald methods with reduced quartz-based contamination
WO2017199767A1 (ja) * 2016-05-16 2017-11-23 株式会社アルバック Ｃｕ膜の形成方法
JP6807251B2 (ja) 2017-03-02 2021-01-06 東京エレクトロン株式会社 ルテニウム配線の製造方法
US10700009B2 (en) 2017-10-04 2020-06-30 Tokyo Electron Limited Ruthenium metal feature fill for interconnects
US10917966B2 (en) 2018-01-29 2021-02-09 Corning Incorporated Articles including metallized vias
JP2020147772A (ja) * 2019-03-11 2020-09-17 東京エレクトロン株式会社 成膜装置及び成膜方法
US20220139776A1 (en) * 2020-11-03 2022-05-05 Tokyo Electron Limited Method for filling recessed features in semiconductor devices with a low-resistivity metal
JP2022152438A (ja) * 2021-03-29 2022-10-12 東京エレクトロン株式会社 ルテニウム膜の成膜方法及び処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070069383A1 (en) * 2005-09-28 2007-03-29 Tokyo Electron Limited Semiconductor device containing a ruthenium diffusion barrier and method of forming
JP2008244017A (ja) * 2007-03-26 2008-10-09 Ulvac Japan Ltd 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100389913B1 (ko) * 1999-12-23 2003-07-04 삼성전자주식회사 공정조건을 변화시키면서 화학기상 증착법으로 루테늄막을형성하는 방법 및 그에 의해 형성된 루테늄막
JP4342131B2 (ja) * 2001-10-30 2009-10-14 富士通マイクロエレクトロニクス株式会社 容量素子の製造方法及び半導体装置の製造方法
JP2005029821A (ja) * 2003-07-09 2005-02-03 Tokyo Electron Ltd 成膜方法
US20050069641A1 (en) * 2003-09-30 2005-03-31 Tokyo Electron Limited Method for depositing metal layers using sequential flow deposition
JP4889227B2 (ja) * 2005-03-23 2012-03-07 東京エレクトロン株式会社 基板処理方法および成膜方法
JP2008041700A (ja) * 2006-08-01 2008-02-21 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
US7476615B2 (en) * 2006-11-01 2009-01-13 Intel Corporation Deposition process for iodine-doped ruthenium barrier layers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070069383A1 (en) * 2005-09-28 2007-03-29 Tokyo Electron Limited Semiconductor device containing a ruthenium diffusion barrier and method of forming
JP2008244017A (ja) * 2007-03-26 2008-10-09 Ulvac Japan Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20110124304A (ko) 2011-11-16
TWI467044B (zh) 2015-01-01
TW201043721A (en) 2010-12-16
JP2010212601A (ja) 2010-09-24
US20120064717A1 (en) 2012-03-15
WO2010103930A1 (ja) 2010-09-16
JP5193913B2 (ja) 2013-05-08
CN102349138A (zh) 2012-02-08

Similar Documents

Publication Publication Date Title
KR101291821B1 (ko) ＣＶＤ-Ｒｕ막의 형성 방법 및 반도체 장치의 제조 방법
US8247321B2 (en) Method of manufacturing semiconductor device, semiconductor device, electronic instrument, semiconductor manufacturing apparatus, and storage medium
JP5683038B2 (ja) 成膜方法
US8440563B2 (en) Film forming method and processing system
US7791202B2 (en) Semiconductor device having oxidized metal film and manufacture method of the same
TWI464790B (zh) Film forming method and substrate processing device
US10629433B2 (en) Method of manufacturing ruthenium wiring
KR20140143095A (ko) 산화 망간막의 형성 방법
US9779950B2 (en) Ruthenium film forming method, film forming apparatus, and semiconductor device manufacturing method
KR20140021628A (ko) Cu 배선의 형성 방법
JP2006229207A (ja) 半導体装置の製造方法及び半導体装置
JP2018041898A (ja) 成膜方法および成膜システム
US20080184543A1 (en) Method and apparatus for manufacturing semiconductor device, and storage medium for executing the method
TWI663277B (zh) 釕膜之成膜方法及成膜裝置，以及半導體裝置之製造方法
JP6391355B2 (ja) タングステン膜の成膜方法
WO2006046386A1 (ja) 成膜方法、半導体装置の製造方法、半導体装置、プログラムおよび記録媒体
WO2016120957A1 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
US20230010568A1 (en) Methods and apparatus for selective etch stop capping and selective via open for fully landed via on underlying metal

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 6