JP6419644B2 - 金属ナノドットの形成方法、金属ナノドット形成装置及び半導体装置の製造方法 - Google Patents

金属ナノドットの形成方法、金属ナノドット形成装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6419644B2
JP6419644B2 JP2015103803A JP2015103803A JP6419644B2 JP 6419644 B2 JP6419644 B2 JP 6419644B2 JP 2015103803 A JP2015103803 A JP 2015103803A JP 2015103803 A JP2015103803 A JP 2015103803A JP 6419644 B2 JP6419644 B2 JP 6419644B2
Authority
JP
Japan
Prior art keywords
gas
metal
nanodots
container
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015103803A
Other languages
English (en)
Other versions
JP2016216784A (ja
Inventor
石坂　忠大
忠大 石坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015103803A priority Critical patent/JP6419644B2/ja
Priority to KR1020160056957A priority patent/KR101807403B1/ko
Priority to US15/157,599 priority patent/US9932669B2/en
Publication of JP2016216784A publication Critical patent/JP2016216784A/ja
Application granted granted Critical
Publication of JP6419644B2 publication Critical patent/JP6419644B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、例えば半導体メモリ装置などに利用可能な金属ナノドットの形成方法、金属ナノドット形成装置及び半導体装置の製造方法に関する。
近年、スマートフォン、タブレット端末などの市場拡大に伴い、フラッシュメモリなどの半導体メモリ装置の需要が増大しているとともに、記録データの大容量化が進んでいる。半導体メモリ装置の大容量化のためには、微細化が不可欠である。微細化の進展に伴い、例えばフローティングゲート（ＦＧ）構造のフラッシュメモリでは、ＦＧに蓄積される電荷数が１００個以下まで減少している。そのため、トンネル絶縁膜に僅かでも欠陥が存在すると、その欠陥を通じてＦＧから電荷が抜けてしまい、データが消失してしまうという問題があった。このような問題への対策として、電荷蓄積層に複数のナノドットを形成しておくことが提案されている（例えば、特許文献１〜４）。このような構造では、不連続なナノドットのそれぞれに電荷を蓄積できるため、電荷が抜けにくく、データ消失の不具合を減らすことができるとされている。上記特許文献１〜４では、絶縁膜上に自己整合プロセスによって複数のナノドットを形成している。
ところで、半導体デバイスの配線や電極などを形成する一般的手法として、ＣＶＤ（化学気相成長）法が知られている。ＣＶＤ法により金属膜を成膜する技術として、成膜原料としてルテニウムカルボニル［Ｒｕ３（ＣＯ）１２］を用い、キャリアガスとしてアルゴン、還元ガスとして水素ガスを用いる方法が提案されている（例えば、特許文献５）。また、成膜原料としてルテニウムカルボニルを用い、キャリアガスとして一酸化炭素（ＣＯ）を用いる方法も提案されている（例えば、特許文献６）。ルテニウムカルボニルと一酸化炭素を用いる反応系では、成膜原料中の不純物成分が基本的に炭素と酸素に限られるため、高純度の膜を得ることが可能である。さらに、成膜原料としてルテニウムカルボニルを用い、成膜後に水素含有雰囲気でアニールを行って、膜中の残留カーボンの低減を図る方法も提案されている（例えば、特許文献７）。
また、ＣＶＤ法による薄膜の形成において、アンモニア等の抑制剤を添加する技術が提案されている（例えば、非特許文献１、特許文献８）。この手法によれば、抑制剤の作用によって、ＨｆＢ２膜等の薄膜の成長過程で、核形成が均一化され、平滑な薄膜を形成できるとされている。
ＵＳ８，２２８，７４３ Ｂ２ ＵＳ８，２６３，４６５ Ｂ２ ＵＳ８，７７２，８５６ Ｂ２ ＵＳ８，８２２，２８８ Ｂ２ 特表２００８−５１４８１４号公報 米国特許第７，４８２，２６９号 特開２０１０−２１２６０１号公報 ＵＳ２０１２／０１０７５０３ Ａ１
Ｇｒｏｗｔｈ Ｉｎｈｉｂｉｔｏｒ Ｔｏ Ｈｏｍｏｇｅｎｉｚｅ Ｎｕｃｌｅａｔｉｏｎ ａｎｄ Ｏｂｔａｉｎ Ｓｍｏｏｔｈ ＨｆＢ２ Ｔｈｉｎ Ｆｉｌｍｓ ｂｙ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ， Ｃｈｅｍｉｓｔｒｙ ｏｆ Ｍａｔｅｒｉａｌｓ ２０１３，２５，ｐ６６２〜６６７
上記のとおり、半導体デバイスのデザインルールは、近年、益々微細化しており、例えばフラッシュメモリに用いられるナノドットについても、微細かつ均一に形成する必要性が高まっている。上記特許文献１〜４では、絶縁膜上に自己整合プロセスによって複数のナノドットを形成しているが、より一般的手法であるＣＶＤ法によって微細なナノドットを形成できれば、工程数を削減することが可能になり、応用範囲も広がる。
従って、本発明の目的は、ＣＶＤ法によって、微細で、かつほぼ均等な分布で金属ナノドットを形成する方法を提供することである。
本発明の金属ナノドットの形成方法は、処理装置の処理容器内に被処理基板を配置する工程と、
ＣＯガスを収容するＣＯガス容器から、原料として固体状の金属カルボニル化合物を収容する原料容器へキャリアガスとして前記ＣＯガスを供給することによって、前記金属カルボニル化合物のガスを発生させるとともに、該金属カルボニル化合物のガスを前記ＣＯガスとの混合ガスとして前記処理容器内へ導入し、前記被処理基板上で前記金属カルボニル化合物を分解させて前記被処理基板の表面に複数の金属ナノドットを堆積させる堆積工程と、
前記処理容器内への前記混合ガスの導入を停止した状態で、前記ＣＯガス容器から前記ＣＯガスを前記処理容器内へ直接導入して前記被処理基板の表面の前記金属ナノドットに前記ＣＯガスを接触させるＣＯガス導入工程と、
を含む。
本発明の金属ナノドットの形成方法は、前記堆積工程と、前記ＣＯガス導入工程と、複数回繰り返し行ってもよい。
本発明の金属ナノドットの形成方法は、前記堆積工程の１回あたりの処理時間をＴ１、前記ＣＯガス導入工程の１回あたりの処理時間をＴ２としたとき、Ｔ１＜Ｔ２であってもよい。
本発明の金属ナノドットの形成方法は、前記堆積工程と前記ＣＯガス導入工程とを複数回繰り返した後、前記処理容器内へ水素ガスを導入して前記被処理基板の表面の前記金属ナノドットに前記水素ガスを接触させる水素ガス導入工程をさらに含んでいてもよい。
本発明の金属ナノドットの形成方法は、前記堆積工程の１回あたりの処理時間をＴ１、前記ＣＯガス導入工程の１回あたりの処理時間をＴ２としたとき、前記堆積工程と前記ＣＯガス導入工程との繰り返し回数が増えるに伴って、前記Ｔ２が短くなるように変化させてもよい。
本発明の金属ナノドットの形成方法は、前記堆積工程の１回あたりの処理時間をＴ１、前記ＣＯガス導入工程の１回あたりの処理時間をＴ２としたとき、前記堆積工程と前記ＣＯガス導入工程との繰り返し回数が増えるに伴って、前記Ｔ１が長くなるように変化させてもよい。
本発明の金属ナノドットの形成方法は、前記金属ナノドットの平均径が１０ｎｍ以下であってもよい。
本発明の金属ナノドットの形成方法は、前記金属カルボニル化合物がトリルテニウムドデカカルボニル［Ｒｕ３（ＣＯ）１２］であり、前記金属ナノドットがルテニウムナノドットであってもよい。
本発明の金属ナノドット形成装置は、被処理基板を収容する処理容器と、
原料として固体状の金属カルボニル化合物を収容する原料容器と、
ＣＯガスを収容するＣＯガス容器と、
前記原料容器にキャリアガスとしての前記ＣＯガスを導入することによって発生させた前記金属カルボニル化合物のガスを、前記ＣＯガスとの混合ガスとして、前記処理容器内へ導く原料ガス供給経路と、
前記ＣＯガス容器から、前記原料容器を介さず、直接、前記処理容器内へ前記ＣＯガスを導くＣＯガス供給経路と、
前記処理容器内で化学気相成長法によって金属ナノドットの形成処理が行われるように制御する制御部と、
を備えている。
そして、本発明の金属ナノドット形成装置において、前記制御部は、前記原料ガス供給経路を介する前記処理容器内への前記混合ガスの導入と、前記ＣＯガス供給経路を介する前記処理容器内への前記ＣＯガスの直接導入と、を切り替えることによって、
前記原料ガス供給経路を介して、前記混合ガスを前記処理容器内へ導入し、前記被処理基板上で前記金属カルボニル化合物を分解させて、前記被処理基板の表面に複数の前記金属ナノドットを堆積させる堆積工程と、
前記混合ガスの供給を停止した状態で、前記ＣＯガス供給経路を介して、前記ＣＯガスを前記処理容器内へ直接導入して前記被処理基板の表面の前記金属ナノドットに前記ＣＯガスを接触させるＣＯガス導入工程と、
を実行させるものであってもよい。
本発明の金属ナノドット形成装置において、前記制御部は、前記堆積工程と前記ＣＯガス導入工程を交互に複数回繰り返し行うように制御するものであってもよい。
本発明の金属ナノドット形成装置において、前記制御部は、前記堆積工程の１回あたりの処理時間をＴ１、前記ＣＯガス導入工程の１回あたりの処理時間をＴ２としたとき、Ｔ１＜Ｔ２となるように制御するものであってもよい。
本発明の半導体装置の製造方法は、上記いずれかの金属ナノドットの形成方法により金属ナノドットを形成する工程を含んでいる。
本発明の半導体装置の製造方法は、前記半導体装置が、
トンネル絶縁膜と、
前記トンネル絶縁膜に積層された、複数の前記金属ナノドットを有する１層又は複数層の電荷蓄積層と、
を備えた半導体メモリ装置であってもよい。
本発明の金属ナノドットの形成方法及び金属ナノドット形成装置によれば、ＣＶＤ法により、平均径が例えば１０ｎｍ以下の極めて微細な金属ナノドットを、二次元的にほぼ均等な分布で形成することができる。また、本発明の半導体装置の製造方法によれば、微細化への対応が可能で信頼性に優れた半導体装置を製造できる。
本発明の一実施形態に係る金属ナノドットの形成方法によって形成される金属ナノドットの説明図である。 本発明の一実施形態に係る金属ナノドット形成装置を示す断面図である。 図１に示した金属ナノドット形成装置の制御部のハードウェア構成の一例を示すブロック図である。 本発明の第１の実施の形態の金属ナノドットの形成方法の手順の一例を示すフロー図である。 堆積工程とＣＯガス導入工程を繰り返し実施する場合のＣＯガスとルテニウムカルボニルガスの供給と停止のタイミングチャートの一例である。 堆積工程とＣＯガス導入工程を繰り返し実施する場合のＣＯガスとルテニウムカルボニルガスの供給と停止のタイミングチャートの別の例である。 堆積工程とＣＯガス導入工程を繰り返し実施する場合のＣＯガスとルテニウムカルボニルガスの供給と停止のタイミングチャートのさらに別の例である。 本発明の第２の実施の形態の金属ナノドットの形成方法の手順の一例を示すフロー図である。 実施例及び比較例で形成したＲｕナノドットの個数のばらつきを示すグラフである。 実施例で形成したＲｕナノドットの走査型電子顕微鏡写真である。 比較例で形成したＲｕナノドットの走査型電子顕微鏡写真である。 金属ナノドットを利用した不揮発性半導体メモリ装置の概略構成を示す説明図である。 図１１に示した不揮発性半導体メモリ装置の製造工程を示す説明図である。 図１２に示した工程に続く工程を説明するための説明図である。 図１３に示した工程に続く工程を説明するための説明図である。 図１４に示した工程に続く工程を説明するための説明図である。 図１５に示した工程に続く工程を説明するための説明図である。 図１６に示した工程に続く工程を説明するための説明図である。 金属ナノドットを利用した不揮発性半導体メモリ装置の別の例の概略構成を示す説明図である。 図１８の部分拡大図である。
以下、適宜、添付図面を参照しながら、本発明の実施の形態について説明する。本実施の形態の金属ナノドットの形成方法は、例えば図１に示すように、絶縁膜などの任意の下地膜４０１上に、二次元的に分布する複数の金属ナノドット４００を形成することができる。
［金属カルボニル化合物］
本実施の形態において、金属ナノドット４００を構成する金属種としては、特に制限はなく、金属カルボニル化合物を形成できるものであればよい。また、金属カルボニル化合物としては、特に制限はないが、例えば、以下に挙げるものが好ましい。
トリルテニウムドデカカルボニル［Ｒｕ３（ＣＯ）１２］
タンタルヘキサカルボニル［Ｔａ（ＣＯ）６］
タングステンヘキサカルボニル［Ｗ（ＣＯ）６］
ジテクネチウムデカカルボニル［Ｔｃ２（ＣＯ）１０］
ペンタカルボニル鉄［Ｆｅ（ＣＯ）５］
ノナカルボニル二鉄［Ｆｅ２（ＣＯ）９］
ドデカカルボニル三鉄［Ｆｅ３（ＣＯ）１２］
ジコバルトオクタカルボニル［Ｃｏ２（ＣＯ）８］
テトラコバルトドデカカルボニル［Ｃｏ４（ＣＯ）１２］
テトライリジウムドデカカルボニル［Ｉｒ４（ＣＯ）１２］
ニッケルテトラカルボニル［Ｎｉ（ＣＯ）４］
以下の実施の形態では、金属カルボニル化合物として、トリルテニウムドデカカルボニル［Ｒｕ３（ＣＯ）１２］（以下、単に「ルテニウムカルボニル」と記すことがある）を用い、金属ナノドット４００としてのＲｕナノドットを形成する場合を例に挙げて説明する。
＜金属ナノドット形成装置＞
図２は、本発明の一実施形態に係る金属ナノドット形成装置１００の概略構成を示す断面図である。金属ナノドット形成装置１００は、ルテニウムカルボニル化合物を原料として、ＣＶＤ法により、被処理基板である半導体ウエハ（以下、単に「ウエハ」と記すことがある）Ｗの表面にＲｕナノドットを形成するものである。
金属ナノドット形成装置１００は、気密に構成された処理容器１と、処理容器１内でウエハＷを水平に支持するための載置台であるサセプタ１０と、ＲｕナノドットをＣＶＤ法によって形成するための処理ガスを処理容器１内にシャワー状に導入するためのシャワーヘッド２０と、処理容器１内を所定の減圧（真空）状態とするための排気装置３０と、処理容器１内にＲｕナノドットをＣＶＤ法によって形成するための処理ガスを供給するガス供給部４０と、金属ナノドット形成装置１００の各構成部を制御するための制御部７０と、を有している。
＜処理容器＞
処理容器１は、略円筒状をなし、天壁１ａ、側壁１ｂ及び底壁１ｃを有している。処理容器１の側壁１ｂには、所定の減圧状態に保持された搬送室（図示せず）との間でウエハＷを搬入出するための開口である搬入出部３が設けられており、搬入出部３はゲートバルブＧＶにより開閉されるようになっている。
＜サセプタ＞
サセプタ１０は、処理容器１の底壁１ｃの中央に設けられた円筒状の支持部材１１により支持されている。サセプタ１０には、例えば抵抗加熱式のヒーター１３が埋め込まれており、このヒーター１３にはヒーター電源１５が接続されている。また、サセプタ１０には、熱電対１７が設けられている。熱電対１７は、温度測定器１９に接続されている。そして、サセプタ１０に設けられた熱電対１７の検出信号に基づいて温度測定器１９でサセプタ１０の温度を測定する。この測定温度に基づき、ヒーター電源１５を制御することにより、サセプタ１０を介してウエハＷを所定の温度に調節できるようになっている。また、サセプタ１０には、ウエハＷを支持して昇降させるための３本の昇降ピン（図示せず）がサセプタ１０の表面に対して突没可能に設けられている。
＜シャワーヘッド＞
処理容器１の天壁１ａには、ＲｕナノドットをＣＶＤ形成するための処理ガスを処理容器１内に導入するためのシャワーヘッド２０が設けられている。シャワーヘッド２０は、サセプタ１０と対向して配置されている。シャワーヘッド２０は、ガス供給部４０から供給されたガスを処理容器１内にシャワー状に吐出する。シャワーヘッド２０の上部のほぼ中央には、ガスを導入するためのガス導入口２１が形成されている。また、シャワーヘッド２０の内部には、ガス拡散空間２３が形成されている。シャワーヘッド２０の底面には、多数のガス吐出孔２５が形成されている。これらのガス吐出孔２５は、ガス拡散空間２３に連通している。
＜排気装置＞
排気装置３０は、処理容器１内を所定の減圧（真空）状態にするため、図示しない真空ポンプ、圧力制御バルブ等を備えている。処理容器１の底壁１ｃには、下方に向けて突出する排気室３１が設けられている。排気室３１の側面には、排気口３１ａを介して排気管３３が接続されており、この排気管３３には排気装置３０が接続されている。そして、この排気装置３０を作動させることにより、処理容器１内を所定の減圧（真空）状態にすることが可能となっている。また、排気装置３０は処理容器１内の圧力を計測する図示しない圧力計測部に接続されており、この圧力計測部で計測された圧力に基づき、排気量を調節し、処理容器１内の圧力制御を行うことができる。
＜ガス供給部＞
ガス供給部４０は、固体状の原料Ｓとしてルテニウムカルボニルを収容する原料容器４１と、ＣＯガスを収容するＣＯガス容器４３と、希釈ガスを収容する希釈ガス容器４５と、を有している。また、ガス供給部４０は、原料容器４１からのルテニウムカルボニルガスを含む原料ガスを、処理容器１へ供給する原料ガス供給配管４７と、ＣＯガス容器４３からのＣＯガスを、原料容器４１へ供給するＣＯガス供給配管４９と、原料ガス供給配管４７とＣＯガス供給配管４９とを接続するバイパス配管５１と、希釈ガス容器４５から希釈ガスを、原料ガス供給配管４７を介して処理容器１へ供給する希釈ガス供給配管５３と、を有している。
（原料容器）
原料容器４１は、固体状の原料Ｓとしてルテニウムカルボニルを収容する。原料容器４１の周囲には、例えばジャケット式のヒーター４１ａが設けられており、固体状のルテニウムカルボニルを所定温度に加熱できるようになっている。
（ＣＯガス容器）
ＣＯガスを収容するＣＯガス容器４３には、ＣＯガス供給配管４９が接続されている。ＣＯガスは、固体状のルテニウムカルボニルから生成したルテニウムカルボニルガスを処理容器１へ供給するキャリアガスとして機能する。
（希釈ガス容器）
希釈ガス容器４５は、原料ガスを希釈するための希釈ガスを収容する。希釈ガスとしては、例えばＡｒガスに代表される希ガス、Ｎ２ガス等の不活性ガスが用いられる。また、希釈ガスは、原料ガス供給配管４７内及び処理容器１内の残留ガスをパージするパージガスとしても使用できる。
（原料ガス供給配管）
原料ガス供給配管４７は、一端が原料容器４１内に接続されており、他端がシャワーヘッド２０のガス導入口２１に接続されている。原料ガス供給配管４７には、ルテニウムカルボニルガスの流量を測定するための流量計５５と、この流量計５５を間に挟むように、ガスの流れ方向にその上流側及び下流側にバルブ５７ａ，５７ｂが設けられている。原料ガス供給配管４７の端部は、原料容器４１内に上方から挿入されており、原料容器４１内で生成したルテニウムカルボニルガスとＣＯガスの混合ガスを処理容器１へ供給できるように構成されている。
（ＣＯガス供給配管）
ＣＯガス供給配管４９は、一端がＣＯガス容器４３に接続されており、他端が原料容器４１内に接続されている。ＣＯガス供給配管４９には、流量制御用のマスフローコントローラ５９と、このマスフローコントローラ５９を間に挟むように、ガスの流れ方向にその上流側及び下流側にバルブ６１ａ，６１ｂが設けられている。ＣＯガス供給配管４９の端部は、原料容器４１内に上方から挿入されており、原料容器４１内にキャリアガスとしてのＣＯガスを導入できるように構成されている。ＣＯガス容器４３からＣＯガス供給配管４９を介して原料容器４１内にキャリアガスとしてのＣＯガスを吹き込むことによって、原料容器４１内でルテニウムカルボニルを昇華させ、ルテニウムカルボニルガスを発生させることができる。
（バイパス配管）
バイパス配管５１は、原料ガス供給配管４７とＣＯガス供給配管４９とを、両配管の途中で接続する。具体的には、バイパス配管５１の一端は、ＣＯガス供給配管４９のマスフローコントローラ５９と下流側のバルブ６１ｂとの間に接続され、他端は、原料ガス供給配管４７の上流側のバルブ５７ａと流量計５５との間に接続されている。また、バイパス配管５１には、バルブ６３が設けられている。バイパス配管５１によって、ＣＯガス容器４３からのＣＯガスを、原料容器４１を介さずに、原料ガス供給配管４７を介して直接処理容器１へ供給することができる。
（希釈ガス供給配管）
希釈ガス供給配管５３は、一端が希釈ガス容器４５に接続されており、他端が原料ガス供給配管４７の途中に接続されている。希釈ガスは、希釈ガス供給配管５３及び原料ガス供給配管４７を介して、処理容器１内に供給することができる。希釈ガス供給配管５３には、流量制御用のマスフローコントローラ６５と、このマスフローコントローラ６５を間に挟むように、ガスの流れ方向にその上流側及び下流側にバルブ６７ａ，６７ｂが設けられている。
（原料ガス供給経路）
原料ガス供給配管４７は、原料容器４１にキャリアガスとしてのＣＯガスを導入することによって発生させたルテニウムカルボニルガスを、ＣＯガスとの混合ガスとして、処理容器１内へ導く原料ガス供給経路を構成している。すなわち、ＣＯガス容器４３からＣＯガス供給配管４９を介して原料容器４１内にキャリアガスとしてのＣＯガスを吹き込むことによって、原料容器４１内で昇華したルテニウムカルボニルガスは、ＣＯガスにより搬送されて原料ガス供給経路としての原料ガス供給配管４７を介し、さらにシャワーヘッド２０を介して処理容器１内に供給される。
（ＣＯガス供給経路）
ＣＯガス供給配管４９の一部分と、バイパス配管５１と、原料ガス供給配管４７の一部分は、ＣＯガス容器４３から、原料容器４１を介さず、直接、処理容器１内へＣＯガスを導くＣＯガス供給経路を構成している。ここで、「ＣＯガス供給配管４９の一部分」とは、ＣＯガス供給配管４９におけるＣＯガス容器４３との接続部分からバイパス配管５１との接続部分までの間を意味する。また、「原料ガス供給配管４７の一部分」とは、原料ガス供給配管４７におけるバイパス配管５１との接続部分から、シャワーヘッド２０のガス導入口２１との接続部分までの間を意味する。
なお、ガス供給部４０は、上記以外のガスとして、例えば水素ガス、クリーニングガスなどを処理容器１内へ供給する配管、バルブ、マスフローコントローラ等の設備を有していてもよい。図２では、代表的に、水素ガスを収容する水素ガス容器６９ａと、水素ガスを処理容器１内へ供給する水素ガス供給配管６９ｂを仮想線で示した。
また、図２では、バイパス配管５１によって、ＣＯガス容器４３からのＣＯガスを、原料容器４１を介さずに、原料ガス供給配管４７を介して処理容器１へ供給する構成とした。しかし、図２に示す配管構成は一例であって、これに限定されるのもではなく、原料容器４１を介さずにＣＯガスを処理容器１へ供給するための構成は任意である。例えば、ＣＯガス容器４３とは別にＣＯガスの供給源を設け、そこから配管を介して処理容器１へＣＯガスを供給するようにしてもよい。
＜制御部＞
金属ナノドット形成装置１００の各構成部は、それぞれ制御部７０に接続されて、制御部７０によって制御される。制御部７０は、典型的にはコンピュータである。図３は、図２に示した制御部７０のハードウェア構成の一例を示している。制御部７０は、主制御部１０１と、キーボード、マウス等の入力装置１０２と、プリンタ等の出力装置１０３と、表示装置１０４と、記憶装置１０５と、外部インターフェース１０６と、これらを互いに接続するバス１０７とを備えている。主制御部１０１は、ＣＰＵ（中央処理装置）１１１、ＲＡＭ（ランダムアクセスメモリ）１１２及びＲＯＭ（リードオンリメモリ）１１３を有している。記憶装置１０５は、情報を記憶できるものであれば、その形態は問わないが、例えばハードディスク装置または光ディスク装置である。また、記憶装置１０５は、コンピュータ読み取り可能な記録媒体１１５に対して情報を記録し、また記録媒体１１５より情報を読み取るようになっている。記録媒体１１５は、情報を記憶できるものであれば、その形態は問わないが、例えばハードディスク、光ディスク、フラッシュメモリなどである。記録媒体１１５は、本実施の形態に係る形成方法のレシピを記録した記録媒体であってもよい。
制御部７０では、ＣＰＵ１１１が、ＲＡＭ１１２を作業領域として用いて、ＲＯＭ１１３または記憶装置１０５に格納されたプログラムを実行することにより、本実施の形態の金属ナノドット形成装置１００においてウエハＷに対する処理を実行できるようになっている。具体的には、制御部７０は、金属ナノドット形成装置１００において、例えばウエハＷの温度、処理圧力、ガス流量等のプロセス条件に関係する各構成部（ヒーター電源１５、排気装置３０、ガス供給部４０等）を制御する。例えば、制御部７０は、金属ナノドット形成装置１００において、ＣＯガス単独、ＣＯガスとルテニウムカルボニルガスとの混合ガス、希釈ガス等の処理ガスが、所定のタイミング、所定の流量及び所定の流量比率で処理容器１内に供給されるようにガス供給部４０を制御できるようになっている。
なお、制御部７０は、さらに上位の制御部（図示省略）の指令により、金属ナノドット形成装置１００の各構成部を制御するものであってもよい。この場合、上位の制御部は、以下に説明する形成方法を実施するための処理レシピが記憶された記憶媒体を備えていてもよく、該記憶媒体に記憶された処理レシピに従って金属ナノドット形成装置１００におけるＲｕナノドット形成プロセスを制御してもよい。
＜Ｒｕナノドットの形成方法＞
次に、金属ナノドット形成装置１００において実施可能なＲｕナノドットの形成方法について、図４〜図８を参照しながら説明する。
［第１の実施の形態］
図４は、本発明の第１の実施の形態のＲｕナノドットの形成方法の手順の一例を示すフロー図である。この形成方法は、図４に示すように、ステップＳ１からステップＳ８までの処理を含むものである。
（ステップＳ１）
まず、ゲートバルブＧＶを開にして搬入出部３からウエハＷを処理容器１内に搬入し、サセプタ１０上に載置する。ウエハＷの表面には、Ｒｕナノドットを形成する下地膜として、例えばＳｉＮ膜、ＳｉＯ２膜の絶縁膜や、ポリシリコン、金属膜などの導電性膜が形成されていてもよい。
（ステップＳ２）
サセプタ１０は、ヒーター１３により、例えば１３０〜３００℃の範囲内、好ましくは１７５〜２５０℃の範囲内の温度に加熱されており、その上に載置されたウエハＷが上記温度まで昇温される。ここで、排気装置３０の真空ポンプにより処理容器１内を排気して、処理容器１内の圧力を、例えば１．３３×１０−３Ｐａ以下に真空排気する。
（ステップＳ３）
次いで、バルブ６１ａ、バルブ６３及びバルブ５７ｂを開け、バルブ６１ｂ、バルブ５７ａは閉じた状態で、ＣＯガス容器４３から、ＣＯガスを、ＣＯガス供給配管４９、バイパス配管５１及び原料ガス供給配管４７を介して処理容器１内へ導入する。キャリアガスとしてのＣＯガスの流量が安定するまでＣＯガスを流す（流量安定化工程）。
（ステップＳ４）
ＣＯガスの流量が安定したら、ステップＳ３の流量安定化工程の状態から、バルブ６３を閉じ、バルブ６１ｂ及びバルブ５７ａを開ける。つまり、バルブ６１ａ，６１ｂ、バルブ５７ａ，５７ｂを開放した状態、バルブ６３を閉じた状態にする。この状態では、ＣＯガス供給配管４９を介して原料容器４１にキャリアガスとしてのＣＯガスを吹き込むことができる。原料容器４１内では、ヒーター４１ａの加熱により固体状のルテニウムカルボニルから昇華してルテニウムカルボニルガスが生成される。発生したルテニウムカルボニルガスは、ＣＯガスによりキャリアされ、ＣＯガスとの混合ガスの状態で、原料ガス供給配管４７及びシャワーヘッド２０を介して処理容器１内に導入される。そして、ウエハＷの表面では、式（１）の反応によって、ルテニウムカルボニルガスが熱分解して、金属ルテニウム（Ｒｕ）が生成、堆積する（堆積工程）。
堆積工程では、キャリアガスとしてＣＯガスを用いることによって、式（１）に示すルテニウムカルボニルガスの分解反応を抑制することができ、Ｒｕ３（ＣＯ）１２の化学構造を極力保ったまま原料ガスを処理容器１内に供給することができる。
Ｒｕ３（ＣＯ）１２→３Ｒｕ＋１２ＣＯ …（１）
キャリアガスとしてのＣＯガスの流量は、例えば３００ｍＬ／ｍｉｎ（ｓｃｃｍ）とすることができ、２００ｍＬ／ｍｉｎ（ｓｃｃｍ）以下程度が好ましい。また、混合ガスには、所定割合で希釈ガスを導入してもよい。堆積工程における処理容器１内の圧力は、例えば、０．７〜１３３．３Ｐａの範囲内、好ましくは２〜６６．７Ｐａの範囲内とすることができる。
（ステップＳ５）
次に、ステップＳ４の堆積工程の状態から、バルブ６１ｂ及びバルブ５７ａを閉じ、バルブ６３を開ける。つまり、バルブ６１ａ、バルブ６３及びバルブ５７ｂを開放した状態、バルブ６１ａ及びバルブ５７ａを閉じた状態にする。この状態では、ＣＯガス容器４３から、原料容器４１を経由せず、ＣＯガス供給配管４９、バイパス配管５１及び原料ガス供給配管４７を介して、処理容器１内へ直接ＣＯガスを導入することができる（ＣＯガス導入工程）。
このように、ＣＯガス導入工程では、ＣＯガスを単独で処理容器１内に導入し、ウエハＷ表面に形成された金属ルテニウムに接触させることによって、金属ルテニウムの表面にＣＯ分子を吸着させることができる。ウエハＷ表面では、以下の式（２）及び式（３）に示すようなＲｕ３（ＣＯ）１２とＣＯの吸着（ad）と脱離の反応が生じていると考えられる。
Ｒｕ３（ＣＯ）１２(g)←→Ｒｕ３（ＣＯ）ｙ(ad)＋（１２−ｙ）ＣＯ(ad) …（２）
Ｒｕ３（ＣＯ）ｙ(ad)＋（１２−ｙ）ＣＯ(ad)←→３Ｒｕ(s)＋１２ＣＯ(g) …（３）
これらの反応は、平衡反応であり、ＣＯガスのみを供給することによって、例えば式（３）の反応は、式中の左側方向［Ｒｕ３（ＣＯ）ｙ(ad)及び（１２−ｙ）ＣＯ(ad)が生成する方向］に進みやすくなる。従って、堆積工程の後で、ＣＯガスのみを供給する期間を設けることによって、堆積工程で生成した金属ルテニウムの核の表面に多数のＣＯ分子が吸着した状態になる。その結果、金属ルテニウムの個々の核の成長が抑制されて、小さな核が多数形成される。このように成長が抑制された小さな核を起点にして、Ｒｕナノドットが下地膜の表面にほぼ均等な分布で形成される。
ステップＳ４の堆積工程とステップＳ５のＣＯガス導入工程は、１回でもよいが、所定の大きさのＲｕナノドットが形成されるまで、複数回を繰り返し行うことが好ましい。ステップＳ４の堆積工程とステップＳ５のＣＯガス導入工程を繰り返す方法を「サイクル形成」と記すことがある。サイクル形成において、ステップＳ４の堆積工程とステップＳ５のＣＯガス導入工程の繰り返し回数は、ターゲット膜厚に応じて予め実験的に決定することができるので、例えばレシピの一部分として設定しておくことができる。なお、図４に示す手順において、ステップＳ４の堆積工程とステップＳ５のＣＯガス導入工程を繰り返し実施する場合に、最後のステップＳ５（ＣＯガス導入工程）は省略することができる。
＜繰り返し条件＞
図５〜図７は、サイクル形成におけるＣＯガスとルテニウムカルボニルガスの供給と停止のタイミングを例示するタイミングチャートである。図５〜図７において、Ｔ０は、最初にＣＯガスのみを処理容器１内に導入するＣＯガスの流量安定化工程（図４のステップＳ３）の時間を意味する。また、Ｔ１はＣＯガスとルテニウムカルボニルガスの両方を処理容器１内に導入する堆積工程（図４のステップＳ４）の時間を意味する。また、Ｔ２は、金属ルテニウムの成長抑制のためのＣＯガス導入工程（図４のステップＳ５）の時間を意味する。Ｔ１とＴ２は、例えば数サイクル〜数十サイクルの所定回数を繰り返してもよい。図５及び図６では、Ｔ１とＴ２を１サイクルとし、第ｎサイクルまで繰り返す場合を示している。図７は、Ｔ１とＴ２を１サイクルとし、例えば第４サイクルまで繰り返す場合を示している。
図５は、第１サイクルから第ｎサイクルまでの繰り返しの間に、Ｔ１及びＴ２の時間を一定とするサイクル形成の例を示している。図５に示すように、１回のＣＯガス導入工程の時間であるＴ２は、１回の堆積工程の時間であるＴ１よりも長い方がよい。Ｔ１＜Ｔ２にすることによって、上記式（３）の反応を、式中の左側方向［Ｒｕ３（ＣＯ）ｙ(ad)及び（１２−ｙ）ＣＯ(ad)が生成する方向］に進行させ、堆積工程で生成した金属ルテニウムの核の表面に十分な量のＣＯ分子を吸着させることができる。この場合、例えば、Ｔ１は１〜１０秒間の範囲内、Ｔ２は５〜２０秒間の範囲内から、Ｔ１＜Ｔ２となるように設定することが好ましい。また、例えば、Ｔ１は２〜７秒間の範囲内、Ｔ２は５〜１５秒間の範囲内から、Ｔ１＜Ｔ２となるように設定することが、より好ましい。
図６は、第１サイクルから第ｎサイクルまでの繰り返しの間に、Ｔ１の時間は一定とするが、Ｔ２の時間を漸減させていく例を示している。上記のとおり、ＣＶＤ法によって微細なＲｕナノドットを形成するためには、堆積工程で生成した金属ルテニウムの核の表面に十分な量のＣＯ分子を吸着させて、個々の金属ルテニウム核の成長を抑制することが重要である。そのためには、第１サイクルから第ｎサイクルまでのサイクル形成の初期には、ＣＯガスの導入時間であるＴ２を十分に長くして核の成長を抑制することが有効である。一方、サイクル形成の後期には、ＣＯガスの導入時間であるＴ２を短くして相対的に堆積工程の時間であるＴ１の割合を大きくすることが、形成処理時間の短縮に有効である。図６のように、Ｔ２の時間を漸減させることによって、微細なＲｕナノドットの形成を可能にしながら、形成処理時間の短縮化を図ることができる。なお、この場合、サイクル形成の後期には、必ずしもＴ１＜Ｔ２に制御しなくてもよい。また、図６では、１サイクル毎にＴ２の時間を減少させているが、複数サイクル毎に、Ｔ２の時間を段階的に減少させるようにしてもよい。
図７は、第１サイクルから第ｎサイクルまでの繰り返しの間に、Ｔ２の時間は一定とするが、Ｔ１の時間を２サイクル毎に段階的に増加させていく例を示している。この場合、第１サイクルから第ｎサイクルまでのサイクル形成の初期には、ＣＯガスの導入時間であるＴ２の割合を相対的に大きくして核の成長を抑制し、サイクル形成の後期には、相対的に堆積工程の時間であるＴ１の割合を大きくすることができるので、図６の例と同様に、微細なＲｕナノドットの形成を可能にしながら、形成処理時間の短縮化を図ることができる。なお、この場合も、サイクル形成の後期には、必ずしもＴ１＜Ｔ２に制御しなくてもよい。また、図７では、２サイクル毎にＴ１の時間を増加させているが、１サイクル毎に、Ｔ１の時間を漸増させるようにしてもよい。
以上のように、堆積工程とＣＯガス導入工程を繰り返し実施する場合、Ｒｕナノドットの平均径を高精度に制御するため、処理容器１内の圧力を一定にすることが好ましい。そのため、ＣＯガスとルテニウムカルボニルガスの流量も一定に設定し、供給と停止のみを切り替えることが好ましい。
本実施の形態の方法によって形成されるＲｕナノドットの形状は、例えば半球状であることが好ましい。また、Ｒｕナノドットの平均径は、例えば１０ｎｍ以下、好ましくは２〜８ｎｍ、より好ましくは２〜５ｎｍ、さらに好ましくは２〜４ｎｍ程度であってもよい。ここで、Ｒｕナノドットの平均径は、走査型電子顕微鏡（ＳＥＭ）や透過型電子顕微鏡（ＴＥＭ）によって、Ｒｕナノドットを形成する下地膜の表面に対して、真上から観察を行い、任意の２０個程度のＲｕナノドットの直径の平均値として算出することができる。なお、ＳＥＭによって上記方法により観察されるＲｕナノドットの形状が、平面視において球状でなく、例えば楕円状、多角形状等である場合は、その長尺方向の長さを以て直径とすることができる。
（ステップＳ６）
所定の大きさと密度でＲｕナノドットが形成された時点で、バルブ６１ａ，６１ｂ，５７ａを閉じてＣＯガスの供給を停止し、ルテニウムカルボニルガスの供給も停止する。必要に応じて、バルブ６７ａ，６７ｂを開放し、希釈ガス容器４５から希釈ガスをパージガスとして処理容器１内に導入してルテニウムカルボニルガスをパージしてもよい。
（ステップＳ７）
次に、排気装置３０を作動させて処理容器１内を真空引きする。
（ステップＳ８）
その後、ゲートバルブＧＶを開放して搬入出部３からウエハＷを搬出する。
以上のようにして、１枚のウエハＷに対するＲｕナノドットの形成処理が終了する。
なお、サイクル形成において、ステップＳ４の堆積工程とステップＳ５のＣＯガス導入工程を繰り返す回数は、予めレシピに定めておいてもよいが、形成されるＲｕナノドットの大きさや密度に応じて決定してもよい。例えば、レーザー散乱や反射率などの検出手段によってＲｕナノドットの成長状態をモニタし、Ｒｕナノドットが所定の大きさや密度に達した状態で、ステップＳ４の堆積工程とステップＳ５のＣＯガス導入工程の繰り返しを終了するようにしてもよい。
以上のように、本実施の形態のＲｕナノドットの形成方法では、ＣＶＤ法によってウエハＷ上に形成されたＲｕナノドットに対し（好ましくは堆積初期の段階の金属ルテニウムの核に対し）、ＣＯガスを接触させることによって、核の成長を効果的に抑制することができる。その結果、成長が抑制された小さな核を起点に所望の大きさでＲｕナノドットを形成させることが可能になり、例えば平均径が１０ｎｍ以下の極めて微細なＲｕナノドットの形成が可能になる。また、核の成長を抑制するために使用する材料として、キャリアガスと同じ成分であるＣＯガスを使用できるので、別途材料の供給設備を設ける必要がなく、ガス供給部４０におけるバルブの切り替えのみで実施できる。また、キャリアガスと同じ成分であるＣＯガスを使用できるので、副生成物の生成や、Ｒｕナノドット中への不純物の混入などの可能性が高まることもない。
［第２の実施の形態］
図８は、本発明の第２の実施の形態のＲｕナノドットの形成方法の手順の一例を示すフロー図である。この形成方法は、図８に示すように、ステップＳ１１からステップＳ２０までの処理を含むものである。図８において、ステップＳ１１〜ステップＳ１６まで、及び、ステップＳ１９〜ステップＳ２０までは、それぞれ、第１の実施の形態（図４参照）のステップＳ１〜ステップＳ６まで、及び、ステップＳ７〜ステップＳ８までの処理と同様であるため、説明を省略する。つまり、図８に示す手順は、ステップＳ１４の堆積工程とステップＳ１５のＣＯガス導入工程を必要に応じて繰り返した後で、ステップＳ１７の水素ガス導入工程を行う点で、第１の実施の形態（図４参照）に示す手順と異なっている。
（ステップＳ１７）
ステップＳ１７は、堆積されたＲｕナノドットに、水素ガスを作用させる水素ガス導入工程である。ウエハＷ上に形成されたＲｕナノドットを水素ガスに曝すことによって、Ｒｕナノドット中の炭素原子、酸素原子及び膜表面に吸着したＣＯが脱離し、金属ルテニウムの純度を向上させることができる。特に、水素の作用によりＲｕナノドットから炭素原子が抜けるため、Ｒｕナノドット表面及びＲｕナノドット中で炭素原子の偏析が発生せず、Ｒｕナノドットの表面が清浄な状態となる。
ステップＳ１７では、金属ナノドット形成装置１００において、バルブ６１ａ，６１ｂ、バルブ５７ａ，５７ｂ、及びバルブ６３を閉じた状態で、水素ガス容器６９ａ及び水素ガス供給配管６９ｂ（いずれも、図２では仮想線で示す）から処理容器１内へ水素ガスを供給する。そして、ウエハＷの温度を例えば１５０〜２５０℃の範囲内に維持した状態で、例えば、水素ガスを１０〜５０００ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲内、希釈ガスとしてのＡｒガスを０〜１０００ｍＬ／ｍｉｎ（ｓｃｃｍ）の範囲内の流量で処理容器１内に導入し、水素分圧を４〜１３３３Ｐａ程度として、Ｒｕナノドットに対し、水素雰囲気でのアニール処理を行うことが好ましい。
（ステップＳ１８）
ステップＳ１７の水素ガス導入工程を所定時間行った後、ステップＳ１８では、水素ガス供給配管６９ｂのバルブ（図示省略）を閉じ、水素ガスの供給を停止する。
本実施の形態における他の構成及び効果は、第１の実施の形態と同様である。
＜実施例＞
次に、本発明の効果を確認した実験結果について説明する。まず、シリコンウエハ上にＣＶＤ法により、厚さ５００ｎｍのＳｉＮ膜を形成した。次に、図２と同様の構成の金属ナノドット形成装置１００を用い、図４に示したステップＳ１〜ステップＳ８の手順に従い、ルテニウムカルボニルを原料として、ＣＶＤ法によってＳｉＮ膜上にＲｕナノドットを形成した。形成条件は以下のとおりである。
＜共通条件＞
キャリアガス（ＣＯガス）流量：３００ｍＬ／ｍｉｎ（ｓｃｃｍ）
処理容器内の圧力：６６．７Ｐａ
シリコンウエハの加熱温度：２００℃
＜条件１（実施例）＞
・ステップＳ３（流量安定化工程）：１０秒間
・ステップＳ４（堆積工程）：２秒間
・ステップＳ５（ＣＯガス導入工程）：１０秒間
ただし、ステップＳ４の累計時間が６０秒に達するまで合計３０回繰り返した。
＜条件２（比較例）＞
ステップＳ５（ＣＯガス導入工程）を実施せず、ステップＳ３（流量安定化工程）の後で、６０秒間ステップＳ４（堆積工程）による連続形成を行った。
上記条件１及び条件２の処理によって得られた各Ｒｕナノドットについて、走査型電子顕微鏡（ＳＥＭ）観察を行い、任意の１２か所の１００ｎｍ×１００ｎｍの領域内に存在するＲｕナノドットの個数（ドット数）を計測し、そのばらつきを評価した。ばらつきの評価結果を図９に示した。ステップＳ４の堆積工程とステップＳ５のＣＯガス導入工程を繰り返し実施してサイクル形成を行った条件１（実施例）では、１２か所の領域でのドット数のばらつきが４．１％であったのに対し、連続形成を行った条件２（比較例）では、同１３．６％であった。また、条件１で得たＲｕナノドットのＳＥＭ像を図１０Ａに示し、条件２で得たＲｕナノドットのＳＥＭ像を図１０Ｂに示した。このように、サイクル形成によって、平均径が例えば１０ｎｍ以下のＲｕナノドットを、絶縁膜上にほぼ均等な分布で形成できることが確認された。
以上のようにして、本実施の形態に係る金属ナノドットの形成方法によって得られる金属ナノドットは、フラッシュメモリにおいて電荷を蓄積する目的で使用できるほか、例えば、金属めっき用の核形成、カーボンナノチューブ形成のためのナノ触媒微粒子、ナノワイヤー形成のためのマスク、ナノ磁性体の形成等の用途にも使用できる。
［半導体装置の製造方法］
次に、本実施の形態に係る金属ナノドットの形成方法を半導体装置の製造に適用した例について説明する。本実施の形態では、半導体装置として、ｎチャネル型の不揮発性半導体メモリ装置を例に挙げて説明を行う。図１１は、不揮発性半導体メモリ装置２００の断面構造を示す説明図である。図１２ないし図１７は、不揮発性半導体メモリ装置２００の製造工程を説明するための説明図である。
まず、図１１を参照して、フラッシュメモリである不揮発性半導体メモリ装置２００の構成について説明する。不揮発性半導体メモリ装置２００は、たとえばｐ型のシリコン基板（Ｓｉ基板）２０１上に、該Ｓｉ基板２０１側から順にトンネル絶縁膜２０３、電荷蓄積層２０５、絶縁層２０７および電極層２０９が形成された素子構造を有している。電荷蓄積層２０５は、複数の金属ナノドット４００を有している。なお、不揮発性半導体メモリ装置２００は、半導体基板内のｐウエルやｐ型シリコン層に形成されていてもよい。
トンネル絶縁膜２０３は、例えばＳｉＯ２膜、ＳｉＯＮ膜である。
電荷蓄積層２０５は、誘電体材料によって構成されている。誘電体材料としては、例えばＳｉＯ２、ＳｉＮ、ＳｉＯＮ、あるいは、ＨｆＳｉＯ（ハフニウムシリケート）などのｈｉｇｈ-ｋ材料であってもよい。また、電荷蓄積層２０５は、トンネル絶縁膜２０３上に形成された複数の金属ナノドット４００を有している。電荷蓄積層２０５において金属ナノドット４００は、誘電体材料によって埋包されている。金属ナノドット４００を含む電荷蓄積層２０５はフローティングゲートとして機能する。
絶縁層２０７は、例えばＣＶＤ法により成膜されたＳｉＯ２膜であり、電極層２０９と電荷蓄積層２０５との間でブロック層（バリア層）として機能する。
電極層２０９は、例えばＣＶＤ法により成膜された多結晶シリコン膜からなり、コントロールゲート（ＣＧ）電極として機能する。なお、電極層２０９は、例えばＷ，Ｔｉ，Ｔａ，Ｃｕ，Ａｌ，Ａｕ等の金属を含む金属膜であってもよい。電極層２０９は、単層に限らず、電極層２０９の比抵抗を下げ、高速化する目的で、例えばタングステン、モリブデン、タンタル、チタン、それらのシリサイド、ナイトライド、合金等を含む積層構造にすることもできる。この電極層２０９は、図示しない配線層に接続されている。
Ｓｉ基板２０１は、図示しない素子分離膜によって、不揮発性半導体メモリ装置２００が形成されるアクティブ領域が区画されている。Ｓｉ基板２０１における素子構造の周囲の領域には、ソース領域２１１およびドレイン領域２１３が形成されている。アクティブ領域内で、ソース領域２１１とドレイン領域２１３の間に挟まれる部分が、不揮発性半導体メモリ装置２００のチャネル形成領域２１５となっている。なお、図示を省略するが、素子構造の両側部にはサイドウォールが形成されていてもよい。
以上のような構造の不揮発性半導体メモリ装置２００の動作例について説明する。まず、データ書き込み時には、Ｓｉ基板２０１の電位を基準として、ソース領域２１１およびドレイン領域２１３を０Ｖに保持し、電極層２０９に所定の正の電圧を印加する。このとき、チャネル形成領域２１５に電子が蓄積されて反転層が形成され、その反転層内の電子の一部がトンネル効果によりトンネル絶縁膜２０３を介して電荷蓄積層２０５に移動する。電荷蓄積層２０５に移動した電子は、電荷蓄積層２０５内に形成された複数の金属ナノドット４００に蓄積され、データの保存が行われる。
データ読み出し時には、Ｓｉ基板２０１の電位を基準としてソース領域２１１またはドレイン領域２１３のいずれか一方に０Ｖの電圧を印加し、もう一方に所定の電圧を印加する。さらに、電極層２０９にも所定の電圧を印加する。このように電圧を印加することにより、電荷蓄積層２０５内に蓄積された電子の有無や、蓄積された電子の量に応じ、チャネルの電流量やドレイン電圧が変化する。従って、このチャネル電流またはドレイン電圧の変化を検出することによって、記憶データを外部に読み出すことができる。
データの消去時には、Ｓｉ基板２０１の電位を基準とし、ソース領域２１１およびドレイン領域２１３の両方に０Ｖの電圧を印加し、電極層２０９に所定の大きさの負の電圧を印加する。このような電圧の印加によって、電荷蓄積層２０５内に保持されていた電子はトンネル絶縁膜２０３を介してチャネル形成領域２１５に引き抜かれる。これにより、不揮発性半導体メモリ装置２００は、電荷蓄積層２０５内の電子蓄積量が低い消去状態に戻される。
次に、不揮発性半導体メモリ装置２００の製造方法を、図１２〜図１７を参照しながら説明する。まず、図示は省略するが、常法に従い、Ｓｉ基板２０１上に、例えばＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法などの手法で素子分離を行う。また、不揮発性半導体メモリ装置２００のしきい値電圧を調整するために、イオン注入などの方法で不純物ドーピングを行うこともできる。
次に、図１２に示したように、Ｓｉ基板２０１のアクティブ領域の表面に、例えば熱酸化法によってトンネル絶縁膜２０３を形成する。なお、必要に応じて、二酸化珪素膜の表面を窒化処理して酸窒化珪素膜（ＳｉＯＮ膜）としてもよい。
次に、図１３に示したように、トンネル絶縁膜２０３の上に、上記実施の形態の金属ナノドットの形成方法に従い、ＣＶＤ法によって複数の微細な金属ナノドット４００を形成する。上記実施の形態の金属ナノドットの形成方法では、微細な金属ナノドット４００をほぼ均等な分布で形成できる。金属ナノドット４００に電荷を蓄積することによって、電荷が抜けにくくなり、データ消失の不具合を減らすことができる。
次に、図１４に示したように、金属ナノドット４００を覆うように、トンネル絶縁膜２０３の上に、例えばＣＶＤ法によって誘電体材料を堆積させて、電荷蓄積層２０５を形成する。
次に、図１５に示したように、電荷蓄積層２０５の上に、絶縁層２０７を形成する。この絶縁層２０７は、例えば熱酸化法やＣＶＤ法によって形成することができる。
次に、図１６に示したように、例えばＣＶＤ法によりポリシリコン、金属、あるいは金属シリサイドなどを絶縁層２０７上に堆積させて電極層２０９を形成する。
次に、フォトリソグラフィー技術を用い、パターン形成したレジストをマスクとして、電極層２０９、絶縁層２０７、電荷蓄積層２０５およびトンネル絶縁膜２０３を、順次、エッチングする。これにより、図１７に示したように、パターン形成された電極層２０９と絶縁層２０７と電荷蓄積層２０５とトンネル絶縁膜２０３の積層構造が得られる。
次に、図示しないサイドウォールを形成し、さらにアクティブ領域のシリコンにｎ型不純物を高濃度にイオン注入し、ソース領域２１１およびドレイン領域２１３を形成する。このようにして、図１１に示した構造の不揮発性半導体メモリ装置２００が製造される。
なお、以上の説明では、ｎチャネル型の不揮発性半導体メモリ装置２００を例に挙げたが、ｐチャネル型の半導体メモリ装置の場合は、不純物導電型を逆にすればよい。また、図１１に例示した構造では、複数の金属ナノドット４００を有する電荷蓄積層２０５を１層のみ設けたが、金属ナノドットを有する電荷蓄積層は、１層に限らず、絶縁層を介して複数層が積層した構造としてもよい。また、以上の説明では、不揮発性半導体メモリ装置２００をシングル・レベル・セル（ＳＬＣ）として構成したが、マルチ・レベル・セル（ＭＬＣ）、トリプル・レベル・セル（ＴＬＣ）として構成してもよい。
本実施の形態の金属ナノドットの形成方法は、ステップカバレッジにも優れているので、下地膜がウエハＷに対して垂直（縦）に形成されている場合でも金属ナノドットを形成できる。そのため、本実施の形態の金属ナノドットの形成方法は、例えば３次元構造の半導体メモリ装置の製造にも好ましく利用できる。
図１８は、３次元構造のＮＡＮＤ型フラッシュメモリのメモリセルアレイの概略を示す部分断面図である。図１９は、その要部をさらに拡大して示している。Ｓｉ基板３０１上には、層間絶縁膜３０３が形成されており、この層間絶縁膜３０３の上にメモリセルアレイ３００が形成されている。
メモリセルアレイ３００は、コントロールゲート電極である平板状電極３０５と、絶縁層３０７とが、Ｓｉ基板３０１の上面に対して垂直な方向に、交互に繰り返し積層された積層構造部３０９を有している。平板状電極３０５は、例えばポリシリコンなどの導電性材料によって構成することができる。絶縁層３０７は、例えばＳｉＯ２、ＳｉＮ、ＳｉＯＮなどの絶縁材料によって構成することができる。平板状電極３０５と絶縁層３０７とは、交互に、例えば数十層が積層されていてもよい。
また、メモリセルアレイ３００は、層間絶縁膜３０３の上に形成されたバックゲート電極３１１を有している。このバックゲート電極３１１上に、複数のＮＡＮＤストリングがＳｉ基板３０１の表面に対して平行な方向に並んで形成されている。
また、メモリセルアレイ３００は、積層構造部３０９の上に形成された選択ゲート電極３１３と、選択ゲート電極３１３に、絶縁層３１５を介して積層された配線部３１７を有している。配線部３１７は、ビット線３２１と、ソース線３２３と、絶縁膜３２５を有している。
さらに、メモリセルアレイ３００は、選択ゲート電極３１３と積層構造部３０９を縦方向に貫通するポリシリコン柱３４１と、このポリシリコン柱３４１の周囲を覆う絶縁膜積層体３４３を有している。隣り合う２つのポリシリコン柱３４１の下部は、バックゲート電極３１１に達しており、Ｕ字状に連結されている。また、ポリシリコン柱３４１の一方の上端部は、ビット線３２１に接続され、他方の上端部はソース線３２３に接続されている。隣り合うポリシリコン柱３４１の間は、絶縁部３４５により絶縁されている。なお、ポリシリコン柱３４１は、中空構造でもよい。
絶縁膜積層体３４３は、図１９に拡大して示すように、ポリシリコン柱３４１に接して設けられたトンネル絶縁膜３５１と、トンネル絶縁膜３５１を覆う電荷蓄積層３５３と、この電荷蓄積層３５３と平板状電極３０５との間に介在するブロック絶縁層３５５と、を有している。電荷蓄積層３５３は、誘電体材料によって構成されている。誘電体材料としては、例えばＳｉＯ２、ＳｉＮ、ＳｉＯＮ、あるいは、ＨｆＳｉＯ（ハフニウムシリケート）などのｈｉｇｈ-ｋ材料であってもよい。そして、電荷蓄積層３５３には、複数の金属ナノドット４００が設けられている。このような構造によって、各平板状電極３０５とポリシリコン柱３４１との間に、それぞれメモリセルが形成されている。上記のとおり、ポリシリコン柱３４１の一方の上端部はビット線３２１に接続され、他方の上端部はソース線３２３に接続されているため、ビット線３２１とソース線３２３との間に、全体としてＵ字形にメモリセルのストリングが形成されている。さらに、選択ゲート電極３１３とポリシリコン柱３４１との間には、選択トランジスタが形成されている。
以上のような構成を有する３次元構造のＮＡＮＤ型フラッシュメモリの製造において、本実施の形態の金属ナノドットの形成方法を適用した場合、Ｓｉ基板３０１の表面に対して垂直な方向のブロック絶縁層３５５の表面に複数の微細な金属ナノドット４００をほぼ均等な分布で形成できる。そして、複数の金属ナノドット４００に電荷を蓄積することによって、電荷蓄積層３５３から電荷が抜けにくくなり、データ消失の不具合を減らすことができる。なお、図１８に示したメモリセルアレイ３００の構造は、あくまでも例示であり、他の構造を有する３次元構造のＮＡＮＤ型フラッシュメモリにおいても本実施の形態の金属ナノドットの形成方法を好ましく適用可能である。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々の変形可能である。例えば、上記実施形態では、Ｒｕナノドットを例に挙げて説明したが、他の金属種により構成される金属ナノドットにも本発明は適用可能である。さらに、上記実施形態で用いた装置の構成も例示に過ぎず、他の種々の構成の装置を用いることができる。
また、適用されるデバイスの構造は、上記実施形態に限るものではない。
また、被処理基板は、半導体ウエハに限るものではない。
１…処理容器、３…搬入出部、１０…サセプタ、１１…支持部材、１３…ヒーター、１５…ヒーター電源、２０…シャワーヘッド、２１…ガス導入口、２３…ガス拡散空間、３０…排気装置、３１…排気室、３３…排気管、４０…ガス供給部、４１…原料容器、４３…ＣＯガス容器、４５…希釈ガス容器、７０…制御部、１００…金属ナノドット形成装置、ＧＶ…ゲートバルブ

Claims (13)

  1. 処理装置の処理容器内に被処理基板を配置する工程と、
    ＣＯガスを収容するＣＯガス容器から、原料として固体状の金属カルボニル化合物を収容する原料容器へキャリアガスとして前記ＣＯガスを供給することによって、前記金属カルボニル化合物のガスを発生させるとともに、該金属カルボニル化合物のガスを前記ＣＯガスとの混合ガスとして前記処理容器内へ導入し、前記被処理基板上で前記金属カルボニル化合物を分解させて前記被処理基板の表面に複数の金属ナノドットを堆積させる堆積工程と、
    前記処理容器内への前記混合ガスの導入を停止した状態で、前記ＣＯガス容器から前記ＣＯガスを前記処理容器内へ直接導入して前記被処理基板の表面の前記金属ナノドットに前記ＣＯガスを接触させるＣＯガス導入工程と、
    を含む金属ナノドットの形成方法。
  2. 前記堆積工程と、前記ＣＯガス導入工程と、複数回繰り返し行う請求項１に記載の金属ナノドットの形成方法。
  3. 前記堆積工程の１回あたりの処理時間をＴ１、前記ＣＯガス導入工程の１回あたりの処理時間をＴ２としたとき、Ｔ１＜Ｔ２である請求項２に記載の金属ナノドットの形成方法。
  4. 前記堆積工程と前記ＣＯガス導入工程とを複数回繰り返した後、前記処理容器内へ水素ガスを導入して前記被処理基板の表面の前記金属ナノドットに前記水素ガスを接触させる水素ガス導入工程をさらに含む請求項２に記載の金属ナノドットの形成方法。
  5. 前記堆積工程の１回あたりの処理時間をＴ１、前記ＣＯガス導入工程の１回あたりの処理時間をＴ２としたとき、前記堆積工程と前記ＣＯガス導入工程との繰り返し回数が増えるに伴って、前記Ｔ２が短くなるように変化させる請求項２に記載の金属ナノドットの形成方法。
  6. 前記堆積工程の１回あたりの処理時間をＴ１、前記ＣＯガス導入工程の１回あたりの処理時間をＴ２としたとき、前記堆積工程と前記ＣＯガス導入工程との繰り返し回数が増えるに伴って、前記Ｔ１が長くなるように変化させる請求項２に記載の金属ナノドットの形成方法。
  7. 前記金属ナノドットの平均径が１０ｎｍ以下である請求項１から６のいずれか１項に記載の金属ナノドットの形成方法。
  8. 前記金属カルボニル化合物がトリルテニウムドデカカルボニル［Ｒｕ３（ＣＯ）１２］であり、前記金属ナノドットがルテニウムナノドットである請求項１から７のいずれか１項に記載の金属ナノドットの形成方法。
  9. 被処理基板を収容する処理容器と、
    原料として固体状の金属カルボニル化合物を収容する原料容器と、
    ＣＯガスを収容するＣＯガス容器と、
    前記原料容器にキャリアガスとしての前記ＣＯガスを導入することによって発生させた前記金属カルボニル化合物のガスを、前記ＣＯガスとの混合ガスとして、前記処理容器内へ導く原料ガス供給経路と、
    前記ＣＯガス容器から、前記原料容器を介さず、直接、前記処理容器内へ前記ＣＯガスを導くＣＯガス供給経路と、
    前記処理容器内で化学気相成長法によって金属ナノドットの形成処理が行われるように制御する制御部と、
    を備え、
    前記制御部は、前記原料ガス供給経路を介する前記処理容器内への前記混合ガスの導入と、前記ＣＯガス供給経路を介する前記処理容器内への前記ＣＯガスの直接導入と、を切り替えることによって、
    前記原料ガス供給経路を介して、前記混合ガスを前記処理容器内へ導入し、前記被処理基板上で前記金属カルボニル化合物を分解させて、前記被処理基板の表面に複数の前記金属ナノドットを堆積させる堆積工程と、
    前記混合ガスの供給を停止した状態で、前記ＣＯガス供給経路を介して、前記ＣＯガスを前記処理容器内へ直接導入して前記被処理基板の表面の前記金属ナノドットに前記ＣＯガスを接触させるＣＯガス導入工程と、
    を実行させるものである金属ナノドット形成装置。
  10. 前記制御部は、前記堆積工程と前記ＣＯガス導入工程を交互に複数回繰り返し行うように制御する請求項９に記載の金属ナノドット形成装置。
  11. 前記制御部は、前記堆積工程の１回あたりの処理時間をＴ１、前記ＣＯガス導入工程の１回あたりの処理時間をＴ２としたとき、Ｔ１＜Ｔ２となるように制御する請求項１０に記載の金属ナノドット形成装置。
  12. 請求項１から８のいずれか１項に記載の金属ナノドットの形成方法により金属ナノドットを形成する工程を含む半導体装置の製造方法。
  13. 前記半導体装置が、
    トンネル絶縁膜と、
    前記トンネル絶縁膜に積層された、複数の前記金属ナノドットを有する１層又は複数層の電荷蓄積層と、
    を備えた半導体メモリ装置である請求項１２に記載の半導体装置の製造方法。

JP2015103803A 2015-05-21 2015-05-21 金属ナノドットの形成方法、金属ナノドット形成装置及び半導体装置の製造方法 Active JP6419644B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015103803A JP6419644B2 (ja) 2015-05-21 2015-05-21 金属ナノドットの形成方法、金属ナノドット形成装置及び半導体装置の製造方法
KR1020160056957A KR101807403B1 (ko) 2015-05-21 2016-05-10 금속 나노 도트의 형성 방법, 금속 나노 도트 형성 장치 및 반도체 장치의 제조 방법
US15/157,599 US9932669B2 (en) 2015-05-21 2016-05-18 Metal nanodot formation method, metal nanodot formation apparatus and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015103803A JP6419644B2 (ja) 2015-05-21 2015-05-21 金属ナノドットの形成方法、金属ナノドット形成装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016216784A JP2016216784A (ja) 2016-12-22
JP6419644B2 true JP6419644B2 (ja) 2018-11-07

Family

ID=57324809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015103803A Active JP6419644B2 (ja) 2015-05-21 2015-05-21 金属ナノドットの形成方法、金属ナノドット形成装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US9932669B2 (ja)
JP (1) JP6419644B2 (ja)
KR (1) KR101807403B1 (ja)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10318440B3 (de) * 2003-04-15 2005-02-03 Hahn-Meitner-Institut Berlin Gmbh Elektrochemisches Verfahren zur direkten nanostrukturierbaren Materialabscheidung auf einem Substrat und mit dem Verfahren hergestelltes Halbleiterbauelement
US7107998B2 (en) * 2003-10-16 2006-09-19 Novellus Systems, Inc. Method for preventing and cleaning ruthenium-containing deposits in a CVD apparatus
US20050159298A1 (en) * 2004-01-16 2005-07-21 American Superconductor Corporation Oxide films with nanodot flux pinning centers
US7306823B2 (en) * 2004-09-18 2007-12-11 Nanosolar, Inc. Coated nanoparticles and quantum dots for solution-based fabrication of photovoltaic cells
US20060068098A1 (en) 2004-09-27 2006-03-30 Tokyo Electron Limited Deposition of ruthenium metal layers in a thermal chemical vapor deposition process
US7989290B2 (en) 2005-08-04 2011-08-02 Micron Technology, Inc. Methods for forming rhodium-based charge traps and apparatus including rhodium-based charge traps
US7482269B2 (en) 2005-09-28 2009-01-27 Tokyo Electron Limited Method for controlling the step coverage of a ruthenium layer on a patterned substrate
US7837889B2 (en) * 2007-07-05 2010-11-23 Micron Technology, Inc. Methods of etching nanodots, methods of removing nanodots from substrates, methods of fabricating integrated circuit devices, methods of etching a layer comprising a late transition metal, and methods of removing a layer comprising a late transition metal from a substrate
US7898850B2 (en) 2007-10-12 2011-03-01 Micron Technology, Inc. Memory cells, electronic systems, methods of forming memory cells, and methods of programming memory cells
US7723186B2 (en) 2007-12-18 2010-05-25 Sandisk Corporation Method of forming memory with floating gates including self-aligned metal nanodots using a coupling layer
JP5699425B2 (ja) * 2008-08-05 2015-04-08 東京エレクトロン株式会社 載置台構造及び成膜装置
JP5193913B2 (ja) 2009-03-12 2013-05-08 東京エレクトロン株式会社 ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法
US8772856B2 (en) 2010-01-25 2014-07-08 Micron Technology, Inc. Charge storage nodes with conductive nanodots
JP5445252B2 (ja) * 2010-03-16 2014-03-19 東京エレクトロン株式会社 成膜装置
US9404180B2 (en) 2010-03-16 2016-08-02 Tokyo Electron Limited Deposition device
US8846146B2 (en) 2010-11-01 2014-09-30 The Board Of Trustees Of The University Of Illinois Smoothing agents to enhance nucleation density in thin film chemical vapor deposition
WO2012095811A1 (en) * 2011-01-13 2012-07-19 Ramot At Tel-Aviv University Ltd. Charge storage organic memory system
US9029936B2 (en) 2012-07-02 2015-05-12 Sandisk Technologies Inc. Non-volatile memory structure containing nanodots and continuous metal layer charge traps and method of making thereof

Also Published As

Publication number Publication date
KR101807403B1 (ko) 2017-12-08
US9932669B2 (en) 2018-04-03
JP2016216784A (ja) 2016-12-22
US20160343817A1 (en) 2016-11-24
KR20160137369A (ko) 2016-11-30

Similar Documents

Publication Publication Date Title
JP4866658B2 (ja) 半導体製造装置
US9196473B2 (en) Method of manufacturing an oxynitride film for a semiconductor device
US20160379879A1 (en) Tungsten film forming method
US8119545B2 (en) Forming a silicon nitride film by plasma CVD
WO2011040396A1 (ja) 窒化珪素膜の成膜方法および半導体メモリ装置の製造方法
WO2009123331A1 (ja) Ｍｏｓ型半導体メモリ装置およびその製造方法
JP6467239B2 (ja) ルテニウム膜の成膜方法、成膜装置及び半導体装置の製造方法
CN108122770B (zh) 半导体器件和制造方法
US20110039418A1 (en) Method for insulating film formation, storage medium from which information is readable with computer, and treatment system
US9702039B2 (en) Graphene forming method
US20160093508A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable recording medium
US9263319B2 (en) Semiconductor memory device and method for manufacturing the same
JP2012204591A (ja) 膜形成方法および不揮発性記憶装置
JP2008305942A (ja) 半導体メモリ装置およびその製造方法
WO2010038886A1 (ja) 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
US20130207171A1 (en) Semiconductor device having capacitor including high-k dielectric
JP6419644B2 (ja) 金属ナノドットの形成方法、金属ナノドット形成装置及び半導体装置の製造方法
CN109801918B (zh) 制造半导体器件的方法
JP2006319186A (ja) 半導体記憶装置及びその製造方法
WO2008156215A1 (ja) Ｍｏｓ型半導体メモリ装置
JP4905315B2 (ja) 半導体製造装置、半導体製造方法及び記憶媒体
JP2013187324A (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
TW201107521A (en) Method for forming silicon nitride film, method for manufacturing semiconductor memory device, and plasma cvd apparatus
JP2009246210A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JP2009267391A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181010

R150 Certificate of patent or registration of utility model

Ref document number: 6419644

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250