JP4866658B2 - 半導体製造装置 - Google Patents

半導体製造装置 Download PDF

Info

Publication number
JP4866658B2
JP4866658B2 JP2006142626A JP2006142626A JP4866658B2 JP 4866658 B2 JP4866658 B2 JP 4866658B2 JP 2006142626 A JP2006142626 A JP 2006142626A JP 2006142626 A JP2006142626 A JP 2006142626A JP 4866658 B2 JP4866658 B2 JP 4866658B2
Authority
JP
Japan
Prior art keywords
nozzle
reaction chamber
gas
film
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006142626A
Other languages
English (en)
Other versions
JP2007317704A (ja
Inventor
賢一 小柳
孝 荒尾
和徳 宇根
友一朗 両角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006142626A priority Critical patent/JP4866658B2/ja
Priority to TW096117143A priority patent/TWI419205B/zh
Priority to US11/802,358 priority patent/US20080066677A1/en
Priority to KR1020070049658A priority patent/KR101118785B1/ko
Priority to CN2007101048756A priority patent/CN101078110B/zh
Publication of JP2007317704A publication Critical patent/JP2007317704A/ja
Priority to US12/766,319 priority patent/US8277891B2/en
Application granted granted Critical
Publication of JP4866658B2 publication Critical patent/JP4866658B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45544Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45548Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/405Oxides of refractory metals or yttrium

Description

本発明は半導体製造装置に係り、特に半導体基板に成膜するための原料ノズルとは別に、反応室内をコーティングするためのノズルを反応室内に配置された半導体製造装置に関する。
半導体装置の高集積化にともない、素子パターンの微細化が進んでいる。例えばダイナミック型ランダムアクセスメモリ(以下、DRAMと記す。)においては、1ギガビット容量の製品が実用化されている。これらの大容量DRAMにおいては素子寸法の微細化に伴って、その表面積も縮小されている。DRAMはメモリセルキャパシタに蓄えられる電荷量を記憶情報とすることから、メモリセルキャパシタの容量値はある程度以上の大きさが必要である。そのためメモリセルキャパシタは、そのアスペクト比が非常に大きくなっている。今までは、キャパシタを構成する容量絶縁膜の成膜には、CVD法を用いてきた。しかしCVD法では高アスペクトになるに従って被覆性良く、均一に絶縁膜を成膜することが困難になった。さらにメモリセルキャパシタとしては、記憶情報を保持するために、高い容量値とともに、低いリーク電流が必要である。従って、できるだけ薄くかつ均一な成膜を行う必要がある。
この問題を克服するために、近年原子層成長法(Atomic Layer Deposit:以下ALD法と記す)による成膜が行われるようになってきた。ALD法は、所望の膜を原子層毎に積層して成膜する方法である。例えば、半導体基板上に、酸化ハフニウム膜を成膜するばあい、有機金属材料であるテトラエチルメチルアミノハフニウム(以下TEMAHと記す)と、オゾン(O)とを、半導体基板をある一定の温度に保ちながら、交互に供給する。両者のガス供給の間には、反応室内の真空引き、及び不活性ガスによるガス置換を行うことで、両者のガスは気相中で反応することなく、半導体基板上のみで反応する。これにより、半導体基板上において、原子層毎の薄膜成膜が実現する。
ALD法は上記のように、サイクル数により膜厚を再現性良く制御できる。ただし成膜する膜種にもよるが、酸化ハフニウム膜の場合、1サイクルで成膜できる膜厚は0.1nm程度である。例えば5nm成膜しようとすると、50サイクルの成膜が必要となる。1サイクルに1分かかったとすると、1枚で1時間弱の成膜時間となるため、枚葉式の装置よりも、バッチ式の装置を使用したほうが、はるかに生産性が向上して現実的である。
図5は、酸化ハフニウム(HfO)を成膜する従来のバッチ式ALD装置の1例、図6はその配管構成図である。反応室1101を構成する反応管1102の頂上部分には真空排気口1103が設けられて、反応室内圧力調整バルブ1104を介して、真空配管により真空ポンプ1105に接続されている。反応室内には、ボートローダー1106で支持されて、複数枚の半導体基板1107を搭載したボート1108が設置されている。反応管の周囲には、半導体基板を加熱するためのヒーター1109が配置されている。
原料ガスであるテトラエチルメチルアミノハフニウム(TEMAH)は、TEMAH供給源1110から液体流量調整器1111及び気化器1112を通して、TEMAHノズル1113から反応室1101内に供給される。気化器1112には窒素供給源1114から流量調整器1115を介して、窒素(N)が供給され、TEMAHの気化の補助をする。酸化剤であるオゾン(O)は、酸素供給源(図示せず)から流量調整器(図示せず)、オゾン発生器(図示せず)を介して、反応室内にOノズル1113から供給される。また、パージガスとして、窒素(N)が、窒素供給源1114、流量調整器1116を介して、Nノズル1113から供給される。図ではノズル1113は1本のみ図示しているが複数のノズルを備え、それぞれのノズル1113からTEMAH、オゾン(O)、窒素(N)等が供給されるものとする。
本方法で酸化ハフニウム膜を形成すると、ボートの下部に配置した半導体基板と、上部の半導体基板とで、その膜厚が異なったり、膜質が異なったりする問題が発生する場合がある。それは、L字型のノズル1113(以下L字型と記す)から供給されたTEMAHやオゾン(O)が、下部では充分に供給されるが、下方で消費されてしまい、上部に配置された半導体基板には充分に供給されないためである。ALD法の場合、過剰にガスを供給しても、CVD法と違い下方で成膜すべき膜が厚くなることはない。しかし、酸化剤は下部電極の酸化などに寄与するため、結果として反応室内全体の半導体基板を、均一に処理することはできない。また、酸化剤のオゾン(O)は、高温でのライフタイムが短いため、上部で不足する可能性が高い。
そのための対策として、図7に示すALD装置がある。反応室の上部まで伸ばしたノズル1117により、ボート上部に配置した半導体基板にも横方向から直接供給できる構成である。図8にノズル(以下分散型と記する)の概略図を示す。ノズル1117は各半導体基板に対して、それぞれのノズル孔1118が設けられていて、反応室の上部までガスを均一に供給することができる。このノズルを用いて、例えば酸化ハフニウム膜を成膜する場合、ハフニウムHfの原料であるTEMAHと酸化剤であるオゾン(O)の両方を横から供給しても良い。また特に高温時のライフタイムの短いオゾン(O)だけを分散型ノズルとし、横から供給することでも、大きな効果が期待できる。
これらの薄膜成膜においては、均一な膜厚及び膜質とともに成膜時のパーティクル発生数を抑制する必要がある。成膜時は勿論であるが、装置の立ち上げ、装置の修理やクリーニング後には速やかにパーティクル発生数を抑制する必要がある。しかしALD装置に異常が発生したために修理をした後、成膜した半導体基板のパーティクル測定を行ったところ、大量のパーティクルが発生した。修理は装置を大気開放して、故障個所を修理した後、装置内のパージを行った。このとき反応管、ボート、反応管蓋等の石英部材は交換していない。
装置内のパージは、図9に示したサイクルを50回(1メモリ15秒、合計約3時間)行った。オゾン(O)フロー時の密度は200g/Nm3、流量はオゾン(O)発生前の酸素流量で10SLM、真空引き時の圧力は約5Pa、窒素(N)フロー時の窒素(N)流量はオゾン(O)と同じく10SLMとした。ボートにはダミー半導体基板を配置して、半導体基板温度が300℃となるようにした。半導体基板上で観測したパーティクルの分布を図10(A)、(B)に示す。パーティクルの分布は半導体基板の面内に偏っている場合や、面内にまばらに発生している場合など、さまざまなパターンが発生した。
このパーティクルをEDX(エネルギー分散型X線分光法)により分析したところ、小さな酸化ハフニウム(HfO)膜片であることがわかった。炉内に成膜された酸化ハフニウム膜が、修理で大気開放されたことによる吸湿などにより、剥がれ落ちたと考えられる。この酸化ハフニウム膜片は非常に小さく、10ミクロン以下のものがほとんどであり、再度炉内を目視しても、確認はできなかった。また、前述したパージを繰り返すことにより、パーティクルの低減を試みた。図11に示すように、200回以上(累計約12時間)実施したが、パーティクル数が安定することはなかった。パーティクル数が多く成膜作業を行えない状態であり、装置が稼働できないという問題が発生した。
このようにパージの効果が見られなかったため、酸化アルミニウム膜によるプリコートの効果を確認した。プリコートの成膜時のサイクルは、図12(1メモリ5秒)に示す。アルミニウムの原料はトリメチルアルミニウム(以下TMAと記す)を用いた。TMAフロー時の流量は100sccmである。また真空引き時の圧力は約5Paであり、窒素(N)フロー時の流量は10SLMとした。オゾン(O)フロー時の密度は200g/Nm3、流量はオゾン(O)発生前の酸素流量で10SLMである。パージと同じくボートには半導体基板を配置して、そのときの半導体基板温度は300℃となるようにした。本条件での1サイクルあたりの酸化アルミニウム膜厚は0.1nmであり、100サイクルで10nmの酸化アルミニウム膜が成膜できる。100サイクルのプリコートには、約2.5時間必要であった。
メンテナンス後、プリコートを100サイクルずつ行って、その都度HfO成膜を行い、パーティクルチェックを行った結果を図13と図14に示す。図14は図13の拡大図であり、データは同じでY軸のスケールを異ならせている。図に示すように、サイクルパージと異なりパーティクル数は安定したが、それには400サイクル(厚さ約40nm)必要である。400サイクルには、約10時間が必要である。従来のCVD法では、1サイクルとして厚さ40nmを連続成膜可能であり、短期間で実施できる。しかしALD法においては原子レベルで成膜することから1サイクルに成膜できる厚さが非常に薄い。従って厚いプリコート膜を成膜するためには非常に多いサイクル数と長い時間が必要となる。
その他、サイクルパージとプリコートを、組み合わせるなど工夫をしたが、有効な方法は見出せなかった。パーティクルを低減するためには、サイクルパージの回数にかかわらず、プリコートを400回程度行う必要があった。このようにALD装置においては、メンテナンスのために大気開放した後にはパーティクル数を安定させるために10時間以上のプリコート作業が必要となる。そのためにALD装置の稼働率を大きく低下させるという問題がある。
この問題を解決するためには、全ての石英部材を交換することも有効である。しかしそのためには数日の日数を要するうえ、修理のたびにその作業を繰り返すことは石英部材が高価であり、現実的ではない。また反応室内を、エッチングガスを用いてクリーニングすることも、有効な手段と考えられる。しかしその方法は現在確立されていない。またエッチングにより石英部材などが劣化することになるので、修理のたびにそれを行うことは、できるだけさけることが得策である。このようにメンテナンスのたびに、パーティクル数を安定させるために10時間以上のプリコート作業が必要であり、装置稼働率を大きく低下させるという問題がある。
このような薄膜形成法に関する先行文献として下記特許文献がある。特許文献1(特開2002-367992)には、反応ガスを反応室の下側から導入し成膜、残留ガスの希釈、除去工程を繰り返すバッチ方式のALD装置が記載されている。特許文献2(特開2005-243737)では、分散型ガス供給ノズルを覆うようにバッファ室を設けバッファ室内を専用排気装置より排気することで残留ガスを効率よく置換することで パーティクルの発生を抑制している。特許文献3(特開2005-26687)では、クリーニング工程の終了時点でクリーニングガスと異なるガスを導入し、RFエネルギーを印加し、クリーニングガスを除去している。これらの先行文献を参考に、パーティクル発生の抑制することを試みたが解決することはできなかった。メンテナンスのために装置を大気開放した後にはパーティクルの発生を抑制するために10時間以上のプリコート作業が必要であり、ALD装置稼働率を大きく低下させるという問題がある。
特開2002−367992号公報 特開2005−243737号公報 特開2005−26687号公報
上記したようにメンテナンス後に、パーティクルが多量に発生し、ALD装置稼働率を大きく低下させるという問題がある。本発明の目的は、これらの問題に鑑み、メンテナンス後に速やかにパーティクルの発生数を抑制できる半導体製造装置を提供することにある。
本願は上記した課題を解決するため、基本的には下記に記載される技術を採用するものである。またその技術趣旨を逸脱しない範囲で種々変更できる応用技術も、本願に含まれることは言うまでもない。
本発明の半導体製造装置は、原子層レベルで順次成膜する装置であり、反応室内に原料ガスを導入する配管として、半導体基板上に成膜するためのノズルとは別に、反応室内をコーティングするためのノズルを、少なくとも1本以上有することを特徴とする。
本発明の半導体製造装置においては、前記反応室には複数枚の被処理半導体基板を、互いに離散させて厚さ方向に平行に並べることができることを特徴とする。
本発明の半導体製造装置においては、前記反応室内をコーティングするためのノズルとして、酸化剤用ガス、金属原料用ガスの少なくとも一方のガスを導入するノズルを有することを特徴とする。
本発明の半導体製造装置においては、前記半導体基板上に成膜するためのノズルとして、それぞれの被処理半導体基板に対して横方向から前記原料ガスを導入するように、複数の孔を有するノズルを少なくとも1本以上有することを特徴とする。
本発明の半導体製造装置においては、前記コーティングするためのノズルが、反応室内の被処理半導体基板を配置する部分よりも下方から前記原料ガスを導入することを特徴とする。
本発明の半導体製造装置においては、前記反応室内をコーティングするコーティング膜が、金属酸化物であることを特徴とする。
本発明の半導体製造装置においては、前記コーティング膜が、酸化アルミニウムであることを特徴とする。
本発明の半導体製造装置は、原子層レベルで順次成膜する装置であり、反応室内に酸化剤用ガスを導入する配管として、半導体基板上に成膜するための成膜用ノズルとは別に、反応室内をコーティングするためのコーティング用ノズルを有することを特徴とする。
本発明の半導体製造装置においては、前記成膜用ノズルはそれぞれの被処理半導体基板に対して横方向から前記酸化剤用ガスを導入し、前記コーティング用ノズルは反応室内の被処理半導体基板が配置された位置の下方から前記酸化剤用ガスを導入することを特徴とする。
本発明の半導体製造装置においては、前記成膜用ノズルはそれぞれの被処理半導体基板に対して横方向から前記酸化剤用ガスを導入し、前記コーティング用ノズルは被処理半導体基板を中心とし、反応室内の排気口の反対側から反応室内に前記酸化剤用ガスを導入することを特徴とする。
本発明の半導体製造装置においては、前記酸化剤用ガスはオゾンであることを特徴とする。
本発明の半導体製造装置は、成膜用ノズルと、プリコート用ノズルとを別個に備える。ライフタイムの短いガスは成膜時には分散型ノズルから供給し、プリコート時には装置の下部からのL字型ノズルとする。この構成とすることで、排気口の反対側を含めた反応室内部全体に良質のプリコート膜を成膜することができる。少ないサイクル数において反応室内部全体を良質のプリコート膜で覆うことで炉内に成膜された膜の剥れがなくなる効果がある。その結果パーティクルの発生が少ない、稼働率の高い半導体製造装置が得られる。
以下に、本発明の半導体製造装置について図1〜図4を参照して説明する。図1に本発明におけるプリコート後のパーティクル発生数を示す。図2に反応室の位置におけるプリコート膜厚のノズル型依存性を示す。図3にALD装置の構成図、図4にガス導入部の模式図を示す。図4においては流量調整器及び気化器等を省略し、ガス種のみを示している。
本発明の半導体製造装置であるALD装置の構成について図3、4を参照して説明する。反応室1101を構成する反応管1102の頂上部分には真空排気口1103が設けられて、反応室内圧力調整バルブを介して、真空配管により真空ポンプに接続されている。反応室内には、ボートローダー1106で支持されて、複数枚の半導体基板1107を搭載したボート1108が設置されている。複数枚の半導体基板1107は、図に示すようにお互いに離散させて厚さ方向に平行に並べられている。
反応管1102の外壁に沿って半導体基板を加熱するためのヒーター1109が配置される。これらの構成は図5と同様である。従来図5と異なる点は、ガス供給ノズルが107、108と別個になっていることである。ノズル107は分散型であり、反応室内に延伸され半導体基板1107に近接し、横から半導体基板にガスを供給するノズルである。ノズル108はL字型であり、ボート1108の下側からガスを供給するノズルである。各種ノズルを含め、反応室内の部材は、全て石英で作製されている。
本発明のALD装置としては、酸化ハフニウム(HfO)、酸化アルミニウム(AlO)の2層構造が成膜可能である。さらに酸化アルミニウム(AlO)をプリコートとして成膜可能である。そのために図4に示すようなそれぞれのガス種が供給される。一般的に容量絶縁膜として酸化ハフニウムを用いる場合は、絶縁特性を補うために、酸化アルミニウムとの積層、もしくは酸化アルミニウムとの多層構造を用いられる。従って本装置には、アルミニウムの材料も反応室内に導入できるように構成されている。また、酸化ハフニウム以外の薄膜を容量絶縁膜として使用する場合にも、同様である。
成膜用としては、テトラエチルメチルアミノハフニウム(TEMAH)と、トリメチルアルミニウム(TMA)及びオゾン(O)用とを備えている。テトラエチルメチルアミノハフニウム(TEMAH)と、トリメチルアルミニウム(TMA)はL字型ノズル108から供給し、オゾン(O)は分散型ノズル107から供給する。酸化剤であるオゾン(O)はライフタイムが短いことから半導体基板1107に近接させた分散型ノズルから供給する。分散型ノズルは、半導体基板に対して効率良くガスが供給できるように、各半導体基板に対してそれぞれノズル孔を設けた。本装置では半導体基板は30枚導入できるように作製したため、ガスが噴出す孔も30個用意した。
プリコート用としては、トリメチルアルミニウム(TMA)、オゾン(O)及び窒素(N)とを備え、L字型ノズルから供給している。L字型ノズルは、反応室内全域に効率良くガスが供給できるように、ノズル孔を上に向けている。本装置では、反応室最下部から100mmのところに、ノズル孔が来るように配置した。この位置はボートローダー1106を形成している蓋(反応室最下部)、及び熱遮蔽板にも十分ガスが供給できる位置である。このようにL字型ノズルは排気口の反対側から反応室全体にガスを供給できる位置に配置する。
図3においては、これらのノズルは1個のみ図示しているが、それぞれのガスに対しそれぞれノズルが備えられている。また同じガスに対して複数本のノズルを備えることもできる。図4においては、コート用と成膜用のガス導入部を成膜室の片側にまとめて配置したが、特にまとめる必要は無く分散して配置してもよい。ガス導入部を経由してそれぞれのノズル107,108から反応室内にガスは導入される。
図3に示すALD装置を用いてパーティクルの発生数を確認した。酸化ハフニウム膜を成膜した装置を修理(メンテナンス)のために大気開放した後、L字型のOノズルを用いて酸化アルミニウム(AlO)をプリコートした。そのパーティクルチェック結果を図1に示す。プリコート膜としては酸化アルミウムを用いた。ハフニウム原料とアルミニウム原料のノズルは、ともにL字型である。プリコートの条件は、従来例で分散型のOノズルと用いたときと同じ条件で100サイクル行った。図12に示すタイムチャートに従い成膜した。1メモリ5秒、TMA(トリメチルアルミニウム)フロー時の流量は100sccm、真空引き時の圧力は約5Pa、窒素(N)フロー時の流量は10SLM、オゾン(O)フロー時の密度は200g/Nm3、流量はオゾン(O)発生前の酸素流量で10SLMである。半導体基板温度は300℃である。
パーティクルチェックのための酸化ハフニウム膜の成膜は、図12のタイムチャートにおいて原料ガスをTMA(トリメチルアルミニウム)からTEMAH(テトラエチルメチルアミノハフニウム)に変更して行った。1メモリ5秒、TEMAH(テトラエチルメチルアミノハフニウム)フロー時の流量は液体時で1cc/m、真空引き時の圧力は約5Pa、窒素(N)フロー時の流量は10SLM、オゾン(O)フロー時の密度は200g/Nm3、流量はオゾン(O)発生前の酸素流量で10SLMである。半導体基板温度は300℃である。
図1に示すように、100サイクルのプリコートを実施しただけで、パーティクルの発生数は20個以下( >0.12ミクロン)と少ない。プリコートの成膜条件は、従来例の分散型ノズルを使用したプリコートと同じであるから、プリコートに必要な時間は約2.5時間であった。分散型ノズルを使用した場合400サイクル(約10時間)に比較し1/4に短縮されている。
図2は、反応室内の数箇所にシリコン片を配置して、プリコート時のAlO膜の膜厚を測定した結果である。図2の横軸は測定位置であり、その測定位置を図3に示す。測定位置101はボートローダー1106の蓋部分であり、反応室内最下部である。この測定位置101はL字型ノズルの噴出し孔よりも、さらに下方に存在する。また測定位置102,103はボートローダー1106の熱遮蔽板であり、分散型ノズルの最も下方のノズル孔よりも下側である。測定位置104は半導体基板を搭載するボート1108上である。測定位置105,106はボート上の下領域、中央領域にある半導体基板上である。
図1で評価したときと同じ条件で成膜した。原料であるTMAのノズルはL字型ノズル108とし、酸化剤であるOノズルは比較のためL字型108と分散型107とを用いて成膜した。OノズルをL字型とした場合のプリコート膜厚を線Aに、Oノズルを分散型とした場合のプリコート膜厚を線Bに示す。L字型Oノズルと分散型のOノズルとで、半導体基板が存在する位置104,105,106におけるプリコートAlO膜厚差は認められない。しかし、半導体基板を搭載するボート領域から下側の位置101,102,103においては、分散型ノズルを使用した時のプリコートAlO膜厚が薄い。しかしその厚さの差は15%程度であり、膜厚差は小さい。パーティクルの発生を抑制するために必要なプリコート膜厚はL字型Oノズルでは11nm(100サイクル)、分散型のOノズルでは40nm弱(400サイクル)であり、この膜厚差からは説明できない。
このようにパーティクルの発生を抑制するために必要なプリコート膜厚は、L字型ノズルと分散型とにおいて非常に大きな膜厚差となる。これは、分散型ノズルでのプリコートの効果が薄いことを示すものである。プリコートによりパーティクルの発生が抑えられる原因については、明確な解析結果はない。しかしパーティクルがHfO片であることから、その細かいパーティクル片を、プリコートAlO膜により覆うことで、HfO片の剥れを防止する。HfO片の剥れが防止され、パーティクルの発生が抑制されると考えられる。
従ってOノズルの違いは、膜厚だけではなく、その膜質や被覆性にも影響すると考えられる。その膜質や被覆性の差により、パーティクルの発生を抑制するために必要なプリコート膜厚が異なると考えられる。分散型ノズルから供給されるオゾン(O)はボート内の半導体基板に対しては膜質や被覆性が良好である。しかし反応室の下部で排気口の反対側にある位置にオゾン(O)が到達する時間が遅くなり、成膜されるプリコート膜の特性は劣る。そのため反応室の下部におけるパーティクルの発生を抑制するための必要プリコート膜厚は厚くなると推定される。
一方L字型ノズルから供給されるオゾン(O)は、反応室内部をほぼ均等に充満させ、排気口に向って上昇する。そのため反応室内部に膜剥れ防止には十分な特性のプリコート膜を成膜できる。そのためパーティクルの発生を抑制するための必要プリコート膜厚は薄くても十分となる。つまり酸化剤オゾン(O)はライフタイムが短いことから、より短時間で供給し反応させることで、より良好な特性が得られるものと解釈できる。
本発明においては、成膜用の酸化剤オゾン(O)の供給ノズルはより半導体基板に近い分散型ノズルとし、プリコート用の酸化剤オゾン(O)の供給ノズルは反応室内部全体に供給できるL字型ノズルとする。プリコート用のオゾン(O)の供給ノズルをL字型ノズルとすることで、反応室内部全体に膜剥れ防止には十分な特性のプリコート膜を成膜できる。そのため少ないサイクル数でパーティクルの発生を抑制可能なプリコート膜厚が形成できる。成膜時には分散型ノズルとすることで、さらにより良い特性の成膜が得られる。本発明の構成により、パーティクルの発生が抑制できるプリコート膜を少ないサイクル数で成膜でき、装置稼働率が高い半導体製造装置が得られる。
以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更して実施することが可能であり、本願に含まれることはいうまでもない。例えば成膜用原料供給ノズルはL字型としたが、オゾン(O)の供給ノズルと同じく分散型ノズルとすることもできる。また成膜用とプリコート用のTMAノズルを共通化することもできる。
本発明におけるプリコート後のパーティクル発生数を示す図である。 ノズル型による反応室の位置とプリコート膜厚の相関図である。 本発明のALD装置の構成図である。 本発明のALD装置のガス導入部模式図である。 従来例のALD装置の構成図である。 従来のALD装置の配管構成図である。 他の従来例のALD装置の構成図である。 分散型ノズルの概略図である。 パージステップを説明するタイムチャートである。 半導体基板におけるパーティクルの分布図(A),(B)である。 パージサイクル回数とパーティクル個数の相関図である。 プリコート成膜ステップを説明するタイムチャートである。 プリコートサイクル回数とパーティクル個数の相関図である。 図13の拡大図である。
符号の説明
101、102、103、104、105、106 膜厚測定位置
107 分散型ノズル
108 L字型ノズル
1101 反応室
1102 反応管
1103 真空排気口
1104 反応室内圧力調整バルブ
1105 真空ポンプ
1106 ボートローダー
1107 半導体基板
1108 ボート
1109 ヒーター
1110 TEMAH供給源
1111 TEMAH流量調整器
1112 TEMAH気化器
1113 L字型ノズル(TEMAH、TMA、O、N
1114 窒素供給源
1115 TEMAH用窒素流量調整器
1116 窒素流量調整
1117 分散型ノズル
1118 ノズル孔

Claims (7)

  1. 原子層レベルで順次成膜する半導体製造装置において、
    複数枚の被処理半導体基板を、互いに離散させて厚さ方向に平行に並べることができるように構成された反応室と、
    被処理半導体基板上に成膜するためのガスを前記反応室内に導入するための成膜用ノズルと、
    前記成膜用ノズルとは別に、前記反応室内をコーティングするためのガスを前記反応室内に導入するための少なくとも1つ以上のコーティング用ノズルと、を有し、
    前記コーティング用ノズルが、前記反応室内の被処理半導体基板を配置する部分よりも下方から前記コーティングするためのガスを導入するように設けられていることを特徴とする半導体製造装置。
  2. 前記コーティング用ノズルとして、酸化剤としてのガスおよび金属原料ガのうちの少なくとも一方のガスを導入するノズルを有することを特徴とする請求項1に記載の半導体製造装置。
  3. 前記成膜用ノズルとして、それぞれの被処理半導体基板に対して横方向から前記成膜するためのガスを導入するように設けられた、複数の孔を有するノズルを少なくとも1つ以上有することを特徴とする請求項1または2に記載の半導体製造装置。
  4. 前記反応室内をコーティングするコーティング膜が、金属酸化物からなることを特徴とする請求項1乃至3のいずれか一項に記載の半導体製造装置。
  5. 前記コーティング膜が、酸化アルミニウムからなることを特徴とする請求項4に記載の半導体製造装置。
  6. 原子層レベルで順次成膜する半導体製造装置において、
    複数枚の被処理半導体基板を、互いに離散させて厚さ方向に平行に並べることができるように構成された反応室と、
    被処理半導体基板上に成膜する際に用いられる酸化剤としてのガスを前記反応室内に導入するための成膜用ノズルと、
    前記成膜用ノズルとは別に、前記反応室内をコーティングする際に用いられる酸化剤としてのガスを前記反応室内に導入するためのコーティング用ノズルと、を有し、
    前記成膜用ノズルはそれぞれの被処理半導体基板に対して横方向から前記酸化剤としてのガスを導入するように設けられ、前記コーティング用ノズルは前記反応室内の被処理半導体基板が配置された位置の下方から前記酸化剤としてのガスを導入するように設けられていることを特徴とする半導体製造装置。
  7. 前記酸化剤としてのガスはオゾンであることを特徴とする請求項6に記載の半導体製造装置。
JP2006142626A 2006-05-23 2006-05-23 半導体製造装置 Active JP4866658B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006142626A JP4866658B2 (ja) 2006-05-23 2006-05-23 半導体製造装置
TW096117143A TWI419205B (zh) 2006-05-23 2007-05-15 Semiconductor manufacturing device
US11/802,358 US20080066677A1 (en) 2006-05-23 2007-05-22 Semiconductor manufacturing system
KR1020070049658A KR101118785B1 (ko) 2006-05-23 2007-05-22 반도체 제조 장치
CN2007101048756A CN101078110B (zh) 2006-05-23 2007-05-23 半导体制造装置
US12/766,319 US8277891B2 (en) 2006-05-23 2010-04-23 Method for suppressing particle generation during semiconductor manufacturing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006142626A JP4866658B2 (ja) 2006-05-23 2006-05-23 半導体製造装置

Publications (2)

Publication Number Publication Date
JP2007317704A JP2007317704A (ja) 2007-12-06
JP4866658B2 true JP4866658B2 (ja) 2012-02-01

Family

ID=38851344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006142626A Active JP4866658B2 (ja) 2006-05-23 2006-05-23 半導体製造装置

Country Status (5)

Country Link
US (2) US20080066677A1 (ja)
JP (1) JP4866658B2 (ja)
KR (1) KR101118785B1 (ja)
CN (1) CN101078110B (ja)
TW (1) TWI419205B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200035342A (ko) * 2018-09-26 2020-04-03 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5006821B2 (ja) * 2008-03-14 2012-08-22 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
WO2010035312A1 (ja) * 2008-09-24 2010-04-01 東芝三菱電機産業システム株式会社 酸化亜鉛膜(ZnO)または酸化マグネシウム亜鉛膜(ZnMgO)の成膜方法および酸化亜鉛膜または酸化マグネシウム亜鉛膜の成膜装置
JP2010239115A (ja) * 2009-03-10 2010-10-21 Hitachi Kokusai Electric Inc 基板処理装置
KR20110007434A (ko) * 2009-07-16 2011-01-24 주식회사 아이피에스 반도체 제조 장치
JP5610438B2 (ja) * 2010-01-29 2014-10-22 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
JP5977274B2 (ja) * 2013-03-21 2016-08-24 東京エレクトロン株式会社 バッチ式縦型基板処理装置および基板保持具
US9745658B2 (en) * 2013-11-25 2017-08-29 Lam Research Corporation Chamber undercoat preparation method for low temperature ALD films
KR102229761B1 (ko) 2014-03-17 2021-03-23 삼성디스플레이 주식회사 원자층 증착 장치
JP6035279B2 (ja) * 2014-05-08 2016-11-30 東京エレクトロン株式会社 膜厚測定装置、膜厚測定方法、プログラム及びコンピュータ記憶媒体
BR112016028225B1 (pt) * 2014-06-12 2022-08-16 Basf Coatings Gmbh Processo para produção de um laminado, laminado, película protetora, uso de uma película protetora e dispositivo eletrônico
JP2016134569A (ja) * 2015-01-21 2016-07-25 株式会社東芝 半導体製造装置
US9828672B2 (en) 2015-03-26 2017-11-28 Lam Research Corporation Minimizing radical recombination using ALD silicon oxide surface coating with intermittent restoration plasma
US20190263125A1 (en) * 2017-01-31 2019-08-29 Hewlett-Packard Development Company, L.P. Atomic layer deposition oxide layers in fluid ejection devices
JP6789171B2 (ja) * 2017-04-21 2020-11-25 東京エレクトロン株式会社 基板処理装置、処理ガスノズル内のパーティクルコーティング方法及び基板処理方法
KR20200086750A (ko) 2017-12-07 2020-07-17 램 리써치 코포레이션 챔버 내 산화 내성 보호 층 컨디셔닝
US10760158B2 (en) 2017-12-15 2020-09-01 Lam Research Corporation Ex situ coating of chamber components for semiconductor processing
KR102227909B1 (ko) * 2019-07-16 2021-03-16 주식회사 유진테크 배치식 기판처리장치 및 그 운용방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3359474B2 (ja) 1995-09-28 2002-12-24 京セラ株式会社 横型熱処理装置
US6846516B2 (en) * 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
KR100498609B1 (ko) * 2002-05-18 2005-07-01 주식회사 하이닉스반도체 배치형 원자층 증착 장치
KR100520900B1 (ko) * 2003-03-13 2005-10-12 주식회사 아이피에스 Ald 박막증착방법
JP2005085794A (ja) * 2003-09-04 2005-03-31 Seiko Epson Corp 薄膜生成方法及び半導体装置の製造方法
JP4770145B2 (ja) * 2003-10-07 2011-09-14 東京エレクトロン株式会社 成膜方法及び成膜装置
US7285312B2 (en) * 2004-01-16 2007-10-23 Honeywell International, Inc. Atomic layer deposition for turbine components
US20050196535A1 (en) 2004-03-02 2005-09-08 Weigel Scott J. Solvents and methods using same for removing silicon-containing residues from a substrate
US7604841B2 (en) * 2004-03-31 2009-10-20 Tokyo Electron Limited Method for extending time between chamber cleaning processes
US20050287806A1 (en) * 2004-06-24 2005-12-29 Hiroyuki Matsuura Vertical CVD apparatus and CVD method using the same
US7740704B2 (en) * 2004-06-25 2010-06-22 Tokyo Electron Limited High rate atomic layer deposition apparatus and method of using
JP2006066557A (ja) * 2004-08-25 2006-03-09 Hitachi Kokusai Electric Inc 基板処理装置
JP2007067119A (ja) * 2005-08-30 2007-03-15 Elpida Memory Inc 半導体製造装置
US7588667B2 (en) * 2006-04-07 2009-09-15 Tokyo Electron Limited Depositing rhuthenium films using ionized physical vapor deposition (IPVD)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200035342A (ko) * 2018-09-26 2020-04-03 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
KR102331046B1 (ko) 2018-09-26 2021-11-24 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치

Also Published As

Publication number Publication date
KR20070113146A (ko) 2007-11-28
TWI419205B (zh) 2013-12-11
CN101078110A (zh) 2007-11-28
KR101118785B1 (ko) 2012-03-20
US20100203741A1 (en) 2010-08-12
TW200805459A (en) 2008-01-16
US8277891B2 (en) 2012-10-02
US20080066677A1 (en) 2008-03-20
CN101078110B (zh) 2011-07-20
JP2007317704A (ja) 2007-12-06

Similar Documents

Publication Publication Date Title
JP4866658B2 (ja) 半導体製造装置
JP6538582B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
US10910217B2 (en) Method for manufacturing semiconductor device, non-transitory computer-readable recording medium, and substrate processing apparatus
US7582544B2 (en) ALD film forming method
US9437421B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
TWI543339B (zh) 製造半導體裝置之方法、處理基板之方法、基板處理設備及記錄媒體
US20130230652A1 (en) Ruthenium film formation method and computer readable storage medium
JP2007067119A (ja) 半導体製造装置
WO2017168675A1 (ja) 半導体装置の製造方法、基板装填方法および記録媒体
KR20160019364A (ko) 그래핀의 하지막의 생성 방법, 그래핀의 생성 방법 및 그래핀의 하지막 생성 장치
US10262865B2 (en) Methods for manufacturing semiconductor devices
WO2020189205A1 (ja) 基板処理装置、半導体装置の製造方法およびノズル
JP7198908B2 (ja) 基板処理装置、反応容器、半導体装置の製造方法およびプログラム
JP2021150472A (ja) 気化装置、基板処理装置、クリーニング方法および半導体装置の製造方法
JP6253214B2 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
WO2019188037A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP7273079B2 (ja) 基板処理装置、半導体装置の製造方法、プログラムおよび基板処理方法
US20200411330A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP7016920B2 (ja) 基板処理装置、基板支持具、半導体装置の製造方法および基板処理方法
JP2021048233A (ja) 原料貯留システム、基板処理装置、クリーニング方法およびプログラム
US20240105463A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20220403511A1 (en) Substrate processing apparatus, exhaust device and method of manufacturing semiconductor device
CN113454762A (zh) 半导体装置的制造方法、基板处理装置和程序

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4866658

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250