JP2012204591A - 膜形成方法および不揮発性記憶装置 - Google Patents

膜形成方法および不揮発性記憶装置 Download PDF

Info

Publication number
JP2012204591A
JP2012204591A JP2011067632A JP2011067632A JP2012204591A JP 2012204591 A JP2012204591 A JP 2012204591A JP 2011067632 A JP2011067632 A JP 2011067632A JP 2011067632 A JP2011067632 A JP 2011067632A JP 2012204591 A JP2012204591 A JP 2012204591A
Authority
JP
Japan
Prior art keywords
film
metal
gas cluster
base
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011067632A
Other languages
English (en)
Inventor
Kyoichi Suguro
恭一 須黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011067632A priority Critical patent/JP2012204591A/ja
Priority to PCT/JP2011/005230 priority patent/WO2012131810A1/en
Priority to US14/003,981 priority patent/US20140054660A1/en
Priority to TW100133861A priority patent/TWI505408B/zh
Publication of JP2012204591A publication Critical patent/JP2012204591A/ja
Priority to US14/857,213 priority patent/US20160005960A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Hall/Mr Elements (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】より良質な膜を形成する。
【解決手段】実施形態の膜形成方法は、下地の上に設けられた酸素及び窒素の少なくともいずれかを含む膜の表面に、酸素及び窒素の少なくともいずれかを含むイオン化されたガスクラスタを照射して、前記ガスクラスタを照射した後の前記膜の密度を前記ガスクラスタを照射する前の前記膜の密度よりも高くする。
【選択図】図１

Description

本発明の実施形態は、膜形成方法および不揮発性記憶装置に関する。
近年、コンピュータ、通信機器等の重要部分には、トランジスタ、抵抗、および電気回路等が１チップ上に集積化された大規模集積回路（ＬＳＩ）が多用されている。このため、コンピュータ、通信機器等の性能は、ＬＳＩ性能に依存する側面がある。ＬＳＩの性能向上を図る手段として、その集積度を高める手段がある。ＬＳＩの集積度を高めるには、素子の微細化が必要になる。素子の微細化は、例えば、ＭＯＳ電界効果トランジスタならば、ＭＯＳのゲート長の短縮化、ソース・ドレイン領域の薄層化等により実現できる。さらに、素子の微細化が進行するなか、素子を構成する被膜、積層膜、電極膜等についても、より良質なものが求められている。
特開２００９−１１７６７３号公報
本発明の実施形態は、より良質な膜を形成する膜形成方法およびより良質な膜を有する不揮発性記憶装置を提供する。
実施形態の膜形成方法は、下地の上に設けられた酸素及び窒素の少なくともいずれかを含む膜の表面に、酸素及び窒素の少なくともいずれかを含むイオン化されたガスクラスタを照射して、前記ガスクラスタを照射した後の前記膜の密度を前記ガスクラスタを照射する前の前記膜の密度よりも高くする。
第１実施形態に係る膜形成方法を説明するための膜断面模式図である。 第１実施形態に係る膜形成装置の概要を説明するための断面模式図である。 素子の具体例を説明するための断面模式図である。 第２実施形態に係る膜形成方法を説明するための膜断面模式図である。 第２実施形態に係る膜形成方法の変形例を説明するための膜断面模式図である。 第２実施形態に係る膜形成方法のさらに別の変形例を説明するための膜断面模式図である。 第３実施形態に係る膜形成方法を説明するための膜断面模式図である。 加工後の被加工層の側面に側壁堆積膜が形成された例を説明する図である。 第４実施形態に係る膜形成方法を説明するための膜断面模式図である。 第５実施形態に係る素子断面図である。
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。
（第１実施形態）
図１は、第１実施形態に係る膜形成方法を説明するための膜断面模式図である。
図２は、第１実施形態に係る膜形成装置の概要を説明するための断面模式図である。
第１実施形態に係る膜形成方法においては、図１（ａ）に示すように、下地１０の上に設けられた金属酸化膜２０Ａの表面に、酸素を含むガスクラスタイオン（イオン化されたガスクラスタ）３０を照射する。そして、図１（ｂ）に示すように、ガスクラスタイオン３０を照射した後の金属酸化膜２０Ｂの密度をガスクラスタイオン３０を照射する前の金属酸化膜２０Ａの密度よりも高くする。下地１０は、半導体層、金属層、絶縁層、磁性体層等である。
図１に示す膜形成方法は、図２に示す膜形成装置１００によって実施される。
図２に示す膜形成装置１００は、真空槽１０１と、ガス加圧機構１０２と、加速機構１０３と、基板支持台１０４と、を備える。ガス加圧機構１０２は、真空槽１０１に接続されている。ガス加圧機構１０２は、真空槽１０１内にノズル部１０２ｎを突出させている。ノズル部１０２ｎの先端は、０．５ｍｍ〜２ｍｍ径程度に開口されている。なお、実施形態の数値範囲で、「０．５ｍｍ〜２ｍｍ」と表記された場合は、０．５ｍｍ以上、２ｍｍ以下であることを言う。
膜形成装置１００は、さらに、ガス供給機構１０６、１０７を備えている。ガス供給機構１０６には、例えば、アルゴン（Ａｒ）等の不活性ガスが充填されている。ガス供給機構１０６と、真空槽１０１と、の間には、ガス供給機構１０６から真空槽１０１へのガス供給を制御するバルブが設けられている。ガス供給機構１０７の用途については後述する。
真空槽１０１内の雰囲気は、排気口１０５を介して排気される。例えば、真空槽１０１内の減圧雰囲気は、１×１０−５Ｐａ程度に維持される。ガス加圧機構１０２には、酸素（Ｏ）、または酸素にアルゴン（Ａｒ）、ヘリウム（Ｈｅ）等の不活性ガスが添加されたガスが充填されている。さらに、ガス加圧機構１０２内に充填されたガスは、５気圧以上、１０気圧未満に加圧されている。
基板支持台１０４の上には、下地１０の一例としてのシリコン基板が載置されている。下地１０の上には、金属酸化膜２０Ａが設けられている。金属酸化膜２０Ａの材質は、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ランタン（Ｌａ２Ｏ３）、酸化ランタンアルミニウム（ＬａＡｌＯ）、酸化ハフニウム（ＨｆＯ２）、酸化セリウム（ＣｅＯ２）、酸化マグネシウム（ＭｇＯ）等である。
ガス加圧機構１０２内にて、５気圧以上、１０気圧未満で加圧されたガスが細いノズル部１０２ｎを通じて真空槽１０１内に放出されると、ガスがノズル部１０２ｎの先端近傍で断熱膨張する。すると、ガスが真空槽１０１内で冷却されて、ガスクラスタが発生する。さらに、膜形成装置１００では、ガスクラスタ中の分子もしくは原子が１個から数個程度、イオン化されて、ガスクラスタイオン３０が発生する。すなわち、ガスクラスタとは、分子および原子の少なくともいずれかの集合体であって気相状態のものをいう。すなわち、複数の分子の集合体、複数の原子の集合体、あるいはひとつ以上の分子とひとつ以上の原子の集合体、のいずれかで、気相状態のものを、ガスクラスタという。また、イオン化されたガスクラスタとは、ガスクラスタ中の分子および原子の少なくとも１個から数個程度が、イオン化したものをいう。
ガスクラスタイオン３０に含まれる原子数は。１００個以上、２００００個以下である。ガスクラスタイオン３０に含まれる原子数は、好ましくは、１００個以上、１００００個以下、より好ましくは、１００個以上、３０００個以下である。
ガスクラスタイオン３０に含まれる原子数を２００００個以下、あるいは１００００個以下、あるいは３０００個以下にするには、以下の方法に従う。例えば、比較的大きい原子数のガスクラスタイオン３０（例えば、１００００個以下の原子数）を、ガス供給機構１０６から真空槽１０１内に供給されたアルゴン（Ａｒ）と衝突させ、この衝突によってガスクラスタイオン３０をより細かく分割する。これにより、より少ない原子数のガスクラスタが形成される。例えば、２０００個以上、５０００個以下の原子数を含むガスクラスタイオン３０を、３０ｋＶ〜６０ｋＶで加速して、加速後さらに、アルゴン（Ａｒ）等の中性ガス分子と衝突させて、より小数の原子を含むガスクラスタイオン３０が形成される。
ガスクラスタイオン３０は、膜形成装置１００内において、加速機構１０３によって、ガスクラスタイオン３０がノズル部１０２ｎから基板支持台１０４の方向に加速される。この加速により、下地１０にガスクラスタイオン３０が照射される直前のガスクラスタイオン３０中の原子１個あたりの運動エネルギーは、１５ｅＶ以下になる。下地１０にガスクラスタイオン３０が照射される直前のガスクラスタイオン３０中の原子１個あたりの運動エネルギーは、より好ましくは、１２ｅＶ以下であることが望ましい。
すなわち、膜形成装置１００内でガスクラスタイオン３０が加速されることによって、ガスクラスタイオン３０中の原子１個あたりのエネルギーは、１５ｅＶ以下、より好ましくは１２ｅＶ以下である。
第１実施形態では、このような運動エネルギーを備えた３０００個以上、１００００個以下の酸素原子を含むガスクラスタイオン３０を金属酸化膜２０Ａの表面に１×１０１４（個／ｃｍ２）以上、５×１０１５（個／ｃｍ２）以下の範囲で照射する。金属酸化膜２０Ａの表面に、このような照射を行うと、正規組成よりも酸素が欠損した金属酸化膜２０Ａよりもさらに酸化が促進された正規組成または正規組成よりも酸素が僅かに過剰な金属酸化膜２０Ｂが得られる。その結果、ガスクラスタイオン３０を照射した後の金属酸化膜２０Ｂの密度は、ガスクラスタイオン３０を照射する前の金属酸化膜２０Ａの密度よりも高くなる。
ところで、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ランタン（Ｌａ２Ｏ３）、酸化ランタンアルミニウム（ＬａＡｌＯ）、酸化ハフニウム（ＨｆＯ２）、酸化セリウム（ＣｅＯ２）、酸化マグネシウム（ＭｇＯ）等の金属酸化膜は、スパッタリング法よっても形成できる。例えば、反応性スパッタリング法では、金属ターゲットまたは合金ターゲットを用い、酸素とアルゴンとの混合ガスをＤＣ放電させて、下地上にスパッタリング膜（金属酸化膜）を形成する。また、ＲＦスパッタリング法では、金属酸化物ターゲットを用い、アルゴン、あるいは酸素含有アルゴンガスをＲＦ放電させて、下地上にスパッタリング膜（金属酸化膜）を形成する。
しかし、スパッタリング法では、下地上に被着するスパッタ原子の移動度が実施形態ほど大きくないために、充分な密度を備えた金属酸化膜が得られない。例えば、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ランタン（Ｌａ２Ｏ３）、酸化ランタンアルミニウム（ＬａＡｌＯ）、酸化ハフニウム（ＨｆＯ２）、酸化セリウム（ＣｅＯ２）、酸化マグネシウム（ＭｇＯ）等のバルク結晶の密度を規格値で「１」とした場合、スパッタリングで形成した金属酸化膜の密度は、規格値で「０．９０〜０．９５」が上限になる。このように金属酸化膜の密度の上限が規格値で「０．９０〜０．９５」程度になる要因の１つに、金属酸化膜中の酸素欠損がある。
また、スパッタリング法で形成した金属酸化膜は、１×１０１１ｃｍ−２以上の固定電荷密度を有する場合がある。このため、このような金属酸化膜をゲート酸化膜に用いると、閾値電圧が不安定性になったり、信頼性が劣化したりする。
一方、ＡＬＤ（Atomic Layer Deposition）、またはＣＶＤ（Chemical Vapor Deposition）によっても金属酸化膜を形成できる。しかし、この方法では、プリカーサ分子がハロゲン成分（Ｆ、Ｃｌ、Ｉ等）、または有機成分（ＣＨｘ）を含む場合がある。このため、これらの成分が金属酸化膜中に取り込まれる可能性がある。従って、ハロゲン成分、または有機成分を熱処理によって如何に除去できるか否かによって、膜質が決定されてしまう。
例えば、ハロゲン成分、または有機成分を含んだ金属酸化膜から、通常のランプ加熱、電気炉加熱で上記成分を除去することは難しい。また、スパッタリング法で形成した場合と同様に、ＡＬＤ、またはＣＶＤでは、高い固定電荷密度を有する。このため、閾値電圧の不安定性、信頼性の劣化などを招来する。また、ＵＶ光を照射しながらオゾン雰囲気中で、酸化促進を図る方法も考えられるが、充分な膜密度が得られていない。
これに対し、実施形態で作製した金属酸化膜２０Ｂの密度は、規格値で「０．９５〜１」であることが確認されている。これは、以下の理由による。
例えば、酸素原子を含むガスクラスタイオン３０を金属酸化膜２０Ａに照射すると、ガスクラスタイオン３０が照射される金属酸化膜２０Ａの表面（ガスクラスタイオン３０の径程度の金属酸化膜２０Ａの局所表面）の温度は、局所的にピコ秒（１０−１２秒）で、１００００℃程度にまで上昇する。さらに、局所表面は、ガスクラスタイオン３０の運動エネルギーを受ける。
従って、実施形態に係る膜形成においては、金属酸化膜２０Ａの酸化反応や金属酸化膜２０Ａ中の原子のマイグレーション（金属酸化膜中の成分が下地１０上で移動する現象）が促進される。その結果、実施形態においては、スパッタリング法、ＡＬＤ、およびＣＶＤに比べ、緻密（高密度）で固定電荷密度の低い金属酸化膜２０Ｂが得られる。
アルミニウム（Ａｌ）、ランタン（Ｌａ）、ハフニウム（Ｈｆ）、セリウム（Ｃｅ）等の金属膜が金属酸化膜に変化するときのＧｉｂｂｓ自由エネルギーの低下量は、ケイ素（Ｓｉ）が酸化ケイ素（ＳｉＯ２）に変化するときのＧｉｂｂｓ自由エネルギーの低下量よりも大きい。このように酸化ケイ素（ＳｉＯ２）よりも熱的に安定な金属酸化膜２０Ａの改質を行うときに実施形態の膜形成方法は有効である。
次に、実施形態のごとく、金属酸化膜の改質を行った場合に有効とされる素子について説明する。
図３は、素子の具体例を説明するための断面模式図である。
先ず、図３（ａ）に、磁気抵抗メモリ（ＭＲＡＭ）のＭＴＪ（Magnetic Tunnel Junction）素子部の概要を示す。
ＭＴＪ素子部２００は、下層から、下部電極２０１、合金層２０２、記録層２０３、金属酸化膜２０Ｂ、参照層２０４、および上部電極２０５の順で積層された積層構造を有する。記録層２０３および参照層２０４の成分は、例えば、ＣｏＦｅＢである。金属酸化膜２０Ｂの成分は、例えば、酸化マグネシウム（ＭｇＯ）である。
ここで、下部電極２０１と上部電極２０５との間が低抵抗にあるときの状態を信号「１」とする。下部電極２０１と上部電極２０５との間が高抵抗にあるときの状態を信号「０」とする。信号「１」を読み込むときは、トンネル電流を流すために、金属酸化膜２０Ｂは極力薄いほうが望ましい。一方、信号「０」を読み込むときは、金属酸化膜２０Ｂは成るべく高抵抗であることが望ましい。
実施形態によって形成されたＭｇＯ膜は、ＭｇＯ結晶に近い密度を有し、高い絶縁性を有する。このため、ＭｇＯ膜を薄くしても、ＭｇＯ膜は、高い抵抗値を示す。
仮に、ＭｇＯ膜の密度が粗密であると、ＭｇＯ膜を１ｎｍ（ナノメートル）〜２ｎｍに薄くした場合、ＭｇＯ膜の絶縁性が充分に保たれなくなる。この場合、ＭＴＪ素子部２００においては、信号「１」の状態の抵抗と信号「０」の状態の抵抗との差が縮まり、「１」と「０」とを識別できなくなる可能性がある。この極薄のＭｇＯ膜の絶縁性を高める方法として、酸素を含むクラスタを照射することによるＭｇＯ膜の高密度化改質は有効である。
図３（ｂ）に、抵抗変化型メモリ（ＲｅＲＡＭ）の記憶部の概要を示す。
抵抗変化型メモリの記憶部２１０は、下層から、下部電極２１１、金属膜２１２、記録層である金属酸化膜２０Ｂ、金属膜２１３、および上部電極２１４の順で積層された積層構造を有する。ここで、金属酸化膜２０Ｂの成分は、例えば、酸化ハフニウム（ＨｆＯ２）である。
抵抗変化型メモリの記憶部２１０においては、下部電極２１１と上部電極２１４とに与える電位の組み合わせによって、抵抗変化膜である金属酸化膜２０Ｂの主面間に印加される電圧が変化する。そして、金属酸化膜２０Ｂの抵抗値によって、「１」か「０」かの情報を記録記憶したり消去したりすることができる。
実施形態によって形成されたＨｆＯ２膜は、ＨｆＯ２結晶に近い密度を有し、高い絶縁性を有する。仮に、ＨｆＯ２膜の密度が粗密であると、ＨｆＯ２膜を薄くした場合、ＨｆＯ２膜の絶縁性が充分に保たれなくなる。この場合、記憶部２１０においては、信号「１」の状態の抵抗と信号「０」の状態の抵抗との差が縮まり、「１」と「０」とを識別できなくなる可能性がある。この極薄のＨｆＯ２膜の絶縁性を高める方法として、酸素を含むクラスターを照射することによるＨｆＯ２膜の高密度化改質は有効である。
図３（ｃ）に、フラッシュメモリのゲート電極部を示す。
フラッシュメモリ２２０は、ベース領域２２１と、ベース領域２２１表面に選択的に設けられたソース領域２２２およびドレイン領域２２３と、ベース領域２２１、ソース領域２２２と、を有する。さらに、フラッシュメモリ２２０は、およびドレイン領域２２３の上に設けられたゲート絶縁膜２２４と、ゲート絶縁膜２２４の上に設けられたフローティングゲート２２５と、フローティングゲート２２５の上に設けられた誘電体層である金属酸化膜２０Ｂと、金属酸化膜２０Ｂの上に設けられたコントロールゲート２２６と、を有する。金属酸化膜２０Ｂの材質は、例えば、酸化ハフニウム（ＨｆＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）等である。
まず，コントロールゲート２２６に閾値電圧以上の電圧を印加し、ソース領域２２２からドレイン領域２２３に電流を流す。ドレイン領域２２３で高いエネルギーを得た電子はホットエレクトロンあるいはトンネル電流となり、その一部は、ゲート絶縁膜２２４を通過してフローティングゲート２２５へ飛び込む。フローティングゲート２２５が帯電している場合は、コントロールゲート２２６が０（Ｖ）では、ソース・ドレイン間に電流が流れないエンハンスメント型になる。フローティングゲート２２５が帯電していない場合は，コントロールゲート２２６が０（Ｖ）でもソース・ドレイン間に電流が流れるデプレッション型になる。
フローティングゲート２２５に電子を帯電させるときは、金属酸化膜２０Ｂは極力薄いほうが望ましい。一方、フローティングゲート２２５の帯電を保持するには、金属酸化膜２０Ｂは成るべく高抵抗であることが望ましい。
実施形態によって形成されたＨｆＯ２膜（または、Ａｌ２Ｏ３膜、ＬａＡｌＯ膜）は、ＨｆＯ２結晶（または、Ａｌ２Ｏ３結晶、ＬａＡｌＯ膜）に近い密度を有し、高い絶縁性を有する。仮に、ＨｆＯ２膜（または、Ａｌ２Ｏ３膜、ＬａＡｌＯ膜）の密度が粗密であると、ＨｆＯ２膜（または、Ａｌ２Ｏ３膜）を薄くした場合、ＨｆＯ２膜（または、Ａｌ２Ｏ３膜、ＬａＡｌＯ膜）の絶縁性が充分に保たれなくなる。この場合、フローティングゲート２２５の帯電が不充分になり、フラッシュメモリの「１」、「０」信号を識別できなくなる可能性がある。この極薄のＨｆＯ２膜（または、Ａｌ２Ｏ３膜、ＬａＡｌＯ膜）の絶縁性を高める方法として、酸素を含むクラスターを照射することによるＨｆＯ２膜（または、Ａｌ２Ｏ３膜、ＬａＡｌＯ膜）の高密度化改質は有効である。
このように、実施形態の膜形成方法で形成した金属酸化膜２０Ｂを、磁気抵抗メモリのＭＴＪ素子部２００、抵抗変化型メモリの記憶部２１０、または、フラッシュメモリのゲート電極部に組み込むことは有効である。
（第２実施形態）
図４は、第２実施形態に係る膜形成方法を説明するための膜断面模式図である。
第２実施形態に係る膜形成方法においては、図４（ａ）に示すように、下地１０の上に、金属元素を含むガスクラスタイオン３０を照射する。そして、図４（ｂ）に示すように、下地１０の上に、金属元素を含む金属膜４０を形成する。第２実施形態では、金属膜４０をガスクラスタイオン３０を用いて成膜するので、下地１０上に、緻密で純度が高い金属膜４０が形成される。また、ガスクラスタイオン３０を下地１０の表面に照射しながら金属膜４０を形成するので、金属膜４０と下地１０との密着性に優れた金属膜４０が下地１０上に形成される。この場合、下地１０の材質は特に問わずに、金属膜４０と下地１０との密着性に優れた金属膜４０が下地１０上に形成される。例えば、下地１０の材質が半導体、絶縁体（ＳｉＯ２、Ｓｉ３Ｎ４等）であっても、金属膜４０と下地１０との密着性に優れた金属膜４０が下地１０上に形成される。金属膜４０は、例えば、半導体素子、磁性体素子等の電極として用いられる。
例えば、ガスクラスタイオン３０として、気化させた塩化マグネシウム（ＭｇＣｌ２）ガスを用いる。塩化マグネシウムガスは、水素（Ｈ２）ガスで希釈してもよい。塩化マグネシウム（ＭｇＣｌ２）、水素（Ｈ２）は、膜形成装置１００のガス供給機構１０７に充填されている。また、第２実施形態では、必要に応じて、ガス加圧機構１０２に、酸素（Ｏ２）、アルゴン（Ａｒ）、水素（Ｈ２）等を充填させてもよい。
第２実施形態に係る膜形成方法では、塩化マグネシウムガスを含むガスクラスタイオン３０を膜形成装置１００内で発生させて、下地１０上に照射する。ガスクラスタイオン３０に含まれる原子数は、例えば、２０００個以上、５０００個以下である。
ガスクラスタイオン３０が下地１０上に照射されると、ガスクラスタイオン３０が照射される下地１０の表面（ガスクラスタイオン３０の径程度の下地１０の局所表面）の温度は、局所的にピコ秒（１０−１２秒）で、１００００℃程度にまで上昇する。さらに、局所表面は、ガスクラスタイオン３０の運動エネルギーを受ける。
これにより、ＭｇＣｌ２は分解され、ガスクラスタイオン３０中のマグネシウム（Ｍｇ）が選択的に下地１０上に堆積する。マグネシウム（Ｍｇ）以外の成分（Ｃｌ、Ｈ等）は、局所表面において蒸発して、排気口１０５を介して効率よく排気される。下地１０上に形成されるマグネシウム膜の膜厚は、１ｎｍ〜１０ｎｍ程度である。このようなマグネシウム膜をＳｉ基板上に成膜すると、Ｓｉ基板と、Ｍｇ膜と、が反応して、マグネシウム膜と、Ｓｉ基板と、の界面において、Ｍｇ２Ｓｉ膜が形成される。マグネシウム膜と、ｐ形Ｓｉおよびｎ形Ｓｉと、のショットキー障壁高さ（Schottky barrier height）は、各々０．７ｅＶ、０．４５である。
第２実施形態では、ガスクラスタイオン３０を下地１０に照射して、下地１０上に金属膜４０を形成するので、下地１０上の金属原子のマイグレーション（金属膜中の成分が下地上で移動する現象）が促進する。その結果、下地１０上に形成される金属膜４０は、スパッタリング法、ＡＬＤ、およびＣＶＤで形成した金属膜に比べ、緻密な膜になる。
図５は、第２実施形態に係る膜形成方法の変形例を説明するための膜断面模式図である。
図５（ａ）に示すように、下地１０の表面から内部にかけてビアホール１０ｈが設けられている。ビアホール１０ｈが設けられた下地１０の上に、金属元素を含むガスクラスタイオン３０を照射する。下地１０は、絶縁層１０ｉと、金属層１０ｍと、を含む。そして、図５（ｂ）に示すように、ビアホール１０ｈ内の底面、およびビアホール１０ｈ外の下地１０の表面上に、金属元素を含む金属膜４０を形成する。ビアホール１０ｈ内に形成された金属膜４０は、例えば、半導体素子や磁性体素子のコンタクトプラグ電極として用いられる。金属膜４０は、金属層と称してもよい。
この変形例においては、ガスクラスタイオン３０としては、例えば、六フッ化タングステン（ＷＦ６）と、シラン（ＳｉＨ４）との混合ガスを用いる。ガスクラスタイオン３０に含まれる原子数は、例えば、２０００個以上、５０００個以下である。
ガスクラスタイオン３０は、膜形成装置１００内において、加速機構１０３によって、ノズル部１０２ｎから基板支持台１０４の方向に加速される。従って、ビアホール１０ｈの深さ方向に進むガスクラスタイオン３０が優先になる。これにより、ガスクラスタイオン３０の一部は、ビアホール１０ｈの内側面に到達するとともに、ガスクラスタイオン３０の大部分は、ビアホール１０ｈの底面にまで到達し易くなる。
ガスクラスタイオン３０がビアホール１０ｈの底面に照射されると、ガスクラスタイオン３０が照射されるビアホール１０ｈの底面（ガスクラスタイオン３０の径程度の局所底面）の温度は、局所的にピコ秒（１０−１２秒）で、１００００℃程度にまで上昇する。さらに、局所底面は、ガスクラスタイオン３０の運動エネルギーを受ける。これにより、ＷＦ６は分解され、ガスクラスタイオン３０中のタングステン（Ｗ）がビアホール１０ｈの底面から優先的に堆積する。
実施形態では、ガスクラスタイオン３０をビアホール１０ｈの底面および内側面を照射しながらタングステン膜（Ｗ膜）を形成するので、緻密なタングステン膜（Ｗ膜）がビアホール１０ｈ内に形成される。さらに、タングステン膜（Ｗ膜）と下地１０との密着性が良好になる。
また、ビアホール１０ｈの底面は、ピコ秒（１０−１２秒）で、１００００℃程度にまで上昇するので、タングステン（Ｗ）以外の成分（Ｓｉ、Ｈ、Ｆ等）は、直ちにビアホール１０ｈ外に蒸発し易くなる。これにより、タングステン（Ｗ）以外の成分（Ｓｉ、Ｈ、Ｆ等）は、排気口１０５を介して効率よく排気される。従って、緻密なタングステン膜が形成されるとともに、タングステン膜の純度は高くなる。
通常の選択性タングステンＣＶＤ法では、ビアホール１０ｈ内におけるタングステン膜（Ｗ膜）と、下地１０との密着性が不充分なために、タングステン膜（Ｗ膜）と下地１０との間に、タングステンシリサイド膜（ＷＳｉｘ膜）、チタン系膜（Ｔｉ膜、ＴｉＮ膜）等のバリア膜を介在させる必要がある。しかし、このようなバリア膜は、比抵抗が比較的高いために、コンタクトプラグ電極全体としては、抵抗が増加する場合がある。また、通常の選択性タングステンＣＶＤ法では、ビアホール１０ｈの底面が実施形態ほど上昇しないために、タングステン（Ｗ）以外の成分（Ｓｉ、Ｈ、Ｆ等）がビアホール１０ｈ外に蒸発し難くなる。その結果、タングステン膜中にＳｉ、Ｈ、Ｆ等が混在する場合がある。
実施形態では、上述したバリア膜を設ける必要はなく、ビアホール１０ｈの底面および側面に直接的に、タングステン膜（Ｗ膜）が接している。
ビアホール１０ｈ以外の下地１０の表面に形成された余分な金属膜４０は、例えば、ＣＭＰ（Chemical Mechanical Polishing）等で除去してもよい。また、ビアホール１０ｈに代えて、下地１０の表面から内部にかけて設けられたトレンチ内に金属膜４０を形成してもよい。
図６は、第２実施形態に係る膜形成方法のさらに別の変形例を説明するための膜断面模式図である。
図６（ａ）に示すように、下地１０の上に、予め金属膜４０を形成する。金属膜４０は、図４に示す方法によって形成される。次に、下地１０の上に設けられた金属膜４０の表面に、酸素（Ｏ）を含むガスクラスタイオン３０を照射して、金属膜４０の少なくとも一部を、金属膜４０中の金属元素を含む金属酸化膜２１に変える。金属酸化膜２１の膜厚は、例えば、０．５ｎｍ〜１０ｎｍである。この状態を、図６（ｂ）に示す。
例えば、下地１０の上に、金属膜４０としてマグネシウム膜（Ｍｇ膜）を形成した後、酸素（Ｏ）を含むガスクラスタイオン３０をマグネシウム膜（Ｍｇ膜）に照射して、マグネシウム膜（Ｍｇ膜）を酸化マグネシウム膜（ＭｇＯ膜）に変える。あるいは、マグネシウム膜（Ｍｇ膜）のほかに、ハフニウム膜（Ｈｆ膜）、アルミニウム膜（Ａｌ膜）、ランタン膜（Ｌａ膜）、セリウム膜（Ｃｅ膜）、その他の希土類金属膜のいずれかに、ガスクラスタイオン３０を照射して、下地１０上に、酸化ハフニウム膜（ＨｆＯ２膜）、酸化アルミニウム膜（Ａｌ２Ｏ３膜）、酸化ランタン膜（Ｌａ２Ｏ３膜）、酸化セリウム膜（ＣｅＯ２膜）、その他の希土類金属の酸化膜を形成してもよい。ハフニウム膜（Ｈｆ膜）、アルミニウム膜（Ａｌ膜）、ランタン膜（Ｌａ膜）、セリウム膜（Ｃｅ膜）、その他の希土類金属膜のいずれかは、ガスクラスタイオン３０を用いて、下地１０上に形成される。
アルミニウム（Ａｌ）、ランタン（Ｌａ）、ハフニウム（Ｈｆ）、セリウム（Ｃｅ）、その他の希土類金属等の金属膜４０が金属酸化膜２１に変化するときのＧｉｂｂｓ自由エネルギーの低下量は、ケイ素（Ｓｉ）が酸化ケイ素（ＳｉＯ２）に変化するときのＧｉｂｂｓ自由エネルギーの低下量よりも大きい。このような金属膜であっても、下地１０がシリコン（Ｓｉ）の場合は、シリコン（Ｓｉ）によって還元されることなく、緻密な金属酸化膜２１が形成される。
また、マグネシウム膜（Ｍｇ膜）をＣｏＦｅＢ膜上に成膜した後に、酸素クラスタをマグネシウム膜に照射すると、高密度の酸化マグネシウム膜（ＭｇＯ膜）が形成される。形成されたＭｇＯ膜は、良好な結晶配向性を有する。また、そのＭｇＯ膜上に形成されるＣｏＦｅＢ膜およびＭｇＯ膜の下層のＣｏＦeＢ膜は、それぞれ隣接する金属層、合金層、または、その近傍にボロン（Ｂ）と結合しやすいタンタル（Ｔａ）、ニオブ（Ｎｂ）、バンジウム（Ｖ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）または希土類金属を含む層が存在した状態で、３５０℃以下の加熱により、良好な配向性を有する磁性膜になる。
金属酸化膜２１をガスクラスタイオン３０を用いて形成することの利点は、第１実施形態の金属酸化膜２０Ｂの説明で述べた通りである。すなわち、金属酸化膜２１を磁気抵抗メモリのＭＴＪ素子部２００、抵抗変化型メモリの記憶部２１０、または、フラッシュメモリのゲート電極部に組み込むことは有効である。
あるいは、下地１０の上に設けられた金属膜４０の表面に、窒素（Ｎ）を含むガスクラスタイオン３０を照射して、図６（ｃ）に示すように、金属膜４０の少なくとも一部を、金属膜４０中の金属元素を含む金属窒化膜２５に変えてもよい。これにより、下地１０の上に、緻密な金属窒化膜２５が形成される。さらに、下地１０の上に設けられた金属膜４０の表面に、酸素（Ｏ）および窒素（Ｎ）を含むガスクラスタイオン３０を照射して、図６（ｄ）に示すように、金属膜４０の少なくとも一部を、金属膜４０中の金属元素を含む金属酸化窒化膜２６に変えてもよい。これにより、下地１０の上に、緻密な金属酸化窒化膜２６が形成される。
（第３実施形態）
図７は、第３実施形態に係る膜形成方法を説明するための膜断面模式図である。
第３実施形態に係る膜形成方法においては、図７（ａ）に示すように、下地１０の上に設けられた被加工層２３０に、二酸化炭素（ＣＯ２）およびハロゲン元素の少なくともいずれかを含むガスクラスタイオン３０を選択的に照射する。そして、図７（ｂ）に示すように、ガスクラスタイオン３０が選択的に照射された被加工層２３０の部分を選択的に除去する。
被加工層２３０としては、一例として、ＭＴＪ素子部が示されている。被加工層２３０は、金属膜および金属酸化膜の少なくともいずれかを有する。このほか、被加工層２３０は、図３（ｂ）に示す抵抗変化型メモリの記憶部であってもよい。あるいは、被加工層２３０は、図３（ｃ）に示すフラッシュメモリのゲート電極部でもよい。この場合、被加工層２３０は、絶縁膜（ゲート絶縁膜２２４）および導電層（フローティングゲート２２５、コントロールゲート２２６）を含む。
例えば、図７（ａ）に示す被加工層２３０は、下地１０から順に、下部電極２０１、合金層２０２、記録層２０３、金属酸化膜２０Ｂ、参照層２０４の順で積層された積層構造を有する。被加工層２３０の上には、ハードマスク２３１が選択的に設けられている。ハードマスク２３１は、例えば、酸化シリコン膜（ＳｉＯ２膜）とタンタル膜（Ｔａ膜）との積層体、またはルテニウム膜（Ｒｕ膜）、またはルテニウム膜（Ｒｕ膜）と酸化シリコン膜（ＳｉＯ２膜）との積層体である。ルテニウム（Ｒｕ）の代わりに、白金（Ｐｔ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）など電気陰性度が鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）よりも高い金属を用いても、同様の効果が得られる。ガスクラスタイオン３０を被加工層２３０に照射する前のハードマスク２３１の厚みは、ｄ１であり、被加工層２３０の厚みは、ｄ２である。実施形態では、ｄ１がｄ２よりも厚くなるようにハードマスク２３１の厚みを調整する。
続いて、二酸化炭素（ＣＯ２）またはハロゲン元素（例えば、塩素（Ｃｌ２））の少なくともいずれかを含むガスクラスタイオン３０を選択的に被加工層２３０に照射する。ガスクラスタイオン３０に含まれる原子数は、数１００個以上、２００００個以下である。より好ましくは、ガスクラスタイオン３０に含まれる原子数は、数１０００個以上、１００００個以下である。
ガスクラスタイオン３０は、膜形成装置１００内において、加速機構１０３によって、ノズル部１０２ｎから基板支持台１０４の方向に加速される。これにより、下地１０の表面１０ｓに対して垂直な方向に進むガスクラスタイオン３０が優先になり、ガスクラスタイオン３０は、被加工層２３０の主面に略垂直に入射する。
ガスクラスタイオン３０が被加工層２３０の表面に照射されると、ガスクラスタイオン３０が照射される被加工層２３０の表面（ガスクラスタイオン３０の径程度の被加工層２３０の局所表面）の温度は、局所的に１〜１０ピコ秒（１０−１２秒）で、１００００℃程度にまで上昇する。さらに、局所表面は、ガスクラスタイオン３０の運動エネルギーを受ける。これにより、被加工層２３０の表面では、化学的および物理的なエッチングが進行する。
加工前の被加工層２３０の各層の厚みが数ナノメートル以下であり、厚みが３０ｎｍ以下のとき、ガスクラスタイオン３０を被加工層２３０に照射した後においては、被加工層２３０の側面２３０ｗと、下地１０の表面１０ｓと、のなす角θは、８０°〜９０°になる。また、加工後においては、下地１０の表面１０ｓに対して平行な方向の幅Ｗ１は、加工後において１５ｎｍ〜４０ｎｍである。ハードマスク２３１は、予め、被加工層２３０の厚みよりも厚く構成されているので、エッチング後において、その一部が残存する。
第３実施形態に係る膜形成方法によれば、被加工層２３０の側面２３０ｗには、ダメージが少なく、被加工層２３０の側面２３０ｗに、不要な側壁堆積膜が形成され難くなる。
例えば、被加工層２３０の側面２３０ｗに、不要な側壁堆積膜が形成された場合には、以下の不具合が生じる。不要な側壁堆積膜は、通常のＲＩＥ（Reactive Ion Etching）、イオントリミング等で形成される可能性がある。
図８は、加工後の被加工層の側面に側壁堆積膜が形成された例を説明する図である。
例えば、図８（ａ）は、磁気抵抗メモリのＭＴＪ素子部２００の側面２００ｗに、不要な側壁堆積膜３００が形成された状態が示されている。側壁堆積膜３００は、例えば、記録層２０３、合金層２０２、および下部電極２０１に接している。この場合、不要な側壁堆積膜３００が磁性や導電性を有すると、ＭＴＪ素子部２００は、磁気抵抗メモリの記憶部として機能しない場合がある。下地１０は、例えば、半導体層に設けられたコンタクト層等が該当する。
図８（ｂ）は、抵抗変化型メモリの記憶部２１０の側面２１０ｗに、不要な側壁堆積膜３０１が形成された状態が示されている。側壁堆積膜３０１は、例えば、金属膜２１３、金属酸化膜２０Ｂ、金属膜２１２、および下部電極２１１に接している。この場合、不要な側壁堆積膜３０１が導電性を有すると、記憶部２１０は、抵抗変化型メモリの記憶部として機能しない場合がある。下地１０は、例えば、半導体層に設けられたコンタクト層等が該当する。
図８（ｃ）は、フラッシュメモリ２２０のゲート電極部の側面２２０ｗに、不要な側壁堆積膜３０２が形成された状態が示されている。この場合、ソース領域２２２、およびドレイン領域２２３をイオン注入で形成する際に、側壁堆積膜３０２が遮蔽層となって、コントロールゲート２２６直下に、ソース領域２２２、ドレイン領域２２３が形成されない場合がある。従って、コントロールゲート２２６直下のベース領域２２１に形成されるチャネル層がソース領域２２２とドレイン領域２２３に接続されず、フラッシュメモリ２２０の動作不良が起きる可能性がある。
これに対し、第３実施形態に係る膜形成方法では、ガスクラスタイオン３０を用いて、被加工層２３０を加工するので、側壁堆積膜３００、３０１、３０２は形成され難い。
また、第３実施形態に係る膜形成方法では、被加工層２３０の表面のダメージを抑制するために、被加工層２３０に照射するガスクラスタイオン３０の加速エネルギーを２段階に分けてもよい。例えば、最初の加工段階では、２０ｋｅＶ以上でガスクラスタイオン３０を加速させる。次いで、加工の最終段階で、１０ｋｅＶ以下でガスクラスタイオン３０を加速させる。あるいは、最初から、１０ｋｅＶ以下でガスクラスタイオン３０を加速させてもよい。このように、ガスクラスタイオン３０の加速エネルギーを弱めることによって、最終的に加工される被加工層２３０の表面がより平滑になる。
（第４実施形態）
図９は、第４実施形態に係る膜形成方法を説明するための膜断面模式図である。
第４実施形態に係る膜形成方法においては、図９（ａ）に示すように、磁気抵抗メモリのＭＴＪ素子部２００の側面に不要な側壁堆積膜３００が形成された場合、側壁堆積膜３００に、酸素（Ｏ）および窒素（Ｎ）の少なくともいずれかを含むガスクラスタイオン３０を照射して、側壁堆積膜３００の少なくとも一部を改質層３５０に変える。改質層３５０は、金属酸化膜、金属窒化膜、または金属酸化窒化膜のいずれかである。換言すれば、改質層３５０は、磁性、導電性をもたない層である。
図９（ａ）では、側壁堆積膜３００の表面に改質層３５０が形成された状態が示されている。改質層３５０は、ＭＴＪ素子部２００の記録層２０３、および合金層２０２に接している。
このように、本来不要である側壁堆積膜３００の少なくとも一部を磁性、導電性をもたない改質層３５０にすることにより、ＭＴＪ素子部２００は、側壁堆積膜３００の磁気的性質、電気的性質の影響を受け難くなる。これにより、所望の機能を備えたＭＴＪ素子部２００が形成される。
また、図９（ｂ）に示すように、抵抗変化型メモリの記憶部２１０の側面に不要な側壁堆積膜３０１が形成された場合、側壁堆積膜３０１に、酸素（Ｏ）および窒素（Ｎ）の少なくともいずれかを含むガスクラスタイオン３０を照射して、側壁堆積膜３０１の少なくとも一部を改質層３５１に変える。改質層３５１は、金属酸化膜、金属窒化膜、または金属酸化窒化膜のいずれかである。換言すれば、改質層３５１は、導電性をもたない層である。
図９（ｂ）では、側壁堆積膜３０１の表面に改質層３５１が形成された状態が示されている。改質層３５１は、抵抗変化型メモリの記憶部２１０の金属膜２１３、記録層である金属酸化膜２０Ｂ、金属膜２１２、および下部電極２１１に接している。
このように、本来不要である側壁堆積膜３０１の少なくとも一部を導電性をもたない改質層３５１にすることにより、記憶部２１０は、側壁堆積膜３０１の電気的性質の影響を受け難くなる。これにより、所望の機能を備えた記憶部２１０が形成される。
改質層３５０、３５１を形成するときのガスクラスタイオン３０には、数１００個以上、２００００個以下の酸素（Ｏ）および窒素（Ｎ）の少なくともいずれかの原子が含まれる。また、ガスクラスタイオン３０中の原子１個当りのエネルギーは、１ｅＶ以上、３０ｅＶ以下である。改質層３５０、３５１の膜厚は、例えば、１０ｎｍ以下である。
（第５実施形態）
図１０は、第５実施形態に係る素子断面図である。
図１０には、ＭＴＪ素子部２００を含む不揮発性記憶装置４００の要部が示されている。ＭＴＪ素子部２００は、書き替え可能な不揮発性メモリセルである。ＭＴＪ素子部２００の下部電極２０１には、配線層（コンタクトビア）としての金属膜４０が電気的に接続されている。金属膜４０は、例えば、第２実施形態で例示したタングステン膜（Ｗ膜）である。金属膜４０は、層間絶縁膜である絶縁層４１０に設けられたビアホール１０ｈ内に設けられている。金属膜４０と、絶縁層４１０と、の間には、バリア層が設けられていない。すなわち、金属膜４０と、絶縁層４１０と、の密着性が良好になるために、バリア層を設ける必要がない。金属膜４０ビアホール１０ｈ内において絶縁層４１０に直接している。
絶縁層４１０は、半導体層（半導体基板）であるベース領域４２１の上に設けられている。ベース領域４２１の表面には、ソース領域４２２およびドレイン領域４２３が選択的に設けられている。ソース領域４２２とドレイン領域４２３とによって挟まれたベース領域４２１の上には、ゲート絶縁膜４２４を介して、ゲート電極４２５が設けられている。ドレイン領域４２３は、ベース領域４２１の表面に設けられたコンタクト層４３０を介して、金属膜４０に接続されている。すなわち、ＭＴＪ素子部２００は、金属膜４０を介して、ＭＯＳ構造のスイッチング素子４２６に接続されている。絶縁層４１０の上には、層間絶縁膜である絶縁層４４０が設けられている。
ＭＴＪ素子部２００の側面２００ｗには、不要な側壁堆積膜３００が形成されている。しかし、側壁堆積膜３００の表面が改質層３５０に変えられている。なお、ＭＴＪ素子部２００を第３実施形態のごとく形成すれば、側壁堆積膜３００は形成されない。すなわち、図１０から、側壁堆積膜３００および改質層３５０を取り除いた形態も実施形態に含まれる。
実施形態では、以上説明した金属酸化膜のほかに、半導体酸化膜、半導体窒化膜、半導体酸化窒化膜に、酸素、窒素等を含むガスクラスタイオン３０を照射させて、これらの密度をより高密度にすることも可能である。例えば、シリコン酸化膜（ＳｉＯ２膜）、、シリコン窒化酸化膜（ＳｉＯＮ膜）に、酸素等を含むガスクラスタイオン３０を照射させて、これらの密度をより高密度にすることも可能である。あるいは、シリコン窒化膜（Ｓｉ３Ｎ４膜）に、窒素等を含むガスクラスタイオン３０を照射させて、これらの密度をより高密度にすることも可能である。
なお、金属酸化膜２０に含まれる金属で構成される金属膜が金属酸化膜２０に変化するときのＧｉｂｂｓ自由エネルギーの低下量は、ケイ素（Ｓｉ）が酸化ケイ素（ＳｉＯ２）に変化するときのＧｉｂｂｓ自由エネルギーの低下量よりも大きい。このように、実施形態に係る膜形成方法は、酸化ケイ素（ＳｉＯ２）よりも熱的に安定な金属酸化物の高密度化、絶縁性の向上、微細加工に有効である。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても実施形態の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 下地
１０ｈ ビアホール
１０ｓ 表面
２０、２０Ａ、２０Ｂ、２１ 金属酸化膜
２５ 金属窒化膜
２６ 金属酸化窒化膜
３０ ガスクラスタイオン
４０、２１２、２１３ 金属膜
１００ 膜形成装置
１０１ 真空槽
１０２ ガス加圧機構
１０２ｎ ノズル部
１０３ 加速機構
１０４ 基板支持台
１０５ 排気口
１０６、１０７ ガス供給機構
２００ ＭＴＪ素子部
２００ｗ 側面
２０１ 下部電極
２０２ 合金層
２０３ 記録層
２０４ 参照層
２０５ 上部電極
２１０ 記憶部
２１０ｗ 側面
２１１ 下部電極
２１４ 上部電極
２２０ フラッシュメモリ
２２０ｗ 側面
２２１ ベース領域
２２２ ソース領域
２２３ ドレイン領域
２２４ ゲート絶縁膜
２２５ フローティングゲート
２２６ コントロールゲート
２３０ 被加工層
２３０ｗ 側面
２３１ ハードマスク
３００、３０１、３０２ 側壁堆積膜
３５０、３５１ 改質層
４００ 不揮発性記憶装置
４１０ 絶縁層
４２１ ベース領域
４２２ ソース領域
４２３ ドレイン領域
４２４ ゲート絶縁膜
４２５ ゲート電極
４２６ スイッチング素子
４３０ コンタクト層
４４０ 絶縁層

Claims (11)

  1. 下地の上に設けられた酸素及び窒素の少なくともいずれかを含む膜の表面に、酸素及び窒素の少なくともいずれかを含むイオン化されたガスクラスタを照射して、前記ガスクラスタを照射した後の前記膜の密度を前記ガスクラスタを照射する前の前記膜の密度よりも高くすることを特徴とする膜形成方法。
  2. 前記膜は、金属酸化膜、半導体酸化膜、金属窒化膜、半導体窒化膜、金属酸化窒化膜、及び半導体酸化窒化膜のいずれかであることを特徴とする請求項１記載の膜形成方法。
  3. 下地の表面に、金属元素を含む、イオン化されたガスクラスタを照射して、前記下地の上に、前記金属元素を含む金属膜を形成することを特徴とする膜形成方法。
  4. 前記金属膜を前記下地の表面から内部にかけて設けられたビアホール内、または前記下地の表面から内部にかけて設けられたトレンチ内に形成することを特徴とする請求項３記載の膜形成方法。
  5. 下地の上に設けられた金属膜の表面に、酸素もしくは窒素のいずれかを含む、イオン化されたガスクラスタを照射して、前記金属膜の少なくとも一部を、前記金属膜中の金属元素を含む金属酸化膜、金属窒化膜、及び金属酸化窒化膜のいずれかに変えることを特徴とする膜形成方法。
  6. 下地の上に設けられた、金属膜もしくは金属酸化物のいずれかを含む被加工層に、二酸化炭素もしくはハロゲン元素のいずれかを含む、イオン化されたガスクラスタを選択的に照射して、前記ガスクラスタが選択的に照射された前記被加工層の部分を選択的に除去することを特徴とする膜形成方法。
  7. 下地の上に設けられた、絶縁膜および導電層を含む被加工層に、二酸化炭素もしくはハロゲン元素のいずれかを含む、イオン化されたガスクラスタを選択的に照射して、前記ガスクラスタが選択的に照射された前記被加工層の部分を選択的に除去することを特徴とする膜形成方法。
  8. 前記金属酸化膜に含まれる金属で構成される金属膜が前記金属酸化膜に変化するときのＧｉｂｂｓ自由エネルギーの低下量は、ケイ素が酸化ケイ素に変化するときのＧｉｂｂｓ自由エネルギーの低下量よりも大きいことを特徴とする請求項５または６に記載の膜形成方法。
  9. 前記ガスクラスタに含まれる原子数は、１００個以上、２００００個以下であることを特徴とする請求項１〜８のいずれか１つに記載の膜形成方法。
  10. 前記ガスクラスタが照射される直前の前記ガスクラスタに含まれる原子１個あたりの運動エネルギーは、１５ｅＶ以下であることを特徴とする請求項１〜９のいずれか１つに記載の膜形成方法。
  11. 半導体基板と、
    前記半導体基板の上に設けられた絶縁層と、
    前記絶縁層内に設けられたビアホールと、
    前記ビアホール内に設けられ、前記絶縁膜と接している金属膜と、
    前記金属膜と電気的に接続可能なメモリセルと、
    を備えたことを特徴とする不揮発性記憶装置。
JP2011067632A 2011-03-25 2011-03-25 膜形成方法および不揮発性記憶装置 Pending JP2012204591A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011067632A JP2012204591A (ja) 2011-03-25 2011-03-25 膜形成方法および不揮発性記憶装置
PCT/JP2011/005230 WO2012131810A1 (en) 2011-03-25 2011-09-15 Film formation method and nonvolatile memory device
US14/003,981 US20140054660A1 (en) 2011-03-25 2011-09-15 Film formation method and nonvolatile memory device
TW100133861A TWI505408B (zh) 2011-03-25 2011-09-21 成膜方法及非揮發性記憶裝置
US14/857,213 US20160005960A1 (en) 2011-03-25 2015-09-17 Film formation method and nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011067632A JP2012204591A (ja) 2011-03-25 2011-03-25 膜形成方法および不揮発性記憶装置

Publications (1)

Publication Number Publication Date
JP2012204591A true JP2012204591A (ja) 2012-10-22

Family

ID=45094179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011067632A Pending JP2012204591A (ja) 2011-03-25 2011-03-25 膜形成方法および不揮発性記憶装置

Country Status (4)

Country Link
US (2) US20140054660A1 (ja)
JP (1) JP2012204591A (ja)
TW (1) TWI505408B (ja)
WO (1) WO2012131810A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197397A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 磁気抵抗効果素子の製造方法
WO2014136855A1 (ja) * 2013-03-07 2014-09-12 東京エレクトロン株式会社 平坦化方法、基板処理システム、mram製造方法及びmram素子
JP2015153850A (ja) * 2014-02-13 2015-08-24 株式会社サイオクス 圧電体薄膜素子、その製造方法、および該圧電体薄膜素子を用いた電子デバイス
JP2016513374A (ja) * 2013-02-27 2016-05-12 サントル・ナショナル・ドゥ・ラ・レシェルシュ・サイエンティフィーク−セ・エン・エール・エス− 磁気構造体の処理方法
JP2022541193A (ja) * 2019-07-19 2022-09-22 インテグリス・インコーポレーテッド 熱履歴が低減された三次元ｎａｎｄメモリ

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140089639A (ko) * 2013-01-03 2014-07-16 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
US9988715B2 (en) * 2015-11-06 2018-06-05 Lam Research Corporation Interface engineering during MGO deposition for magnetic tunnel junctions
US9853215B1 (en) 2016-12-01 2017-12-26 Macronix International Co., Ltd. Resistance switching memory device and method of manufacturing the same
US9859336B1 (en) * 2017-01-09 2018-01-02 Macronix International Co., Ltd. Semiconductor device including a memory cell structure
US11081364B2 (en) * 2019-02-06 2021-08-03 Micron Technology, Inc. Reduction of crystal growth resulting from annealing a conductive material
CN110707211B (zh) * 2019-09-29 2023-02-17 西安理工大学 一种氧化铈忆阻器薄膜的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064839A (ja) * 1996-08-23 1998-03-06 Sony Corp 酸化物の処理方法
JP2004006589A (ja) * 2002-03-28 2004-01-08 Toshiba Corp 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
JP2005097706A (ja) * 2003-09-26 2005-04-14 Kenji Sumiyama 軟磁性材料の製造方法及び製造装置
JP2006507670A (ja) * 2002-11-08 2006-03-02 エピオン コーポレーション 集積回路相互接続構造のｇｃｉｂ処理
JP2008502150A (ja) * 2004-06-03 2008-01-24 エピオン コーポレーション 改善された二重ダマシン集積構造およびその製造方法
JP2010070788A (ja) * 2008-09-17 2010-04-02 Tokyo Electron Ltd 基板処理方法
WO2010090900A1 (en) * 2009-02-04 2010-08-12 Micron Technology, Inc. Method of forming memory cell using gas cluster ion beams

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124620A (en) * 1998-05-14 2000-09-26 Advanced Micro Devices, Inc. Incorporating barrier atoms into a gate dielectric using gas cluster ion beam implantation
US20030021908A1 (en) * 2001-07-27 2003-01-30 Nickel Janice H. Gas cluster ion beam process for smoothing MRAM cells
KR100487560B1 (ko) * 2003-03-10 2005-05-03 삼성전자주식회사 선택 트랜지스터를 갖는 이이피롬 및 그 제조방법
JPWO2007032379A1 (ja) * 2005-09-13 2009-03-19 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法及び製造装置
US7709344B2 (en) * 2005-11-22 2010-05-04 International Business Machines Corporation Integrated circuit fabrication process using gas cluster ion beam etching
US8080335B2 (en) * 2006-06-09 2011-12-20 Canon Kabushiki Kaisha Powder material, electrode structure using the powder material, and energy storage device having the electrode structure
US20080017936A1 (en) * 2006-06-29 2008-01-24 International Business Machines Corporation Semiconductor device structures (gate stacks) with charge compositions
JP5210533B2 (ja) * 2006-09-21 2013-06-12 アルプス電気株式会社 トンネル型磁気検出素子及びその製造方法
US7772110B2 (en) * 2007-09-28 2010-08-10 Tokyo Electron Limited Electrical contacts for integrated circuits and methods of forming using gas cluster ion beam processing
JP2009117673A (ja) 2007-11-08 2009-05-28 Panasonic Corp 半導体装置およびその製造方法
US7749849B2 (en) * 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of selectively oxidizing semiconductor structures, and structures resulting therefrom
EP2270480A4 (en) * 2008-04-23 2014-01-15 Ulvac Inc ANALYTICAL METHOD
WO2010008700A2 (en) * 2008-06-24 2010-01-21 Tel Epion Inc. Method and system for growing a thin film using a gas cluster ion beam
JP5203844B2 (ja) * 2008-08-07 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8679962B2 (en) * 2008-08-21 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit metal gate structure and method of fabrication
US7982196B2 (en) * 2009-03-31 2011-07-19 Tel Epion Inc. Method for modifying a material layer using gas cluster ion beam processing

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064839A (ja) * 1996-08-23 1998-03-06 Sony Corp 酸化物の処理方法
JP2004006589A (ja) * 2002-03-28 2004-01-08 Toshiba Corp 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
JP2006507670A (ja) * 2002-11-08 2006-03-02 エピオン コーポレーション 集積回路相互接続構造のｇｃｉｂ処理
JP2005097706A (ja) * 2003-09-26 2005-04-14 Kenji Sumiyama 軟磁性材料の製造方法及び製造装置
JP2008502150A (ja) * 2004-06-03 2008-01-24 エピオン コーポレーション 改善された二重ダマシン集積構造およびその製造方法
JP2010070788A (ja) * 2008-09-17 2010-04-02 Tokyo Electron Ltd 基板処理方法
WO2010090900A1 (en) * 2009-02-04 2010-08-12 Micron Technology, Inc. Method of forming memory cell using gas cluster ion beams
JP2012517102A (ja) * 2009-02-04 2012-07-26 マイクロン テクノロジー， インク． ガスクラスターイオンビームを用いてメモリセルを形成する方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197397A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 磁気抵抗効果素子の製造方法
JP2016513374A (ja) * 2013-02-27 2016-05-12 サントル・ナショナル・ドゥ・ラ・レシェルシュ・サイエンティフィーク−セ・エン・エール・エス− 磁気構造体の処理方法
WO2014136855A1 (ja) * 2013-03-07 2014-09-12 東京エレクトロン株式会社 平坦化方法、基板処理システム、mram製造方法及びmram素子
JPWO2014136855A1 (ja) * 2013-03-07 2017-02-16 東京エレクトロン株式会社 平坦化方法、基板処理システム及びｍｒａｍ製造方法
JP2015153850A (ja) * 2014-02-13 2015-08-24 株式会社サイオクス 圧電体薄膜素子、その製造方法、および該圧電体薄膜素子を用いた電子デバイス
JP2022541193A (ja) * 2019-07-19 2022-09-22 インテグリス・インコーポレーテッド 熱履歴が低減された三次元ｎａｎｄメモリ
JP7728743B2 (ja) 2019-07-19 2025-08-25 インテグリス・インコーポレーテッド 熱履歴が低減された三次元ｎａｎｄメモリ

Also Published As

Publication number Publication date
US20140054660A1 (en) 2014-02-27
TW201240020A (en) 2012-10-01
US20160005960A1 (en) 2016-01-07
TWI505408B (zh) 2015-10-21
WO2012131810A1 (en) 2012-10-04

Similar Documents

Publication Publication Date Title
TWI505408B (zh) 成膜方法及非揮發性記憶裝置
US11329221B2 (en) Electrode structure to improve RRAM performance
JP5794231B2 (ja) 半導体装置、および半導体装置の製造方法
KR102137817B1 (ko) 반도체 장치 및 그 제작 방법
JP2019096915A (ja) 半導体装置
JP2008263031A (ja) 磁気抵抗効果素子とその製造方法、磁気抵抗効果素子を備えた磁気記憶装置とその製造方法
TW201913893A (zh) 嵌入式記憶體的頂電極帽蓋結構
TW201409696A (zh) 包含無氟之鎢阻障層的半導體裝置及其製造方法
US10763431B2 (en) Film stress control for memory device stack
JP2020074365A (ja) 半導体装置
US9735347B2 (en) Magnetic memory device and method of manufacturing the same
US20150069387A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2019071481A (ja) 半導体装置、及び半導体装置の作製方法
US11322543B2 (en) Method for MRAM top electrode connection
CN113054095B (zh) 集成芯片及其形成方法
US20250301912A1 (en) Magnetoresistive Random-Access Memory (MRAM) Structure For Improving Process Control And Method Of Fabricating Thereof
JP6829316B2 (ja) 磁気抵抗素子の製造方法
TWI602284B (zh) 供非揮發性記憶體裝置的阻抗切換裝置及其形成方法
TW202201736A (zh) 記憶體裝置以及其製作方法
JP2009194398A (ja) 磁気抵抗効果素子、及び磁気抵抗効果素子を備えた磁気記憶装置
US20210184108A1 (en) Semiconductor structure and fabrication method thereof
US10923534B2 (en) Rectifying element and switching element having the rectifying element
JP2014082391A (ja) 半導体装置
JP2011238696A (ja) 抵抗変化素子及びその製造方法、並びに半導体装置及びその製造方法
JP2008091555A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140204