TWI505408B - 成膜方法及非揮發性記憶裝置 - Google Patents

成膜方法及非揮發性記憶裝置 Download PDF

Info

Publication number
TWI505408B
TWI505408B TW100133861A TW100133861A TWI505408B TW I505408 B TWI505408 B TW I505408B TW 100133861 A TW100133861 A TW 100133861A TW 100133861 A TW100133861 A TW 100133861A TW I505408 B TWI505408 B TW I505408B
Authority
TW
Taiwan
Prior art keywords
film
layer
metal
gas cluster
gas
Prior art date
Application number
TW100133861A
Other languages
English (en)
Other versions
TW201240020A (en
Inventor
Kyoichi Suguro
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201240020A publication Critical patent/TW201240020A/zh
Application granted granted Critical
Publication of TWI505408B publication Critical patent/TWI505408B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Hall/Mr Elements (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

成膜方法及非揮發性記憶裝置
本文所述之實施例概言之係關於成膜方法及非揮發性記憶裝置。
目前，電晶體、電阻、電路、及諸如此類整合於一個晶片上之大規模積體電路(LSI)廣泛用於電腦、通信裝置等之重要部分中。因此，電腦、通信裝置等之性能部分地取決於LSI性能。改良LSI性能之方式包含增加其整合程度。為增加LSI之整合程度，需要縮小元件尺寸。在(例如)MOS場效電晶體之情形下，可藉由縮短MOS之閘極長度、使源極/汲極區域變薄、及諸如此類來縮小元件尺寸。另外，在縮小元件尺寸之過程中，亦需要元件中所包含之塗層、堆疊膜、電極膜、及諸如此類具有較高品質。
[引用列表] [專利參考文獻]
[PTL1]
JP-A2009-117673
一般而言，根據一實施例，揭示成膜方法。該方法可包含使用含有氧及氮中之任一者之離子化氣體團簇輻照提供於底層上之擬處理層以改良該層的至少一部分。
在下文中，參照圖式來闡述實施例。在下列說明中，使用相同參考數字標記相同組件，且視需要刪去先前闡述之組件說明。舉例而言，可藉由各實施例之方法來改良或處理非揮發性記憶裝置中所包含之層(或膜)。
第一實施例
圖1A及1B係用於闡述第一實施例之成膜方法的示意性膜剖視圖。
圖2係用於闡述第一實施例之成膜設備之概觀的示意性剖視圖。
在第一實施例之成膜方法中，如圖1A中所展示，使用含有氧之氣體團簇離子(離子化氣體團簇)30輻照提供於底層10上之金屬氧化物膜20A的表面。如圖1B中所展示，使在使用氣體團簇離子30輻照後之金屬氧化物膜20B的密度高於在使用氣體團簇離子30輻照前之金屬氧化物膜20A的密度。底層10係半導體層、金屬層、絕緣層、磁性層、或諸如此類。
藉由圖2中所展示之成膜設備100來實施圖1中所展示之成膜方法。
圖2中所展示之成膜設備100包含真空室101、氣體加壓機構102、加速機構103、及基板支撐支架104。氣體加壓機構102與真空室101相連接。氣體加壓機構102使其噴嘴部分102n伸至真空室101中。噴嘴部分102n之末端以約0.5 mm至2 mm之直徑打開。在該實施例之數值範圍中，表達「0.5 mm至2 mm」意指不小於0.5 mm且不大於2 mm。
成膜設備100進一步包含氣體供應機構106及107。使用(例如)諸如氬(Ar)等惰性氣體填充氣體供應機構106。控制自氣體供應機構106至真空室101之氣體供應之閥門提供於氣體供應機構106與真空室101之間。氣體供應機構107之應用闡述於下文中。
經由排放埠105排出真空室101中之大氣。將真空室101中之減壓大氣保持於(例如)約1x10-5 Pa。(此處，「x」意指乘法符號。)使用氧(O)或添加有惰性氣體(例如氬(Ar)及氦(He))之氧氣來填充氣體加壓機構102。在不小於5大氣壓且小於10大氣壓下將進入氣體加壓機構102中之氣體加壓。
將矽基板(作為底層10之實例)安裝於基板支撐支架104上。將金屬氧化物膜20A提供於底層10上。金屬氧化物膜20A之材料係氧化鋁(Al2 O3 )、氧化鑭(La2 O3 )、氧化鋁鑭(LaAlO)、氧化鉿(HfO2 )、氧化鈰(CeO2 )、氧化鎂(MgO)、或諸如此類。
在將於氣體加壓機構102中加壓(不小於5大氣壓且小於10大氣壓)之氣體經由細小噴嘴部分102n排入真空室101中時，氣體在噴嘴部分102n之末端附近以絕熱方式擴展。因此，氣體在真空室101中冷卻以產生氣體團簇。另外，在成膜設備100中，使用30 eV或更小之電子輻照氣體團簇。因此，電子與氣體團簇碰撞，且團簇中原子之最外殼層電子經激發而自團簇釋放。因此，在氣體團簇中產生具有化合價為約一至若干之正電荷的氣體團簇離子30。亦即，氣體團簇係指分子及原子中至少任一者之氣態聚集體。換言之，將複數個分子之聚集體、複數個原子之聚集體、及一或多個分子及一或多個原子之聚集體中之一者(呈氣態)稱為氣體團簇。離子化氣體團簇係指分子及原子中之至少約一至若干個發生離子化的氣體團簇。
氣體團簇離子30中所含有之原子數量為不小於100且不大於20,000。氣體團簇離子30中所含有之原子數量較佳為不小於100且不大於10,000、更佳地不小於100且不大於3,000。
使用下列方法來獲得氣體團簇離子30所含有之不大於20,000、不大於10,000、或不大於3,000之原子數量。舉例而言，使相對較大原子數量(例如，原子數量不大於10,000)之氣體團簇離子30與自氣體供應機構106供應至真空室101中之氬(Ar)碰撞，且藉由碰撞將氣體團簇離子30分成較小部分。因此，形成具有較小數量原子之氣體團簇。舉例而言，使用30 kV至60 kV將含有2,000個或更多至5,000個或更少原子之氣體團簇離子30加速，且然後與氬(Ar)之中性氣體分子或諸如此類碰撞。因此，形成含有較小數量原子之氣體團簇離子30。
在成膜設備100中藉由加速機構103在自噴嘴部分102n至基板支撐支架104之方向上將氣體團簇離子30加速。藉由加速，在即將施加氣體團簇離子30至底層10前，氣體團簇離子30中每個原子之動能變成15 eV或更低。在即將施加氣體團簇離子30至底層10前，氣體團簇離子30中每個原子之動能較佳為12 eV或更低。
換言之，經由在成膜設備100中加速氣體團簇離子30，氣體團簇離子30中每個原子之能量變成15 eV或更低、較佳地12 eV或更低。
在第一實施例中，使用含有3,000個或更多至10,000個或更少氧原子之氣體團簇離子30來輻照金屬氧化物膜20A之表面，該等氧原子之動能數值不小於1x1014 (/cm2 )且不大於5x1015 (/cm2 )。對金屬氧化物膜20A之表面之該輻照提供具有化學計量組成或氧含量略高於化學計量組成之金屬氧化物膜20B，金屬氧化物膜20B相對於氧含量低於化學計量組成之金屬氧化物膜20A經進一步氧化。因此，使用氣體團簇離子30輻照後之金屬氧化物膜20B的密度高於使用氣體團簇離子30輻照前之金屬氧化物膜20A的密度。
亦可藉由濺鍍方法來形成氧化鋁(Al2 O3 )、氧化鑭(La2 O3 )、氧化鋁鑭(LaAlO)、氧化鉿(HfO2 )、氧化鈰(CeO2 )、氧化鎂(MgO)、或諸如此類之金屬氧化物膜。舉例而言，反應性濺鍍方法使用金屬靶或合金靶並實施氧及氬之混合氣體之DC排放以在底層上形成濺鍍膜(金屬氧化物膜)。另外，RF濺鍍方法使用金屬氧化物靶並實施氬或含氧氬氣體之RF排放以在底層上形成濺鍍膜(金屬氧化物膜)。
然而，濺鍍方法不能提供具有足夠密度之金屬氧化物膜，此乃因濺鍍原子黏著至底層之遷移率不如該實施例中一般大。舉例而言，假設氧化鋁(Al2 O3 )、氧化鑭(La2 O3 )、氧化鋁鑭(LaAlO)、氧化鉿(HfO2 )、氧化鈰(CeO2 )、氧化鎂(MgO)、或諸如此類之體晶之密度為「1」(標準值)，則藉由濺鍍形成之金屬膜之密度具有「0.90至0.95」(標準值)之上限。造成金屬氧化物膜之密度具有約「0.90至0.95」(標準值)之上限之事實的一個因素係金屬氧化物膜中缺乏氧。
藉由濺鍍方法形成之金屬氧化物膜可具有1x1011 cm-2 或更高之固定電荷密度。因此，若使用此一金屬氧化物膜作為閘極氧化物膜，則臨限電壓可變得不穩定或可靠性可有所降低。
另一方面，ALD(原子層沈積)或CVD(化學蒸氣沈積)可形成金屬氧化物膜。然而，在該等方法中，氣體分子可含有鹵素組份(F、Cl、I等)或有機組份(CH4 )。因此，該等組份可納入金屬氧化物膜中。因此，藉由可藉由熱處理去除鹵素組份或有機組份之程度來測定膜品質。
舉例而言，難以藉由常用燈加熱或電爐加熱將鹵素組份或有機組份自含有該組份之金屬氧化物膜去除。另外，如同藉由濺鍍方法形成金屬氧化物膜之情形，ALD或CVD會產生較高固定電荷密度。因此，會引起臨限電壓不穩定、可靠性降格、及諸如此類。儘管亦可使用在臭氧氣氛中促進氧化同時實施UV輻照之方法，但迄今為止尚不能獲得足夠膜密度。
與之相比，已發現，藉由該實施例製得之金屬氧化物膜20B之密度為「0.95至1」(標準值)。此乃因下列因素。
舉例而言，若使用含有氧原子之氣體團簇離子30輻照金屬氧化物膜20A，則使用氣體團簇離子30輻照之金屬氧化物膜20A之表面(直徑大約等於氣體團簇離子30直徑之金屬氧化物膜20A之表面部分)的溫度在一皮秒(10-12 秒)內在局部增至約10,000℃。此外，表面之局部部分接收氣體團簇離子30之動能。
因此，在該實施例之成膜中，促進了金屬氧化物膜20A之氧化反應及金屬氧化物膜20A中原子之遷移(金屬氧化物膜中之組份在底層10上移動之現象)。因此，與使用濺鍍方法、ALD、及CVD之情形相比，該實施例可提供具有低固定電荷密度之緻密(密集)金屬氧化物膜20B。
在鋁(Al)、鑭(La)、鉿(Hf)、鈰(Ce)、或諸如此類之金屬膜變成金屬氧化物膜時，吉布斯自由能(Gibbs free energy)之降低量大於矽(Si)變成氧化矽(SiO2 )時吉布斯自由能之降低量。因此，在改良較氧化矽(SiO2 )更熱穩定之金屬氧化物膜20A時，該實施例之成膜方法係有效的。
接下來，闡述有效改良金屬氧化物膜(例如該實施例)之元件。
圖3A至3C係用於闡述具體元件實例之示意性剖視圖。
首先，圖3A展示磁阻記憶體(MRAM)之MTJ(磁性穿隧接面)元件單元的概觀。
MTJ元件單元200具有堆疊結構，其中下部電極201、合金層202、記錄層203、金屬氧化物膜20B(作為中間層)、參考層204、及上部電極205以此順序自底部至頂部進行堆疊。記錄層203及參考層204之材料係(例如)CoFeB。金屬氧化物膜20B之材料係(例如)氧化鎂(MgO)。
此處，將下部電極201與上部電極205之間之部分具有低電阻的狀態指定為信號「1」。將下部電極201與上部電極205之間之部分具有高電阻的狀態指定為信號「0」。在讀取信號「1」時，金屬氧化物膜20B較佳地盡可能薄以通過穿隧電流。另一方面，在讀取信號「0」時，金屬氧化物膜20B較佳地盡可能具有高電阻。
藉由該實施例形成之MgO膜具有接近於MgO晶體之密度及高絕緣性質。因此，即使MgO膜變薄，MgO膜亦展現高電阻值。
若MgO膜之密度較低，則在MgO膜變薄至1 nm(奈米)至2 nm之情形下，MgO膜之絕緣性質不能得以充分保持。在此情形下，在MTJ元件單元200中，信號「1」狀態之電阻與信號「0」狀態之電阻間之差值變小，且可能不能區分「1」及「0」。作為用於增強超薄MgO膜之絕緣性質之方法，藉由使用含有氧之團簇進行輻照來對MgO膜實施緻密化改良係有效的。
圖3B展示電阻變化記憶體(ReRAM)之記憶單元的概觀。
電阻變化記憶體之記憶單元210具有堆疊結構，其中下部電極211、金屬膜212、金屬氧化物膜20B(係記錄層)、金屬膜213、及上部電極214以此順序自底部至頂部進行堆疊。此處，金屬氧化物膜20B之材料係(例如)氧化鉿(HfO2 )。
另外，除HfO2 外，可使用TiO2 、ZrO2 、V2 O5 、Nb2 O5 、及Ta2 O5 中之至少一者。另外，膜結構亦可係如下結構：其中將上述金屬氧化物中之一者之膜與氧濃度低於該膜之金屬氧化物膜一起堆疊。舉例而言，可使用相同種類且具有不同組成之金屬氧化物之堆疊結構，例如TiO/TiO2 、ZrO/ZrO2 、VO/V2 O5 、NbO/Nb2 O5 、及TaO/Ta2 O5 。
藉由使用具有高氧濃度之金屬氧化物膜及具有低氧濃度之金屬氧化物膜的堆疊結構作為金屬氧化物膜20B，藉由向堆疊膜施加電壓可使氧移動至具有高氧濃度之膜上。因此，使得金屬氧化物膜20B包含具有高絕緣性質之金屬氧化物膜。另外，若將正負顛倒之反向電壓施加至堆疊膜，則氧移動至具有低氧濃度之膜上以減小金屬氧化物膜20B之絕緣性質。因此，金屬氧化物膜20B中電阻變化之重複性得以改良。
在電阻變化記憶體之記憶單元210中，施加於金屬氧化物膜20B(係電阻變化膜)之主表面間之電壓隨給予下部電極211及上部電極214之電勢的組合而變化。藉助金屬氧化物膜20B之電阻值，可記錄「1」或「0」之資訊，儲存，並擦除。
藉由該實施例形成之HfO2 膜具有接近於HfO2 晶體之密度及高絕緣性質。若HfO2 膜之密度較低，則在HfO2 膜變薄時，HfO2 膜之絕緣性質不能得以充分保持。在此情形下，在記憶單元210中，信號「1」狀態之電阻與信號「0」狀態之電阻間之差值變小，且可能不能區分「1」及「0」。作為用於增強超薄HfO2 膜之絕緣性質之方法，藉由使用含有氧之團簇進行輻照來對HfO2 膜實施緻密化改良係有效的。
圖3C展示快閃記憶體之閘電極單元。
快閃記憶體220包含基極區域221、源極區域222及汲極區域223(選擇性提供於基極區域221之表面上)。另外，快閃記憶體220包含閘極絕緣膜224(提供於基極區域221上)、源極區域222、汲極區域223、浮動閘極225(提供於閘極絕緣膜224上)、金屬氧化物膜20B(提供於浮動閘極225上之介電層)、及控制閘極226(提供於金屬氧化物膜20B上)。金屬氧化物膜20B之材料係(例如)氧化鉿(HfO2 )、氧化鋁(Al2 O3 )、或諸如此類。
首先，將不小於臨限電壓之電壓施加至控制閘極226以使來自源極區域222之電流通向汲極區域223。汲極區域223中獲得高能量之電子變成熱電子或穿隧電流，且其中之一部分通過閘極絕緣膜224進入浮動閘極225。在浮動閘極225帶電荷之情形下，獲得在控制閘極226為0(V)時沒有電流在源極與汲極之間流動的增強類型。在浮動閘極225不帶電荷之情形下，獲得抑制類型，其中即使在控制閘極226為0(V)時電流亦在源極與汲極之間流動。
在使用電子向浮動閘極225充電時，金屬氧化物膜20B較佳地盡可能地薄。另一方面，為保留浮動閘極225之靜電荷，金屬氧化物膜20B較佳地盡可能地具有高電阻。
藉由該實施例形成之HfO2 膜(或Al2 O3 膜或LaAlO膜)具有接近於HfO2 晶體(或Al2 O3 晶體或LaAlO晶體)之密度及高絕緣性質。若HfO2 膜(或Al2 O3 膜或LaAlO膜)之密度較低時，則在HfO2 膜(或Al2 O3 膜或LaAlO膜)變薄時，HfO2 膜(或Al2 O3 膜或LaAlO膜)之絕緣性質不能得以充分保持。在此情形下，浮動閘極225之靜電荷不足，且可能不能區分快閃記憶體之「1」及「0」信號。作為用於增強超薄HfO2 膜(或Al2 O3 膜或LaAlO膜)之絕緣性質之方法，藉由使用含有氧之團簇進行輻照來對HfO2 膜(或Al2 O3 膜或LaAlO膜)實施緻密化改良係有效的。
此處，浮動閘極225係此實施例中之實例。可使用電荷儲存層來替代浮動閘極225。電荷儲存層具有MONOS(金屬氧氮氧矽(Metal Oxide Nitride Oxide Silicon))結構。MONOS結構係包含金屬氧化物膜/金屬氮氧化物膜/金屬氮化物膜之堆疊體結構。
因此，可有效地將藉由該實施例之成膜方法形成之金屬氧化物膜20B納入電阻變化記憶體之MTJ元件單元200、電阻變化記憶體之記憶單元210、或快閃記憶體之閘電極單元中。
第二實施例
圖4A及4B係用於闡述第二實施例之成膜方法的示意性膜剖視圖。
在第二實施例之成膜方法中，如圖4A中所展示，將含有金屬元素之氣體團簇離子30施加於底層10上。然後，如圖4B中所展示，在底層10上形成含有金屬元素之金屬膜40。在第二實施例中，因使用氣體團簇離子30來沈積金屬膜40，故在底層10上形成緻密且高純之金屬膜40。另外，因在使用氣體團簇離子30輻照底層10之表面的同時形成金屬膜40，故在底層10上形成極佳地黏著至底層10之金屬膜40。在此情形下，在底層10上形成極佳地黏著至底層10之金屬膜40，不論底層10之材料如何。舉例而言，即使底層10之材料係半導體或絕緣體(SiO2 、Si3 N4 等)，亦在底層10上形成極佳地黏著至底層10之金屬膜40。使用金屬膜40作為(例如)半導體元件、磁性元件、及諸如此類之電極。
舉例而言，使用汽化氯化鎂(MgCl2 )氣體作為氣體團簇離子30。可使用氫氣(H2 )來減小氯化鎂氣體之濃度。將氯化鎂(MgCl2 )及氫(H2 )置於成膜設備100之氣體供應機構107中。在第二實施例中，若需要，可將氧(O2 )、氬(Ar)、氫(H2 )、及諸如此類置入氣體加壓機構102中。
在第二實施例之成膜方法中，在成膜設備100中產生含有氯化鎂氣體之氣體團簇離子30並施加於底層10上。氣體團簇離子30中所含有之原子數量係(例如)不小於2,000且不大於5,000。
在將氣體團簇離子30施加於底層10上時，使用氣體團簇離子30輻照之底層10表面(直徑大約等於氣體團簇離子30之直徑之底層10的表面部分)的溫度在一皮秒(10-12 秒)內在局部增至約10,000℃。此外，表面之局部部分接收氣體團簇離子30之動能。
因此，MgCl2 發生分解，且氣體團簇離子30中之鎂(Mg)選擇性沈積於底層10上。除鎂(Mg)外之組份(Cl、H等)在表面之局部部分發生汽化並經由排放埠105有效排出。在底層10上形成之鎂膜具有約1 nm至10 nm之膜厚度。若將此一鎂膜沈積於Si基板上，則Si基板與Mg膜在鎂膜與Si基板之間之介面上反應形成Mg2 Si膜。鎂膜與p型Si間及鎂膜與n型Si間之Schottky障壁高度分別為0.7 eV及0.45 eV。
在第二實施例中，因使用氣體團簇離子30輻照底層10以在底層10上形成金屬膜40，故促進了金屬原子在底層10上之遷移(金屬膜中之組份在底層上移動之現象)。因此，與藉由濺鍍方法、ALD、及CVD形成之金屬膜相比，在底層10上形成之金屬膜40變成緻密膜。
圖5A及5B係用於闡述第二實施例之成膜方法之改良實例的示意性膜剖視圖。
如圖5A中所展示，自底層10之表面至內部提供通孔10h。將含有金屬元素之氣體團簇離子30施加於提供通孔10h之底層10上。底層10包含絕緣層10i及金屬層10m。然後，如圖5B中所展示，在通孔10h中之底部表面及通孔10h外側之底層10表面上形成含有金屬元素的金屬膜40。使用在通孔10h中形成之金屬膜40作為(例如)半導體元件及磁性元件之觸點插塞電極。金屬膜40可稱為金屬層。
在此改良實例中，使用(例如)六氟化鎢(WF6 )及甲矽烷(SiH4 )之混合氣體作為氣體團簇離子30。氣體團簇離子30中所含有之原子數量係(例如)不小於2,000且不大於5,000。
在成膜設備100中藉由加速機構103在自噴嘴部分102n至基板支撐支架104之方向上將氣體團簇離子30加速。因此，氣體團簇離子30主要在通孔10h之深度方向上移動。因此，一部分氣體團簇離子30到達通孔10h之內部側表面，且大部分氣體團簇離子30易於到達通孔10h之底部表面。
在使用氣體團簇離子30輻照通孔10h之底部表面時，使用氣體團簇離子30輻照之通孔10h之底部表面(直徑大約等於氣體團簇離子30之直徑之底部表面部分)的溫度在一皮秒(10-12 秒)內在局部增至約10,000℃。此外，底部表面之局部部分接收氣體團簇離子30之動能。因此，WF6 發生分解，且氣體團簇離子30中之鎢(W)優先自通孔10h之底部表面沈積。
在該實施例中，因在使用氣體團簇離子30輻照通孔10h之底部表面及內部側表面的同時形成鎢膜(W膜)，故在通孔10h中形成緻密鎢膜(W膜)。另外，鎢膜(W膜)與底層10之間之黏著良好。
另外，因通孔10h之底部表面之溫度在一皮秒(10-12 秒)內增至約10,000℃，故除鎢(W)外之組份(Si、H、F等)易於迅速汽化至通孔10h外部。因此，經由排放埠105有效排出除鎢(W)外之組份(Si、H、F等)。因此，形成緻密鎢膜且鎢膜之純度較高。
在常用選擇性鎢CVD方法中，因通孔10h中鎢膜(W膜)與底層10之間之黏著不足，故需要在鎢膜(W膜)與底層10之間插入障壁膜(例如矽化鎢膜(WSix 膜)及鈦基膜(Ti膜或TiN膜))。然而，因該障壁膜具有相對較高之電阻率，故作為全觸點插塞電極電阻可有所增加。另外，在常用選擇性鎢CVD方法中，因通孔10h中底部表面之溫度並不如該實施例中一般增加，故除鎢(W)外之組份(Si、H、F等)難以汽化至通孔10h外部。因此，Si、H、F、及諸如此類可混合至鎢膜中。
在該實施例中，無需提供上述障壁膜，且鎢膜(W膜)直接與通孔10h之底部表面及側表面接觸。
可藉由(例如)CMP(化學機械拋光)或諸如此類來去除在底層10中除通孔10h外之表面上形成之多餘金屬膜40。可在自底層10中表面至內部提供之代替通孔10h的溝槽中形成金屬膜40。
圖6A至6D係用於闡述第二實施例之成膜方法之另一改良實例的示意性膜剖視圖。
如圖6A中所展示，預先在底層10上形成金屬膜40。藉由圖4A及4B中所展示之方法形成金屬膜40。接下來，使用含有氧(O)之氣體團簇離子30輻照在底層10上形成之金屬膜40之表面，從而使金屬膜40之至少一部分變為含有金屬膜40中之金屬元素的金屬氧化物膜21。金屬氧化物膜21具有(例如)0.5 nm至10 nm之膜厚度。此狀態展示於圖6B中。
舉例而言，在底層10上形成鎂膜(Mg膜)作為金屬膜40，且然後使用含有氧(O)之氣體團簇離子30輻照鎂膜(Mg膜)以使鎂膜(Mg膜)變為氧化鎂膜(MgO膜)。另一選擇為，作為鎂膜(Mg膜)之代替，可使用氣體團簇離子30輻照鉿膜(Hf膜)、鋁膜(Al膜)、鑭膜(La膜)、鈰膜(Ce膜)、及另一稀土金屬膜中之任一者以在底層10上形成氧化鉿膜(HfO2 膜)、氧化鋁膜(Al2 O3 膜)、氧化鑭膜(La2 O3 膜)、氧化鈰膜(CeO2 膜)、或其他稀土金屬之氧化物膜。使用氣體團簇離子30在底層10上形成鉿膜(Hf膜)、鋁膜(Al膜)、鑭膜(La膜)、鈰膜(Ce膜)、及另一稀土金屬膜中之任一者。
在鋁(Al)、鑭(La)、鉿(Hf)、鈰(Ce)、另一稀土金屬、或諸如此類之金屬膜40變成金屬氧化物膜21時，吉布斯自由能之降低量大於矽(Si)變成氧化矽(SiO2 )時吉布斯自由能之降低量。在底層10係矽(Si)之情形下，即使此一金屬膜亦不經矽(Si)還原，且形成緻密金屬氧化物膜21。
若將鎂膜(Mg膜)沈積於CoFeB膜上且然後使用氧團簇輻照鎂膜，則形成高純氧化鎂膜(MgO膜)。所形成之MgO膜具有良好晶體定向性質。此外，可在350℃或更低下於以下狀態中加熱在MgO膜上形成之CoFeB膜及在MgO膜下方之CoFeB膜：其中含有容易結合硼(B)之鉭(Ta)、鈮(Nb)、釩(V)、鈦(Ti)、鋯(Zr)、鉿(Hf)、或稀土金屬之層以毗鄰各別CoFeB層或在其周圍的金屬層或合金層形式存在。因此，CoFeB層變成具有良好定向性質之磁性膜。
使用氣體團簇離子30形成金屬氧化物膜21之優點如關於第一實施例之金屬氧化物膜20B所述。亦即，可有效地將金屬氧化物膜21納入磁阻記憶體之MTJ元件單元200、電阻變化記憶體之記憶單元210、或快閃記憶體之閘電極單元中。
另一選擇為，可使用含有氮(N)之氣體團簇離子30輻照提供於底層10上之金屬膜40的表面，從而使至少一部分金屬膜40變為含有金屬膜40中之金屬元素之金屬氮化物膜25，如圖6C中所展示。因此，在底層10上形成緻密金屬氮化物膜25。另外，可使用含有氧(O)及氮(N)之氣體團簇離子30輻照提供於底層10上之金屬膜40的表面，從而使至少一部分金屬膜40變為含有金屬膜40中之金屬元素之金屬氮氧化物膜26，如圖6D中所展示。因此，在底層10上形成緻密金屬氮氧化物膜26。
第三實施例
圖7A及7B係用於闡述第三實施例之成膜方法之示意性膜剖視圖。
在第三實施例之成膜方法中，如圖7A中所展示，使用含有二氧化碳(CO2 )及鹵素元素中之至少一者之氣體團簇離子30選擇性輻照提供於底層10上之擬處理層230。然後，如圖7B中所展示，選擇性去除使用氣體團簇離子30選擇性輻照之擬處理層230部分。
展示MTJ元件單元作為擬處理層230之實例。擬處理層230包含金屬膜及金屬氧化物膜中之至少一者。除此之外，擬處理層230可為圖3B中所展示之電阻變化記憶體之記憶單元。另一選擇為，擬處理層230可為圖3C中所展示之快閃記憶體之閘電極單元。在此情形下，擬處理層230包含絕緣膜(閘極絕緣膜224)及導電層(浮動閘極225及控制閘極226)。
圖7A中所展示之擬處理層230具有(例如)堆疊結構，其中下部電極201、合金層202、記錄層203、金屬氧化物膜20B(作為中間層)、及參考層204以此順序自底層10側進行堆疊。將硬遮罩231選擇性提供於擬處理層230上。硬遮罩231係(例如)氧化矽膜(SiO2 膜)及鉭膜(Ta膜)、釕膜(Ru膜)之堆疊體，或釕膜(Ru膜)及氧化矽膜(SiO2 膜)之堆疊體。亦可使用電負性高於鐵(Fe)、鈷(Co)、及鎳(Ni)之金屬(例如鉑(Pt)、鈀(Pd)、銠(Rh)、及銥(Ir))來代替釕(Ru)。同樣，在此情形下，可獲得相似效應。在使用氣體團簇離子30輻照擬處理層230之前，硬遮罩231具有d1之厚度且擬處理層230具有d2之厚度。在該實施例中，調節硬遮罩231之厚度以便d1可厚於d2。
隨後，使用含有二氧化碳(CO2 )及鹵素元素(例如氯(Cl2 ))中之至少一者的氣體團簇離子30選擇性輻照擬處理層230。氣體團簇離子30中所含有之原子數量不小於100且不大於20,000。氣體團簇離子30中所含有之原子數量較佳地不小於1,000且不大於10,000。
在成膜設備100中藉由加速機構103在自噴嘴部分102n至基板支撐支架104之方向上將氣體團簇離子30加速。因此，氣體團簇離子30主要在垂直於底層10之表面10s的方向上移動，且氣體團簇離子30實質上垂直入射至擬處理層230之主表面上。
在使用氣體團簇離子30輻照擬處理層230之表面時，使用氣體團簇離子30輻照之擬處理層230之表面(直徑大約等於氣體團簇離子30之擬處理層230之表面部分)的溫度在一至十皮秒(10-12 秒)內在局部增至約10,000℃。此外，表面之局部部分接收氣體團簇離子30之動能。因此，在擬處理層230之表面上進行化學及物理蝕刻。
在處理前擬處理層230中每一層之厚度為數奈米或更低且擬處理層230之厚度為30 nm或更低的情形下，在使用氣體團簇離子30輻照擬處理層230後，擬處理層230之側表面230w與底層10之表面10s間之角度A變為80度至90度。另外，在處理後在平行於底層10之表面10s之方向上的寬度W1變為15 nm至40 nm。因預先使硬遮罩231組態成厚於擬處理層230，故硬遮罩231之一部分在蝕刻後得以保留。
在第三實施例之成膜方法中，對擬處理層230之側表面230w具有較小損害，且非必要側壁沈積膜較不易於形成於擬處理層230之側表面230w上。
舉例而言，在非必要側壁沈積膜形成於擬處理層230之側表面230w上之情形下，會引起下列故障。非必要側壁沈積膜可藉由常用RIE(反應性離子蝕刻)、離子修剪、及諸如此類形成。
圖8A至8C係用於闡述實例的圖式，其中在處理後於擬處理層之側表面上形成側壁沈積膜。
舉例而言，圖8A展示非必要側壁沈積膜300形成於磁阻記憶體中MTJ元件單元200之側表面200w上的狀態。側壁沈積膜300與(例如)記錄層203、合金層202、及下部電極201接觸。在此情形下，若非必要側壁沈積膜300具有磁性及/或導電性，則MTJ元件單元200可能不能用作磁阻記憶體之記憶單元。舉例而言，提供於半導體層上之接觸層或諸如此類對應於底層10。
圖8B展示非必要側壁沈積膜301形成於電阻變化記憶體中記憶單元210之側表面210w上的狀態。側壁沈積膜301與(例如)金屬膜213、金屬氧化物膜20B、金屬膜212、及下部電極211接觸。在此情形下，若非必要側壁沈積膜301具有導電性，則記錄單元210可能不能用作電阻變化記憶體之記憶單元。舉例而言，提供於半導體層上之接觸層或諸如此類對應於底層10。
圖8C展示非必要側壁沈積膜302形成於快閃記憶體220中閘電極單元之側表面220w上的狀態。在此情形下，在藉由離子植入形成源極區域222及汲極區域223時，側壁沈積膜302形成屏蔽層以可防止源極區域222及汲極區域223形成於控制閘極226之正下方。因此，在控制閘極226正下方之基極區域221中形成之通道層可能並不與源極區域222及汲極區域223連接，且此可引起快閃記憶體220之操作故障。
與之相比，在第三實施例之成膜方法中，因使用氣體團簇離子30處理擬處理層230，故較不易於形成側壁沈積膜300、301、及302。
在第三實施例之成膜方法中，施加至擬處理層230之氣體團簇離子30之加速能可在兩個步驟中發生變化以防止對於擬處理層230之表面的損害。舉例而言，在初始處理階段中，使用20 keV或更高來加速氣體團簇離子30。隨後，在最終處理階段中，使用10 keV或更低來加速氣體團簇離子30。另一選擇為，可自開始時使用10 keV或更低來加速氣體團簇離子30。因此，藉由減弱氣體團簇離子30之加速能，最終經處理之擬處理層230之表面變得較為平滑。以此方式，在第三實施例中，擬處理層包含於非揮發性記憶裝置中。擬處理層包含於磁阻記憶體中，該層夾於下部電極與上部電極之間，且該層包含合金層、記錄層、中間層、及參考層。擬處理層包含於電阻變化記憶體中，該層夾於下部電極與上部電極之間，且該層包含第一金屬層、電阻變化膜、及第二金屬層。擬處理層包含於快閃記憶體中，且該層包含介電層、電荷儲存層、及控制閘極。
第四實施例
圖9A及9B係用於闡述第四實施例之成膜方法之示意性膜剖視圖。
在第四實施例之成膜方法中，如圖9A中所展示，在非必要側壁沈積膜300形成於磁阻記憶體中MTJ元件單元200之側表面上之情形下，使用含有氧(O)及氮(N)中之至少一者之氣體團簇離子30輻照側壁沈積膜300以將側壁沈積膜300之至少一部分變成改良層350。改良層350係金屬氧化物膜、金屬氮化物膜、及金屬氮氧化物膜中之任一者。換言之，改良層350係並不具有磁性及導電性之層。
圖9A展示改良層350形成於側壁沈積膜300之表面上之狀態。改良層350與MTJ元件單元200之記錄層203及合金層202接觸。
因此，藉由將實質上非必要側壁沈積膜300之至少一部分變成並不具有磁性及導電性之改良層350，MTJ元件單元200較不易於受側壁沈積膜300之磁性及電性質影響。因此，形成具有期望功能之MTJ元件單元200。
另外，如圖9B中所展示，在非必要側壁沈積膜301形成於電阻變化記憶體中記憶單元210之側表面上之情形下，使用含有氧(O)及氮(N)中之至少一者之氣體團簇離子30輻照側壁沈積膜301以將側壁沈積膜301之至少一部分變成改良層351。改良層351係金屬氧化物膜、金屬氮化物膜、及金屬氮氧化物膜中之任一者。換言之，改良層351係並不具有導電性之層。
圖9B展示改良層351形成於側壁沈積膜301之表面上之狀態。改良層351與電阻變化記憶體中記憶單元210之金屬膜213、金屬氧化物膜20B(係記錄層)、金屬膜212、及下部電極211接觸。
因此，藉由將實質上非必要側壁沈積膜301之至少一部分變成並不具有導電性之改良層351，記憶單元210較不易於受側壁沈積膜301之電性質影響。因此，形成具有期望功能之記憶單元210。
在形成改良層350及351時，氧(O)及氮(N)中之至少一者之原子(其數量不小於100且不大於20,000)含於氣體團簇離子30中。氣體團簇離子30中每個原子之能量不小於1 eV且不大於30 eV。改良層350及351具有(例如)10 nm或更低之膜厚度。
第五實施例
圖10係第五實施例之元件剖視圖。
圖10展示包含MTJ元件單元200之非揮發性記憶裝置400之主要部分。MTJ元件單元200係可重寫非揮發性記憶單元。作為互連層(觸點通孔)之金屬膜40與MTJ元件單元200之下部電極201電連接。金屬膜40係(例如)第二實施例中所述之鎢膜(W膜)。金屬膜40提供於通孔10h中，通孔10h提供於作為夾層絕緣膜之絕緣層410中。沒有障壁層提供於金屬膜40與絕緣層410之間。亦即，因金屬膜40與絕緣層410之間之黏著良好，故無需提供障壁層。金屬膜40與通孔10h中之絕緣層410直接接觸。
絕緣層410提供於基極區域421上，基極區域421係半導體層(半導體基板)。源極區域422及汲極區域423選擇性提供於基極區域421之表面上。閘電極425經由閘極絕緣膜424提供於源極區域422及汲極區域423之間之基極區域421上。汲極區域423經由提供於基極區域421表面上之接觸層430與金屬膜40連接。亦即，MTJ元件單元200經由金屬膜40與MOS結構之開關元件426連接。絕緣層440(係夾層絕緣膜)提供於絕緣層410上。
非必要側壁沈積膜300形成於MTJ元件單元200之側表面200w上。然而，側壁沈積膜300之表面已變成改良層350。若如第三實施例形成MTJ元件單元200，則並不形成側壁沈積膜300。亦即，自圖10之組態去除側壁沈積膜300及改良層350之組態亦包含於該實施例中。
在該實施例中，除上述金屬氧化物膜外，亦可使用含有氧、氮、及/或諸如此類之氣體團簇離子30輻照半導體氧化物膜、半導體氮化物膜、或半導體氮氧化物膜；因此，可增加其密度。舉例而言，可使用含有氧及諸如此類之氣體團簇離子30輻照氧化矽膜(SiO2 膜)及氮氧化矽膜(SiON膜)；因此，可增加其密度。另一選擇為，可使用含有氮及諸如此類之氣體團簇離子30輻照氮化矽膜(Si3 N4 膜)；因此，可增加其密度。
在自金屬氧化物膜20中所含有之金屬形成之金屬膜變成金屬氧化物膜20時，吉布斯自由能之降低量大於矽(Si)變成氧化矽(SiO2 )時吉布斯自由能之降低量。因此，該實施例之成膜方法可有效增加熱穩定性高於氧化矽(SiO2 )之金屬氧化物的密度，從而改良其絕緣性質，並實施其微製造。
在上文中，參照具體實例闡述了實施例。然而，實施例並不限於該等具體實例。熟習此項技術者可適當地對該等具體實例作出設計變化，且該等修改亦包含於包含實施例精神之程度的實施例範圍中。上述具體實例之組件及其佈置、材料、條件、形狀、尺寸、及諸如此類並不限於彼等所闡釋者但可適當地有所改變。
另外，上述實施例之組件可組合於技術可行性之範圍內，且其組合亦包含於包含實施例精神之程度的實施例範圍中。另外，熟習此項技術者在實施例理念內可作出各種變化及修改。該等變化及修改應視為屬於實施例範圍內。
儘管已闡述了某些實施例，但僅以實例方式提供該等實施例，且並不意欲限制本發明範圍。實際上，本文所闡述之新穎實施例可以多種其他形式體現；另外，可在不背離本發明精神之情況下對本文所闡述實施例之形式作出各種省略、替代及改變。隨附申請專利範圍及其等效物意欲涵蓋將屬於本發明範圍及精神內之該等形式或修改。
10．．．底層
10h．．．通孔
10i．．．絕緣層
10m．．．金屬層
10s．．．表面
20A．．．金屬氧化物膜
20B．．．金屬氧化物膜
21．．．金屬氧化物膜
25．．．金屬氮化物膜
26．．．金屬氮氧化物膜
30．．．氣體團簇離子(離子化氣體團簇)
40．．．金屬膜
100．．．成膜設備
101．．．真空室
102．．．氣體加壓機構
102n．．．噴嘴部分
103．．．加速機構
104．．．基板支撐支架
105．．．排放埠
106．．．氣體供應機構
107．．．氣體供應機構
200．．．MTJ元件單元
200w．．．側表面
201．．．下部電極
202．．．合金層
203．．．記錄層
204．．．參考層
205．．．上部電極
210．．．記憶單元
210w．．．側表面
211．．．下部電極
212．．．金屬膜
213．．．金屬膜
214．．．上部電極
220．．．快閃記憶體
220w．．．側表面
221．．．基極區域
222．．．源極區域
223．．．汲極區域
224．．．閘極絕緣膜
225．．．浮動閘極
226．．．控制閘極
230．．．擬處理層
230w．．．側表面
231．．．硬遮罩
300．．．側壁沈積膜
301．．．側壁沈積膜
302．．．側壁沈積膜
350．．．改良層
351．．．改良層
400．．．非揮發性記憶裝置
410．．．絕緣層
421．．．基極區域
422．．．源極區域
423．．．汲極區域
424．．．閘極絕緣膜
425．．．閘電極
426．．．開關元件
430．．．接觸層
440．．．絕緣層
[圖1]
圖1A及1B係用於闡述第一實施例之成膜方法的示意性膜剖視圖；
[圖2]
圖2係用於闡述第一實施例之成膜設備之概觀的示意性剖視圖；
[圖3]
圖3A至3C係用於闡述具體元件實例之示意性剖視圖；
[圖4]
圖4A及4B係用於闡述第二實施例之成膜方法的示意性膜剖視圖；
[圖5]
圖5A及5B係用於闡述第二實施例之成膜方法之改良實例的示意性膜剖視圖；
[圖6]
圖6A至6D係用於闡述第二實施例之成膜方法之另一改良實例的示意性膜剖視圖；
[圖7]
圖7A及7B係用於闡述第三實施例之成膜方法之示意性膜剖視圖；
[圖8]
圖8A至8C係用於闡述實例的圖式，其中在處理後於擬處理層之側表面上形成側壁沈積膜；
[圖9]
圖9A及9B係用於闡述第四實施例之成膜方法之示意性膜剖視圖；且
[圖10]
圖10係第五實施例之元件剖視圖。
10．．．底層
20A．．．金屬氧化物膜
20B．．．金屬氧化物膜
30．．．氣體團簇離子(離子化氣體團簇)

Claims (14)

  1. 一種成膜方法，其包括使用含有氧及氮中之一者之離子化氣體團簇輻照提供於底層上之擬處理層以改良該層的至少一部分，該層係含有氧及氮中之至少一者之膜，且使用該離子化氣體團簇輻照該膜表面以使得使用該氣體團簇輻照後之該膜密度高於使用該氣體團簇輻照前之該膜密度，且使用該氣體輻照後之該層包含於磁阻記憶體中，使用該氣體輻照後之該層係夾於記錄層與參考層之間之中間層，且使用該氣體輻照後之該層係金屬氧化物膜、金屬氮氧化物膜、及金屬氮化物膜中之一者。
  2. 如請求項1之方法，其中該膜進而包含半導體氧化物膜、半導體氮化物膜、及半導體氮氧化物膜中之一者。
  3. 如請求項1之方法，其中該膜具有不小於1nm且不大於2nm之厚度。
  4. 如請求項1之方法，其中該金屬膜變成該金屬氧化物膜時吉布斯自由能(Gibbs free energy)之降低量大於矽變成氧化矽時吉布斯自由能之降低量，該金屬膜係由該金屬氧化物膜中所含有之金屬形成。
  5. 如請求項1之方法，其中該氣體團簇中所含有之原子數量不小於100且不大於20,000。
  6. 如請求項1之方法，其中該氣體團簇中所含有之每個原子之動能在即將輻照前為15eV或更低。
  7. 如請求項1之方法，其中使用該氣體輻照後之該層提供 於包含於非揮發性記憶裝置中之膜之側表面上。
  8. 一種成膜方法，其包括使用含有二氧化碳及鹵素元素中之一者之離子化氣體團簇輻照提供於底層上之擬處理層，從而去除使用該氣體團簇輻照之該層之一部分。
  9. 如請求項8之方法，其中該層含有金屬膜及金屬氧化物中之一者。
  10. 如請求項8之方法，其中該層包含絕緣膜及導電層。
  11. 如請求項8之方法，使用該氣體團簇選擇性去除該層之一部分。
  12. 如請求項8之方法，其中該層係含有氧及氮中之至少一者之膜。
  13. 如請求項12之方法，其中該膜係金屬氧化物膜、半導體氧化物膜、金屬氮化物膜、半導體氮化物膜、金屬氮氧化物膜、及半導體氮氧化物膜中之一者。
  14. 如請求項12之方法，其中該膜具有不小於1nm且不大於2nm之厚度。
TW100133861A 2011-03-25 2011-09-21 成膜方法及非揮發性記憶裝置 TWI505408B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011067632A JP2012204591A (ja) 2011-03-25 2011-03-25 膜形成方法および不揮発性記憶装置

Publications (2)

Publication Number Publication Date
TW201240020A TW201240020A (en) 2012-10-01
TWI505408B true TWI505408B (zh) 2015-10-21

Family

ID=45094179

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100133861A TWI505408B (zh) 2011-03-25 2011-09-21 成膜方法及非揮發性記憶裝置

Country Status (4)

Country Link
US (2) US20140054660A1 (zh)
JP (1) JP2012204591A (zh)
TW (1) TWI505408B (zh)
WO (1) WO2012131810A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5659181B2 (ja) * 2012-03-21 2015-01-28 株式会社東芝 磁気抵抗効果素子の製造方法
KR20140089639A (ko) * 2013-01-03 2014-07-16 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
FR3002690B1 (fr) * 2013-02-27 2016-07-29 Centre Nat De La Rech Scient - Cnrs - Procede de traitement d'une structure magnetique
TW201440271A (zh) * 2013-03-07 2014-10-16 Tokyo Electron Ltd 平坦化方法、基板處理系統、ｍｒａｍ製造方法及ｍｒａｍ元件
JP2015153850A (ja) * 2014-02-13 2015-08-24 株式会社サイオクス 圧電体薄膜素子、その製造方法、および該圧電体薄膜素子を用いた電子デバイス
US9988715B2 (en) * 2015-11-06 2018-06-05 Lam Research Corporation Interface engineering during MGO deposition for magnetic tunnel junctions
US9853215B1 (en) 2016-12-01 2017-12-26 Macronix International Co., Ltd. Resistance switching memory device and method of manufacturing the same
US9859336B1 (en) * 2017-01-09 2018-01-02 Macronix International Co., Ltd. Semiconductor device including a memory cell structure
US11081364B2 (en) * 2019-02-06 2021-08-03 Micron Technology, Inc. Reduction of crystal growth resulting from annealing a conductive material
CN110707211B (zh) * 2019-09-29 2023-02-17 西安理工大学 一种氧化铈忆阻器薄膜的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060128070A1 (en) * 2003-03-10 2006-06-15 Samsung Electronics Co., Ltd. Non-volatile memory device and fabricating method thereof
US20090152629A1 (en) * 2007-12-18 2009-06-18 Micron Technology, Inc. Methods of selectively oxidizing semiconductor structures, and structures resulting therefrom
TW200937576A (en) * 2007-09-28 2009-09-01 Tokyo Electron Ltd Electrical contacts for integrated circuits and methods of forming using gas cluster ion beam processing
TW201001538A (en) * 2008-06-24 2010-01-01 Tel Epion Inc Method and system for growing a thin film using a gas cluster ion beam

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1064839A (ja) * 1996-08-23 1998-03-06 Sony Corp 酸化物の処理方法
US6124620A (en) * 1998-05-14 2000-09-26 Advanced Micro Devices, Inc. Incorporating barrier atoms into a gate dielectric using gas cluster ion beam implantation
US20030021908A1 (en) * 2001-07-27 2003-01-30 Nickel Janice H. Gas cluster ion beam process for smoothing MRAM cells
JP4382333B2 (ja) * 2002-03-28 2009-12-09 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
US7115511B2 (en) * 2002-11-08 2006-10-03 Epion Corporation GCIB processing of integrated circuit interconnect structures
JP4485164B2 (ja) * 2003-09-26 2010-06-16 兼治 隅山 軟磁性材料の製造方法及び製造装置
WO2005122224A2 (en) * 2004-06-03 2005-12-22 Epion Corporation Improved dual damascene integration structures and method of forming improved dual damascene integration structures
JPWO2007032379A1 (ja) * 2005-09-13 2009-03-19 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法及び製造装置
US7709344B2 (en) * 2005-11-22 2010-05-04 International Business Machines Corporation Integrated circuit fabrication process using gas cluster ion beam etching
US8080335B2 (en) * 2006-06-09 2011-12-20 Canon Kabushiki Kaisha Powder material, electrode structure using the powder material, and energy storage device having the electrode structure
US20080017936A1 (en) * 2006-06-29 2008-01-24 International Business Machines Corporation Semiconductor device structures (gate stacks) with charge compositions
JP5210533B2 (ja) * 2006-09-21 2013-06-12 アルプス電気株式会社 トンネル型磁気検出素子及びその製造方法
JP2009117673A (ja) 2007-11-08 2009-05-28 Panasonic Corp 半導体装置およびその製造方法
JPWO2009131022A1 (ja) * 2008-04-23 2011-08-18 株式会社アルバック 分析方法
JP5203844B2 (ja) * 2008-08-07 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8679962B2 (en) * 2008-08-21 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit metal gate structure and method of fabrication
JP2010070788A (ja) * 2008-09-17 2010-04-02 Tokyo Electron Ltd 基板処理方法
US7785978B2 (en) * 2009-02-04 2010-08-31 Micron Technology, Inc. Method of forming memory cell using gas cluster ion beams
US7982196B2 (en) * 2009-03-31 2011-07-19 Tel Epion Inc. Method for modifying a material layer using gas cluster ion beam processing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060128070A1 (en) * 2003-03-10 2006-06-15 Samsung Electronics Co., Ltd. Non-volatile memory device and fabricating method thereof
TW200937576A (en) * 2007-09-28 2009-09-01 Tokyo Electron Ltd Electrical contacts for integrated circuits and methods of forming using gas cluster ion beam processing
US20090152629A1 (en) * 2007-12-18 2009-06-18 Micron Technology, Inc. Methods of selectively oxidizing semiconductor structures, and structures resulting therefrom
TW201001538A (en) * 2008-06-24 2010-01-01 Tel Epion Inc Method and system for growing a thin film using a gas cluster ion beam

Also Published As

Publication number Publication date
US20160005960A1 (en) 2016-01-07
TW201240020A (en) 2012-10-01
JP2012204591A (ja) 2012-10-22
US20140054660A1 (en) 2014-02-27
WO2012131810A1 (en) 2012-10-04

Similar Documents

Publication Publication Date Title
TWI505408B (zh) 成膜方法及非揮發性記憶裝置
US10516106B2 (en) Electrode structure to improve RRAM performance
US9496355B2 (en) Conductive nanoparticles
KR102397904B1 (ko) 낮은 보론 농도를 갖는 영역 및 높은 보론 농도를 갖는 영역을 포함하는 자유 층, 자기 저항 셀, 및 자기 저항 메모리 소자, 및 그 제조 방법
TWI453899B (zh) MOS type semiconductor memory device
KR102137817B1 (ko) 반도체 장치 및 그 제작 방법
US20150262864A1 (en) Method for forming wiring
US8314456B2 (en) Apparatus including rhodium-based charge traps
TWI479569B (zh) 於高ｋ介電環境下電荷儲存材料之強化及所獲得之裝置
JP2006310662A (ja) 不揮発性半導体メモリ装置
TWI602284B (zh) 供非揮發性記憶體裝置的阻抗切換裝置及其形成方法
TW201005929A (en) Mos semiconductor memory device and a method for manufacturing the same
US11195751B2 (en) Bilayer barrier for interconnect and memory structures formed in the BEOL
TWI715979B (zh) 磁阻元件之製造方法及磁阻元件
TWI517463B (zh) 磁阻效應元件之製造方法
US20200388757A1 (en) Bottom electrode structure and method of forming the same
JP2009194398A (ja) 磁気抵抗効果素子、及び磁気抵抗効果素子を備えた磁気記憶装置
US20210184108A1 (en) Semiconductor structure and fabrication method thereof
KR20100104725A (ko) 전하 트랩형 메모리 소자의 제조 방법
TW201003855A (en) Method for manufacturing a mos semiconductor memory device, and plasma cvd device
JP7061797B2 (ja) 整流素子及び該整流素子を有するスイッチング素子
JP2014082391A (ja) 半導体装置
JP2011238696A (ja) 抵抗変化素子及びその製造方法、並びに半導体装置及びその製造方法
JP2007332397A (ja) 導電薄膜及びその製造方法
Das et al. Ruthenium oxide metal nanocrystal capacitors with high-κ dielectric tunneling barriers for nanoscale nonvolatile memory device applications

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees