JP2017005061A - 記憶装置 - Google Patents

記憶装置 Download PDF

Info

Publication number
JP2017005061A
JP2017005061A JP2015116049A JP2015116049A JP2017005061A JP 2017005061 A JP2017005061 A JP 2017005061A JP 2015116049 A JP2015116049 A JP 2015116049A JP 2015116049 A JP2015116049 A JP 2015116049A JP 2017005061 A JP2017005061 A JP 2017005061A
Authority
JP
Japan
Prior art keywords
region
layer
storage device
conductive layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015116049A
Other languages
English (en)
Other versions
JP6367152B2 (ja
Inventor
雄一 上牟田
Yuichi Kamimuta
雄一 上牟田
章輔 藤井
Akisuke Fujii
章輔 藤井
真澄 齋藤
Masumi Saito
真澄 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015116049A priority Critical patent/JP6367152B2/ja
Priority to US15/062,379 priority patent/US9761798B2/en
Publication of JP2017005061A publication Critical patent/JP2017005061A/ja
Application granted granted Critical
Publication of JP6367152B2 publication Critical patent/JP6367152B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】メモリセルのオン状態の電流値とオフ状態の電流値との比が大きい記憶装置を提供する。
【解決手段】実施形態の記憶装置は、Si、Ge及び金属元素からなる群から選ばれる第1の元素を含む第1の導電層と、第1の金属元素と炭素又は窒素を含む第1の領域と、第2の金属元素と炭素又は窒素を含む第2の領域と、第1の領域と第2の領域との間に設けられ、第3の金属元素を含み、第3の金属元素の酸化物の標準生成自由エネルギーが第1の元素の酸化物の標準生成自由エネルギーよりも小さい第3の領域と、を有する第2の導電層と、第1の導電層と第2の導電層との間に設けられた強誘電体層と、第1の導電層と強誘電体層との間に設けられた常誘電体層と、を備える。
【選択図】図1

Description

本発明の実施形態は、記憶装置に関する。
従来のフローティング型フラッシュメモリに代わる新たな記憶装置として、二端子の抵抗変化型メモリの開発がおこなわれている。抵抗変化型メモリは、通常、複数のビット線と、複数のビット線と交差する複数のワード線の交点に、可変抵抗素子を有するメモリセルがマトリックス状に配置されるクロスポイント型の構造を備える。
抵抗変化型メモリは、低電圧動作、高速スイッチング、微細化可能性の観点から、次世代の大容量記憶装置の有力な候補である。抵抗変化型メモリの中でも、強誘電体薄膜を利用したFTJ(Ferroelectric Tunnel Junction)メモリが、近年、注目を集めている。FTJメモリは、他の抵抗変化型メモリと比較して、低電流動作の実現が可能である。
特開2015−61019号公報
本発明が解決しようとする課題は、メモリセルのオン状態の電流値とオフ状態の電流値との比が大きい記憶装置を提供することにある。
実施形態の記憶装置は、Si、Ge及び金属元素からなる群から選ばれる第1の元素を含む第1の導電層と、第1の金属元素と炭素又は窒素を含む第1の領域と、第2の金属元素と炭素又は窒素を含む第2の領域と、前記第1の領域と前記第2の領域との間に設けられ、第3の金属元素を含み、前記第3の金属元素の酸化物の標準生成自由エネルギーが前記第1の元素の酸化物の標準生成自由エネルギーよりも小さい第3の領域と、を有する第2の導電層と、前記第1の導電層と前記第2の導電層との間に設けられた強誘電体層と、前記第1の導電層と前記強誘電体層との間に設けられた常誘電体層と、を備える。
第1の実施形態の記憶装置のメモリセルの模式断面図である。 第1の実施形態の記憶装置のメモリセルアレイの概念図である。 第1の実施形態の記憶装置のメモリセル部の斜視図である。 第1の実施形態の記憶装置のメモリセルアレイの断面図である。 第1の実施形態の記憶装置の製造方法における製造途中の記憶装置の模式断面図である。 第1の実施形態の記憶装置の製造方法における製造途中の記憶装置の模式断面図である。 第1の実施形態の記憶装置の製造方法における製造途中の記憶装置の模式断面図である。 第1の実施形態の記憶装置の製造方法における製造途中の記憶装置の模式断面図である。 第1の実施形態の記憶装置の製造方法における製造途中の記憶装置の模式断面図である。 第1の実施形態の記憶装置の製造方法における製造途中の記憶装置の模式断面図である。 第1の実施形態の記憶装置の電流値のオンオフ比と常誘電体層の膜厚の関係のシミュレーション結果である。 第1の実施形態の記憶装置のメモリセルのバンド構造を示す模式図である。 第1の実施形態の実施例の記憶装置と、比較例の記憶装置のメモリセルの断面写真である。 第1の実施形態の実施例の記憶装置と、比較例の記憶装置の電流―電圧特性の測定結果を示す図である。 第1の実施形態の記憶装置の下部電極の仕事関数が4.5eV以上の場合のメモリセルのバンド図である。 第2の実施形態の記憶装置のメモリセルアレイの断面図である。 第3の実施形態の記憶装置のメモリセルアレイの断面図である。
本明細書中、「強誘電体」とは、外部から電場を印加せずとも自発的な分極(自発分極)があり、外部から電場を印加すると分極が反転する物質を意味する。また、本明細書中、「常誘電体」とは電場を印加すると分極が生じ、電場を除去すると分極が消滅する物質を意味する。
以下、図面を参照しつつ本発明の実施形態を説明する。
(第1の実施形態)
本実施形態の記憶装置は、Si、Ge及び金属元素からなる群から選ばれる第1の元素を含む第1の導電層と、第1の金属元素と炭素又は窒素を含む第1の領域と、第2の金属元素と炭素又は窒素を含む第2の領域と、第1の領域と第2の領域との間に設けられ、第3の金属元素を含み、第3の金属元素の酸化物の標準生成自由エネルギーが第1の元素の酸化物の標準生成自由エネルギーよりも小さい第3の領域と、を有する第2の導電層と、第1の導電層と第2の導電層との間に設けられた強誘電体層と、第1の導電層と強誘電体層との間に設けられた常誘電体層と、を備える。
本実施形態の記憶装置は、上記構成を備えることにより、下部電極の酸化により常誘電体層の実効的な膜厚が厚くなることが抑制される。したがって、メモリセルのオン状態の電流値とオフ状態の電流値との比(オンオフ比)を大きくすることが可能となる。
図1は、本実施形態の記憶装置のメモリセルの模式断面図である。図2は、本実施形態の記憶装置のメモリセルアレイの概念図である。図1は、図2のメモリセルアレイ中の、例えば点線の円で示される一個のメモリセルの断面を示す。
図3は、本実施形態の記憶装置のメモリセル部の斜視図である。図4は、本実施形態の記憶装置のメモリセルアレイの断面図である。図4(a)が図2に示すXYZ軸を基準にした場合のメモリセルアレイのYZ断面である。図4(b)が図2に示すXYZ軸を基準にした場合のメモリセルアレイのXZ断面である。
本実施形態の記憶装置は、FTJメモリである。
本実施形態の記憶装置は、半導体基板10、絶縁層11、下部電極(第1の導電層)12、上部電極(第2の導電層)14、常誘電体層16、強誘電体層18、層間絶縁膜20、第1の配線22、第2の配線24、第1の制御回路26、第2の制御回路28を備える。
本実施形態の記憶装置のメモリセルアレイは、例えば、半導体基板10上に設けられた絶縁層11上に設けられる。メモリセルアレイは、複数の第1の配線22と、第1の配線22と交差する複数の第2の配線24とを備える。例えば、第2の配線24は、第1の配線22の上層に設けられる。例えば、第1の配線22と第2の配線24は直交する。
第1の配線22はワード線であり、第2の配線24はビット線である。第1の配線22及び第2の配線24は、例えば、金属配線である。
第1の配線22と、第2の配線24が交差する領域に、複数のメモリセルが設けられる。本実施形態の記憶装置は、いわゆる、クロスポイント型の構造を備える。
第1の配線22は、それぞれ、第1の制御回路26に接続される。また、第2の配線24は、それぞれ、第2の制御回路28に接続される。
第1の制御回路26及び第2の制御回路28は、例えば、所望のメモリセルを選択し、そのメモリセルへのデータの書き込み、そのメモリセルのデータの読み出し、そのメモリセルのデータの消去等を行う機能を備える。第1の制御回路26及び第2の制御回路28は、例えば、半導体デバイスを用いた電子回路で構成される。
メモリセルは、図1に示すように、下部電極(第1の導電層)12と、上部電極(第2の導電層)14で挟まれる2端子のFTJ素子である。メモリセルは、下部電極12と、上部電極14の間の強誘電体層18を備える。また、強誘電体層18と下部電極12との間に、常誘電体層16を備える。第1の配線22と、第2の配線24が交差する領域に設けられる複数のメモリセルの少なくとも一つが、図1に示す構造を備える。
下部電極12は、Si(シリコン)、Ge(ゲルマニウム)及び金属元素からなる群から選ばれる第1の元素を含む。下部電極12は、半導体、金属又は金属化合物である。
第1の元素となる金属元素は、例えば、Ta(タンタル)、Nb(ニオブ)、V(バナジウム)、W(タングステン)、Fe(鉄)、Mo(モリブデン)、Co(コバルト)、Ni(ニッケル)、Ru(ルテニウム)、Ir(イリジウム)、Cu(銅)、Pd(パラジウム)、Ag(銀)、Pt(白金)からなる群より選ばれる元素である。
下部電極12は、例えば、n型多結晶シリコン、p型多結晶シリコン、n型多結晶シリコンゲルマニウム、p型多結晶シリコンゲルマニウム、n型多結晶ゲルマニウム、p型多結晶ゲルマニウムからなる群より選ばれる半導体及びTa(タンタル)、Nb(ニオブ)、V(バナジウム)、W(タングステン)、Fe(鉄)、Mo(モリブデン)、Co(コバルト)、Ni(ニッケル)、Ru(ルテニウム)、Ir(イリジウム)、Cu(銅)、Pd(パラジウム)、Ag(銀)、Pt(白金)からなる群より選ばれる金属である。
下部電極12の仕事関数は、強誘電体層18の強誘電性発現のために不可欠な酸素(O)の脱離による下部電極12の酸化を抑制する観点から4.5eV以上であることが望ましい。
表1に各種金属の仕事関数を示す。ここで、仕事関数とは、導電層のフェルミ準位と真空準位とのエネルギー差である。
表1より、下部電極12は、W(タングステン)、Mo(モリブデン)、Co(コバルト)、Ni(ニッケル)、Ru(ルテニウム)、Ir(イリジウム)、Cu(銅)、Pd(パラジウム)、Pt(白金)から選ばれる金属であることが望ましい。
また、下部電極12は、p型多結晶シリコン(Si)、p型多結晶シリコンゲルマニウム(SiGe)、p型多結晶ゲルマニウム(Ge)を含むことが望ましい。半導体であるSi(シリコン)、SiGe(シリコンゲルマニウム)、Ge(ゲルマニウム)は、p型不純物であるB(ホウ素)、Al(アルミニウム)、Ga(ガリウム)、In(インジウム)を含むことにより仕事関数を4.5eV以上とすることが可能である。
また、Ta(タンタル)、Nb(ニオブ)、V(バナジウム)等の第5族元素の炭化物及び窒化物は、仕事関数が4.5eV以上となる。したがって、下部電極12は、例えば、炭化タンタル、窒化タンタル、炭化ニオブ、窒化ニオブ、炭化バナジウム、窒化バナジウムからなる群より選ばれる金属化合物であることが望ましい。
上記例示列挙した金属炭化物及び金属窒化物は、酸素を添加することにより、仕事関数を大きくすることが可能である。上記金属炭化物又は金属窒化物で形成される下部電極12の酸素濃度は、1原子パーセント以上10原子パーセント以下であることが望ましい。上記範囲を下回ると、仕事関数の増大効果が得られないおそれがある。また、上記範囲を上回ると、メモリセルのオン電流が低下するおそれがある。
上部電極14は、第1の領域14a、第2の領域14b、第3の領域14cを備える。第3の領域14cは、第1の領域14aと第2の領域14bとの間に設けられる。
第1の領域14aは、第1の金属元素と炭素又は窒素を含む。第2の領域14bは、第2の金属元素と炭素又は窒素を含む。ここで、「炭素又は窒素を含む」とは、炭素又は窒素の少なくともいずれか一方を含むことを意味する。すなわち、「炭素又は窒素を含む」とは、炭素と窒素の両方を含む場合も包含する概念である。
第1の領域14aは、強誘電体層18と第3の領域14cとの反応を抑制する機能を備える。また、第2の領域14bは、第2の配線24と第3の領域14cとの反応を抑制する機能を備える。
第1の金属元素は、例えば、Ti(チタン)、Ta(タンタル)、W(タングステン)である。第2の金属元素は、例えば、Ti(チタン)、Ta(タンタル)、W(タングステン)である。
第1の領域14aは、例えば、炭化チタン、窒化チタン、炭化タンタル、窒化タンタル、炭化タングステン、窒化タングステンを含む。第2の領域14bは、例えば、炭化チタン、窒化チタン、炭化タンタル、窒化タンタル、炭化タングステン、窒化タングステンを含む。第1の領域14aと第2の領域12bの材料は、同一であっても、異なっていても構わない。第1の金属元素と第2の金属元素は、同一であっても、異なっていても構わない。
第1の領域14a及び第2の領域14bは、例えば、単体金属と比較して、反応性の低い金属炭化物又は金属窒化物であることが望ましい。
第3の領域14cの酸素濃度が、第1の領域14aの酸素濃度及び第2の領域14bの酸素濃度よりも高いことが望ましい。上部電極14の酸素濃度分布は、第3の領域14cで分布のピークを備えることが望ましい。酸素濃度の分布は、例えば、SIMS(Secondary Ion Mass Spectrometry)あるいはTEM−EELS(Electron Energy Loss Spectroscopy)により分析することが可能である。
第3の領域14cは、第3の金属元素を含む。第3の金属元素の酸化物の標準生成自由エネルギーは、下部電極12に含まれる第1の元素の酸化物の標準生成自由エネルギーよりも小さい。言い換えれば、第3の領域14cは、下部電極12に含まれる第1の元素よりも酸化されやすい第3の金属元素を含む。
元素の酸化物の標準生成自由エネルギーを表1に示す。標準生成自由エネルギーは、298.15K及び1気圧の条件下での生成自由エネルギーである。表1は、298.15K及び1気圧の条件下で、種々の元素が酸化物を生成する場合における酸素(O)1mol当たりの標準生成自由エネルギーを示す。
標準生成自由エネルギーが負の場合、酸化物を生成する化学反応は発熱反応であり、自発的に進行する。酸化物の標準生成自由エネルギーが小さい(負で絶対値が大きい)元素の方が、酸化されやすい元素である。
例えば、下部電極12が多結晶シリコンである場合、第3の領域14cは、Siよりも酸化物の標準生成自由エネルギーの小さい金属元素を第3の金属元素として含有する。具体的には、第3の金属元素は、Ti(チタン)、Ce(セリウム)、Eu(ユウロピウム)、Zr(ジルコニウム)、Ba(バリウム)、Al(アルミニウム)、Hf(ハフニウム)、Sr(ストロンチウム)、La(ランタン)、Mg(マグネシウム)、Nd(ネオジム)、Yb(イッテルビウム)、Sm(サマリウム)、Dy(ジスプロシウム)、Lu(ルテチウム)、Ho(ホルミウム)、Tm(ツリウム)、Er(エルビウム)、Ca(カルシウム)、Y(イットリウム)から選ばれる金属元素である。
第3の領域14cは、例えば、酸化チタンを含む。
強誘電体層18は、例えば、金属酸化物を含む。強誘電体層18は、例えば、酸化ハフニウム又は酸化ジルコニウムを含む。酸化ハフニウムは、Si(シリコン)、Zr(ジルコニウム)、Al(アルミニウム)、Y(イットリウム)、Sr(ストロンチウム)、La(ランタン)、Ce(セリウム)、Gd(ガドリニウム)、Ba(バリウム)の群から選ばれる少なくとも1つの元素を含むことが、強誘電性を発現しやすくする観点から望ましい。また、酸化ジルコニウムは、Si(シリコン)、Hf(ハフニウム)、Al(アルミニウム)、Y(イットリウム)、Sr(ストロンチウム)、La(ランタン)、Ce(セリウム)、Gd(ガドリニウム)、Ba(バリウム)の群から選ばれる少なくとも1つの元素を含むことが、強誘電性を発現しやすくする観点から望ましい。
常誘電体層16は、例えば、半導体の酸化物又は金属酸化物を含む。常誘電体層16は、例えば、酸化シリコン、酸化タンタル、酸化タングステンを含む。
強誘電体層18と常誘電体層16が、FTJ素子の抵抗変化層である。
本実施形態の記憶装置において、第1の配線22と下部電極12、又は、第2の配線24と上部電極14は、共通化してもかまわない。すなわち、下部電極12自体を第1の配線22、又は、上部電極14自体を第2の配線24としてもかまわない。
図5−図10は、本実施形態の記憶装置の製造方法における製造途中の記憶装置の模式断面図である。図5(a)−図10(a)は、図2に示すXYZ軸を基準にした場合のメモリセルアレイのYZ断面である。図5(b)−図10(b)は、図2に示すXYZ軸を基準にした場合のメモリセルアレイのXZ断面である。
最初に、半導体基板10上に絶縁層11を形成する。半導体基板10は、例えば、単結晶シリコン基板である。絶縁層11は、例えば、酸化シリコン層である。
次に、絶縁層11上に導電膜122、導電膜112、常誘電体膜116、強誘電体層となる非晶質膜118、導電膜114、ハードマスク30を形成する(図5(a)、図5(b))。各膜の成膜方法としては、スパッタ法、CVD(Chemical Vapor Deposition)法、ALD(Atomic Layer Deposition)法等を適用できる。
導電膜122は、例えば、タングステン(W)膜である。導電膜112は、例えば、n型多結晶シリコンである。常誘電体膜116は、例えば、酸化シリコン膜である。非晶質膜118は、例えば、シリコン(Si)を含む非晶質の酸化ハフニウム膜である。
導電膜114は、第1の領域14a、第2の領域14b、第3の領域14cを備える積層膜である。第3の領域14cは、第1の領域14aと第2の領域14bとの間に設けられる。第1の領域14aは、例えば、窒化チタン、第2の領域14bは、例えば、窒化チタン、第3の領域14cは、例えば、チタン(Ti)である。ハードマスク30は、例えば、酸化シリコン膜、又は、窒化シリコン膜である。
次に、ハードマスク30を、リソグラフィー技術及びRIE(Reactive Ion Etching)等の異方性エッチング技術によりY方向に伸長するライン&スペースにパターニングする。次に、ハードマスク30をマスクに、異方性エッチングを行い、導電膜114、非晶質膜118、常誘電体膜116、導電膜112、導電膜122をパターニングする(図6(a)、図6(b))。
導電膜114、非晶質膜118、常誘電体膜116、導電膜112、導電膜122は、Y方向に伸長するライン&スペースとなる。パターニングされた導電膜122は、複数の第1の配線(ワード線)22となる。
次に、層間絶縁膜20を堆積する。層間絶縁膜20は、例えば、酸化シリコン膜である。次に、層間絶縁膜20の表面、及び、ハードマスク30を、導電膜114をストッパとしてCMP(Chemical Mechanical Polishing)を行うことにより除去する(図7(a)、図7(b))。
次に、導電膜114上、及び、層間絶縁膜20上に、導電膜124とハードマスク32を形成する(図8(a)、図8(b))。導電膜124は、例えば、タングステン(W)膜である。ハードマスク32は、例えば、酸化シリコン膜、又は、窒化シリコン膜である。
次に、ハードマスク32を、リソグラフィー技術及びRIE等の異方性エッチング技術によりX方向に伸長するライン&スペースにパターニングする。次に、ハードマスク30をマスクに、異方性エッチングを行い、導電膜124、導電膜114、非晶質膜118、常誘電体膜116、導電膜112、層間絶縁膜20をパターニングする(図9(a)、図9(b))。
導電膜124は、X方向に伸長するライン&スペースとなる。パターニングされた導電膜124は、複数の第2の配線(ビット線)24となる。パターニングされた導電膜114、非晶質膜118、常誘電体膜116、導電膜112は、複数の第1の配線(ワード線)22、及び、複数の第2の配線(ビット線)24の交点に、それぞれ分離して設けられる上部電極(第2の導電層)14、非晶質層218、常誘電体層16、下部電極(第1の導電層)12となる。
次に、層間絶縁膜20を堆積する。層間絶縁膜20は、例えば、酸化シリコン膜である。次に、層間絶縁膜20の表面、及び、ハードマスク32を、第2の配線(ビット線)24をストッパとしてCMPを行うことにより除去する(図10(a)、図10(b))。
次に、非晶質層218を結晶化する熱処理を行う。上部電極14と下部電極12との間に設けられた非晶質層218は、熱処理により結晶化することにより、強誘電性を備える強誘電体層18となる。熱処理は、例えば、不活性ガス雰囲気等の非酸化性雰囲気で行われる。
熱処理温度は、例えば、600℃以上1100℃以下である。また、熱処理時間は、例えば、1秒以上100秒以下である。
熱処理の際に、例えば、非晶質層218から供給される酸素により、上部電極14の第3の領域14cの少なくとも一部が酸化される。例えば、第3の領域14cがチタン(Ti)の場合、熱処理により酸化チタンが形成される。
以上の製造方法により、本実施形態の記憶装置が製造される。
以下、本実施形態の記憶装置の作用及び効果について、詳細に説明する。
図11は、第1の実施形態の記憶装置の電流値のオンオフ比と常誘電体層の膜厚の関係のシミュレーション結果である。常誘電体層は酸化シリコン層、強誘電体層は膜厚4nmの酸化ハフニウム層である。シミュレーションの際には、強誘電体層の抗電界は1MV/cm、分極量は25μC/cmと仮定した。
図11の横軸は酸化シリコン層の膜厚である。縦軸は、電流値のオンオフ比、すなわち、メモリセルの低抵抗状態(オン状態)の電流値と高抵抗状態(オフ状態)の電流値との比である。
電流値のオンオフ比が大きい程、メモリセルのデータ読み出しの際のデータ判定が容易となる。したがって、電流値のオンオフ比が大きい程、安定したメモリ動作が可能となる。図11から明らかなように、電流値のオンオフ比は、酸化シリコン層の膜厚に依存して変化する。
安定したメモリ動作を実現する観点から、電流値のオンオフ比は10以上であることが望ましい。したがって、酸化シリコン層の膜厚は、1.4nm以下であることが望ましい。更に安定したメモリ動作を実現する観点から、電流値のオンオフ比は100以上であることが望ましい。したがって、酸化シリコン層の膜厚は、0.8nm以上1.2nm以下であることがより望ましい。
電流値のオンオフ比の、常誘電体層の膜厚依存性は、以下のように定性的に説明可能である。
図12は、第1の実施形態の記憶装置のメモリセルのバンド構造を示す模式図である。図12(a)が常誘電体層の膜厚が厚い場合、図12(b)が常誘電体層の膜厚が薄い場合である。
強誘電体層の表面には、外部から電場を印加せずとも自発的な分極(自発分極)がある。外部から電場を印加すると自発分極が反転する。自発分極が反転する時の電場の強さを抗電界という。
抵抗変化層として強誘電体層と常誘電体層を積層した場合を考える。図12(a)に示すように、常誘電体層の膜厚が厚い場合は、自発分極によって引き起こされる内部電界(図中白印)が大きくなる。内部電界が抗電界より大きくなると分極反転が不安定となる。このため、常誘電体層が厚い場合は、内部電界が抗電界より小さくなるように分極反転が部分的に起こると考えられる。
一方、図12(b)に示すように、常誘電体層の膜厚を薄くすると、自発分極によって引き起こされる内部電界(図中白印)が小さくなる。したがって、常誘電体層の膜厚が厚い場合と比較して、部分的に起こる分極反転が少なくなると考えられる。
したがって、常誘電体層の膜厚を薄くしていくと、最終的に強誘電体層に残留する残留分極量が大きくなると考えられる。よって、定性的には電流値のオンオフ比は大きくなる。
一方、常誘電体層の膜厚が薄くなりすぎると、常誘電体層を流れる直接トンネル電流が著しく増大する。そのため、メモリセルのオフ電流が著しく増大する。更には、上下の電極間距離が短くなるため遮蔽距離が短くなり、バンド変調量も小さくなる。そのため、常誘電体層が薄くなりすぎると、電流値のオンオフ比は低下すると考えられる。
上記シミュレーション結果より、常誘電体層の膜厚を適切な値に制御することが、電流値のオンオフ比を向上させる観点から重要であることが分かる。
図13は、本実施形態の実施例の記憶装置と、比較例の記憶装置のメモリセルの断面写真である。図13(a)が比較例の場合、図13(b)が実施例の場合である。断面写真は、断面透過型電子顕微鏡(TEM:Transmission Electron Microscopy)像である。
比較例では、下部電極12は、不純物としてP(リン)を添加したn型の多結晶シリコンである。常誘電体層16は酸化シリコン、強誘電体層18はシリコンを含有した酸化ハフニウムである。上部電極14は窒化チタンである。
実施例では、比較例の場合と上部電極14が異なる。上部電極14は、第1の領域14a、第2の領域14b、第3の領域14cを備える積層膜である。第1の領域14a及び第2の領域14bは窒化チタン、第3の領域14cは、チタンである。第3の領域14cの少なくとも一部は、酸化チタンである。
実施例では、上部電極14の第3の領域14cが第3の金属元素としてチタン(Ti)を含有する。また、下部電極12は、第1の元素としてシリコン(Si)を含有する。チタン(Ti)の酸化物である酸化チタンの標準生成自由エネルギーは、シリコン(Si)の酸化物である酸化シリコンの標準生成自由エネルギーも小さい。
図13(a)より比較例のメモリセルでは、常誘電体層16の膜厚(図中の白点線の間の距離)は、1.7nmであった。一方、図13(b)より実施例のメモリセルでは、常誘電体層16の膜厚(図中の白点線の間の距離)は、1.2nmであった。実施例の常誘電体層16の膜厚が比較例の常誘電体層16の膜厚よりも薄い。
強誘電体層18として酸化ハフニウムを用いる場合、強誘電性を発現するために、酸化ハフニウムの結晶構造として準安定相である斜方晶(orthorhombic)を形成する必要がある。斜方晶の形成は、含有する元素にもよるが、高温で短時間の熱処理が必要である。
例えば、シリコンを含有する酸化ハフニウムの場合、1000℃で保持時間10秒間の熱処理で強誘電性を発現する。その際に酸化ハフニウムから酸素(O)がわずかに脱離し、下部電極12であるn型の多結晶シリコンの酸化反応が起きる。このため、比較例では、常誘電体層16である酸化シリコンの膜厚に、下部電極12の酸化で生じた酸化シリコンの膜厚が加わり、常誘電体層16の膜厚が実効的に厚くなる。
熱処理の後、シリコンを含有する酸化ハフニウムは、わずかに酸素(O)が欠損した形態で安定化する。
一方、実施例のメモリセルの場合、酸化ハフニウム上の上部電極14に酸化物の標準生成自由エネルギーが小さいチタン(Ti)が添加されている。強誘電性を発現するための熱処理の際に、酸化ハフニウムから脱離する酸素(O)は、上部電極14中のチタンと反応して酸化チタンとなり安定化する。下部電極12に含まれるシリコンの酸化物の標準生成自由エネルギーはチタンよりも大きいため、下部電極12であるn型の多結晶シリコンの酸化は抑制される。したがって、常誘電体層16の実効的な膜厚は、比較例に比べて薄くなる。
図14は、本実施形態の実施例の記憶装置と、比較例の記憶装置の電流―電圧特性(I−V特性)の測定結果を示す図である。図14(a)が比較例のメモリセルのI−V特性であり、図14(b)が実施例のメモリセルのI−V特性である。
メモリセルに正電圧を印加していくと強誘電体層18の自発分極の分極反転が起きる。分極反転が起きると、電子のエネルギー障壁が小さくなるため、トンネル電流が流れやすくなり、高抵抗状態から低抵抗状態へと変化(以下セット動作)する。
一方、負電圧を印加すると、正電圧を印加した場合とは逆向きの分極反転が起きる。この場合、電子のエネルギー障壁が大きくなるため、トンネル電流が流れにくくなり、低抵抗状態から高抵抗状態へと変化(以下リセット動作)する。
図14(a)の比較例の場合、低抵抗状態(図中実線)と高抵抗状態(図中点線)の電流値の比は2程度しかない。すなわち、電流値のオンオフ比は2程度であり、メモリセルのデータ読み出しの際の判定が困難となり、安定したメモリ動作が得られない。
一方、図14(b)の実施例の場合、メモリセルの読み出し電圧の設定を調整することによって、電流値のオンオフ比が100程度確保できる。したがって安定したメモリ動作が得られる。
上記測定結果は、図11に示したシミュレーション結果とよく一致する。電流値のオンオフ比の増大は、常誘電体層16の実効的な膜厚が薄くなっていることによる効果と考えられる。
また、図14で示されるように、実施例の場合は、比較例の場合に比べ、低抵抗状態(オン状態)の電流値(オン電流)が大きくなっている。実施例では、常誘電体層16の実効的な膜厚が薄く、トンネル電流が流れやすくなるためと考えられる。
低抵抗状態時の電流値の過度な増大は消費電力の増大を引き起こす。しかし、低抵抗状態時の電流値が低すぎると、回路によるオンオフの誤判定を起こしてしまい、安定したメモリ動作が期待できない。本実施形態によれば、オン電流が大きくなることで、安定したメモリ動作が実現できる。
更に、負方向に電圧を掃引した時の電流値に関しては、実施例においても十分低い電流値が得られている。このように常誘電体層16の実効的な膜厚が薄くなった場合でも、メモリセルが整流機能を備えることが可能である。
クロスポイント型の構造のメモリセルアレイでは、メモリセルを介して流れる迷走電流を抑制するために、各メモリセルが整流機能を備えることが望まれる。本実施形態によればメモリセルが整流機能を備えるため、ダイオード等を付加することなくクロスポイント型の構造の記憶装置が実現できる。よって、メモリセルの微細化が可能となる。また、メモリセルの製造が容易となる。
上述のように、下部電極12の仕事関数は、下部電極12の酸化を抑制する観点から4.5eV以上であることが望ましい。
図15は、下部電極の仕事関数が4.5eV以上の場合のメモリセルのバンド図である。
強誘電体層18として、例えば、酸化ハフニウム層を用いる場合、強誘電性を発現させるには高温で短時間の熱処理が必要である。その際に、酸化ハフニウム層から酸素(O)が脱離する。脱離した酸素は、上部電極14の第3の領域14cに捕捉されて酸化物を形成するか、下部電極12を酸化する。
熱処理の後、酸化ハフニウム層は、わずかに酸素(O)が欠損した形態で安定化する。酸素(O)の欠損状態(Vo)は、酸化ハフニウム層と常誘電体層16の界面、又は、酸化ハフニウム層と上部電極14との界面へ容易に拡散する。その後、欠損状態(Vo)は、酸化ハフニウム層と常誘電体層16の界面、又は、酸化ハフニウム層と上部電極14との界面において、電子を2個放出することによって+2価の帯電状態(Vo2+)で安定化する。
酸素(O)の欠損状態(Vo)が形成する準位(Vo準位)は、約4.4eVのエネルギー準位である。したがって、下部電極12の仕事関数が4.5eV以上である場合、Vo準位から電子を下部電極12に放出する際のエネルギー利得が大きくなる。よって、電子が下部電極12へと移動し、Vo準位は+2価の帯電状態(Vo2+)として安定化しやすい。
酸素(O)の欠損状態(Vo)が安定化しやすくなることにより、強誘電層18からの酸素(O)の脱離が促進されるが、上部電極14の第3の領域14cに捕捉されるため、強誘電体層18からの酸素の下部電極12への供給が抑制される。したがって、下部電極12の酸化が一層抑制される。よって、常誘電体層16の実効的な膜厚を一層薄くすることが可能となる。
ここでは、強誘電体層18として酸化ハフニウム層を用いる場合を説明したが、例えば、酸化ジルコニウム層を用いる場合も、同様の作用及び効果が得られる。
以上、本実施形態の記憶装置によれば、メモリセルのオン状態の電流値とオフ状態の電流値との比を大きくすることが可能となる。また、オン状態の電流値を大きくすることが可能となる。したがって、安定したメモリ動作が可能な記憶装置が実現される。
(第2の実施形態)
本実施形態の記憶装置は、メモリセルアレイが多層構造を備える点で、第1の実施形態と異なる。第1の実施形態と重複する内容については記述を省略する。
図16は、本実施形態の記憶装置のメモリセルアレイの断面図である。図16(a)がメモリセルアレイのYZ断面である。図16(b)がメモリセルアレイのXZ断面である。
本実施形態の記憶装置は、上部電極14を間に挟んで、上下に2層、下部電極12が配置される。上部電極14は、X方向に延伸しビット線(第2の配線)を兼ねる。また、下部電極12は、Y方向に延伸し、ワード線(第1の配線)を兼ねる。
本実施形態の記憶装置は、ワード線が2層、ビット線が1層、Z方向に積層される。ワード線とビット線が交差する領域に、2つのメモリセルがZ方向に積層される構造となっている。
本実施形態の記憶装置は、メモリセルアレイが多層構造を備えることで、第1の実施形態の効果に加え、メモリセルの高集積化が実現できる。なお、図16では、ワード線が2層、ビット線が1層、Z方向に積層される構造を例に説明したが、更に、多数のワード線及びビット線を交互に積層することで、更なるメモリセルの高集積化を実現することが可能となる。
(第3の実施形態)
本実施形態の記憶装置は、強誘電体層及び常誘電体層が、ワード線方向(Y方向)及びビット線方向(X方向)に分断されていない点で、第2の実施形態と異なる。第1の実施形態又は第2の実施形態と重複する内容については記述を省略する。
図17は、本実施形態の記憶装置のメモリセルアレイの断面図である。図17(a)がメモリセルアレイのYZ断面である。図17(b)がメモリセルアレイのXZ断面である。
本実施形態の記憶装置は、上部電極14を間に挟んで、上下に2層、下部電極12が配置される。上部電極14は、X方向に延伸しビット線(第2の配線)を兼ねる。また、下部電極12は、Y方向に延伸し、ワード線(第1の配線)を兼ねる。
本実施形態の記憶装置は、ワード線が2層、ビット線が1層、Z方向に積層される。ワード線とビット線が交差する領域に、2つのメモリセルがZ方向に積層される構造となっている。
強誘電体層18は、ワード線方向(Y方向)及びビット線方向(X方向)に分断されず連続している。強誘電体層18が、上部電極14及び下部電極12に挟まれる領域では、強誘電体層18は斜方晶の強誘電体領域18aであり、それ以外の領域では強誘電体層18は単斜晶の常誘電体領域18bである。
常誘電体層16は、ワード線方向(Y方向)及びビット線方向(X方向)に分断されず連続している。常誘電体層16が、上部電極14及び下部電極12に挟まれる領域では、下部電極12の酸化が抑制される。
一方、常誘電体層16が、上部電極14及び下部電極12に挟まれる領域以外では、下部電極12の酸化が進行する。したがって、常誘電体層16が、上部電極14及び下部電極12に挟まれる領域以外では、常誘電体層16の実効膜厚が厚くなる。よって、メモリセル間のクロストークが抑制される。
本実施形態の記憶装置は、メモリセルアレイが多層構造を備えることで、第1の実施形態の効果に加え、メモリセルの高集積化が実現できる。また、強誘電体層及び常誘電体層が、ワード線方向(Y方向)及びビット線方向(X方向)に連続することで、強誘電層及び常誘電層の加工が不要となり、記憶装置の製造が容易になる。また、常誘電体層16の実効膜厚がメモリセル間で厚くなることにより、隣接するメモリセル間のクロストークが抑制される。
なお、図17では、ワード線が2層、ビット線が1層、Z方向に積層される構造を例に説明したが、更に、多数のワード線及びビット線を交互に積層することで、更なるメモリセルの高集積化を実現することが可能となる。
第1乃至第3の実施形態において、各層に含まれる元素の同定は、例えば、TEM−EDX(Energy Dispersive X−ray Spectroscopy)を用いて行うことが可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
12 下部電極(第1の導電層)
14 上部電極(第2の導電層)
16 常誘電体層
18 強誘電体層
22 第1の配線(ワード線)
24 第2の配線(ビット線)

Claims (12)

  1. Si、Ge及び金属元素からなる群から選ばれる第1の元素を含む第1の導電層と、
    第1の金属元素と炭素又は窒素を含む第1の領域と、第2の金属元素と炭素又は窒素を含む第2の領域と、前記第1の領域と前記第2の領域との間に設けられ、第3の金属元素を含み、前記第3の金属元素の酸化物の標準生成自由エネルギーが前記第1の元素の酸化物の標準生成自由エネルギーよりも小さい第3の領域と、を有する第2の導電層と、
    前記第1の導電層と前記第2の導電層との間に設けられた強誘電体層と、
    前記第1の導電層と前記強誘電体層との間に設けられた常誘電体層と、
    を備える記憶装置。
  2. 前記第3の領域の酸素濃度が、前記第1の領域の酸素濃度及び前記第2の領域の酸素濃度よりも高い請求項1記載の記憶装置。
  3. 前記第1の領域は金属窒化物又は金属炭化物、前記第2の領域は金属窒化物又は金属炭化物である請求項1又は請求項2記載の記憶装置。
  4. 前記第3の金属元素は、Ti、Ce、Eu、Zr、Ba、Al、Hf、Sr、La、Mg、Nd、Yb、Sm、Dy、Lu、Ho、Tm、Er、Ca、Yからなる群より選ばれる元素である請求項1乃至請求項3いずれか一項記載の記憶装置。
  5. 前記第1の元素は、Ta、Nb、V、W、Fe、Mo、Co、Ni、Ru、Ir、Cu、Pd、Ag、Ptからなる群より選ばれる元素である請求項1乃至請求項4いずれか一項記載の記憶装置。
  6. 前記第1の導電層の仕事関数が、4.5eV以上である請求項1乃至請求項5いずれか一項記載の記憶装置。
  7. 前記第1の導電層は、TaC、TaN、NbC、NbN、VC、VNからなる群より選ばれる金属化合物を含む請求項1乃至請求項6いずれか一項記載の記憶装置。
  8. 前記第1の導電層の酸素濃度が1原子パーセント以上10原子パーセント以下である請求項7記載の記憶装置。
  9. 前記強誘電体層は、酸化ハフニウム又は酸化ジルコニウムを含む請求項1乃至請求項8いずれか一項記載の記憶装置。
  10. 前記酸化ハフニウムは、Si、Zr、Al、Y、Sr、La、Ce、Gd、Baからなる群から選ばれる元素を含む請求項9記載の記憶装置。
  11. 前記常誘電体層は、酸化シリコンを含む請求項1乃至請求項10いずれか一項記載の記憶装置。
  12. 複数の第1の配線と、
    前記第1の配線と交差する複数の第2の配線と、
    前記第1の配線と、前記第2の配線が交差する領域に設けられた複数のメモリセルを備え、
    前記複数のメモリセルの少なくとも1つが、
    Si、Ge及び金属元素からなる群から選ばれる第1の元素を含む第1の導電層と、
    第1の金属元素と炭素又は窒素を含む第1の領域と、第2の金属元素と炭素又は窒素を含む第2の領域と、前記第1の領域と前記第2の領域との間に設けられ、第3の金属元素を含み、前記第3の金属元素の酸化物の標準生成自由エネルギーが前記第1の元素の酸化物の標準生成自由エネルギーよりも小さい第3の領域と、を有する第2の導電層と、
    前記第1の導電層と前記第2の導電層との間に設けられた強誘電体層と、
    前記第1の導電層と前記強誘電体層との間に設けられた常誘電体層と、
    を備える記憶装置。
JP2015116049A 2015-06-08 2015-06-08 記憶装置 Active JP6367152B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015116049A JP6367152B2 (ja) 2015-06-08 2015-06-08 記憶装置
US15/062,379 US9761798B2 (en) 2015-06-08 2016-03-07 Storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015116049A JP6367152B2 (ja) 2015-06-08 2015-06-08 記憶装置

Publications (2)

Publication Number Publication Date
JP2017005061A true JP2017005061A (ja) 2017-01-05
JP6367152B2 JP6367152B2 (ja) 2018-08-01

Family

ID=57452848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015116049A Active JP6367152B2 (ja) 2015-06-08 2015-06-08 記憶装置

Country Status (2)

Country Link
US (1) US9761798B2 (ja)
JP (1) JP6367152B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180103253A (ko) * 2017-03-09 2018-09-19 연세대학교 산학협력단 저항 변화 메모리 소자 및 이의 제조 방법
US10249818B1 (en) 2017-09-19 2019-04-02 Toshiba Memory Corporation Memory element
US10446749B1 (en) 2018-03-23 2019-10-15 Toshiba Memory Corporation Memory device
US10923486B2 (en) 2017-09-21 2021-02-16 Toshiba Memory Corporation Memory device
WO2023038108A1 (ja) * 2021-09-10 2023-03-16 株式会社Gceインスティチュート 発電素子の製造方法、発電素子、発電装置、及び電子機器

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6367152B2 (ja) * 2015-06-08 2018-08-01 東芝メモリ株式会社 記憶装置
US10038092B1 (en) * 2017-05-24 2018-07-31 Sandisk Technologies Llc Three-level ferroelectric memory cell using band alignment engineering
KR20180134124A (ko) * 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 강유전성 메모리 소자
US10672833B2 (en) * 2017-07-26 2020-06-02 Micron Technology, Inc. Semiconductor devices including a passive material between memory cells and conductive access lines, and related electronic devices
US10276697B1 (en) * 2017-10-27 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance FET with improved reliability performance
US10741678B2 (en) 2017-10-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102397393B1 (ko) 2017-11-28 2022-05-12 삼성전자주식회사 반도체 장치
CN109873075B (zh) * 2017-12-05 2021-01-01 清华大学 磁电耦合器件
KR20190067668A (ko) * 2017-12-07 2019-06-17 에스케이하이닉스 주식회사 저항 변화 소자
US11502104B2 (en) 2019-08-15 2022-11-15 Sandisk Technologies Llc Antiferroelectric memory devices and methods of making the same
US11430813B2 (en) 2019-08-15 2022-08-30 Sandisk Technologies Llc Antiferroelectric memory devices and methods of making the same
JP2021048214A (ja) 2019-09-18 2021-03-25 キオクシア株式会社 記憶装置
US11121140B2 (en) 2020-01-08 2021-09-14 Sandisk Technologies Llc Ferroelectric tunnel junction memory device with integrated ovonic threshold switches
US11538817B2 (en) 2020-06-26 2022-12-27 Sandisk Technologies Llc Bonded memory devices and methods of making the same
US11903218B2 (en) * 2020-06-26 2024-02-13 Sandisk Technologies Llc Bonded memory devices and methods of making the same
CN112382719B (zh) * 2020-10-10 2023-10-10 清华大学 提升铁电隧穿结性能的器件结构及其制备方法
US20210342679A1 (en) * 2021-05-20 2021-11-04 Intel Corporation Cross array ferroelectric tunnel junction devices for artificial intelligence and machine learning accelerators

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307731A (ja) * 1998-04-17 1999-11-05 Nec Corp 強誘電体集積回路の製造方法
JP2001007299A (ja) * 1999-05-24 2001-01-12 Sharp Corp 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
JP2011003899A (ja) * 2009-06-18 2011-01-06 Internatl Business Mach Corp <Ibm> 高kゲート誘電体のための、不純物酸素を捕捉する半導体構造および該構造を形成する方法(高kゲート誘電体のための捕捉金属スタック)
WO2015012359A1 (ja) * 2013-07-25 2015-01-29 独立行政法人産業技術総合研究所 強誘電体デバイス及びその製造方法
JP2015061019A (ja) * 2013-09-20 2015-03-30 株式会社東芝 不揮発性記憶装置
US20150155485A1 (en) * 2013-03-15 2015-06-04 Intermolecular Inc. Nonvolatile resistive memory element with an oxygen-gettering layer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825609A (en) 1996-04-23 1998-10-20 International Business Machines Corporation Compound electrode stack capacitor
JPH10242408A (ja) 1996-12-26 1998-09-11 Sony Corp 誘電体キャパシタ、不揮発性メモリおよび半導体装置
JP2007266230A (ja) 2006-03-28 2007-10-11 Toshiba Corp 半導体装置及びその製造方法
JP6180700B2 (ja) 2011-09-09 2017-08-16 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法
US8716088B2 (en) 2012-06-27 2014-05-06 International Business Machines Corporation Scavenging metal stack for a high-K gate dielectric
JP6367152B2 (ja) * 2015-06-08 2018-08-01 東芝メモリ株式会社 記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307731A (ja) * 1998-04-17 1999-11-05 Nec Corp 強誘電体集積回路の製造方法
JP2001007299A (ja) * 1999-05-24 2001-01-12 Sharp Corp 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
JP2011003899A (ja) * 2009-06-18 2011-01-06 Internatl Business Mach Corp <Ibm> 高kゲート誘電体のための、不純物酸素を捕捉する半導体構造および該構造を形成する方法(高kゲート誘電体のための捕捉金属スタック)
US20150155485A1 (en) * 2013-03-15 2015-06-04 Intermolecular Inc. Nonvolatile resistive memory element with an oxygen-gettering layer
WO2015012359A1 (ja) * 2013-07-25 2015-01-29 独立行政法人産業技術総合研究所 強誘電体デバイス及びその製造方法
JP2015061019A (ja) * 2013-09-20 2015-03-30 株式会社東芝 不揮発性記憶装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180103253A (ko) * 2017-03-09 2018-09-19 연세대학교 산학협력단 저항 변화 메모리 소자 및 이의 제조 방법
KR101951542B1 (ko) * 2017-03-09 2019-02-22 연세대학교 산학협력단 저항 변화 메모리 소자 및 이의 제조 방법
US10249818B1 (en) 2017-09-19 2019-04-02 Toshiba Memory Corporation Memory element
US10923486B2 (en) 2017-09-21 2021-02-16 Toshiba Memory Corporation Memory device
US11672129B2 (en) 2017-09-21 2023-06-06 Kioxia Corporation Memory device
US10446749B1 (en) 2018-03-23 2019-10-15 Toshiba Memory Corporation Memory device
WO2023038108A1 (ja) * 2021-09-10 2023-03-16 株式会社Gceインスティチュート 発電素子の製造方法、発電素子、発電装置、及び電子機器

Also Published As

Publication number Publication date
US9761798B2 (en) 2017-09-12
US20160359109A1 (en) 2016-12-08
JP6367152B2 (ja) 2018-08-01

Similar Documents

Publication Publication Date Title
JP6367152B2 (ja) 記憶装置
US9368719B2 (en) Nonvolatile memory device
US10096619B2 (en) Semiconductor device, manufacturing method for semiconductor device, and ferroelectric layer
US9779797B2 (en) Non-volatile memory device
US8299507B2 (en) Semiconductor device
US10249818B1 (en) Memory element
JP5208537B2 (ja) 不揮発性記憶素子
JP2012204591A (ja) 膜形成方法および不揮発性記憶装置
CN103178067A (zh) 非易失性存储装置及其制造方法
JP2021180276A (ja) 記憶装置
JP2007194429A (ja) 強磁性・強誘電性材料及び半導体装置
US9048176B2 (en) Nonvolatile storage device
US20230187545A1 (en) Back end of line nanowire power switch transistors
US11817498B2 (en) Ferroelectric field effect transistor devices and methods for forming the same
US9704801B1 (en) Semiconductor memory device
JP2009194311A (ja) 不揮発性半導体メモリ装置およびその製造方法
JP2008091555A (ja) 半導体装置およびその製造方法
JP2021150523A (ja) 半導体記憶装置
US20130240822A1 (en) Nonvolatile memory device and method for manufacturing the same
JP2011114191A (ja) 容量素子及びその製造方法
US20230247841A1 (en) Double gate metal-ferroelectric-metal-insulator-semiconductor field-effect transistor (mfmis-fet) structure
KR20220074677A (ko) 반도체 소자
JP2023039612A (ja) 磁気記憶装置及び磁気記憶装置の製造方法
JP2024000648A (ja) 半導体装置及び半導体記憶装置
CN114664824A (zh) 用于互补金属氧化物半导体晶体管的栅极电介质及其制造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170614

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180704

R150 Certificate of patent or registration of utility model

Ref document number: 6367152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350