KR20190067668A - 저항 변화 소자 - Google Patents

저항 변화 소자 Download PDF

Info

Publication number
KR20190067668A
KR20190067668A KR1020170167841A KR20170167841A KR20190067668A KR 20190067668 A KR20190067668 A KR 20190067668A KR 1020170167841 A KR1020170167841 A KR 1020170167841A KR 20170167841 A KR20170167841 A KR 20170167841A KR 20190067668 A KR20190067668 A KR 20190067668A
Authority
KR
South Korea
Prior art keywords
resistance
tellurium
electrode
layer
germanium
Prior art date
Application number
KR1020170167841A
Other languages
English (en)
Inventor
이상헌
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170167841A priority Critical patent/KR20190067668A/ko
Priority to US16/016,550 priority patent/US10608175B2/en
Priority to CN201810804570.4A priority patent/CN109904312B/zh
Publication of KR20190067668A publication Critical patent/KR20190067668A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H01L45/1253—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H01L45/143—
    • H01L45/144—
    • H01L45/145—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

일 실시 예에 있어서, 저항 변화 소자는 제1 전극, 상기 제1 전극 상에 배치되는 저항 스위칭층, 상기 저항 스위칭층 상에 배치되는 제2 전극, 상기 제2 전극 상에 배치되는 강유전층, 및 상기 강유전층 상에 배치되는 제3 전극을 포함한다.

Description

저항 변화 소자{Resistance Change Device}
본 개시(disclosure)는 대체로(generally) 저항 변화 소자에 관한 것이다.
일반적으로, 저항 변화 소자는, 외부에서 인가되는 전압 또는 전류에 의해, 내부 저항이 가변적으로 변화하는 소자를 의미한다. 또한, 상기 저항 변화 소자는, 상기 변화된 저항을 비휘발적으로 기록함으로써, 복수의 로직 정보를 저장할 수 있다.
한편, 상기 저항 변화 소자는, 상기 내부 저항을 변화시키는 방식에 따라, 저항 변화 메모리 소자(Resistive Change RAM), 상변화 메모리 소자(Phase Change RAM), 자기 변화 메모리 소자(Magnetic RAM) 등으로 분류될 수 있다.
본 개시의 실시 예는 데이터 보유능(retention)이 향상되는 저항 변화 소자를 제공한다.
본 개시의 일 측면에 따르는 저항 변화 소자는 제1 전극, 상기 제1 전극 상에 배치되는 저항 스위칭층, 상기 저항 스위칭층 상에 배치되는 제2 전극, 상기 제2 전극 상에 배치되는 강유전층, 및 상기 강유전층 상에 배치되는 제3 전극을 포함한다.
본 개시의 다른 측면에 따르는 저항 변화 소자는 순차적으로 적층되는 제1 전극, 저항 스위칭층, 제2 전극, 잔류 분극을 구비하는 강유전층 및 제3 전극을 포함한다. 상기 저항 스위칭층은, 상기 저항 스위칭층 내부에 상기 제1 및 제2 전극층 연결하는 전도성 필라멘트의 생성 여부에 의해, 전기적 저항이 변화한다. 상기 잔류 분극은, 상기 저항 스위칭층 내에 상기 전도성 필라멘트가 생성될 때, 상기 제1 및 제2 전극 중 적어도 하나로부터 상기 전도성 필라멘트 내부로 전자의 유입을 유도하는 전계를 발생시킨다.
상술한 본 개시의 실시 예에 따르면, 저항 스위칭층 및 강유전층을 구비하는 저항 변화 소자를 제공한다. 상기 강유전층 내의 형성되는 잔류 분극은, 저항 스위칭층 내에 배치되는 전도성 필라멘트의 구조적 안정성을 향상시킬 수 있다. 그 결과, 저항 변화 소자의 정보 보유능(retention)이 개선될 수 있다.
도 1은 본 개시의 일 실시 예에 따르는 저항 변화 소자를 개략적으로 나타내는 단면도이다.
도 2a는 본 개시의 일 실시 예에 따르는 저항 변화 요소의 구동 방법을 개략적으로 나타내는 도면이다.
도 2b는 본 개시의 일 실시 예에 따르는 저항 변화 요소의 전기적 특성을 개략적으로 나타내는 도면이다.
도 3a 및 도 3b는 본 개시의 일 실시 예에 따르는 강유전성 요소의 구동 방법을 개략적으로 나타내는 도면이다.
도 3c는 본 개시의 일 실시 예에 따르는 강유전성 요소의 전기적 특성을 개략적으로 나타내는 도면이다.
도 4a는 본 개시의 일 실시 예에 따르는 저항 변화 소자의 제1 스위칭 동작을 설명하는 도면이다.
도 4b는 본 개시의 일 실시 예에 따르는 저항 변화 소자의 제1 스위칭 동작 후 전기적 상태를 설명하는 도면이다.
도 5a는 본 개시의 일 실시 예에 따르는 저항 변화 소자의 제2 스위칭 동작을 설명하는 도면이다.
도 5b는 본 개시의 일 실시 예에 따르는 저항 변화 소자의 제2 스위칭 동작 후 전기적 상태를 설명하는 도면이다.
도 6a는 본 개시의 일 실시 예에 따르는 저항 변화 소자의 제3 스위칭 동작을 설명하는 도면이다.
도 6b는 본 개시의 일 실시 예에 따르는 저항 변화 소자의 제3 스위칭 동작 후 전기적 상태를 설명하는 도면이다.
도 7은 본 개시의 다른 실시 예에 따르는 저항 변화 소자를 개략적으로 나타내는 단면도이다.
도 8a 및 도 8b는 도 7의 저항 변화 소자의 전기적 특성을 나타내는 도면이다.
도 9는 본 개시의 일 실시 예에 따르는 크로스-포인트 어레이 구조를 가지는 메모리 장치를 개략적으로 나타내는 사시도이다.
이하, 첨부한 도면들을 참조하여, 본 출원의 실시 예들을 보다 상세하게 설명하고자 한다. 도면에서는 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다.
또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서, "하부" 또는 "상부"는 절대적인 개념이 아니라, 관찰자의 시점에 따라, 각각"상부" 또는 "하부"로 치환하여 해석될 수 있는 상대적인 개념일 수 있다.
본 명세서에서, "저저항 상태" 및 "고저항 상태"는 소정의 실제 저항값을 각각 가지는 절대적인 개념으로 해석되는 것이 아니라, 서로를 식별하기 위한 상대적인 개념으로 해석될 수 있다. 일 예로서, "0"과 "1"의 서로 차별되는 논리 신호을 구현하는 저항 변화 소자에서, 상기 저저항 상태 및 상기 고저항 상태는 각각 "0"및 "1"의 논리 신호값을 표현하기 위해 사용될 수 있다.
도 1은 본 개시의 일 실시 예에 따르는 저항 변화 소자를 개략적으로 나타내는 단면도이다. 도 1을 참조하면, 저항 변화 소자(1)는 저항 변화 요소(10A) 및 강유전성 요소(10B)를 포함할 수 있다. 저항 변화 요소(10A) 및 강유전성 요소(10B)는 전기적으로 직렬 연결될 수 있다. 일 실시 예에 있어서, 저항 변화 요소(10A)는 제1 전극(110), 저항 스위칭층(120) 및 제2 전극(130)을 포함할 수 있다. 강유전성 요소(10B)는 제2 전극(130), 강유전층(140) 및 제3 전극(150)을 포함할 수 있다. 제2 전극(130)은 저항 변화 요소(10A)와 강유전성 요소(10B)가 서로 공유할 수 있다.
도시되지는 않았지만, 저항 변화 요소(10A) 및 강유전성 요소(10B)는 각각 y-방향에 평행한 방향으로 연장되는 소정의 폭과 x-방향에 평행한 방향을 따라 소정의 길이를 가질 수 있다. 일 예로서, 저항 변화 요소(10A) 및 강유전성 요소(10B)는 x-방향에 평행한 길이 방향 및 y 방향에 평행한 폭 방향에 의해 정의되는 일 평면 상에 형성되는 단면적을 구비할 수 있다.
도시되지는 않았지만, 제1 전극(110)은 소정의 기판 상에 배치될 수 있다. 상기 기판은 일 예로서, 반도체 물질을 포함할 수 있다. 구체적으로, 상기 기판은 일 예로서, 실리콘(Si) 기판, 갈륨비소(GaAs) 기판, 인듐인(InP, indium phosphide) 기판, 게르마늄(Ge) 기판, 실리콘 게르마늄(SiGe) 기판, 또는 SOI(silicon-on-insulator) 기판일 수 있다. 상기 기판 내에는 복수의 집적 회로가 배치될 수 있다. 일 실시 예에 있어서, 상기 기판과 제1 전극(110) 사이에는 복층의 전도층 및 절연층이 배치될 수 있다.
제1 전극(110)은 전도성 물질을 포함할 수 있다. 제1 전극(110)은 일 예로서, 금속, 전도성 금속 질화물, 전도성 금속 산화물, 도핑된 실리콘, 전도성 탄소 구조물 또는 이들의 둘이상의 조합을 포함할 수 있다. 제1 전극(110)은 일 예로서, 금(Au), 백금(Pt), 알루미늄(Al), 루테늄(Ru), 티타늄(Ti), 이리듐(Ir), 텅스텐(W), 질화티타늄(TiN), 질화탄탈륨(TaN), 루테늄 산화물(RuO2), p형 또는 n형 도핑된 폴리실리콘, 탄소 나노튜브 등을 포함할 수 있다. 제1 전극(110)은 단일 박막 또는 복층의 박막 구조물의 형태로 배치될 수 있다. 제1 전극(110)의 두께는, 제1 전극(110)의 전기적 저항을 고려하여 결정될 수 있다. 일 예로서, 제1 전극(110)의 두께는 1 nm 내지 10 nm의 두께를 가질 수 있다. 다른 예로서, 제1 전극(110)의 두께는 1 nm 내지 100 nm의 두께를 가질 수 있다.
제1 전극(110) 상에 저항 스위칭층(120)이 배치될 수 있다. 저항 스위칭층(120)은 서로 식별되는 적어도 둘 이상의 저항 상태를 선택적으로 가질 수 있다. 상기 적어도 둘 이상의 저항 상태는 동작 전압의 인가에 의해 가변적으로 변화할 수 있다. 상기 변화된 저항 상태는 상기 동작 전압이 제거된 후에도 저항 스위칭층(120) 내부에 비휘발적으로 저장될 수 있다.
일 실시 예에 있어서, 저항 스위칭층(120)은 후술하는 금속 공급층(132)으로부터 제공되는 금속 이온이 유동하는 전해질 특성을 가질 수 있다. 상기 금속 이온은 저항 스위칭층(120) 내에서 환원되어, 제1 전극(110)과 제2 전극(130) 사이를 연결하는 전도성 필라멘트를 생성할 수 있다. 상기 전도성 필라멘트의 생성에 의해, 저항 스위칭층(120)은 상대적으로 고저항 상태로부터 저저항 상태로 스위칭될 수 있다.
저항 스위칭층(120)은 일 예로서, 칼코게나이드계 물질, 또는 금속 산화물을 포함할 수 있다. 저항 스위칭층(120)은 일 예로서, 알루미늄 산화물, 하프늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 아연산화물, 실리콘산화물, 게르마늄-텔루륨(Ge―Te), 게르마늄-셀레늄-텔루륨(Ge-Se-Te), 인듐-셀레늄(In―Se), 안티몬-텔루륨(Sb―Te), 비소-텔루륨(As―Te), 알루미늄-텔루륨(Al―Te), 게르마늄-안티몬-텔루륨(Ge―Sb―Te), 텔루륨-게르마늄-비소(Te―Ge―As), 인듐-안티몬-텔루륨(In―Sb―Te), 텔루륨-주석-셀레늄(Te―Sn―Se), 게르마늄-셀레늄-갈륨(Ge―Se―Ga), 비스무스-셀레늄-안티몬(Bi―Se―Sb), 갈륨-셀레늄-텔루륨(Ga―Se―Te), 주석-안티몬-텔루륨(Sn―Sb―Te), 텔루륨-게르마늄-안티몬-황(Te―Ge―Sb―S), 텔루륨-게르마늄-주석-산소(Te―Ge―Sn―O), 텔루륨-게르마늄-주석-금(Te―Ge―Sn―Au), 팔라듐-텔루륨-게르마늄-주석(Pd―Te―Ge―Sn), 인듐-셀레늄-티타늄-코발트(In―Se―Ti―Co), 게르마늄-안티몬-텔루륨-팔라듐(Ge―Sb―Te―Pd), 게르마늄-안티몬-텔루륨-코발트(Ge―Sb―Te―Co), 안티몬-텔루륨-비스무스-셀레늄(Sb―Te―Bi―Se), 은-인듐-안티몬-텔루륨(Ag―In―Sb―Te), 게르마늄-안티몬-셀레늄-텔루륨(Ge―Sb―Se―Te), 게르마늄-주석-안티몬-텔루륨(Ge―Sn―Sb―Te), 게르마늄-텔루륨-주석-니켈(Ge―Te―Sn―Ni), 게르마늄-텔루륨-주석-팔라듐(Ge―Te―Sn―Pd), 및 게르마늄-텔루륨-주석-백금(Ge―Te―Sn―Pt) 또는 이들의 둘 이상의 조합을 포함할 수 있다. 저항 스위칭층(120)은 일 예로서, 1 내지 10 nm의 두께를 가질 수 있다.
저항 스위칭층(120) 상에 제2 전극(130)이 배치될 수 있다. 제2 전극(130)은 금속 공급층(132) 및 전극층(134)을 포함할 수 있다. 금속 공급층(132)은 저항 스위칭층(120)과 계면을 이룰 수 있다. 일 실시 예에 있어서, 제2 전극(130)은 금속 공급층(132)과 전극층(134)이 순차적으로 적층된 박막 구조물일 수 있다.
금속 공급층(132)은 외부로부터 소정의 크기를 가지는 양의 바이어스가 인가되는 경우, 저항 스위칭층(120) 내부로 금속 이온을 공급할 수 있다. 상기 금속 이온은 상기 양의 바이어스에 의해 금속 공급층(132) 내부의 금속이 산화됨으로써, 생성될 수 있다. 금속 공급층(132)은 일 예로서, 구리(Cu), 은(Ag), 구리-텔루륨(Cu-Te) 합금, 은-텔루륨(Ag-Te) 합금 또는 이들의 둘 이상의 조합을 포함할 수 있다. 금속 공급층(132)의 두께는, 제2 전극(130)의 전체 저항 또는 저항 스위칭층(120) 내부로의 금속 이온 공급량 등을 고려하여 결정될 수 있다. 일 예로서, 금속 공급층(132)의 두께는 1 nm 내지 10 nm의 두께를 가질 수 있다.
금속 공급층(132) 상에 전극층(134)이 배치될 수 있다. 전극층(134)의 구성은 제1 전극(110)의 구성과 실질적으로 동일할 수 있다. 전극층(134)의 두께는 제2 전극(130)의 전체 저항을 고려하여 결정될 수 있다. 일 예로서, 금속 공급층(132)의 두께는 1 nm 내지 10 nm의 두께를 가질 수 있다.
제2 전극(130) 상에 강유전층(140)이 배치될 수 있다. 강유전층(140)은 외부에서 인가되는 전계의 크기 또는 방향에 따라, 서로 다른 방향으로 정렬되는 분극(polarization)을 가질 수 있다. 또한, 상기 인가되는 전계가 제거된 후에, 상기 분극은 잔류 분극으로서 비휘발적으로 저장될 수 있다. 상기 잔류 분극은 강유전층(140) 내에서 음의 전하와 양의 전하를 공간적으로 서로 분리시킴으로써, 상기 음의 전하 또는 상기 양의 전하에 기인하는 전계를 저항 변화 소자(1) 내에 형성할 수 있다. 후술하는 도 4b, 도 5b, 및 도 6b에서와 같이, 상기 음의 전하 및 상기 양의 전하는 강유전층(140)이 접하는 서로 다른 박막층(134, 150)과의 계면 영역에 각각 배치될 수 있다.
강유전층(140)은 소정의 문턱 전압 미만의 전압이 인가될 때 전기적 절연성을 가지며, 상기 문턱 전압 이상의 전압이 인가될 때, 터널링에 의한 전기적 전도성을 가질 수 있다. 강유전층(140)은 일 예로서, 1 내지 30 nm의 두께를 가질 수 있다. 강유전층(140)은 일 예로서, 하프늄 산화물, 지르코늄 산화물, 하프늄지르코늄 산화물, 또는 이들의 둘 이상의 조합을 포함할 수 있다.
강유전층(140) 상에 제3 전극(150)이 배치될 수 있다. 제3 전극(150)은 제1 전극(110) 또는 전극층(134)과 실질적으로 동일한 구성을 가질 수 있다. 제3 전극(150)은 단일 박막 또는 복층의 박막 구조물의 형태로 배치될 수 있다. 제3 전극(150)의 두께는, 제3 전극(150)의 전기적 저항을 고려하여 결정될 수 있다. 일 예로서, 제3 전극(150)의 두께는 1 nm 내지 10 nm의 두께를 가질 수 있다. 다른 예로서, 제3 전극(150)의 두께는 1 nm 내지 100 nm의 두께를 가질 수 있다.
도 2a는 본 개시의 일 실시 예에 따르는 저항 변화 요소의 구동 방법을 개략적으로 나타내는 도면이다. 도 2b는 본 개시의 일 실시 예에 따르는 저항 변화 요소의 전기적 특성을 개략적으로 나타내는 도면이다. 도 2a 및 도 2b와 관련하여 상술하는 저항 변화 요소는 도 1과 관련하여 상술한 저항 변화 소자(1)의 저항 변화 요소(10A)와 실질적으로 동일할 수 있다.
도 2a 및 도 2b를 참조하면, 제1 및 제2 전극(110, 130) 사이에 제1 전압을 인가할 수 있다. 일 실시 예에서, 상기 제1 전압의 인가는 제1 전극(110)을 접지시키거나 제1 전극(110)을 소정의 전위로 유지시킨 상태에서, 크기가 변화하는 양의 바이어스를 제2 전극(130)에 인가하는 과정으로 진행될 수 있다. 도 2b에 도시되는 바와 같이, 상기 양의 바이어스의 크기를 증가시키면서 상기 제1 전압을 0 V로부터 증가시키면, 그래프의 210a 부분을 따라 동작 전류가 점진적으로 증가할 수 있다. 제1 전압이 포밍 전압(Vform)에 도달하면, 동작 전류가 상기 그래프의 210b 부분을 따라 상대적으로 급격히 증가할 수 있다. 이에 따라, 저항 스위칭층(120) 내의 저항 상태가 상대적으로 고저항 상태에서 저저항 상태로 스위칭될 수 있다. 도 2b에서는 급격히 증가하는 전류의 상한치를 컴플라이언스 전류(Icc)로 제한하고 있다.
일 예로서, 저항 스위칭층(120)의 상기 저항 상태의 변화는 다음과 같이 설명될 수 있다. 제2 전극(130)에 인가되는 양의 바이어스가 증가함에 따라, 금속 공급층(132) 내의 금속에 대한 산화 반응이 증가할 수 있다. 상기 산화 반응의 결과, 생성되는 금속 이온은 전해질 특성을 가지는 저항 스위칭층(120) 내부로 이동할 수 있다. 상기 금속 이온은, 상기 제1 전압에 의해 제1 전극(110)으로부터 제공되는 전자와 결합하여, 금속으로 환원될 수 있다. 상기 환원된 금속은, 제1 전극(110)으로부터 금속 공급층(132) 방향으로 전도성 필라멘트를 성장시킬 수 있다. 상기 필라멘트가 제1 전극(110)과 금속 공급층(132)을 서로 연결하도록 정렬될 때, 저항 스위칭층(120)의 저항 상태가 상기 고저항 상태에서 상기 저저항 상태로 스위칭될 수 있다.
한편, 저항 스위칭층(120)의 저항 상태가 저저항 상태로 변환된 후에, 상기 제1 전압을 0 V까지 감소시키면, 도 2b의 그래프 210c 부분을 따라 전류가 감소할 수 있다. 상기 인가되는 제1 전압이 제거된 후에도, 상기 전도성 필라멘트가 저항 스위칭층(120) 내부에 잔존함으로써, 저항 스위칭층(120)은 상기 저저항 상태를 유지할 수 있다.
다른 실시 예로서, 저저항 상태를 유지하는 저항 스위칭층(120)에 대해, 제2 전압을 인가할 수 있다. 상기 제2 전압의 인가는 제1 전극(110)을 접지시키거나 제1 전극(110)을 소정의 전위로 유지시킨 상태에서, 크기가 변화하는 음의 바이어스를 제2 전극(130)에 인가하는 과정으로 진행될 수 있다. 도 2b에 도시되는 바와 같이, 상기 음의 바이어스의 크기를 증가시키면서 상기 제2 전압을 0 V로부터 음의 방향으로 증가시키면, 그래프의 220a 부분을 따라 동작 전류가 증가할 수 있다. 상기 제2 전압이 리셋 전압(Vreset)에 도달하면, 동작 전류가 상기 그래프의 220b 부분을 따라 상대적으로 급격히 감소할 수 있다. 이에 따라, 저항 스위칭층(120)의 저항 상태가 상대적으로 저저항 상태에서 고저항 상태로 스위칭됨을 알 수 있다.
일 예로서, 저항 스위칭층(120)의 상기 저항 상태의 변화는 다음과 같이 설명될 수 있다. 제2 전극(130)에 인가되는 음의 바이어스의 크기가 증가함에 따라, 저항 스위칭층(120)의 전도성 필라멘트를 통해 흐르는 동작 전류는 증가할 수 있다. 이때, 상기 동작 전류에 의해 발생하는 주울 열이 전도성 필라멘트 내 금속을 금속 이온으로 산화시키고, 산화된 금속 이온은 저항 스위칭층(120) 내부로 이동할 수 있다. 그 결과, 전도성 필라멘트의 적어도 일부분이 제거될 수 있다. 상기 전도성 필라멘트의 일부분이 제거됨으로써, 제1 전극(110)과 금속 공급층(132) 사이의 전기적 연결은 단절되고, 저항 스위칭층(120)의 저항 상태가 상기 저저항 상태에서 상기 고저항 상태로 스위칭될 수 있다.
한편, 저항 스위칭층(120)의 저항 상태가 고저항 상태로 변환된 후에, 상기 제2 전압의 크기를 0 V까지 감소시키면, 도 2b의 그래프 220c 부분을 따라 전류가 감소할 수 있다. 상기 제2 전압이 제거된 후에도, 상기 전도성 필라멘트가 저항 스위칭층(120) 내부에 단절된 상태로 잔존함으로써, 저항 스위칭층(120)은 상기 고저항 상태를 유지할 수 있다.
또다른 실시 예로서, 적어도 일부분이 단절된 상기 전도성 필라멘트를 포함하는 저항 스위칭층(120)에 대해 제3 전압을 인가할 수 있다. 상기 제3 전압의 인가는 제1 전극(110)을 접지하거나 제1 전극(110)을 소정의 전위로 유지시킨 상태에서, 크기가 변화하는 양의 바이어스를 제2 전극(130)에 인가하는 과정으로 진행될 수 있다. 도 2b에 도시되는 바와 같이, 상기 양의 바이어스의 크기를 증가시키면서 상기 제3 전압을 증가시키면, 그래프의 230a 부분을 따라 동작 전류가 증가할 수 있다. 인가 전압이 셋 전압(Vset)에 도달하면, 동작 전류가 상기 그래프의 230b 부분을 따라 상대적으로 급격히 증가할 수 있다. 이에 따라, 저항 스위칭층(120)의 저항 상태가 상대적으로 고저항 상태에서 저저항 상태로 스위칭될 수 있다.
일 예로서, 저항 스위칭층(120)의 상기 저항 상태의 변화는 다음과 같이 설명될 수 있다. 제2 전극(130)에 인가되는 양의 바이어스의 크기가 증가함에 따라, 금속 공급층(132)으로부터 제공되는 금속 이온의 량이 증가할 수 있으며, 상기 제3 전압에 의해 상기 단절된 전도성 필라멘트의 첨단으로부터 저항 스위칭층(120) 내로 전자가 제공될 수 있다. 이에 따라, 상기 전도성 필라멘트의 첨단으로부터 금속 이온의 환원이 진행되어, 제1 전극(110)과 금속 공급층(132) 사이에서 상기 전도성 필라멘트가 복원될 수 있다. 그 결과, 저항 스위칭층(120)의 저항 상태가 상기 고저항 상태에서 상기 저저항 상태로 스위칭될 수 있다. 상기 전도성 필라멘트의 일부분이 복원되기 때문에, 도 2b에 도시되는 셋 전압(Vset)의 크기는 포밍 전압(Vform)의 크기보다 작을 수 있다.
한편, 저항 스위칭층(120)의 저항 상태가 저저항 상태로 변환된 후에, 상기 제3 전압을 0 V까지 감소시키면, 도 2b의 그래프 230c 부분을 따라 전류가 감소할 수 있다. 인가 전압을 제거된 후에도, 상기 전도성 필라멘트가 저항 스위칭층(120) 내부에 잔존함으로써, 저항 스위칭층(120)은 상기 저저항 상태를 유지할 수 있다.
도 3a 및 도 3b는 본 개시의 일 실시 예에 따르는 강유전성 요소의 구동 방법을 개략적으로 나타내는 도면이다. 도 3c는 본 개시의 일 실시 예에 따르는 강유전성 요소의 전기적 특성을 개략적으로 나타내는 도면이다. 도 3a 내지 도 3c와 관련하여 상술하는 강유전성 요소는 도 1과 관련하여 상술한 저항 변화 소자(1)의 저항 변화 요소(10B)와 실질적으로 동일할 수 있다.
도 3a를 참조하면, 제2 및 제3 전극(130, 150) 사이에 제1 전압(V)을 인가할 수 있다. 일 실시 예에 있어서, 상기 제1 전압(V)의 인가는, 제2 전극(130)을 접지하거나 제2 전극(130)을 소정의 전위로 유지시킨 상태에서 크기가 변화하는 양의 바이어스를 제3 전극(150)에 인가하는 과정으로 진행될 수 있다. 도 3c에서와 같이, 상기 제1 전압(V)을 O V로부터 양의 방향으로 증가시켜, 상기 제1 전압(V)이 제1 항전계(Ec1) 이상의 전계에 대응되는 전압값을 가지게 되면, 도 3a에 도시되는 것과 같은 제1 분극 배향(Pdn)을 가지는 분극이 저항 스위칭층(140) 내에 형성되기 시작한다. 여기서, 제1 분극 배향(Pdn)은 제3 전극(150)으로부터 제2 전극(130)으로의 분극의 방향성을 의미할 수 있다. 한편, 상기 인가되는 제1 전압(V)을, 제1 포화 전계(Es1) 이상의 전계에 대응되는 전압값까지 증가시키면, 강유전층(140) 내에 제1 포화 분극값(Ps1)을 가지는 분극이 형성될 수 있다. 이후에, 상기 인가되는 제1 전압(V)을 O V까지 감소시키면, 강유전층(140) 내에는 제1 포화 잔류 분극값(Pr1)을 가지는 잔류 분극이 유지될 수 있다. 제1 포화 분극값(Ps1), 및 제1 포화 잔류 분극값(Pr1)을 가지는 분극은 각각 제1 분극 배향(Pdn)을 가질 수 있다. 강유전층(140) 내에 제1 분극 배향(Pdn)을 가지는 분극이 형성될 때, 전극층(134)과 접하는 강유전층(140)의 내부 영역에 양의 전하가 배열되고, 제3 전극(150)과 접하는 강유전층(140)의 내부 영역에 음의 전하가 배열될 수 있다.
한편, 도 3b를 참조하면, 제2 및 제3 전극(130, 150) 사이에 제2 전압(-V)을 인가할 수 있다. 일 실시 예에 있어서, 상기 제2 전압(-V)의 인가는, 제2 전극(130)을 접지하거나 제2 전극(130)을 소정의 전위로 유지시킨 상태에서 크기가 변화하는 음의 바이어스를 제3 전극(150)에 인가하는 과정으로 진행될 수 있다. 도 3c에서와 같이, 상기 제2 인가 전압(-V)을 0 V로부터 음의 방향으로 증가시켜, 상기 제2 인가 전압(-V)이 제2 항전계(Ec2) 이상의 전계에 대응되는 전압값을 가지게 되면, 도 3a에 도시되는 것과 같은 제2 분극 배향(Pup)을 가지는 분극이 강유전층(140) 내에 형성되기 시작한다. 여기서, 제2 분극 배향(Pup)은 제2 전극(130)으로부터 제3 전극(150)으로의 분극의 방향성을 의미할 수 있다. 한편, 도 3c에서와 같이, 상기 인가되는 제2 전압(-V)을 제2 포화 전계값(Es2) 이상의 전계에 대응되는 전압값까지 음의 방향으로 증가시키면, 강유전층(140) 내에는 제2 포화 분극값(Ps2)을 가지는 분극이 형성된다. 이후에, 상기 인가되는 제2 전압(-V)의 크기를 O V까지 감소시키면, 강유전층(140) 내에는 제2 포화 잔류 분극값(Pr2)을 가지는 잔류 분극이 유지될 수 있다. 제2 포화 분극값(Ps2), 및 제2 포화 잔류 분극값(Pr2)을 가지는 분극은 각각 제2 분극 배향(Pup)을 가질 수 있다. 저항 스위칭층(140) 내에 제2 분극 배향(Pup)을 가지는 분극이 형성될 때, 전극층(134)과 접하는 강유전층(140)의 내부 영역에 음의 전하가 배열되고, 제3 전극(150)과 접하는 강유전층(140)의 내부 영역에 양의 전하가 배열될 수 있다.
도 4a는 본 개시의 일 실시 예에 따르는 저항 변화 소자의 제1 스위칭 동작을 설명하는 도면이며, 도 4b는 본 개시의 일 실시 예에 따르는 저항 변화 소자의 제1 스위칭 동작 후 전기적 상태를 설명하는 도면이다. 도 4a 및 도 4b와 관련하여 상술하는 저항 변화 소자, 저항 변화 요소, 및 강유전성 요소의 구성은 도 1, 도 2a 및 도 2b, 도 3a 및 도 3b와 관련하여 상술한 저항 변화 소자(1), 저항 변화 요소(10A), 및 강유전성 요소(10B)의 구성과 실질적으로 동일하다.
도 4a를 참조하면, 제1 전극(110)과 제3 전극(150) 사이에 제1 스위칭 전압(V1)이 인가될 수 있다. 일 실시 예에서, 상기 제1 스위칭 전압(V1)의 인가는, 제1 전극(110)을 접지시키거나 제1 전극(110)을 소정의 전위로 유지시킨 상태에서, 제3 전극(150)에 양의 바이어스를 인가하는 과정으로 진행될 수 있다. 일 예로서, 상기 제1 스위칭 동작은 저항 변화 소자(1)의 제조 후에 최초로 전도성 필라멘트(1000)를 형성하는 포밍 동작일 수 있다.
일 실시 예에 있어서, 상기 제1 스위칭 전압(V1)이 저항 변화 소자(1)에 인가될 때, 저항 변화 요소(10A)에 대해 인가되는 전압은 도 2a 및 도 2b와 관련하여 상술한 포밍 전압(Vform) 이상의 크기를 가질 수 있다. 이에 따라, 금속 공급층(132)으로부터 저항 스위칭층 (120) 내로 제공되는 금속 이온과, 제1 전극(110)으로부터 제공되는 전자가 결합함으로써, 전도성 필라멘트(1000)가 저항 스위칭층(120) 내에 형성될 수 있다. 전도성 필라멘트(1000)가 제1 전극(110)과 금속 공급층(132)을 연결시킴으로써, 상대적으로 고저항 상태로부터 저저항 상태로 스위칭될 수 있다. 또한, 상기 제1 스위칭 전압(V1)이 저항 변화 소자(1)에 인가될 때, 강유전성 요소(10B)에 대해 인가되는 전압은 도 3a 및 도 3c와 관련하여 상술한 제1 항전계(Ec1) 이상의 전계에 대응되는 크기를 가질 수 있다. 이에 따라, 상기 제1 분극 배향(Pn)을 가지는 분극이 강유전층(140) 내에 형성될 수 있다.
도 4b를 참조하면, 상기 제1 스위칭 전압(V1)이 저항 변화 소자(1)로부터 제거될 수 있다. 저항 스위칭층(120) 내에는 전도성 필라멘트(1000)가 잔존함으로써, 스위칭층(120)의 전기적 저항이 저저항 상태로 유지될 수 있다. 또한, 강유전층(140) 내에는 상기 제1 분극 배향(Pn)을 가지는 잔류 분극이 잔존할 수 있다. 상기 잔류 분극의 크기는, 강유전성 요소(10B)에 제공되는 전압의 크기에 의해 결정될 수 있다. 일 실시 예에 있어서, 강유전성 요소(10B)에 제공되는 전압이 도 3c과 관련하여 상술한 제1 포화 전계(Es1) 이상의 전계에 대응되는 경우, 상기 잔류 분극은 제1 포화 잔류 분극(Pr1)일 수 있다. 다른 실시 예에 있어서, 강유전성 요소(10B)에 제공되는 전압이 도 3c와 관련하여 상술한 제1 항전계(Ec1) 이상 제1 포화 전계(Es1) 미만의 전계에 대응되는 경우, 상기 잔류 분극은 제1 포화 잔류 분극(Pr1)보다 작을 수 있다.
도 4b를 다시 참조하면, 상기 잔류 분극은, 전극층(134)과 접하는 강유전층(140)의 내부 영역에 양의 전하를 배열시키고, 제3 전극(150)과 접하는 강유전층(140)의 내부 영역에 음의 전하를 배열시킬 수 있다. 상기 양의 전하 및 음의 전하는 각각 전계를 형성할 수 있다. 일 실시 예에서, 상기 양의 전하에 의해 형성되는 전계는, 전도성 필라멘트(1000)에 의해 전기적으로 서로 연결되는 제1 및 제2 전극(110, 130)에 대해 전기적 힘을 작용할 수 있다. 일 예로서, 상기 전계는 전자에 대해 전기적 인력을 작용함으로써, 제1 전극(110)으로부터 전도성 필라멘트(1000) 내부로의 전자 유입을 유도할 수 있다.
한편, 제2 전극(130) 상에 강유전층(140)이 존재하지 않는 경우, 제1 스위칭 전압(V1)이 제거 후에 제1 전극(110)으로부터 전도성 필라멘트(1000)로의 전자 유입이 발생하지 않을 수 있다. 상기 전도성 필라멘트(1000)로의 전자 유입이 발생하지 않는 상태에서 시간이 경과할 경우, 전도성 필라멘트(1000) 내의 금속이 금속 이온으로 산화되고, 상기 산화된 상기 금속 이온이 저항 스위칭층(120) 내로 이동하는 현상이 발생할 수 있다. 그 결과, 상기 전도성 필라멘트(1000)의 적어도 일부분이 분해되어, 저항 스위칭층(120)의 저저항 상태의 보유 특성이 저하될 수 있다. 본 개시의 실시 예에서는, 제1 스위칭 전압(V1)이 제거된 후에 상기 잔류 분극에 의해 형성되는 전계가, 제1 전극(110), 전도성 필라멘트(1000) 및 제2 전극(130)의 내부가 전기적 중성 상태를 유지하도록 도울 수 있다. 구체적으로, 상기 전계는 제1 전극(110)으로부터 전도성 필라멘트(1000) 내부로의 전자 유입을 지속적으로 유도함으로써, 전도성 필라멘트(1000) 내의 금속의 산화를 억제할 수 있다. 그 결과, 전도성 필라멘트(1000)의 구조적 신뢰성이 향상되어 저항 스위칭층(120)이 저저항 상태를 유지하는 정보 보유 특성(retention)이 향상될 수 있다.
도 5a는 본 개시의 일 실시 예에 따르는 저항 변화 소자의 제2 스위칭 동작을 설명하는 도면이며, 도 5b는 본 개시의 일 실시 예에 따르는 저항 변화 소자의 제2 스위칭 동작 후 전기적 상태를 설명하는 도면이다. 도 5a 및 도 5b와 관련하여 상술하는 저항 변화 소자, 저항 변화 요소, 및 강유전성 요소의 구성은 도 1, 도 2a 및 도 2b, 도 3a 및 도 3b와 관련하여 상술한 저항 변화 소자(1), 저항 변화 요소(10A), 및 강유전성 요소(10B)의 구성과 실질적으로 동일하다.
도 5a를 참조하면, 제1 전극(110)과 제3 전극(150) 사이에 제2 스위칭 전압(-V2)이 인가될 수 있다. 일 실시 예에서, 상기 제2 스위칭 전압(V2)의 인가는, 제1 전극(110)을 접지시키거나 제1 전극(110)을 소정의 전위로 유지시킨 상태에서, 제3 전극(150)에 음의 바이어스를 인가하는 과정으로 진행될 수 있다.
일 실시 예에 있어서, 상기 제2 스위칭 전압(-V2)이 저항 변화 소자(1)에 인가될 때, 저항 변화 요소(10A)에 대해 인가되는 전압은 도 2a 및 도 2b와 관련하여 상술한 리셋 전압(Vreset) 이상의 크기를 가질 수 있다. 이에 따라, 저항 스위칭층(120) 내의 전도성 필라멘트(1000)의 적어도 일부분이 단절될 수 있다. 그 결과, 저항 스위칭층(120)이 상대적으로 저저항 상태로부터 고저항 상태로 스위칭될 수 있다. 상기 제2 스위칭 전압(-V2)이 저항 변화 소자(1)에 인가될 때, 강유전성 요소(10B)에 대해 인가되는 전압은 도 3a 및 도 3c와 관련하여 상술한 제2 항전계(Ec2) 이상의 전계에 대응되는 크기를 가질 수 있다. 이에 따라, 상기 제2 분극 배향(Pup)을 가지는 분극이 강유전층(140) 내에 형성될 수 있다. 이와 같이, 저항 변화 소자(1)에 상기 제2 스위칭 전압(-V2)을 인가하는 동작을 리셋 동작으로 명명할 수 있다.
도 5b를 참조하면, 상기 제2 스위칭 전압(-V2)이 저항 변화 소자(1)로부터 제거될 수 있다. 저항 스위칭층(120) 내에는 전도성 필라멘트(1000)가 단절된 상태로 잔존함으로써, 스위칭층(120)의 전기적 저항이 고저항 상태로 유지될 수 있다. 또한, 강유전층(140) 내에는 상기 제2 분극 배향(Pup)을 가지는 잔류 분극이 잔존할 수 있다. 도 4b와 관련하여 상술한 바와 같이, 상기 잔류 분극의 크기는, 강유전성 요소(10B)에 제공되는 전압의 크기에 의해 결정될 수 있다.
도 5b를 다시 참조하면, 상기 잔류 분극은, 전극층(134)과 접하는 강유전층(140)의 내부 영역에 음의 전하를 배열시키고, 제3 전극(150)과 접하는 강유전층(140)의 내부 영역에 양의 전하를 배열시킬 수 있다. 상기 양의 전하 및 음의 전하는 각각 전계를 형성할 수 있다. 다만, 전도성 필라멘트(1000)의 단절로 인해, 제1 및 제2 전극(110, 130)이 서로 전기적으로 절연된 상태이므로, 상기 전계는 전도성 필라멘트(1000)의 구조적 안정성을 위한 전기적 힘을 작용하지 못할 수 있다.
도 6a는 본 개시의 일 실시 예에 따르는 저항 변화 소자의 제3 스위칭 동작을 설명하는 도면이며, 도 6b는 본 개시의 일 실시 예에 따르는 저항 변화 소자의 제3 스위칭 동작 후 전기적 상태를 설명하는 도면이다. 도 6a 및 도 6b와 관련하여 상술하는 저항 변화 소자, 저항 변화 요소, 및 강유전성 요소의 구성은 도 1, 도 2a 및 도 2b, 도 3a 및 도 3b와 관련하여 상술한 저항 변화 소자(1), 저항 변화 요소(10A), 및 강유전성 요소(10B)의 구성과 실질적으로 동일하다.
도 6a를 참조하면, 제1 전극(110)과 제3 전극(150) 사이에 제3 스위칭 전압(V3)이 인가될 수 있다. 일 실시 예에서, 상기 제3 스위칭 전압(V3)의 인가는, 제1 전극(110)을 접지시키거나 제1 전극(110)을 소정의 전위로 유지시킨 상태에서, 제3 전극(150)에 양의 바이어스를 인가하는 과정으로 진행될 수 있다.
일 실시 예에 있어서, 상기 제3 스위칭 전압(V3)이 저항 변화 소자(1)에 인가될 때, 저항 변화 요소(10A)에 대해 인가되는 전압은 도 2a 및 도 2b와 관련하여 상술한 셋 전압(Vset) 이상의 크기를 가질 수 있다. 그 결과, 도 5a 및 도 5b와 관련하여 상술한, 저항 스위칭층(120) 내에서 단절된 전도성 필라멘트(1000)은 복구될 수 있다. 구체적으로, 상기 인가 전압에 의해, 금속 공급층(132)으로부터 저항 스위칭층(120)으로의 금속 이온의 유입이 발생하며, 상기 인가 전압에 의해 제1 전극(110)으로부터 단절된 전도성 필라멘트(1000)의 첨단으로 전자가 제공될 수 있다. 상기 금속 이온과 상기 전자가 결합하여, 전도성 필라멘트(1000)의 첨단으로부터 금속이 성장할 수 있다. 또한, 상기 제3 스위칭 전압(V3)은, 도 3a 및 도 3c와 관련하여 상술한 제1 항전계(Ec1) 이상의 전계에 대응되는 전압을 강유전성 요소(10B)에 제공할 수 있다. 상기 전압은 도 5a 및 도 5b와 관련하여 상술한, 강유전층(140)의 분극을 제1 분극 배향(Pup)으로부터 제1 분극 배향(Pdn)으로 스위칭시킬 수 있다. 이와 같이, 저항 변화 소자(1)에 상기 제3 스위칭 전압(V3)을 인가하는 동작을 셋 동작으로 명명할 수 있다.
도 6b를 참조하면, 상기 제3 스위칭 전압(V3)이 저항 변화 소자(1)로부터 제거될 수 있다. 저항 스위칭층(120) 내에는 전도성 필라멘트(1000)가 잔존함으로써, 스위칭층(120)의 전기적 저항이 저저항 상태로 유지될 수 있다. 또한, 강유전층(140) 내에는 상기 제1 분극 배향(Pn)을 가지는 잔류 분극이 유지됨으로써, 전극층(134)과 접하는 강유전층(140)의 내부 영역에 양의 전하를 배열시키고, 제3 전극(150)과 접하는 강유전층(140)의 내부 영역에 음의 전하를 배열시킬 수 있다. 일 실시 예에서, 상기 양의 전하에 의해 형성되는 전계는, 전자에 대해 전기적 인력을 작용함으로써, 제1 전극(110)으로부터 전도성 필라멘트(1000) 내부로의 전자 유입을 지속적으로 유도할 수 있다. 그 결과, 전도성 필라멘트(1000) 내의 금속의 산화가 억제되어, 전도성 필라멘트(1000)의 구조적 신뢰성이 향상되고, 저항 스위칭층(120)의 저저항 상태를 유지하는 정보 보유 특성(retention)이 향상될 수 있다.
도 7은 본 개시의 다른 실시 예에 따르는 저항 변화 소자를 개략적으로 나타내는 단면도이다. 도 8a 및 도 8b는 도 7의 저항 변화 소자의 전기적 특성을 나타내는 도면이다.
도 7을 참조하면, 저항 변화 소자(2)는 저항 변화 요소(20A)와 강유전성 요소(20B)를 포함할 수 있다. 저항 변화 요소(20A)는 제1 전극(210), 저항 스위칭층(120) 및 제2 전극(130)을 구비한다. 제2 전극(130)을 대신하여 제1 전극(210)이 저항 스위칭층(120)과 접하는 금속 공급층(214)을 구비한다는 점을 제외하면, 저항 변화 요소(20A)의 구성은, 도 1과 관련하여 상술한 저항 변화 요소(10A)의 구성과 실질적으로 동일하다. 전극층(212) 및 제2 전극(130)의 구성은 도 1과 관련하여 상술한 저항 변화 요소(10A)의 제1 전극(110) 및 전극층(134)의 구성과 각각 실질적으로 동일할 수 있다. 다만, 일 실시 예에 있어서, 전극층(212)의 두께는 도 1의 제1 전극(110)의 두께보다 얇을 수 있으며, 제2 전극(130)의 두께는 도 1의 전극층(134)의 두께보다 두꺼울 수 있다. 강유전성 요소(20B)의 구성은 도 1과 관련하여 상술한 강유전성 요소(10B)의 구성과 실질적으로 동일할 수 있다.
도 8a를 참조하면, 제1 전극(110)과 제3 전극(150) 사이에 제1 스위칭 전압을 인가한 후에 제거한다. 일 실시 예에서, 상기 제1 스위칭 전압의 인가는, 제3 전극(150)을 접지시키거나 제3 전극(150)을 소정의 전위로 유지시킨 상태에서, 제1 전극(210)에 양의 바이어스를 인가하는 과정으로 진행될 수 있다.
상기 제1 스위칭 전압은 도 4a 및 도 4b, 또는 도 6a 및 도 6b와 관련하여 상술한 상기 포밍 전압 또는 상기 셋 전압 이상의 전압일 수 있다. 상기 제1 스위칭 전압이 인가될 때, 금속 공급층(214)로부터 저항 변화층(120) 내부로 공급되는 금속 이온과, 제2 전극(130)으로부터 제공되는 전자가 결합하여, 전도성 필라멘트(1000)가 저항 스위칭층(120) 내에 형성될 수 있다. 전도성 필라멘트(1000)가 금속 공급층(214)과 제2 전극(130)을 연결시킴으로써, 상대적으로 고저항 상태로부터 저저항 상태로 스위칭될 수 있다.
또한, 상기 제1 스위칭 전압은 강유전층(140) 내에 상기 제2 분극 배향(Pup)의 분극을 형성시킬 수 있다. 상기 제1 스위칭 전압이 저항 변화 소자(2)에 인가될 때, 강유전성 요소(20B)에 대해 인가되는 전압은 도 3a 및 도 3c와 관련하여 상술한 제1 항전계(Ec1) 이상의 전계에 대응되는 크기를 가질 수 있다. 이에 따라, 상기 제1 스위칭 전압이 제거된 후에, 제2 분극 배향(up)을 가지는 잔류 분극이 강유전층(140) 내에 잔존할 수 있다. 상기 잔류 분극은, 제2 전극(130)과 접하는 강유전층(140)의 내부 영역에 음의 전하를 배열시킴으로써, 제2 전극(130) 내부의 전자를 전도성 필라멘트(1000) 내부로 유입시키도록 유도하는 전계를 형성할 수 있다. 상기 전계에 의해 전도성 필라멘트(1000)로 유입되는 전자는 전도성 필라멘트(1000) 내의 금속 산화를 억제할 수 있다. 그 결과, 전도성 필라멘트(1000)의 구조적 신뢰성이 향상되고, 저항 스위칭층(120)의 저저항 상태를 유지하는 정보 보유 특성(retention)이 향상될 수 있다.
도 8b를 참조하면, 제1 전극(110)과 제3 전극(150) 사이에 제2 스위칭 전압을 인가한 후에 제거한다. 일 실시 예에서, 상기 제2 스위칭 전압의 인가는, 제3 전극(150)을 접지시키거나 제3 전극(150)을 소정의 전위로 유지시킨 상태에서, 제1 전극(210)에 음의 바이어스를 인가하는 과정으로 진행될 수 있다.
상기 제2 스위칭 전압은 도 5a 및 도 5b와 관련하여 상술한 상기 리셋 전압의 크기 이상을 가지는 전압일 수 있다. 상기 제2 스위칭 전압이 인가될 때, 전도성 필라멘트(1000)의 적어도 일부분이 저항 스위칭층(120) 내에서 단절될 수 있다. 전도성 필라멘트(1000)의 단절에 의해, 저항 스위칭층(120)은 상대적으로 저저항 상태로부터 고저항 상태로 스위칭될 수 있다.
또한, 상기 제2 스위칭 전압은 강유전층(140) 내에 상기 제1 분극 배향(Pdn)의 분극을 형성시킬 수 있다. 상기 제2 스위칭 전압이 저항 변화 소자(2)에 인가될 때, 강유전성 요소(20B)에 대해 인가되는 전압은 도 3a 및 도 3c와 관련하여 상술한 제2 항전계(Ec1) 이상의 전계에 대응되는 크기를 가질 수 있다. 이에 따라, 상기 제2 스위칭 전압이 제거된 후에, 제1 분극 배향(Pdn)을 가지는 잔류 분극이 강유전층(140) 내에 잔존할 수 있다. 상기 잔류 분극은, 제2 전극(130)과 접하는 강유전층(140)의 내부 영역의 계면 영역에 양의 전하를 배열시키고, 제3 전극(150)과 접하는 강유전층(140)의 내부 영역에 음의 전하를 배열시킬 수 있다. 상기 양의 전하 및 음의 전하는 각각 전계를 형성할 수 있다. 다만, 전도성 필라멘트(1000)의 단절로 인해, 제1 및 제2 전극(210, 130)이 서로 전기적으로 절연된 상태이므로, 상기 전계는 전도성 필라멘트(1000)의 구조적 안정성을 위한 전기적 힘을 작용하지 못할 수 있다.
상술한 본 개시의 실시 예에 따르면, 저항 스위칭층 및 강유전층을 구비하는 저항 변화 소자가 제공된다. 상기 강유전층 내의 잔류 분극에 의해, 저항 스위칭층 내에 배치되는 전도성 필라멘트의 구조적 안정성이 향상될 수 있다. 그 결과, 저항 변화 소자의 정보 보유능(retention)이 향상될 수 있다. 또한, 저항 변화 소자의 동작시 대기 전력이나 동작 전력을 효과적으로 절감시킬 수 있다.
일 실시 예에 의하면, 상기 저항 변화 소자는, 저항 변화 메모리 소자로서 적용될 수 있다. 상기 저항 변화 메모리 소자는 저항 스위칭층 내에 형성되는 비휘발성의 전도성 필라멘트의 생성 및 단절에 따르는 저항 변화를 통해, 정보를 저장할 수 있다. 상기 저항 변화 소자는, 상기 저항 변화 메모리 소자를 채용하는 크로스-포인트 어레이 구조의 메모리 장치에 적용될 수 있다. 상기 저항 변화 메모리 소자는 상기 메모리 장치의 셀을 구성할 수 있다. 도 9는 본 개시의 일 실시 예에 따르는 크로스-포인트 어레이 구조의 메모리 장치를 개략적으로 나타내는 사시도이다. 도 9의 크로스 포인트 어레이 구조의 메모리 장치(3)에서는, 도시의 편의상, 크로스-포인트 어레이 구조의 메모리 장치(3) 내에 위치하는 복수의 절연층 및 크로스-포인트 어레이 구조의 메모리 장치(3) 하부의 기판을 생략한다.
도 9를 참조하면, 크로스-포인트 어레이 구조의 메모리 장치(3)는 제1 방향(일 예로서, x-방향)으로 연장되는 제1 전도 라인(1100), 제2 방향(일 예로서, y-방향)으로 연장되는 제2 전도 라인(1200), 및 제1 및 제2 전도 라인(1100, 1200)이 중첩되는 영역에서 제3 방향(일 예로서, z-방향)을 따라 연장되는 필라 구조물(1300)을 포함한다. 도면의 실시 예에서는, 제1 방향과 제2 방향은 서로 직교하는 직교 좌표계로서 도시되고 있으나, 반드시 이에 한정되지 않고, 상기 제1 방향과 상기 제2 방향이 비평행한 조건을 만족하는 한 다양한 변형예가 존재할 수 있다. 한편, 필라 구조물(1300)은 메모리 장치(3)의 단위 셀에 해당할 수 있다. 필라 구조물(1300)은 상기 제1 방향 및 상기 제2 방향을 따라, 매트릭스 형태를 가지는 복수의 단위 셀의 어레이를 구성할 수 있다. 필라 구조물(1300)는 도 1 및 도 2와 관련하여 상술한 저항 변화 소자(1, 2)를 포함할 수 있다.
다른 실시 예에 의하면, 상기 저항 변화 소자는 로직 소자에 적용될 수 있다. 상기 저항 변화 소자는, 전도성 필라멘트에 생성 및 단절을 통한 높은 온/오프 비를 구현할 수 있으며, 잔류 분극을 이용한 전도성 필라멘트의 구조적 신뢰성을 담보함으로써, 데이터 보유능을 향상시킬 수 있다. 또한, 본 개시의 실시 예에 따르는 저항 변화 소자는 2-터미널 기반의 작은 사이즈의 소자로서 구현이 가능하여 집적화가 용이한 장점이 있다. 이러한 특성으로 인해, 상기 저항 변화 소자는 현장 프로그래머블 게이트 어레이(Field Programmable Gate Array, FPGA)와 같은 재설정 가능 논리 소자(Reconfigurable Logic Device)에 용이하게 적용될 수 있다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1, 2: 저항 변화 소자,
10A 20A: 저항 변화 요소, 10B 20B: 강유전성 요소
110: 제1 전극, 120: 저항 스위칭층,
130: 제2 전극, 132: 금속 공급층, 134: 전극층,
140: 강유전층, 150: 제3 전극,
210: 제1 전극, 212: 전극층, 214: 금속 공급층.

Claims (20)

  1. 제1 전극;
    상기 제1 전극 상에 배치되는 저항 스위칭층;
    상기 저항 스위칭층 상에 배치되는 제2 전극;
    상기 제2 전극 상에 배치되는 강유전층; 및
    상기 강유전층 상에 배치되는 제3 전극을 포함하는
    저항 변화 소자.
  2. 제1 항에 있어서,
    상기 저항 스위칭층은 저저항 상태 및 고저항 상태 사이에서 가역적으로 스위칭될 수 있고,
    상기 저항 스위칭층이 상기 저저항 상태일 때, 상기 저항 스위칭층은 상기 제1 전극과 상기 제2 전극을 연결시키는 전도성 필라멘트를 더 포함하는
    저항 변화 소자.
  3. 제2 항에 있어서,
    상기 강유전층은 잔류 분극을 구비하고, 상기 잔류분극은, 상기 제1 및 제2 전극 중 어느 하나로부터 상기 전도성 필라멘트로 전자의 유입을 유도하는 전계를 발생시키는
    저항 변화 소자.
  4. 제1 항에 있어서,
    상기 제1 전극 및 제2 전극 중 어느 하나는 상기 저항 스위칭층과 접하는 금속 공급층을 포함하는
    저항 변화 소자.
  5. 제4 항에 있어서,
    상기 저항 스위칭층은 상기 금속 공급층으로부터 제공되는 금속 이온이 유동하는 전해질 특성을 가지는
    저항 변화 소자.
  6. 제4 항에 있어서,
    상기 금속 공급층은
    구리(Cu), 은(Ag), 구리-텔루륨(Cu-Te) 합금 및 은-텔루륨(Ag-Te) 합금 중 적어도 하나를 포함하는
    저항 변화 소자.
  7. 제1 항에 있어서,
    상기 저항 스위칭층은
    적어도 둘 이상의 저항 상태를 선택적으로 가지며, 상기 저항 상태를 비휘발적으로 저장하는
    저항 변화 소자.
  8. 제1 항에 있어서,
    상기 저항 스위칭층은
    칼코게나이드계 물질, 또는 금속 산화물을 포함하는
    저항 변화 소자.
  9. 제8 항에 있어서,
    상기 저항 스위칭층은
    알루미늄 산화물, 하프늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 아연산화물, 실리콘산화물, 실리콘 질화물, 게르마늄-텔루륨(Ge―Te), 게르마늄-셀레늄-텔루륨(Ge-Se-Te), 인듐-셀레늄(In―Se), 안티몬-텔루륨(Sb―Te), 비소-텔루륨(As―Te), 알루미늄-텔루륨(Al―Te), 게르마늄-안티몬-텔루륨(Ge―Sb―Te), 텔루륨-게르마늄-비소(Te―Ge―As), 인듐-안티몬-텔루륨(In―Sb―Te), 텔루륨-주석-셀레늄(Te―Sn―Se), 게르마늄-셀레늄-갈륨(Ge―Se―Ga), 비스무스-셀레늄-안티몬(Bi―Se―Sb), 갈륨-셀레늄-텔루륨(Ga―Se―Te), 주석-안티몬-텔루륨(Sn―Sb―Te), 텔루륨-게르마늄-안티몬-황(Te―Ge―Sb―S), 텔루륨-게르마늄-주석-산소(Te―Ge―Sn―O), 텔루륨-게르마늄-주석-금(Te―Ge―Sn―Au), 팔라듐-텔루륨-게르마늄-주석(Pd―Te―Ge―Sn), 인듐-셀레늄-티타늄-코발트(In―Se―Ti―Co), 게르마늄-안티몬-텔루륨-팔라듐(Ge―Sb―Te―Pd), 게르마늄-안티몬-텔루륨-코발트(Ge―Sb―Te―Co), 안티몬-텔루륨-비스무스-셀레늄(Sb―Te―Bi―Se), 은-인듐-안티몬-텔루륨(Ag―In―Sb―Te), 게르마늄-안티몬-셀레늄-텔루륨(Ge―Sb―Se―Te), 게르마늄-주석-안티몬-텔루륨(Ge―Sn―Sb―Te), 게르마늄-텔루륨-주석-니켈(Ge―Te―Sn―Ni), 게르마늄-텔루륨-주석-팔라듐(Ge―Te―Sn―Pd), 및 게르마늄-텔루륨-주석-백금(Ge―Te―Sn―Pt) 중 적어도 하나를 포함하는
    저항 변화 소자.
  10. 제1 항에 있어서,
    상기 강유전층은
    하프늄 산화물, 지르코늄 산화물, 및 하프늄지르코늄 산화물 중 적어도 하나를 포함하는
    저항 변화 소자.
  11. 제1 항에 있어서,
    제1 내지 제3 전극 중 적어도 하나는
    금속, 전도성 금속 질화물, 전도성 금속 산화물, 도핑된 실리콘, 및 전도성 탄소 구조물 중 적어도 하나를 포함하는
    저항 변화 소자.
  12. 순차적으로 적층되는 제1 전극, 저항 스위칭층, 제2 전극, 잔류 분극을 구비하는 강유전층 및 제3 전극을 포함하고,
    상기 저항 스위칭층은, 상기 저항 스위칭층 내부에 상기 제1 및 제2 전극층 연결하는 전도성 필라멘트의 생성 여부에 의해, 전기적 저항이 변화하며,
    상기 잔류 분극은, 상기 저항 스위칭층 내에 상기 전도성 필라멘트가 생성될 때, 상기 제1 및 제2 전극 중 적어도 하나로부터 상기 전도성 필라멘트 내부로 전자의 유입을 유도하는 전계를 발생시키는
    저항 변화 소자.
  13. 제12 항에 있어서,
    상기 제1 전극 및 상기 제2 전극 중 어느 하나는 상기 저항 스위칭층과 접하는 금속 공급층을 포함하는
    저항 변화 소자.
  14. 제13 항에 있어서,
    상기 전도성 필라멘트는 상기 금속 공급층으로부터 제공되는 금속을 포함하는
    저항 변화 소자.
  15. 제13 항에 있어서,
    상기 금속 공급층은
    구리(Cu), 은(Ag), 구리-텔루륨(Cu-Te) 합금 및 은-텔루륨(Ag-Te) 합금 중 적어도 하나를 포함하는
  16. 제12 항에 있어서,
    상기 저항 스위칭층은
    칼코게나이드계 물질, 또는 금속 산화물을 포함하는
    저항 변화 소자.
  17. 제16 항에 있어서,
    상기 저항 스위칭층은
    알루미늄 산화물, 하프늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 아연산화물, 실리콘산화물, 게르마늄-텔루륨(Ge―Te), 게르마늄-셀레늄-텔루륨(Ge-Se-Te), 인듐-셀레늄(In―Se), 안티몬-텔루륨(Sb―Te), 비소-텔루륨(As―Te), 알루미늄-텔루륨(Al―Te), 게르마늄-안티몬-텔루륨(Ge―Sb―Te), 텔루륨-게르마늄-비소(Te―Ge―As), 인듐-안티몬-텔루륨(In―Sb―Te), 텔루륨-주석-셀레늄(Te―Sn―Se), 게르마늄-셀레늄-갈륨(Ge―Se―Ga), 비스무스-셀레늄-안티몬(Bi―Se―Sb), 갈륨-셀레늄-텔루륨(Ga―Se―Te), 주석-안티몬-텔루륨(Sn―Sb―Te), 텔루륨-게르마늄-안티몬-황(Te―Ge―Sb―S), 텔루륨-게르마늄-주석-산소(Te―Ge―Sn―O), 텔루륨-게르마늄-주석-금(Te―Ge―Sn―Au), 팔라듐-텔루륨-게르마늄-주석(Pd―Te―Ge―Sn), 인듐-셀레늄-티타늄-코발트(In―Se―Ti―Co), 게르마늄-안티몬-텔루륨-팔라듐(Ge―Sb―Te―Pd), 게르마늄-안티몬-텔루륨-코발트(Ge―Sb―Te―Co), 안티몬-텔루륨-비스무스-셀레늄(Sb―Te―Bi―Se), 은-인듐-안티몬-텔루륨(Ag―In―Sb―Te), 게르마늄-안티몬-셀레늄-텔루륨(Ge―Sb―Se―Te), 게르마늄-주석-안티몬-텔루륨(Ge―Sn―Sb―Te), 게르마늄-텔루륨-주석-니켈(Ge―Te―Sn―Ni), 게르마늄-텔루륨-주석-팔라듐(Ge―Te―Sn―Pd), 및 게르마늄-텔루륨-주석-백금(Ge―Te―Sn―Pt) 중 적어도 하나를 포함하는
    저항 변화 소자.
  18. 제12 항에 있어서,
    상기 강유전층은
    하프늄 산화물, 지르코늄 산화물, 및 하프늄지르코늄 산화물 중 적어도 하나를 포함하는
    저항 변화 소자.
  19. 제12 항에 있어서,
    제1 내지 제3 전극 중 적어도 하나는
    금속, 전도성 금속 질화물, 전도성 금속 산화물, 도핑된 실리콘, 및 전도성 탄소 구조물 중 적어도 하나를 포함하는
    저항 변화 소자.
  20. 제12 항에 있어서,
    상기 잔류 분극은
    상기 전도성 필라멘트 내부로 상기 전자의 유입을 유도하여, 상기 전도성 필라멘트의 산화를 억제시키는
    저항 변화 소자.
KR1020170167841A 2017-12-07 2017-12-07 저항 변화 소자 KR20190067668A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170167841A KR20190067668A (ko) 2017-12-07 2017-12-07 저항 변화 소자
US16/016,550 US10608175B2 (en) 2017-12-07 2018-06-23 Resistance change device having electrode disposed between resistance switching layer and ferroelectric layer
CN201810804570.4A CN109904312B (zh) 2017-12-07 2018-07-20 阻变器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170167841A KR20190067668A (ko) 2017-12-07 2017-12-07 저항 변화 소자

Publications (1)

Publication Number Publication Date
KR20190067668A true KR20190067668A (ko) 2019-06-17

Family

ID=66697324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170167841A KR20190067668A (ko) 2017-12-07 2017-12-07 저항 변화 소자

Country Status (3)

Country Link
US (1) US10608175B2 (ko)
KR (1) KR20190067668A (ko)
CN (1) CN109904312B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200104670A (ko) * 2019-02-27 2020-09-04 삼성전자주식회사 티타늄계 비정질 합금 및 이를 적용한 상변화 메모리소자
CN110544742B (zh) * 2019-08-29 2022-03-29 华中科技大学 一种铁电相变混合存储单元、存储器及操作方法
JP2021048258A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 抵抗変化素子
US11271155B2 (en) 2020-03-10 2022-03-08 International Business Machines Corporation Suppressing oxidation of silicon germanium selenium arsenide material
CN112133824A (zh) * 2020-09-02 2020-12-25 中国科学院上海微系统与信息技术研究所 一种相变材料、相变存储单元及其制备方法
US20220140146A1 (en) * 2020-10-30 2022-05-05 Applied Materials, Inc. Ferroelectric devices enhanced with interface switching modulation
US11699765B2 (en) * 2020-11-27 2023-07-11 Samsung Electronics Co., Ltd. Semiconductor device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359353A (ja) * 2001-03-26 2002-12-13 Seiko Epson Corp 強誘電体メモリ及び電子機器
EP1770778B1 (en) * 2004-07-22 2012-03-14 Nippon Telegraph And Telephone Corporation Apparatus for obtaining double stable resistance values, method for manufacturing the same, metal oxide thin film and method for manufacturing the same
KR100723419B1 (ko) * 2006-02-17 2007-05-30 삼성전자주식회사 불휘발성 메모리소자 및 그 동작방법
KR100764343B1 (ko) * 2006-09-22 2007-10-08 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
KR101021973B1 (ko) * 2008-09-26 2011-03-16 서울대학교산학협력단 비휘발성 기억소자 및 비휘발성 기억소자의 정보기록방법과정보판독방법
US20100135061A1 (en) * 2008-12-02 2010-06-03 Shaoping Li Non-Volatile Memory Cell with Ferroelectric Layer Configurations
US8687401B2 (en) 2010-01-28 2014-04-01 Fudan University Ferro-resistive random access memory (Ferro-RRAM), operation method and manufacturing method thereof
JP5708929B2 (ja) * 2010-12-13 2015-04-30 ソニー株式会社 記憶素子およびその製造方法、並びに記憶装置
KR101935608B1 (ko) 2012-04-02 2019-01-04 서울대학교산학협력단 가변 저항체 및 이를 이용한 전자 소자들
US9053801B2 (en) * 2012-11-30 2015-06-09 Micron Technology, Inc. Memory cells having ferroelectric materials
CN103035838B (zh) * 2012-12-19 2015-01-21 北京大学 阻变存储器件及其制备方法
US9251884B2 (en) * 2014-03-24 2016-02-02 International Business Machines Corporation Non-volatile, piezoelectronic memory based on piezoresistive strain produced by piezoelectric remanence
KR20160027708A (ko) * 2014-09-02 2016-03-10 에스케이하이닉스 주식회사 전자 장치
WO2016052097A1 (ja) * 2014-09-30 2016-04-07 ソニー株式会社 スイッチ素子および記憶装置
US20160149129A1 (en) * 2014-11-25 2016-05-26 Intermolecular, Inc. Using Metal Silicides as Electrodes for MSM Stack in Selector for Non-Volatile Memory Application
JP6367152B2 (ja) * 2015-06-08 2018-08-01 東芝メモリ株式会社 記憶装置
KR20180105530A (ko) * 2017-03-15 2018-09-28 에스케이하이닉스 주식회사 강유전성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치
KR20180134121A (ko) * 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 저항 변화 메모리 소자

Also Published As

Publication number Publication date
CN109904312A (zh) 2019-06-18
US10608175B2 (en) 2020-03-31
CN109904312B (zh) 2022-10-25
US20190181336A1 (en) 2019-06-13

Similar Documents

Publication Publication Date Title
KR20190067668A (ko) 저항 변화 소자
TWI661535B (zh) 切換裝置及儲存單元
US9812505B2 (en) Non-volatile memory device containing oxygen-scavenging material portions and method of making thereof
EP3178113B1 (en) Fully isolated selector for memory device
KR101473514B1 (ko) 저항형 접속 컴포넌트를 가지는 비-휘발성 메모리
US8767441B2 (en) Switching device having a non-linear element
TWI387103B (zh) 具有二極體存取裝置之完全自我對準微孔型記憶胞
US10217797B2 (en) Switching device, and resistive random access memory including the same as a selection device
US20070007579A1 (en) Memory cell comprising a thin film three-terminal switching device having a metal source and /or drain region
US10109792B2 (en) Switching device and resistive random access memory including the same
JP2013534723A (ja) 抵抗スイッチング層を備えるメモリセルの組成
TW201212317A (en) Memory cell with resistance-switching layers
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
JP2013125903A (ja) 抵抗変化素子
CN109786548B (zh) 交叉点阵列器件及其制造方法
KR20180121260A (ko) 크로스-포인터 어레이 장치 및 이의 제조 방법
KR20180087801A (ko) 전도성 퓨즈 물질층을 구비하는 크로스 포인트 어레이 장치
US11856879B2 (en) MIEC and tunnel-based selectors with improved rectification characteristics and tunability
USRE46335E1 (en) Switching device having a non-linear element