CN109786548B - 交叉点阵列器件及其制造方法 - Google Patents

交叉点阵列器件及其制造方法 Download PDF

Info

Publication number
CN109786548B
CN109786548B CN201810781880.9A CN201810781880A CN109786548B CN 109786548 B CN109786548 B CN 109786548B CN 201810781880 A CN201810781880 A CN 201810781880A CN 109786548 B CN109786548 B CN 109786548B
Authority
CN
China
Prior art keywords
layer
resistance
switching layer
cross
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810781880.9A
Other languages
English (en)
Other versions
CN109786548A (zh
Inventor
金圣贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN109786548A publication Critical patent/CN109786548A/zh
Application granted granted Critical
Publication of CN109786548B publication Critical patent/CN109786548B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

根据一个实施例的交叉点阵列器件包括：衬底；第一柱结构，其设置在衬底上并包括阈值切换层；电阻切换层，其包围第一柱结构的上表面和侧壁表面；以及第二柱结构，其设置在电阻切换层上并包括电阻变化存储层。电阻切换层具有将第一柱结构电连接到第二柱结构的导电丝。

Description

交叉点阵列器件及其制造方法
相关申请的交叉引用
本申请要求2017年11月15日提交的第10-2017-0152634号韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
本公开的各种实施例总体而言涉及一种半导体器件，更具体地，涉及一种交叉点阵列器件及其制造方法。
背景技术
交叉点阵列器件可以具有以下结构：其包括在不同平面上的交叉的一对导线和布置在所述一对导线相交的区域中的柱结构形式的单位单元(unit cell)。近来，在交叉点阵列器件中已提出了一种需要高度集成的存储单元区域的包括非易失性存储元件的结构。具体地，所述非易失性存储元件可以包括电阻式随机存取存储(ReRAM)元件、相变随机存取存储(PcRAM)元件、磁性随机存取存储(MRAM)元件等。
同时，在将非易失性存储元件用作单位单元的交叉点存储阵列结构中，由于在相邻单元之间可能产生的不希望的潜行电流，单元信息可能会存在写入错误或读取错误。为了防止由于不希望的潜行电流而发生写入错误或读取错误，已经提出了一种结构，其中选择元件被附加地布置在存储器件的柱结构中。
发明内容
根据本公开的一个方面，公开了一种交叉点阵列器件。所述交叉点阵列器件包括：衬底；设置在所述衬底上的第一柱结构，其包括阈值切换层；包围所述第一柱结构的上表面和侧壁表面的电阻切换层；以及设置在所述电阻切换层上的第二柱结构，其包括电阻变化存储层。所述电阻切换层具有将所述第一柱结构电连接到所述第二柱结构的导电丝。
根据本公开的一个方面，公开了一种制造交叉点阵列器件的方法。在该方法中，提供衬底。在所述衬底上形成具有阈值切换层的第一柱结构。在所述衬底之上形成包围所述第一柱结构的上表面和侧表面的电阻切换层。在所述电阻切换层上形成具有电阻变化存储层的第二柱结构。在所述电阻切换层中形成导电丝。所述导电丝将所述第一柱结构电连接到所述第二柱结构。
附图说明
图1是示意性地示出根据本公开的一个实施例的交叉点阵列器件的透视图。
图2是示意性地示出根据本公开的一个实施例的交叉点阵列器件的一部分的截面图。
图3是示意性地示出根据本公开的另一实施例的交叉点阵列器件的一部分的截面图。
图4是示意性地示出根据本公开的一个实施例的交叉点阵列器件的制造方法的流程图。
图5至图11是示意性地示出根据本公开的一个实施例的交叉点阵列器件的制造方法的截面图。
图12是示意性地示出根据本公开的一个实施例的导电丝的形成方法的视图。
具体实施方式
现在将在下文中参照附图来描述各种实施例。在附图中，为了说明清楚，层和区域的尺寸可能被夸大。附图是针对观察者的视点来描述的。如果一个元件被称为位于另一个元件上，则可以理解为，该元件直接位于另一个元件上，或者附加元件可以介于该元件与另一元件之间。在整个说明书中，相同的附图标记指代相同的元件。
此外，单词的单数形式的表达应理解为包括该单词的复数形式，除非在上下文中清楚地不这样使用。应理解的是，术语“包含”或“具有”旨在指定特征、数字、步骤、操作、元件、部分或其组合的存在，但不用于排除存在或可能添加一个或更多个其他特征、数字、步骤、操作、组件、部分或其组合。此外，在执行方法或制造方法时，构成该方法的每一工艺可以不同于所规定的顺序而发生，除非在上下文中明确描述了特定序列。换言之，每一工艺可以以与所述顺序相同的方式执行，可以基本上同时执行，或者可以以相反的顺序执行。
图1是示意性地示出根据本公开的一个实施例的交叉点阵列器件1的透视图。在图1的交叉点阵列器件1中，为了便于说明，省略了设置在交叉点阵列器件1中的衬底和多个绝缘层。在一个实施例中，交叉点阵列器件1可以包括非易失性存储元件，例如电阻式RAM元件、相变RAM元件、磁性RAM等。
参考图1，交叉点阵列器件1可以包括在第一方向(例如，x方向)上延伸的第一导线115，在第二方向(例如，y方向)上延伸的第二导线195，和沿第三方向(例如，z方向)设置在重叠区域的柱结构1a，在所述重叠区域中第一导线115与第二导线195重叠。虽然在所示的实施例中，第一方向和第二方向在它们彼此正交的直角坐标系中示出，但本公开不限于此，只要满足第一方向与第二方向不平行的条件，就可以进行各种修改。另一方面，每个柱结构1a可以包括上述非易失性存储元件的单位单元。柱结构1a可以构成沿第一方向和第二方向分布的多个阵列。
图2是示意性地示出根据本公开的一个实施例的交叉点阵列器件2的一部分的截面图。
参考图2，交叉点阵列器件2可以包括设置在衬底101上的第一导线115、设置在第一导线115上的第一柱结构10、包围或覆盖第一柱结构10的电阻切换层140、设置在电阻切换层140上的第二柱结构20和设置在第二柱结构20上的第二导线195。电阻切换层140可以包括一个或更多个导电丝145，所述导电丝145将第一柱结构10电连接到第二柱结构20。图2中的交叉点阵列器件2的具有第一柱结构10、电阻切换层140和第二柱结构20的结构可以被包括在图1中的交叉点阵列器件1的柱结构1a中。
在图2的交叉点阵列器件2中，第一柱结构10和第二柱结构20设置在第一导线115与第二导线195彼此交叉或相交的区域或范围中。尽管作为示例示出了包括第一柱结构10和第二柱结构20的一个单位单元，但本公开的实施例并不一定限于此。交叉点阵列器件2可以包括布置在如图1所示的多个第一导线115与多个第二导线195彼此交叉的区域中的多个单位单元。
参考图2，可以提供衬底101。衬底101可以是硅(Si)衬底、砷化镓(GaAs)衬底、磷化铟(InP)衬底、锗(Ge)衬底、硅锗(SiGe)衬底或绝缘体上硅(SOI)衬底。衬底101可以掺杂n型掺杂剂或p型掺杂剂。作为非限制性示例，衬底101可以具有至少一部分掺杂有n型或p型掺杂剂的阱。
在第一方向上延伸的第一导线115可以布置或设置在衬底101上。在一个实施例中，第一方向可以是平行于x轴的方向。作为非限制性实例，第一导线115可以包括金属、导电金属氮化物或导电金属氧化物。第一导线115可以通过下绝缘层210与在横向或第二方向上相邻或平行的另一第一导线115电绝缘。作为非限制性示例，下绝缘层210可以包括氧化物、氮化物或氮氧化物。
第一柱结构10可以布置或设置在第一导线115上。第一柱结构10可以包括下电极层125和阈值切换层135。如稍后将描述的，阈值切换层135可以用作交叉点阵列器件2中的选择元件的切换层。
下电极层125可以电连接到第一导线115。下电极层125可以包括导电材料。下电极层125可以包括例如金属、导电金属氮化物或导电金属氧化物。下电极层125可以包括例如金(Au)、铂(Pt)、铜(Cu)、铝(Al)、银(Ag)、钌(Ru)、钛(Ti)、铱(Ir)、钨(W)、氮化钛(TiN)、氮化钽(TaN)、氧化钌(RuO2)等。
当小于预定阈值电压的电压施加到阈值切换层135的两端时，或者当没有施加电压时，阈值切换层135可以保持相对高的电阻状态。当等于或高于预定阈值电压的电压施加到阈值切换层135的两端时，阈值切换层135可以从高电阻状态或相对高的电阻状态切换到低电阻状态或相对低的电阻状态。阈值切换层135可以仅在等于或高于预定阈值电压的电压施加到阈值切换层135的两端时维持低电阻状态。也就是说，当施加的电压被移除，或者施加的电压降低到低于预定阈值电压时，阈值切换层135可以返回到高电阻状态或相对高的电阻状态。因此，阈值切换层135可以执行易失性切换操作。
阈值切换层135可以包括金属氧化物、金属氮化物或基于硫族化物的材料。作为非限制性实例，金属氧化物可以包括例如氧化硅、氧化铝、氧化锆、氧化铪、氧化钨、氧化钛、氧化镍、氧化铜、氧化锰、氧化钽、氧化铌或氧化铁。在一个实施例中，金属氧化物可以包括掺杂剂。作为非限制性实例，所述掺杂剂可以包括硼(B)、氮(N)、碳(C)、磷(P)、铝(Al)、镧(La)、铌(Nb)、钒(V)、钽(Ta)、钨(W)、铬(Cr)、钼(Mo)或者其两种或更多种的组合。金属氮化物可以包括例如氮化硅。
基于硫族化物的材料可以包括例如锗锑碲(Ge-Sb-Te)。锗锑碲(Ge-Sb-Te)可以包括例如Ge2Sb2Te5、GeSe2Te4、GeSb4Te等。基于硫族化物的材料可以包括例如锗碲(Ge-Te)、铟硒(In-Se)、锑碲(Sb-Te)、砷碲(As-Te)、铝碲(Al-Te)、锗锑碲(Ge-Sb-Te)、碲锗砷(Te-Ge-As)、铟锑碲(In-Sb-Te)、碲锡硒(Te-Sn-Se)、锗硒镓(Ge-Se-Ga)、铋硒锑(Bi-Se-Sb)、镓硒碲(Ga-Se-Te)、锡锑碲(Sn-Sb-Te)、碲锗锑硫(Te-Ge-Sb-S)、碲锗锡氧(Te-Ge-Sn-O)、碲锗锡金(Te-Ge-Sn-Au)、钯碲锗锡(Pd-Te-Ge-Sn)、铟硒钛钴(In-Se-Ti-Co)、锗锑碲钯(Ge-Sb-Te-Pd)、锗锑碲钴(Ge-Sb-Te-Co)、锑碲铋硒(Sb-Te-Bi-Se)、银铟锑碲(Ag-In-Sb-Te)、锗锑硒碲(Ge-Sb-Se-Te)、锗锡锑碲(Ge-Sn-Sb-Te)、锗碲锡镍(Ge-Te-Sn-Ni)、锗碲锡钯(Ge-Te-Sn-Pd)、锗碲锡铂(Ge-Te-Sn-Pt)等。
参考图2，电阻切换层140可以设置在下绝缘层210上，以包围或包封第一柱结构10的上表面和侧表面。电阻切换层140可以包括导电丝145。导电丝145可以将第一柱结构10的阈值切换层135电连接到第二柱结构20的金属供给层155。电阻切换层140可以通过导电丝145确保或促进导电性。也就是说，电阻切换层140可以提供导电丝145，所述导电丝145用作阈值切换层135的上电极，或者用作在阈值切换层135与金属供给层155之间的电荷的传导路径。尽管在图2所示的实施例中，在阈值切换层135与金属供给层155之间示出了一组导电丝145，但本公开不限于此，并且至少两组导电丝145可以形成在阈值切换层135与金属供给层155之间的不同位置中。
在一个实施例中，导电丝145可以包括金属，例如铜(Cu)或银(Ag)。如稍后将参考图12所述，当在金属供给层155与下电极层125之间施加等于或高于预定阈值电压的电压时，从金属供给层155提供并迁移到电阻切换层140中的金属离子可以被电子还原以形成导电丝145。当阈值切换层135处于低电阻状态或相对低的电阻状态时，可以从阈值切换层135提供电子。因此，可以形成导电丝145以将阈值切换层135的上表面连接到金属供给层155的底表面。除了导电丝145之外，电阻切换层140的剩余区域可以保持在电高电阻状态，因为电荷传导仅经由或主要经由导电丝145发生。因此，可以通过导电丝145的横截面积(例如在垂直于z方向的x-y平面上的面积)来控制或影响电荷传导。在一个实施例中，导电丝145可以通过减小电荷在第一柱结构10与第二柱结构20之间传导通过的横截面积来减小交叉点阵列器件1的操作电流，从而降低功耗。
在一个实施例中，电阻切换层140可以包括金属氧化物。作为非限制性示例，金属氧化物可以包括氧化铝、氧化钽、氧化钛、氧化铪或者其两种或更多种的组合。在另一个实施例中，电阻切换层140可以包括氧化硅。
电阻切换层140可用于保护阈值切换层135不受后续工艺的影响。也就是说，电阻切换层140可以防止阈值切换层135在形成第二柱结构20的工艺被执行时受到物理损坏和化学损坏。因此，可以改善在选择元件的操作期间阈值切换层135的操作可靠性。
同时，可以在电阻切换层140上设置第一层间绝缘层220。第一层间绝缘层220可以设置成在横向方向上(例如，在x方向和y方向上)填充第一柱结构10之间的空间。第一层间绝缘层220的上表面可以设置在与电阻切换层140的上表面相同或基本相同的平面上。作为非限制性实例，第一层间绝缘层220可以包括氧化物、氮化物或氮氧化物。
再次参考图2，第二柱结构20可以设置在电阻切换层140上。第二柱结构20可以包括金属供给层155、中间电极层165、电阻变化存储层175和上电极层185。
金属供给层155可以包括铜(Cu)或银(Ag)。在一个实施例中，金属供给层155可以是铜层图案或银层图案。当在第一导线115和第二导线195之间施加预定的操作电压时，金属供给层155可以以移动或迁移到电阻切换层140中的离子的形式提供金属。金属离子在电阻切换层140中可以被从阈值切换层135提供的电子还原以形成导电丝145。
中间电极层165、电阻变化存储层175和上电极层185可以依次设置在金属供给层155上。中间电极层165、电阻变化存储层175和上电极层185可以构成交叉点阵列器件2的非易失性存储元件22。非易失性存储元件22可以是电阻式RAM元件或相变RAM元件。
中间电极层165可包括导电材料。作为非限制性示例，中间电极层165可以包括金属、导电金属氮化物或导电金属氧化物。作为非限制性示例，中间电极层165可以包括金(Au)、铂(Pt)、铜(Cu)、铝(Al)、银(Ag)、钌(Ru)、钛(Ti)、铱(Ir)、钨(W)、氮化钛(TiN)、氮化钽(TaN)、氧化钌(RuO2)等。
在一个实施例中，当非易失性存储元件22是电阻式RAM元件时，电阻变化存储层175可以包括例如金属氧化物。作为非限制性示例，金属氧化物可以包括诸如氧化钛、氧化铝、氧化镍、氧化铜、氧化锆、氧化锰、氧化铪、氧化钨、氧化钽、氧化铌和氧化铁的金属氧化物。
在一个实施例中，电阻变化存储层175的金属氧化物可以包括氧空位。也就是说，当与满足化学计量比的金属和氧的量相比，本实施例的金属氧化物中的金属的量可以相对大于金属氧化物中的氧的量。当在中间电极层165和上电极层185之间施加电压时，氧空位可以在金属氧化物中具有迁移性。当施加等于或高于预定阈值电压的电压时，氧空位可以在电阻变化存储层175内排列(align)或聚集(group)，以将中间电极层165连接到上电极层185，从而使电阻变化存储层175的电阻可以从较高电阻状态改变或转换为较低电阻状态。即使在移除施加的电压之后，布置的氧空位也可以保留在电阻变化存储层175中，使得非易失性存储元件22具有非易失性存储器的性能或特性。
在另一个实施例中，当非易失性存储元件22是电阻式RAM元件时，作为非限制性示例，电阻变化存储层175可以包括基于钙钛矿的材料，诸如Pr0.7Ca0.3MnO3(PCMO)、La1- xCaxMnO3(LCMO)、Ba0.5Sr0.5Co0.8Fe0.2O3-δ(BSCFO)、YBa2Cu3O7-X(YBCO)、(Ba,Sr)TiO3(Cr、Nb掺杂)、SrZrO3(Cr、V掺杂)、(La，Sr)MnO3、Sr1-xLaxTiO3、La1-xSrxFeO3、La1-xSrxCoO3、SrFeO2.7、LaCoO3、RuSr2GdCu2O3或YBa2Cu3O7。作为另一个示例，电阻变化存储层175可以包括基于硒化物的材料诸如GexSe1-x(Ag，Cu，Te掺杂)，或金属硫化物诸如Ag2S、Cu2S、CdS或ZnS。
通过施加电压以改变在电阻变化存储层175与中间电极层165之间或者在电阻变化存储层175与上电极层185之间的界面势垒高度和/或界面势垒宽度，可以不同地改变电阻变化存储层175的电阻。可替代地，通过响应于施加的电压来在电阻变化存储层175中形成连接中间电极层165与上电极层185的导电丝或使该导电丝断开连接，电阻变化存储层175的电阻可以不同地变化。
在又一个实施例中，当非易失性存储元件22是相变RAM元件时，电阻变化存储层175可以包括例如基于硫族化物的材料。作为一个示例，基于硫族化物的材料的非限制性示例可以包括锗锑碲(Ge-Sb-Te)、砷锑碲(As-Sb-Te)、锡锑碲(Sn-Sb-Te)、锡铟锑碲(Sn-In-Sb-Te)等。作为另一个示例，电阻变化存储层175可以包括作为非限制性示例的5A族元素-Sb-Te、6A族元素-Sb-Te、5A族元素-Sb-Se或6A族元素-Sb-Se的基于硫族化物的材料。
在非易失性存储元件22中，通过利用经由中间电极层165和上电极层185提供的焦耳加热，可以产生电阻变化存储层175的相变。非易失性存储元件22的非易失性存储操作可以通过根据由焦耳加热产生的相变而可逆地改变电阻变化存储层175的电阻来实现。在一个实施例中，焦耳加热可以使电阻变化存储层175的晶体结构在晶体结构和非晶结构之间可逆地改变。当电阻变化存储层175具有晶体结构时，电阻变化存储层175可以具有相对低的电阻状态，而当电阻变化存储层175具有非晶结构时，电阻变化存储层175可以具有相对高的电阻状态。
上电极层185可以包括导电材料。上电极层185可以包括金属、导电金属氮化物或导电金属氧化物。作为非限制性示例，上电极层185可以包括例如金(Au)、铂(Pt)、铜(Cu)、铝(Al)、银(Ag)、钌(Ru)、钛(Ti)、铱(Ir)、钨(W)、氮化钛(TiN)、氮化钽(TaN)、氧化钌(RuO2)等。
再次参考图2，绝缘间隔件240可以设置在第二柱结构20的侧壁上。绝缘间隔件240可以用于保护第二柱结构20的侧壁或外部，并用于提高第二柱结构20的结构稳定性。此外，绝缘间隔件240可用于在横向方向上电绝缘导电的第二柱结构。作为非限制性示例，绝缘间隔件240可以包括氧化物、氮化物或氮氧化物。
第二柱结构20可以通过第二层间绝缘层230与相邻的第二柱结构20电绝缘。第二层间绝缘层230的上表面可以设置为与第二柱结构20的上表面齐平或基本上齐平。作为非限制性示例，第二层间绝缘层230可以包括氧化物、氮化物或氮氧化物。在一些实施例中，可以省略绝缘间隔件240。
可以在第二柱结构20上设置在第二方向上延伸的第二导线195。第二方向可以是不平行于第一方向的任何方向。在一个实施例中，第二方向可以是平行于y轴的方向。在一个实施例中，第二导线195可以与第一导线115在相互不同的平面上基本上垂直地相交。作为非限制性示例，第二导线195可以包括金属、导电金属氮化物或导电金属氧化物。
根据本公开的一个实施例，包括选择元件的阈值切换层的第一柱结构和包括电阻式存储元件的电阻变化存储层的第二柱结构可以使用介于其间的电阻切换层来彼此隔离地设置。电阻切换层可以具有将第一柱结构连接到第二柱结构的导电丝。通过减小在第一柱结构和第二柱结构之间传导电荷的电阻切换层内部的横截面积，导电丝可以有效地降低交叉点阵列器件的操作电流。结果，可以有效地减少交叉点阵列器件的功耗。在一个实施例中，因为电阻切换层140包围或覆盖第一柱结构10，所以第一柱结构10的阈值切换层135可以被保护免受当第二柱结构20形成于第一柱结构10之上时可能产生的物理损坏和化学损坏。因此，可以改善阈值切换层135的结构可靠性和电性可靠性。
图3是示意性地示出根据本公开的另一实施例的交叉点阵列器件3的一部分的截面图。参考图3，与上面参考图2描述的交叉点阵列器件2相比，交叉点阵列器件3还可以包括设置在电阻切换层140与金属供给层155之间的扩散阻挡层255。
扩散阻挡层255可以形成为在外部电压施加至交叉点阵列器件3时控制或限制从金属供给层155提供给电阻切换层140的金属离子的量。因此，基于扩散阻挡层的物理性质和化学性质，诸如组成和厚度，扩散阻挡层255可以控制或限制导电丝145的形成速度和所形成的导电丝145的横截面积。作为非限制性示例，扩散阻挡层255可以包括钽(Ta)、钛(Ti)、氮化钽、氮化钛、碳化硅、钛钨或者其两种或更多种的组合。
在交叉点阵列器件3中，除了扩散阻挡层255以外的其余配置与上面参考图2描述的交叉点阵列器件2的配置基本相同。因此，为了防止重复，将省略对相同配置的描述。
图4是示意性地示出根据本公开的一个实施例的交叉点阵列器件的制造方法的流程图。图5至图11是示意性地示出根据本公开的一个实施例的交叉点阵列器件的制造方法的截面图。
参考图4中的操作S110，可以提供具有形成在其上的第一导线的衬底。更具体地，参考图5，可以提供衬底101。作为非限制性示例，衬底101可以是硅(Si)衬底、砷化镓(GaAs)衬底、磷化铟(InP)衬底、锗(Ge)衬底、硅锗(SiGe)衬底、或绝缘体上硅(SOI)衬底。衬底101可以掺杂有n型掺杂剂或p型掺杂剂。衬底101可以具有至少一部分掺杂有n型掺杂剂或p型掺杂剂的阱。
可以在衬底101上形成第一导线115。在一个实施例中，第一导线115可以如下形成。首先，可以在衬底101上形成具有在第一方向(即x方向)上延伸的沟槽图案的下绝缘层210。接着，可以用导电材料填充沟槽图案，并且可以执行平坦化工艺，以将第一导线115的上表面和下绝缘层210的上表面设置在同一平面上。
在另一实施例中，第一导线115可以如下形成。导电层可以形成在衬底101上并被图案化以形成第一导线115。接着，可以形成覆盖第一导线115的下绝缘层，然后可以平坦化第一导线115和下绝缘层210。结果，形成第一导线115和下绝缘层210，使得第一导线115的上表面和下绝缘层210的上表面设置在同一平面或基本同一的平面上。例如，可以利用溅射法、化学气相沉积法、原子层沉积法等来形成导电层。
参考图4中的操作S120，可以在第一导线上形成具有下电极层和阈值切换层的第一柱结构。具体而言，参考图6，可以在第一导线115和下绝缘层210上依次形成下电极膜120和可变电阻膜130。接着，参考图7，下电极膜120和可变电阻膜130可以被图案化以形成具有下电极层125和阈值切换层135的第一柱结构10。
作为非限制性示例，下电极膜120可以包括金属、导电金属氮化物或导电金属氧化物。作为非限制性示例，下电极层125可以包括金(Au)、铂(Pt)、铜(Cu)、铝(Al)、银(Ag)、钌(Ru)、钛(Ti)、铱(Ir))、钨(W)、氮化钛(TiN)、氮化钽(TaN)、氧化钌(RuO2)等。例如，可以利用化学气相沉积法、溅射法或原子层沉积法等形成下电极层125。
作为非限制性示例，可变电阻膜130可包括金属氧化物、金属氮化物或基于硫族化物的材料。作为非限制性示例，金属氧化物可以包括氧化硅、氧化铝、氧化锆、氧化铪、氧化钨、氧化钛、氧化镍、氧化铜、氧化锰、氧化钽、氧化铌或氧化铁。在一个实施例中，金属氧化物可以包括掺杂剂。作为非限制性示例，掺杂剂可以包括硼(B)、氮(N)、碳(C)、磷(P)、铝(Al)、镧(La)、铌(Nb)、钒(V)、钽(Ta)、钨(W)、铬(Cr)、钼(Mo)或者其两种或更多种的组合。金属氮化物可以包括例如氮化硅。
基于硫族化物的材料可以包括例如锗锑碲(Ge-Sb-Te)。锗锑碲(Ge-Sb-Te)可以包括例如Ge2Sb2Te5、GeSe2Te4、GeSb4Te等。作为非限制性示例，基于硫族化物的材料可以包括锗碲(Ge-Te)、铟硒(In-Se)、锑碲(Sb-Te)、砷碲(As-Te)、铝碲(Al-Te)、锗锑碲(Ge-Sb-Te)、碲锗砷(Te-Ge-As)、铟锑碲(In-Sb-Te)、碲锡硒(Te-Sn-Se)、锗硒镓(Ge-Se-Ga)、铋硒锑(Bi-Se-Sb)、镓硒碲(Ga-Se-Te)、锡锑碲(Sn-Sb-Te)、碲锗锑硫(Te-Ge-Sb-S)、碲锗锡氧(Te-Ge-Sn-O)、碲锗锡金(Te-Ge-Sn-Au)、钯碲锗锡(Pd-Te-Ge-Sn)、铟硒钛钴(In-Se-Ti-Co)、锗锑碲钯(Ge-Sb-Te-Pd)、锗锑碲钴(Ge-Sb-Te-Co)、锑碲铋硒(Sb-Te-Bi-Se)、银铟锑碲(Ag-In-Sb-Te)、锗锑硒碲(Ge-Sb-Se-Te)、锗锡锑碲(Ge-Sn-Sb-Te)、锗碲锡镍(Ge-Te-Sn-Ni)、锗碲锡钯(Ge-Te-Sn-Pd)、锗碲锡铂(Ge-Te-Sn-Pt)等。可以例如利用化学气相沉积法、溅射法或原子层沉积法等来形成可变电阻膜130。
参考图7，第一柱结构10可以通过以下形成：利用柱形成掩模依次图案化可变电阻膜130和下电极膜120以在第一导线115上形成下电极层125和阈值切换层135。此时，下电极层125可以电连接到第一导线115。
参考图4中的操作S130，可以形成包围在衬底上的第一柱结构的上表面和侧表面的电阻切换层。具体地，参考图8，可以形成电阻切换层140，以包围或覆盖第一导线115上的第一柱结构10的上表面和侧表面或壁以及下绝缘层210。另外，可以在电阻切换层140上形成第一层间绝缘层220。
在一个实施例中，电阻切换层140可以包括金属氧化物。作为非限制性示例，金属氧化物可以包括氧化铝、氧化钽、氧化钛、氧化铪或者其两种或更多种的组合。在另一个实施例中，电阻切换层140可以包括氧化硅。可以例如利用原子层沉积法来形成电阻切换层140。电阻切换层140可以以金属氧化物膜或氧化硅膜的形式沉积。
电阻切换层140可以是金属氧化物膜的形式。作为非限制性示例，第一层间绝缘层220可以包括氧化物、氮化物或氮氧化物。可以形成第一层间绝缘层220，以在横向方向上填充第一柱结构10之间的空间。第一层间绝缘层220可以如下形成。首先，在形成电阻切换层140之后，可以形成第一层间绝缘层220，以填充第一柱结构10之间的空间并覆盖电阻切换层140。可以例如利用涂覆法、化学气相沉积法、溅射法等来形成第一层间绝缘层220。接着，第一层间绝缘层220的上表面和电阻切换层140的上表面可以被平坦化。结果，第一层间绝缘层220的平坦化的上表面可以与电阻切换层140的上表面齐平或基本上齐平。例如，可以利用化学机械抛光方法将第一层间绝缘层220和电阻切换层140平坦化。
参考图4中的操作S140，可以在电阻切换层上形成具有金属供给层、中间电极层、电阻变化存储层和上电极层的第二柱结构。具体地，参考图9，可以在电阻切换层140和第一层间绝缘层220上依次形成金属供给膜150、中间电极膜160、电阻变化存储膜170和上电极膜180。接着，参考图10，利用电阻切换层140和第一层间绝缘层220作为蚀刻终止层，可以将金属供给膜150、中间电极膜160、电阻变化存储膜170和上电极膜180图案化。结果，第二柱结构20可以形成在电阻切换层140上。形成的第二柱结构20可以包括金属供给层155、中间电极层165、电阻变化存储层175和上电极层185。
作为非限制性示例，金属供给膜150可包括铜(Cu)或银(Ag)。例如，可以利用溅射法、化学气相沉积法、原子层沉积法形成金属供给膜150。作为非限制性示例，中间电极膜160可以包括金属、导电金属氮化物或导电金属氧化物。作为非限制性示例，中间电极膜160可以包括金(Au)、铂(Pt)、铜(Cu)、铝(Al)、银(Ag)、钌(Ru)、钛(Ti)、铱(Ir)、钨(W)、氮化钛(TiN)、氮化钽(TaN)、氧化钌(RuO2)等。例如，可以利用溅射法、化学气相沉积法、原子层沉积法等形成中间电极膜160。
在一个实施例中，当电阻变化存储膜170被应用于电阻存储元件时，电阻变化存储膜170可以包括金属氧化物。作为非限制性示例，金属氧化物可以包括氧化硅、氧化铝、氧化锆、氧化铪、氧化钨、氧化钛、氧化镍、氧化铜、氧化锰、氧化钽、氧化铌或氧化铁。可以例如利用化学气相沉积法、原子层沉积法等来形成电阻变化存储膜170。在一个实施例中，金属氧化物可以包括氧空位。也就是说，当与满足化学计量比的金属和氧的量相比，本实施例的金属氧化物中的金属的量可以相对大于金属氧化物中的氧的量。
在另一实施例中，当电阻变化存储膜170用于形成电阻式RAM元件的工艺中时，电阻变化存储膜170的非限制性示例可以包括，基于钙钛矿的材料，诸如Pr0.7Ca0.3MnO3(PCMO)、La1-xCaxMnO3(LCMO)、Ba0.5Sr0.5Co0.8Fe0.2O3-δ(BSCFO)、YBa2Cu3O7-x(YBCO)、(Ba,Sr)TiO3(Cr、Nb掺杂)、SrZrO3(Cr、V掺杂)、(La,Sr)MnO3、Sr1-xLaxTiO3、La1-xSrxFeO3、La1- xSrxCoO3、SrFeO2.7、LaCoO3、RuSr2GdCu2O3、或YBa2Cu3O7等。作为另一个示例，电阻变化存储膜170可以包括基于硒化物的材料，诸如GexSe1-x(Ag、Cu、Te掺杂)，或金属硫化物，诸如Ag2S、Cu2S、CdS或ZnS。可以例如利用溅射法、化学气相沉积法、原子层沉积法等来形成电阻变化存储膜170。
在另一实施例中，当电阻变化存储膜170用于形成相变RAM元件的工艺中时，电阻变化存储膜170可以包括例如基于硫族化物的材料。作为一个具体的示例，基于硫族化物的材料可以包括锗锑碲(Ge-Sb-Te)、砷锑碲(As-Sb-Te)、锡锑碲(Sn-Sb-Te)、锡铟锑碲(Sn-In-Sb-Te)等。作为非限制性示例，电阻变化存储膜170可以包括基于硫族化物的材料，所述基于硫族化物的材料包括5A族元素-Sb-Te、6A族元素-Sb-Te、5A族元素-Sb-Se或6A族元素-Sb-Se。可以例如利用化学气相沉积法、原子层沉积法等来形成电阻变化存储膜170。
上电极膜180可以包括导电材料。上电极膜180可以包括例如导电金属氮化物或导电金属氧化物。作为非限制性示例，上电极膜180可以包括金(Au)、铂(Pt)、铜(Cu)、铝(Al)、银(Ag)、钌(Ru)、钛(Ti)、铱(Ir)、钨(W)、氮化钛(TiN)、氮化钽(TaN)、氧化钌(RuO2)等。
通过如干法蚀刻的各向异性蚀刻方法，利用具有柱图案的蚀刻掩模，可以将上电极膜180、电阻变化存储膜170、中间电极膜160和金属供给膜150图案化。结果，第二柱结构20可以形成在电阻切换层140上。第二柱结构20可以通过电阻切换层140而与第一柱结构10电隔离。第一柱结构10和第二柱结构之间的电连接可以经由在电阻切换层140中产生的具有受控横截面积的导电丝而发生。结果，有效地控制了在第一柱结构10与第二柱结构20之间的电荷传导，从而可以有效地控制交叉点阵列器件的操作电流。在一个实施例中，当进行形成第二柱结构20的工艺时，第一柱结构10的阈值切换层135可以被电阻切换层140保护。更具体地，因为阈值切换层135可以在第二柱结构20形成在第一柱结构10之上期间被保护免受物理损伤和化学损伤，所以阈值切换层135的结构可靠性和电性可靠性可以被改善。
参考图10，绝缘间隔件240可以形成在第二柱结构20的侧壁上。作为非限制性示例，绝缘间隔件240可以包括氧化物、氮化物或氮氧化物。为了形成绝缘间隔件240，例如可以利用化学气相沉积法、溅射法、原子层沉积法等来形成膜，然后所述膜可以利用如回蚀法的各向异性蚀刻方法来蚀刻。第二层间绝缘层230可以形成在具有绝缘间隔件240的第二柱结构20之间的空间中，以覆盖绝缘间隔件240。作为非限制性示例，第二层间绝缘层230可以包括氧化物、氮化物或氮氧化物。第二层间绝缘层230可以利用例如化学气相沉积法、溅射法、原子层沉积法等来形成。在形成第二层间绝缘层230之后，可以将第二层间绝缘层230平坦化。结果，第二柱结构20的上表面和第二层间绝缘层230的上表面可以位于同一平面或基本同一的平面上。
参考图4中的操作S150，可以在第二柱结构上形成第二导线。第二导线可以在不平行于第一导线的方向上延伸。具体地，参考图11，可以在第二柱结构20和第二层间绝缘层230上形成包括金属、导电金属氮化物、导电金属氧化物中的至少一种的导电膜，然后可以将该导电膜图案化以形成在第二方向上(例如，在y方向上)延伸的第二导线195。第二导线195可以与第一导线115在相互不同的平面上基本上垂直地相交。
通过进行上述工艺，可以制造根据本公开的一个实施例的交叉点阵列器件。根据某些其他实施例，在形成参考图9的上述金属供给膜150、中间电极膜160、电阻变化存储膜170和上电极膜180时，可以在电阻切换层140及第一层间绝缘层220与金属供给膜150之间另外形成扩散阻挡膜。然后，在形成上面参考图10描述的第二柱结构20时，可以将扩散阻挡膜图案化以形成扩散阻挡层。因此，第二柱结构20还可以包括诸如上面参考图3描述的扩散阻挡层255的扩散阻挡层。此后，通过进行上面参考图10和图11描述的后续工艺可以制造上面参考图3描述的交叉点阵列器件3。扩散阻挡膜可以利用例如化学气相沉积法、原子层沉积法等来形成。
如上所述，根据本公开的一个实施例，包括属于选择元件的阈值切换层135的第一柱结构10和包括属于电阻式存储元件的电阻变化存储层175的第二柱结构20可以使用介于其间的电阻切换层140彼此隔离。
电阻切换层140可以用于防止阈值切换层135在第二柱结构20的成形工艺期间被损坏。在没有电阻切换层140的情况下，例如，当在阈值切换层135上执行使用等离子体的蚀刻工艺和沉积工艺时，阈值切换层135可能被等离子体物理地和化学地损坏。因此，包括阈值切换层135的选择元件的操作可靠性可能降低。
电阻切换层140可以包括将第一柱结构10连接至第二柱结构20的导电丝145。导电丝145能够减小在第一柱结构10和第二柱结构20之间传导电荷的电阻切换层140内的导电路径的横截面积，使得沿该导电路径的交叉点阵列器件的操作电流可以有效地减小。
另一方面，在执行上面参考图4中的操作S110至S150和图5至图11描述的工艺之后，电阻切换层140不会立即包括图2和图3中所示的导电丝145。导电丝可以经由下面参考图12描述的成形工艺来形成。
图12是示意性地示出根据本公开的一个实施例的操作交叉点阵列器件以形成导电丝的方法的视图。操作交叉点阵列器件以形成导电丝的方法可以与通过上面参考图4中的流程图和图5至图11中的截面图描述的制造方法制造的交叉点阵列器件结合使用。因此，操作交叉点阵列器件以制造导电丝的方法可用于在上面参考图2或图3描述的交叉点阵列器件2或3的电阻切换层140中形成导电丝。因此，操作交叉点阵列器件以形成导电丝的方法，以及上面参考图4至图11描述的交叉点阵列器件的制造方法，一起可以构成制造或形成在电阻切换层中具有导电丝的交叉点阵列器件的方法。
参考图12，可以准备好通过上面参考图4以及图5至图11描述的制造方法制造的交叉点阵列器件。电阻切换层140可以包括例如金属氧化物，并且可以具有电绝缘性。
接着，可以在第一导线115与第二导线195之间施加成形电压。作为一个示例，可以将具有正极性的偏置施加到第二导线195。第一导线115可以接地，或者具有预定电势的偏置可以施加到第一导线115。
金属供给层155中的金属离子可响应于所施加的成形电压而迁移到电阻切换层140中。迁移到电阻切换层140中的金属离子可以被从第一导线115转移穿过阈值切换层135的电子还原。还原的金属可以形成将阈值切换层135连接到金属供给层155的导电丝145，使得电阻切换层140可以具有改善的导电性。此时，由于导电丝145仅在电阻切换层140的一些区域中形成，所以未形成导电丝145的剩余区域保持在电高电阻状态。在阈值切换层135与金属供给层155之间的电荷传导仅经由或主要经由导电丝145发生。
在交叉点阵列器件的操作期间，导电丝145可以稳定地保持在电阻切换层140中。当在第一导线115与第二导线195之间施加诸如设定电压、复位电压和读取电压的操作电压时，阈值切换层135的电阻状态和电阻变化存储层175的电阻状态可以被切换或改变。所述操作电压可以低于电阻切换层140中的导电丝145的击穿电压。因此，在交叉点阵列器件的操作期间，电阻切换层140可以继续通过导电丝145呈现导电性。
出于说明目的，上文已描述了本发明概念的实施例。本领域的普通技术人员将认识到，各种修改、添加和替换是可能的，而不背离所附权利要求中所公开的本发明概念的范围和精神。

Claims (20)

1.一种交叉点阵列器件，包括：
衬底；
第一柱结构，所述第一柱结构设置在所述衬底上并包括阈值切换层；
电阻切换层，所述电阻切换层包围所述第一柱结构的上表面和侧壁表面；
第二柱结构，所述第二柱结构设置在所述电阻切换层上并包括电阻变化存储层；
其中，所述电阻切换层具有将所述第一柱结构电连接到所述第二柱结构的导电丝。
2.如权利要求1所述的交叉点阵列器件，还包括：
第一导线，所述第一导线设置在所述衬底和所述第一柱结构之间并在第一方向上延伸；以及
第二导线，所述第二导线设置在所述第二柱结构上，并且在与所述第一方向不平行的第二方向上延伸。
3.如权利要求2所述的交叉点阵列器件，其中，所述第一柱结构还包括设置在所述第一导线与所述阈值切换层之间的下电极层。
4.如权利要求2所述的交叉点阵列器件，其中，所述第二柱结构还包括：
金属供给层和中间电极层，所述金属供给层和所述中间电极层依次设置在所述电阻切换层与所述电阻变化存储层之间；以及
上电极层，所述上电极层设置在所述电阻变化存储层与所述第二导线之间。
5.如权利要求4所述的交叉点阵列器件，其中，所述导电丝包括从所述金属供给层提供的金属离子被还原的金属。
6.如权利要求4所述的交叉点阵列器件，其中，所述金属供给层包括铜Cu或银Ag。
7.如权利要求4所述的交叉点阵列器件，还包括设置在所述电阻切换层与所述金属供给层之间的扩散阻挡层。
8.如权利要求7所述的交叉点阵列器件，其中，所述扩散阻挡层包括钽Ta、钛Ti、氮化钽、氮化钛、碳化硅和钛钨中的至少一种。
9.如权利要求1所述的交叉点阵列器件，其中，所述阈值切换层包括金属氧化物、金属氮化物和基于硫族化物的材料中的一种。
10.如权利要求1所述的交叉点阵列器件，其中，所述电阻切换层包括氧化硅、氧化铝、氧化钽、氧化钛和氧化铪中的至少一种。
11.如权利要求1所述的交叉点阵列器件，其中，所述电阻变化存储层包括基于硫族化物的材料、金属氧化物、基于钙钛矿的材料、金属硫化物和碳中的至少一种。
12.一种制造交叉点阵列器件的方法，所述方法包括：
提供衬底；
在所述衬底上形成具有阈值切换层的第一柱结构；
在所述衬底之上形成包围所述第一柱结构的上表面和侧表面的电阻切换层；
在所述电阻切换层上形成具有电阻变化存储层的第二柱结构；以及
在所述电阻切换层中形成导电丝，所述导电丝将所述第一柱结构电连接到所述第二柱结构。
13.如权利要求12所述的方法，还包括：
在所述衬底与所述第一柱结构之间形成在第一方向上延伸的第一导线；以及
在所述第二柱结构上形成在与所述第一方向不平行的第二方向上延伸的第二导线。
14.如权利要求13所述的方法，其中，形成所述第一柱结构的步骤包括：
在其上形成有所述第一导线的所述衬底上依次形成下电极膜和可变电阻膜；以及
将所述可变电阻膜和所述下电极膜图案化，
其中，图案化的下电极膜与所述第一导线彼此电连接。
15.如权利要求12所述的方法，其中，所述阈值切换层包括金属氧化物、金属氮化物和基于硫族化物的材料中的一种。
16.如权利要求12所述的方法，其中，形成所述电阻切换层的步骤包括利用原子层沉积法形成金属氧化物膜。
17.如权利要求16所述的方法，其中，所述金属氧化物膜包括氧化硅、氧化铝、氧化钽、氧化钛和氧化铪中的至少一种。
18.如权利要求12所述的方法，其中，形成所述第二柱结构的步骤包括：
在所述电阻切换层上依次形成金属供给膜、中间电极膜、电阻变化存储膜和上电极膜；以及
利用所述电阻切换层作为蚀刻终止层将所述上电极膜、所述电阻变化存储膜、所述中间电极膜和所述金属供给膜图案化。
19.如权利要求18所述的方法，其中，所述金属供给膜包括铜Cu或银Ag。
20.如权利要求18所述的方法，其中，形成所述第二柱结构的步骤还包括在所述电阻切换层与所述金属供给膜之间形成扩散阻挡层。
CN201810781880.9A 2017-11-15 2018-07-17 交叉点阵列器件及其制造方法 Active CN109786548B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0152634 2017-11-15
KR1020170152634A KR20190055660A (ko) 2017-11-15 2017-11-15 크로스-포인트 어레이 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
CN109786548A CN109786548A (zh) 2019-05-21
CN109786548B true CN109786548B (zh) 2023-07-18

Family

ID=66432818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810781880.9A Active CN109786548B (zh) 2017-11-15 2018-07-17 交叉点阵列器件及其制造方法

Country Status (3)

Country Link
US (1) US10622557B2 (zh)
KR (1) KR20190055660A (zh)
CN (1) CN109786548B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10748966B2 (en) * 2018-06-28 2020-08-18 Sandisk Technologies Llc Three-dimensional memory device containing cobalt capped copper lines and method of making the same
US11289650B2 (en) * 2019-03-04 2022-03-29 International Business Machines Corporation Stacked access device and resistive memory
CN113113538B (zh) * 2021-04-13 2024-02-02 湖北大学 一种基于铝掺杂氧化铌的抗串扰阻变器件及其制备方法
KR102567759B1 (ko) * 2021-07-12 2023-08-17 한양대학교 산학협력단 선택 소자 및 이를 이용한 메모리 소자

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101490429B1 (ko) * 2008-03-11 2015-02-11 삼성전자주식회사 저항 메모리 소자 및 그 형성 방법
US8173987B2 (en) * 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8269203B2 (en) * 2009-07-02 2012-09-18 Actel Corporation Resistive RAM devices for programmable logic devices
US8686419B2 (en) * 2010-02-23 2014-04-01 Sandisk 3D Llc Structure and fabrication method for resistance-change memory cell in 3-D memory
US8216862B2 (en) * 2010-03-16 2012-07-10 Sandisk 3D Llc Forming and training processes for resistance-change memory cell
US9680093B2 (en) * 2011-09-16 2017-06-13 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element, nonvolatile memory device, nonvolatile memory element manufacturing method, and nonvolatile memory device manufacturing method
US9245789B2 (en) * 2012-10-09 2016-01-26 Nec Corporation Method for forming wiring
US9331277B2 (en) * 2013-01-21 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. One transistor and one resistive random access memory (RRAM) structure with spacer
WO2014138124A1 (en) 2013-03-04 2014-09-12 Sandisk 3D Llc Vertical bit line non-volatile memory systems and methods of fabrication
US8963114B2 (en) * 2013-03-06 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. One transistor and one resistive (1T1R) random access memory (RRAM) structure with dual spacers
EP2779174B1 (en) * 2013-03-14 2020-06-10 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US10290801B2 (en) * 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
KR20160141890A (ko) * 2015-06-01 2016-12-12 에스케이하이닉스 주식회사 전자 장치
US9577009B1 (en) * 2015-11-13 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with PMOS access transistor
KR102410947B1 (ko) * 2015-11-20 2022-06-22 에스케이하이닉스 주식회사 문턱 스위칭 장치 및 이를 포함하는 전자 장치
US9779808B2 (en) * 2016-03-07 2017-10-03 Toshiba Memory Corporation Resistance random access memory device and method for operating same

Also Published As

Publication number Publication date
US10622557B2 (en) 2020-04-14
CN109786548A (zh) 2019-05-21
US20190148636A1 (en) 2019-05-16
KR20190055660A (ko) 2019-05-23

Similar Documents

Publication Publication Date Title
US10734450B2 (en) Memory device and electronic apparatus including the same
EP3178113B1 (en) Fully isolated selector for memory device
US9812505B2 (en) Non-volatile memory device containing oxygen-scavenging material portions and method of making thereof
CN106992196B (zh) 可变电阻存储器件
US8283711B2 (en) Non-volatile memory devices having data storage layer
CN109786548B (zh) 交叉点阵列器件及其制造方法
US8319291B2 (en) Non-volatile memory device with data storage layer
TWI796285B (zh) 可變阻值記憶體裝置及記憶體結構
CN101000920A (zh) 自对准并平坦化的下电极相变化存储器及其制造方法
KR20190067668A (ko) 저항 변화 소자
US10249681B2 (en) Cross-point memory array device and method of manufacturing the same
CN109216402B (zh) 可变电阻存储器件及形成可变电阻存储器件的方法
CN110176471B (zh) 交叉点阵列器件及其制造方法
KR20190044780A (ko) 비휘발성 메모리 장치
KR101171874B1 (ko) 비휘발성 메모리 소자 및 이의 제조 방법
CN109768159B (zh) 存储器件
KR20150087063A (ko) 비휘발성 메모리 소자 및 제조 방법
US11963368B2 (en) Resistive random access memory device
KR101735146B1 (ko) 3차원 비휘발성 메모리 장치
CN118234250A (zh) 半导体装置
EP2608209A1 (en) Resistive memory array

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant