CN106992196B - 可变电阻存储器件 - Google Patents

可变电阻存储器件 Download PDF

Info

Publication number
CN106992196B
CN106992196B CN201710010507.9A CN201710010507A CN106992196B CN 106992196 B CN106992196 B CN 106992196B CN 201710010507 A CN201710010507 A CN 201710010507A CN 106992196 B CN106992196 B CN 106992196B
Authority
CN
China
Prior art keywords
variable resistance
conductive line
switching element
memory device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710010507.9A
Other languages
English (en)
Other versions
CN106992196A (zh
Inventor
朴日穆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160034787A external-priority patent/KR20170085409A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106992196A publication Critical patent/CN106992196A/zh
Application granted granted Critical
Publication of CN106992196B publication Critical patent/CN106992196B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了可变电阻存储器件。一种可变电阻存储器件包括第一和第二导线以及在第一和第二导线之间的可变电阻材料和开关元件。该开关元件包括分别在不同的第一和第二方向上延伸和/或面对不同的第一和第二方向的第一和第二部分。还提供了制造可变电阻存储器件的方法。

Description

可变电阻存储器件
技术领域
本公开涉及半导体器件，更具体地，涉及可变电阻存储器件。
背景技术
半导体器件能够被分为存储器件和逻辑器件。存储器件能够被分为易失性存储器件和非易失性存储器件。当电源中断时，易失性存储器件丢失在其中存储的数据。易失性存储器件包括例如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)。非易失性存储器件即使在电源中断时也保持在其中存储的数据。非易失性存储器件包括例如可编程只读存储器(PROM)、可擦除PROM(EPROM)、电EPORM(EEPROM)和快闪存储器件。此外，根据半导体存储器件的高性能和低功耗的趋势，下一代半导体存储器件，诸如电阻随机存取存储器(ReRAM)、磁随机存取存储器(MRAM)、相变随机存取存储器(PRAM)已经被开发。这样的下一代半导体存储器件使用具有能够根据电流或电压变化的电阻值并且即使电源中断时也能够保持该电阻值的材料。
发明内容
根据本发明构思的一些实施方式的可变电阻存储器件可以包括在第一方向上延伸的第一导线。可变电阻存储器件可以包括在交叉第一方向的第二方向上延伸的第二导线。第二导线可以在垂直于第一和第二方向的第三方向上与第一导线间隔开。此外，可变电阻存储器件可以包括在第一导线和第二导线之间的第一开关元件和第一可变电阻结构。第一开关元件可以在第三方向上与第一可变电阻结构间隔开。第一开关元件每个可以包括在第三方向上延伸的第一部分以及在第一方向上或第二方向上延伸的第二部分。
根据一些实施方式的可变电阻存储器件可以包括在第一方向上延伸的第一导线。可变电阻存储器件可以包括在交叉第一方向的第二方向上延伸的第二导线和第三导线。第二和第三导线可以在垂直于第一和第二方向的第三方向上彼此间隔开。第一导线可以在第二和第三导线之间。可变电阻存储器件可以包括在第一导线和第二导线之间以及第一导线和第三导线之间的开关元件。此外，可变电阻存储器件可以包括在第一导线和第二导线之间以及第一导线和第三导线之间的可变电阻结构。每个开关元件可以包括上部分和下部分。上部分可以在第三方向上从下部分延伸。上部分可以包括在第一方向上比下部分在第一方向上的第二宽度窄的第一宽度。
根据一些实施方式的一种形成可变电阻存储器件的方法可以包括在基板上形成彼此间隔开的导电层。该方法可以包括在基板上形成包括第一沟槽的第一绝缘图案。每个第一沟槽可以暴露导电层中的一对相邻导电层。该方法可以包括在第一绝缘图案上顺序地形成开关层和绝缘层。开关层和绝缘层可以在第一沟槽中以及在第一绝缘图案的顶表面上。该方法可以包括执行各向异性蚀刻工艺以在开关元件的侧壁上形成开关元件和间隔物图案。开关元件可以在导电层上并且彼此间隔开。此外，该方法可以包括形成电连接到开关元件的可变电阻结构。
根据一些实施方式的一种可变电阻存储器件可以包括第一和第二导线。可变电阻存储器件可以包括包含叠层的存储单元。该叠层可以包括在第一和第二导线之间的可变电阻材料和开关元件。该开关元件可以包括面对第一方向的非蚀刻的第一表面以及面对交叉第一方向的第二方向的非蚀刻的第二表面。此外，可变电阻存储器件可以包括在开关元件的非蚀刻的第一和第二表面上的绝缘材料。
附图说明
通过以下结合附图的简要描述，示例实施方式将被更清晰地理解。附图描绘了如在此所述的非限制性的示例实施方式。
图1是示出根据本发明构思的示例实施方式的可变电阻存储器件的概念视图。
图2是示出图1的存储单元叠层的电路图。
图3是示出根据本发明构思的示例实施方式的可变电阻存储器件的平面图。
图4A和4B分别是沿图3的线A-A'和B-B'截取的截面图。
图5A和5B是示出根据本发明构思的示例实施方式的开关元件的相应的透视图。
图6A、7A、8A、9A、10A、11A和12A示出根据本发明构思的示例实施方式的可变电阻存储器件的制造方法，并且分别是沿图3的线A-A'截取的截面图。
图6B、7B、8B、9B、10B、11B和12B示出根据本发明构思的示例实施方式的可变电阻存储器件的制造方法，并且分别是沿图3的线B-B'截取的截面图。
图13是示出根据本发明构思的示例实施方式的可变电阻存储器件的平面图。
图14A是沿图13的线A-A'截取的截面图，图14B是沿图13的线B-B'截取的截面图。
图15A和15B示出根据本发明构思的示例实施方式的可变电阻存储器件，并且分别是沿图3的线A-A'和B-B'截取的截面图。
图16A、17A、18A、19A、20A和21A示出根据本发明构思的示例实施方式的可变电阻存储器件的制造方法，并且分别是沿图3的线A-A'截取的截面图。
图16B、17B、18B、19B、20B和21B示出根据本发明构思的示例实施方式的可变电阻存储器件的制造方法，并且分别是沿图3的线B-B'截取的截面图。
图22A和22B示出根据本发明构思的示例实施方式的可变电阻存储器件，并且分别是沿图3的线A-A'和B-B'截取的截面图。
图23A和23B示出根据本发明构思的示例实施方式的可变电阻存储器件，并且分别是沿图3的线A-A'和B-B'截取的截面图。
图24A和25A示出根据本发明构思的示例实施方式的可变电阻存储器件的制造方法，并且分别是沿图3的线A-A'截取的截面图。
图24B和25B示出根据本发明构思的示例实施方式的可变电阻存储器件的制造方法，并且分别是沿图3的线B-B'截取的截面图。
图26A和26B示出根据本发明构思的示例实施方式的可变电阻存储器件，并且分别是沿图3的线A-A'和B-B'截取的截面图。
图27A和27B示出根据本发明构思的示例实施方式的可变电阻存储器件，并且分别是沿图3的线A-A'和B-B'截取的截面图。
具体实施方式
图1是示出根据本发明构思的示例实施方式的可变电阻存储器件的概念视图。
参考图1，根据本发明构思的示例实施方式的可变电阻存储器件可以包括层叠在基板100上的多个存储单元叠层MCA。每个存储单元叠层MCA可以包括二维地布置的多个可变电阻单元。可变电阻存储器件可以包括设置在存储单元叠层MCA之间并且用于存储单元的写、读和擦除操作的多条导线。虽然在图1中显示了五个存储单元叠层，但是本发明构思的方面不限于此。例如，可以使用两个、三个、四个、六个、七个、八个或更多存储单元叠层。
图2是示出图1的存储单元叠层的电路图。图2示出例如两个相邻的存储单元叠层MCA。
参考图2，第一存储单元叠层MCA1可以包括设置在第一导线CL1和第二导线CL2的相应交叉点处的存储单元MC。第二存储单元叠层MCA2可以包括设置在第二导线CL2和第三导线CL3的相应交叉点处的存储单元MC。在第一和第二存储单元叠层MCA1和MCA2的每个中包括的存储单元MC可以在图1的基板100上二维地排列成行和列。每个存储单元MC可以包括开关元件和可变电阻结构。
在其中第一导线CL1设置在第二导线CL2和基板100之间的实施方式中，在每个存储单元MC中，开关元件可以设置在可变电阻结构和基板100之间。备选地，在每个存储单元MC中，可变电阻结构可以设置在开关元件和基板100之间。开关元件可以位于第一导线CL1和第二导线CL2的每个交叉点处，并且可以与分别位于第一导线CL1和第二导线CL2的相邻交叉点处的相邻开关元件物理地分离。可变电阻结构可以位于第一导线CL1和第二导线CL2的每个交叉点处，并且可以与分别位于第一导线CL1和第二导线CL2的相邻交叉点处的相邻可变电阻结构物理地分离。备选地，物理地配置为一个结构的可变电阻结构可以被多个存储单元MC共用。例如，当在平面图中显示时，可变电阻结构可具有在平行于第一导线CL1或第二导线CL2的延伸方向的方向上延伸的线形形状。
图3是示出根据本发明构思的示例实施方式的可变电阻存储器件的平面图。图4A和4B分别是沿图3的线A-A'和B-B'截取的截面图。
参考图3、4A和4B，第一单元叠层ST1和第二单元叠层ST2可以在垂直于基板100的顶表面的方向D3上顺序地提供在基板100上。第一和第二单元叠层ST1和ST2可以对应于参考图1和2描述的存储单元叠层MCA。为了方便起见，示出了两个单元叠层，然而，三个或更多单元叠层可以设置在基板100上。在这种情形下，对应于第一单元叠层ST1和第二单元叠层ST2的结构可以重复且交替地一个层叠在另一个上。
第一单元叠层ST1可以在顺序地提供在基板100上以彼此竖直地间隔开的第一导线CL1和第二导线CL2之间。第一导线CL1可以在平行于基板100的顶表面的第一方向D1上延伸，并且第二导线CL2可以在交叉第一方向D1并且平行于基板100的顶表面的第二方向D2上延伸。第一和第二导线CL1和CL2可以包括导电材料(例如金属)，诸如铜(Cu)或铝(Al)。第一和第二导线CL1和CL2还可以包括导电金属氮化物，诸如钛氮化物(TiN)或钨氮化物(WN)。
第一单元叠层ST1可以包括位于第一导线CL1和第二导线CL2的相应交叉点处的存储单元MC。每个存储单元MC可以包括可变电阻结构CR1和开关元件SW1。可变电阻结构CR1可以在这里被称为“可变电阻材料”或“可变电阻元件”。存储单元MC每个可以包括在可变电阻结构CR1和开关元件SW1之间的中间电极ME1。可变电阻结构CR1可以设置在开关元件SW1和基板100之间。备选地，开关元件SW1可以设置在可变电阻结构CR1和基板100之间。在下文，为了说明的方便，将描述可变电阻结构CR1设置在开关元件SW1和基板100之间。然而，本发明构思的示例实施方式的方面不限于此。
可变电阻结构CR1可以设置在形成于基板100上的第一和第二层间绝缘层181(参考图4A)和182(参考图4B)中的孔(例如凹槽)区域193中。当在平面图中显示时，孔区域193可以在第一导线CL1和第二导线CL2的相应交叉点处设置以被二维地布置。在一些实施方式中，可变电阻结构CR1每个可以具有沿第一方向D1或第二方向D2延伸的线形形状。在这种情形下，单一的可变电阻结构CR1可以被多个存储单元MC共用。间隔物SP可以设置在孔区域193的侧壁上，并且可变电阻结构CR1可以与第一和第二绝缘层181和182间隔开，并且间隔物SP设置在其间。间隔物SP可以包括硅氧化物、硅氮化物和硅氮氧化物中的至少一种。
可变电阻结构CR1可以包括能够存储信息的各种材料的至少一种。在其中可变电阻存储器件是相变存储器件(PRAM)的实施方式中，可变电阻结构CR1可以包括能够取决于温度在晶相和非晶相之间可逆的相变的材料。例如，在可变电阻结构CR1的晶相和非晶相之间的相变温度可以在大约250℃至大约350℃的范围内。可变电阻结构CR1可以包括通过例如碲(Te)和硒(Se)的硫属元素的至少之一以及锗(Ge)、锑(Sb)、铋(Bi)、铅(Pb)、锡(Sn)、银(Ag)、砷(As)、硫(S)、硅(Si)、铟(In)、钛(Ti)、镓(Ga)、磷(P)、氧(O)和碳(C)的至少之一的组合形成的化合物。例如，可变电阻结构CR1可以包括GeSbTe、GeTeAs、SbTeSe、GeTe、SbTe、SeTeSn、GeTeSe、SbSeBi、GeBiTe、GeTeTi、InSe、GaTeSe和InSbTe的至少之一。在一些实施方式中，可变电阻结构CR1可以包括其中包含Ge的层和不含Ge的层重复且交替地一层层叠在另一层上的超晶格结构。例如，可变电阻结构CR1可以包括其中GeTe层和SnTe层重复且交替地一层层叠在另一层上的结构。
在一些实施方式中，可变电阻结构CR1可以包括钙钛矿化合物材料和导电金属氧化物的至少之一。例如，可变电阻结构CR1可以包括铌氧化物、钛氧化物、镍氧化物、锆氧化物、钒氧化物、(Pr,Ca)MnO3(PCMO)、锶-钛氧化物、钡-锶-钛氧化物、锶-锆氧化物、钡-锆氧化物和钡-锶-锆氧化物中的至少一种。当可变电阻结构CR1包括过渡金属氧化物时，每个可变电阻结构CR1的介电常数可以大于硅氧化物的介电常数。在一些实施方式中，可变电阻结构CR1可以包括由导电金属氧化物层和隧道绝缘层形成的双层结构，或由第一导电金属氧化物层、隧道绝缘层和第二导电金属氧化物层形成的三层结构。隧道绝缘层可以包括铝氧化物、铪氧化物和/或硅氧化物。
第一电极HE1可以设置在第一导线CL1和可变电阻结构CR1之间。当在平面图中显示时，第一电极HE1可以在第一导线CL1和第二导线CL2的相应交叉点处设置以被二维地排列。第一电极HE1可以用作用于加热可变电阻结构CR1从而改变可变电阻结构CR1的相位的加热器电极。第一电极HE1可以由其电阻率大于第一导线CL1的电阻率的材料形成。第一电极HE1可以包括钨(W)、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、钽氮化物(TaN)、TaCN、TaSiN和TiO的至少之一。
阻挡图案106可以设置在第一电极HE1和第一导线106之间。阻挡图案106可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN和TaSiN的至少之一。阻挡图案106可以是在第一电极HE1下面的分离的相应图案。然而，与图4A和4B相比，阻挡图案106可以配置为是沿第一导线CL1延伸(或平行于第一导线CL1延伸)的一个图案。在一些实施方式中，阻挡图案106可以被省略。
可变电阻结构CR1每个可以设置在每个孔区域193的下部分中，中间电极ME1每个可以设置在每个孔区域193的上部分中。中间电极ME1可以电连接可变电阻结构CR1和开关元件SW1并且可以阻止/防止可变电阻结构CR1和开关元件SW1之间的直接接触。中间电极ME1可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN和TaSiN的至少之一。
开关元件SW1可以设置在第一和第二绝缘层181(参考图4A)和182(参考图4B)上的绝缘图案中。例如，绝缘图案可以是第一至第四绝缘图案184、186、187(参考图4A)和188(参考图4B)。例如，绝缘图案184、186、187和188可以包括硅氧化物层、硅氮化物层和硅氮氧化物层的至少之一。开关元件SW1的下部分可以连接到中间电极ME1，并且开关元件SW1的上部分可以连接到随后将描述的第二电极，但是不限于此。一对相邻的开关元件SW1可以彼此镜像对称。第二绝缘图案186可以在所述一对镜像对称的开关元件SW1的相对/面对的侧壁上设置以在第一方向D1上彼此间隔开。开关元件SW1每个可以暴露在其下的可变电阻结构CR1中的相应一个的一部分顶表面。在一些实施方式中，开关元件SW1每个可以覆盖在其下的可变电阻结构CR1中的相应一个的整个顶表面。
开关元件SW1可以是具有双向性能的双向阈值开关(switch/switching)(OTS)元件。例如，开关元件SW1可以是基于具有非线性的(例如S形状的)I-V曲线的阈值开关现象的元件。开关元件SW1可具有在晶相和非晶相之间的大于可变电阻元件CR1的相变温度的相变温度。例如，相变温度可以在350℃至450℃的范围内。因此，当根据示例实施方式的可变电阻存储器运行时，可变电阻结构CR1可以在施加操作电压时在晶相和非晶相之间可逆地相变，但是开关元件SW1可以保持实质上的非晶相而没有相变。这里，实质上的非晶相可以包括其中晶界局部地存在于一部分物体中以及局部结晶的部分存在于物体中的状态。
开关元件SW1可以包括通过例如Te和Se的硫属元素的至少之一以及Ge、Sb、Bi、Al、Pb、Sn、Ag、As、S、Si、In、Ti、Ga和P的至少之一的组合形成的化合物。开关元件SW1还可以包括热稳定元素，例如C、氮(N)和O的至少之一。例如，开关元件SW1可以包括AsTe、AsSe、GeTe、SnTe、GeSe、SnTe、SnSe、锌碲化物(ZnTe)、AsTeSe、AsTeGe、AsSeGe、AsTeGeSe、AsSeGeSi、AsSeGeC、AsTeGeSi、AsTeGeS、AsTeGeSiIn、AsTeGeSiP、AsTeGeSiSbS、AsTeGeSiSbP、AsTeGeSeSb、AsTeGeSeSi、AsTeGeSiSeNS、SeTeGeSi、GeSbTeSe、GeBiTeSe、GeAsSbSe、GeAsBiTe和GeAsBiSe中的至少之一。
在下文，将描述开关元件SW1的形状。
图5A和5B是示出根据本发明构思的示例实施方式的开关元件SW1的透视图。
参考图5A和5B，开关元件SW1可以包括在第三方向D3上延伸的第一部分P1以及从第一部分P1的下部分横向地延伸的第二部分P2。第一部分P1可以在第三方向D3上从第二部分P2的边缘延伸。第三方向D3可以垂直于第一和第二方向D1和D2。第一部分P1的厚度(或横向宽度)可以等于第二部分P2的厚度(或竖直宽度)，但是不限于此。第二部分P2可以如所示地在第一方向D1上延伸，但是不限于此。例如，第二部分P2可以在第二方向D2上延伸。开关元件SW1可以在根据由第一和第三方向D1和D3限定的面的截面处具有L形状。如图5A所示，第一部分P1和第二部分P2每个可以具有类似于立方体形状的板形状。备选地，如图5B所示，第一部分P1和第二部分P2可具有与带有封闭底端的管的一部分类似的形状。换言之，在根据由第一和第二方向D1和D2限定的平面的截面中，第一部分P1可具有类似于环的一部分的形状，第二部分P2可具有类似于圆的一部分的形状。
开关元件SW1可具有通过蚀刻形成的蚀刻表面，并且可具有不用蚀刻形成(例如，被保护而免受蚀刻)的非蚀刻表面UDS。开关元件SW1的第一部分P1的侧壁和第二部分P2的顶表面可以是非蚀刻表面。在此使用时，词语“非蚀刻表面”可以指的是没有蚀刻损坏的表面。在用于形成开关元件SW1的图案化工艺中，第一部分P1的侧壁和第二部分P2的顶表面可以被图4A的第二绝缘图案186保护，从而不经受蚀刻损坏。因而，根据本发明构思的示例实施方式的可变电阻存储器件可以被保护/防止开关性能的劣化，诸如开关元件的结晶温度的变化和/或开关元件的阈值电压的变化。如图5B所示，开关元件SW1的第一部分P1的非蚀刻表面UDS可以是不平坦的(例如弯曲的)非蚀刻表面。
再次参考图4A和4B，第二电极TE1可以设置在开关元件SW1和第二导线CL2之间。第二电极TE1可以在第一方向D1上延伸。第二电极TE1可以在第二方向D2上布置成多个第二电极TE1。第二电极TE1可以均共同地连接到在第一方向D1上布置的开关元件SW1。在一些实施方式中，第二电极TE1可以设置在开关元件SW1中的相应开关元件SW1上，并且可以彼此间隔开以二维地布置。第二电极TE1可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiCN、WN、CoSiN、WSiN、TaN、TaCN和TaSiN的至少之一。在一些实施方式中，第二电极TE1可以被省略。
第二单元叠层ST2可以包括与第一单元叠层ST1的结构实质上相同的结构。例如，第二单元叠层ST2可以包括顺序地设置在第二导线CL2上的阻挡图案108、第一电极HE2、可变电阻结构CR2、中间电极ME2、开关元件SW2和第二电极TE2。
第二单元叠层ST2的阻挡图案108、第一电极HE2、可变电阻结构CR2、中间电极ME2、开关元件SW2和第二电极TE2可以通过使用实质上与用于形成第一单元叠层ST1的阻挡图案106、第一电极HE1、可变电阻结构CR1、中间电极ME1、开关元件SW1和第二电极TE1相同的工艺形成。
在参考图5A和5B描述的第一部分P1和第二部分P2中，第一单元叠层ST1的第二部分P2的延伸方向可以与第二单元叠层ST2的第二部分P2的延伸方向相同。然而，第二单元叠层ST2的第二电极TE2可以在交叉第一单元叠层ST1的第二电极TE1的延伸方向的第二方向D2上延伸。在一些实施方式中，第二单元叠层ST2的第二电极TE2可以设置在开关元件SW2中的相应的开关元件上，并且可以彼此间隔开以被二维地布置。
在一些实施方式中，第二单元叠层ST2的A-A'截面的构造可以类似于第一单元叠层ST1的B-B'截面的构造。换言之，图4A中显示的第二单元叠层ST2的截面的构造和图4B中显示的第二单元叠层ST2的截面的构造可以相对于彼此反转。
第三导线CL3可以设置在第二单元叠层ST2上。第三导线CL3可以在平行于第一导线CL1的延伸方向的方向(或第二方向D2)上延伸，并且可以在平行于第二导线CL2的延伸方向的方向(或第一方向D1)上彼此间隔开。第三导线CL3可以与第二导线CL2竖直地间隔开。
第一单元叠层ST1的存储单元的写、读和擦除操作可以通过第一导线CL1和第二导线CL2进行，并且第二单元叠层ST2的存储单元的写、读和擦除操作可以通过第二导线CL2和第三导线CL3进行。
根据本发明构思的示例实施方式，可变电阻存储器件的电性能可以通过包括非蚀刻表面的开关元件提高。
图6A、7A、8A、9A、10A、11A和12A示出根据本发明构思的示例实施方式的可变电阻存储器件的制造方法，并且分别是沿图3的线A-A'截取的截面图。图6B、7B、8B、9B、10B、11B和12B示出根据本发明构思的示例实施方式的可变电阻存储器件的制造方法，并且分别是沿图3的线B-B'截取的截面图。
参考图6A和6B，第一导线CL1、初级阻挡图案105和初级第一电极110可以形成为顺序地层叠在基板100上。第一导线CL1、初级阻挡图案105和初级第一电极110可以分别在第一方向D1上彼此间隔开，并且可以在第二方向D2上延伸。初级牺牲图案ASC可以形成在初级第一电极110上以在第二方向D2上延伸。例如，第一导线CL1、初级阻挡图案105、初级第一电极110的形成可以包括在基板100上顺序地沉积多个导电层以及然后使用初级牺牲图案ASC作为蚀刻掩模蚀刻所述多个导电层。结果，第一沟槽191可以形成为使第一导线CL1彼此分离并且在第二方向D2上延伸。第一导线CL1、初级阻挡图案105和初级第一电极110可以通过单一的图案化工艺形成。在一些实施方式中，第一导线CL1、初级阻挡图案105和初级第一电极110中的一些可以通过分离的工艺形成。例如，第一导线CL1可以通过与形成初级阻挡图案105和初级第一电极110的工艺分离地进行的镶嵌工艺形成。
导线CL1可以包括具有提高的传导性的金属，例如铜(Cu)或铝(Al)。初级第一电极110可以包括具有比第一导线CL1的电阻率高的电阻率的材料，或可以由具有比第一导线CL1的电阻率高的电阻率的材料形成，例如W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN和TiO的至少之一。初级牺牲图案ASC可以由相对于随后描述的第一和第二层间绝缘层具有蚀刻选择性的材料形成。在一些实施方式中，初级阻挡图案105的形成可以被省略，因而第一导线CL1可以直接接触初级第一电极110。
参考图7A和7B，在形成填充第一沟槽191的第一层间绝缘层181之后，初级第一电极110和初级阻挡图案105可以被图案化以分别形成第一电极HE1和阻挡图案106。第一电极HE1和阻挡图案106可以分别在第二方向D2上彼此间隔开。初级第一电极110和初级阻挡图案105的图案化工艺可以包括在初级牺牲图案ASC和第一层间绝缘层181上形成掩模图案以使其在第一方向D1上延伸并且使用该掩模图案作为蚀刻掩模来图案化初级牺牲图案ASC、第一层间绝缘层181、初级第一电极110和初级阻挡图案105以形成第二沟槽192。
初级牺牲图案ASC可以被图案化以形成通过第二沟槽192在第二方向D2上彼此分离的牺牲图案SC。第二沟槽192可具有与第一导线CL1的顶表面实质上共面或高于第一导线CL1的顶表面的底表面。第一导线CL1可以在图案化初级第一电极110和初级阻挡图案105时没有被图案化。
在形成填充第二沟槽192的第二层间绝缘层182之后，可以在第二层间绝缘层182上进行平坦化工艺直到暴露牺牲图案SC的顶表面。第一和第二绝缘层181和182可以由硅氧化物、硅氮化物和硅氮氧化物中的至少一种形成。
参考图8A和8B，牺牲图案SC可以被选择性地去除以在基板100上形成孔区域193。孔区域193可以在第一和第二方向D1和D2上彼此间隔开。例如，在其中第一和第二层间绝缘层181和182包括硅氮化物层和/或硅氮氧化物层并且牺牲图案SC包括硅氧化物层的实施方式中，牺牲图案SC可以使用包含磷酸的蚀刻剂被去除。
间隔物SP可以形成在孔区域193的侧壁上。间隔物SP可以通过在基板100上共形地形成绝缘层并且然后在绝缘层上进行各向异性蚀刻工艺而形成。间隔物SP可以包括硅氧化物、硅氮化物和硅氮氧化物中的至少一种。
间隔物SP可以暴露第一电极HE1的顶表面。可变电阻结构CR1可以形成在电极HE1的暴露的顶表面中的相应者上。可变电阻结构CR1可以直接接触第一电极HE1。可变电阻结构CR1可以不完全填充孔区域193。例如，可变电阻结构CR1可以通过形成完全填充孔区域193的可变电阻层以及然后回蚀刻该可变电阻层而形成。
在其中可变电阻存储器件是相变存储器件的实施方式中，可变电阻结构CR1可以包括能够取决于温度而在晶相和非晶相之间可逆的相变的材料。可变电阻结构CR1可以包括通过例如Te和Se的硫属元素的至少之一以及Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、In、Ti、Ga、P、O和C的至少之一的组合形成的化合物。例如，可变电阻结构CR1可以包括GeSbTe、GeTeAs、SbTeSe、GeTe、SbTe、SeTeSn、GeTeSe、SbSeBi、GeBiTe、GeTeTi、InSe、GaTeSe和InSbTe的至少之一。用于形成可变电阻结构CR1的可变电阻层可以通过物理气相沉积(PVD)工艺或化学气相沉积(CVD)工艺形成。
中间电极ME1可以形成在可变电阻结构CR1上并且可以填充孔区域193。中间电极ME1可以物理地分离可变电阻结构CR1与随后描述的开关元件。中间电极ME1可以通过形成填充孔区域193的导电材料以及然后在该导电材料上进行平坦化工艺而形成。中间电极ME1可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN和TaSiN的至少之一。
参考图9A和9B，第一绝缘图案184可以形成在其中形成了中间电极ME1的所得结构上。第一绝缘图案184可以在第二方向D2上延伸并且可以在第一方向D1上彼此间隔开。备选地，第一绝缘图案184可以在第一方向D1上延伸并且可以在第二方向D2上彼此间隔开。在其中中间电极ME1布置为在第二方向D2上形成多个行的实施方式中，每个第一绝缘图案184可以形成为竖直地交叠与每个第一绝缘图案184相邻的一对中间电极ME1的行。每个第一绝缘图案184可以暴露被每个绝缘图案184交叠的所述一对中间电极ME1的行的每个顶表面的一部分。第一绝缘图案184可以包括硅氧化物、硅氮化物和硅氮氧化物中的至少一种。
开关层120和第二绝缘层185可以顺序地形成在第一绝缘图案184上。开关层120和第二绝缘层185可以共形地形成在中间电极ME1的暴露的顶表面上和第一绝缘图案184上。第二绝缘层185可以包括与第一绝缘图案184相同的材料。开关层120可以包括通过例如Te和Se的硫属元素的至少之一以及Ge、Sb、Bi、Al、Pb、Sn、Ag、As、S、Si、In、Ti、Ga和P的至少之一的组合形成的化合物。除所述化合物之外，开关层120还可以包括热稳定元素。热稳定元素可以包括C、N和O的至少之一。在一些实施方式中，开关层120可以由掺杂有C、N和O的至少之一的所述化合物形成。在一些实施方式中，热稳定元素可以连同As、Ge、Se、Te、Si、Bi、S、Sb、In、P、Al和Pb的至少之一一起被同时沉积。例如，开关层120可以包括AsTe、AsSe、GeTe、SnTe、GeSe、SnTe、SnSe、ZnTe、AsTeSe、AsTeGe、AsSeGe、AsTeGeSe、AsSeGeSi、AsSeGeC、AsTeGeSi、AsTeGeS、AsTeGeSiIn、AsTeGeSiP、AsTeGeSiSbS、AsTeGeSiSbP、AsTeGeSeSb、AsTeGeSeSi、AsTeGeSiSeNS、SeTeGeSi、GeSbTeSe、GeBiTeSe、GeAsSbSe、GeAsBiTe和GeAsBiSe中的至少之一。
参考图10A和10B，可以在开关层120上进行各向异性蚀刻工艺以形成彼此分离的初级开关元件ASW1。各向异性蚀刻工艺可以包括干法蚀刻工艺和/或湿法蚀刻工艺。初级开关元件ASW1可以在第二方向D2上延伸，可以连接到多个中间电极ME1，并且可以在第一方向D1上彼此间隔开。第二绝缘层185可以通过各向异性蚀刻工艺被蚀刻以形成彼此分离的第二绝缘图案186以及初级开关元件ASW1。每个初级开关元件ASW1的被每个第二绝缘图案186覆盖的部分可以不被去除，因而每个初级开关元件ASW1的下部分可以包括在第一方向D1上突出的部分(或横向地延伸的部分)。每个初级开关元件ASW1的被每个第二绝缘图案186覆盖的表面(在下文，将是在图5A和5B中显示的开关元件的非蚀刻表面UDS)可以在各向异性蚀刻工艺期间不经受蚀刻损坏。因为初级开关元件ASW1的表面在各向异性蚀刻工艺期间被第二绝缘图案186覆盖，所以开关元件的开关特性的劣化，例如由于蚀刻剂碰撞引起的表面成分的改变和/或由于蚀刻剂的流入而引起的开关元件的结晶温度和/或阈值电压的变化，可以被防止或减少。各向异性蚀刻工艺可以在不使用双图案化技术(DPT)的情况下执行。因而，可以简化该工艺。
第三绝缘图案187可以形成为填充第一绝缘图案184之间的空间。第三绝缘图案187的形成可以包括在其中形成了初级开关元件ASW1的所得结构上形成绝缘层并且平坦化该绝缘层以暴露初级开关元件ASW1的顶表面。第三绝缘图案187可以包括硅氧化物、硅氮化物和硅中的至少一种。
参考图11A和11B，初级开关元件ASW1可以被图案化以形成在第一和第二方向D1和D2上彼此间隔开的开关元件SW1。开关元件SW1可以在相应的中间电极ME1上设置为彼此隔开。初级开关元件ASW1的图案化工艺可以使用双图案化技术(DPT)进行，但是不限于此。图案化工艺可以包括在初级开关元件ASW1上形成在第一方向D1上延伸并且在第二方向D2上彼此间隔开的掩模图案以及使用该掩模图案作为蚀刻掩模蚀刻初级开关元件ASW1以及第一至第三绝缘图案184、186和187。结果，开关元件SW1可以通过沟槽而在第二方向D2上彼此间隔开。第四绝缘图案188可以形成为填充在开关元件SW1之间的沟槽。第四绝缘图案188可以由与第三绝缘图案187相同的材料形成。
参考图12A和12B，第二电极TE1可以形成为在第一方向D1上延伸并且在第二方向D2上彼此间隔开。第二电极TE1可以均共同地连接到在第一方向D1上布置的开关元件SW1。备选地，第二电极TE1可以在相应的开关元件SW1上形成为彼此间隔开，使得第二电极TE1二维地排列。通过形成第二电极TE1，第一单元叠层ST1的形成可以完成。
第二导线CL2可以形成在第一单元叠层ST1上。第二导线CL2可以在交叉第一导线CL1的方向上(或在第一方向D1上)延伸。第二导线CL2可以由与第一导线CL1相同的材料形成。第二电极TE1和第二导线CL2可以通过沉积彼此不同的导电层以及然后在该导电层上进行单一的图案化工艺而形成。备选地，第二电极TE1和第二导线CL2的任一个可以使用镶嵌工艺形成。
再次参考图4A和4B，第二单元叠层ST2可以形成在第二导线CL2上。第二单元叠层ST2可以通过使用实质上与用于形成第一单元叠层ST1相同的工艺形成。例如，第二单元叠层ST2可以包括顺序地形成在第二导线CL2上的阻挡图案108、第一电极HE2、可变电阻结构CR2、中间电极ME2、开关元件SW2和第二电极TE2。第二单元叠层ST2的阻挡图案108、第一电极HE2、可变电阻结构CR2、中间电极ME2、开关元件SW2和第二电极TE2可以分别通过使用实质上与用于形成第一单元叠层ST1的阻挡图案106、第一电极HE1、可变电阻结构CR1、中间电极ME1、开关元件SW1和第二电极TE1相同的工艺形成。然而，第二单元叠层ST2的第二电极TE2可以形成为在交叉第一单元叠层ST1的第二电极TE1的延伸方向的方向上(或在第二方向D2上)延伸。备选地，第二单元叠层ST2的第二电极TE2可以在第二单元叠层ST2的相应开关元件SW2上形成为彼此间隔开，使得第二单元叠层ST2的第二电极TE2二维地排列。
在一些实施方式中，第二单元叠层ST2的A-A'截面的构造可以形成为类似于第一单元叠层ST1的B-B'截面的构造。图4A的第二单元叠层ST2的截面的构造和图4B的第二单元叠层ST2的截面的构造可以相对于彼此反转。这样的结构可以通过将用于形成第二单元叠层ST2的图案化方向改变为交叉或垂直于用于形成第一单元叠层ST1的图案化方向的方向而实现。
第三导线CL3可以形成在第二单元叠层ST2上。第三导线CL3可以在平行于第一导线CL1的延伸方向的方向上(或在第二方向D2上)延伸，并且可以在交叉第一导线CL1的延伸方向的方向上(或在第一方向D1上)彼此间隔开。第三导线CL3可以与第二导线CL2竖直地间隔开。第三导线CL3可以由与第一和第二导线CL1和CL2相同的材料形成。第三导线CL3可以通过图案化工艺与第二电极TE2一起形成，或可以通过单独的镶嵌工艺形成。
在其中根据本发明构思的示例实施方式的可变电阻存储器包括三个或更多个单元叠层的实施方式中，可以进一步重复地进行用于形成第一和第二单元叠层ST1和ST2的工艺。
通过参考图6A至12A和图6B至12B描述的处理方法形成的开关元件可具有与图5A中显示的形状类似或相同的形状。具有图5B中显示的形状的开关元件可以通过在参考图6A至12A和图6B至12B描述的处理方法中改变图9A的第一绝缘图案184的形状而制造。换言之，图9A的第一绝缘图案184可以包括在第一和第二方向D1和D2上彼此间隔开的多个圆柱形孔，并且基于该圆柱形孔形成的开关元件可具有与图5B中显示的形状类似的形状。
根据本发明构思的示例实施方式，开关元件的蚀刻损坏可以被防止或减少，并因而可变电阻存储器件的电性能可以提高。此外，可以简化形成开关元件的工艺。
图13是示出根据本发明构思的示例实施方式的可变电阻存储器件的平面图。图14A是沿图13的线A-A'截取的截面图，图14B是沿图13的线B-B'截取的截面图。为了简洁起见，在这里先前示出的特征/元件的重复描述可以被简要地给出或者被省略。
参考图13、14A和14B，第一单元叠层ST1和第二单元叠层ST2可以顺序地提供在基板100上。第一和第二单元叠层ST1和ST2可以对应于参考图1和2描述的存储单元叠层MCA。第一单元叠层ST1可以在顺序地提供为竖直地彼此间隔开的第一导线CL1和第二导线CL2之间设置。第一单元叠层ST1可以包括设置第一导线CL1和第二导线CL2的相应交叉点处的存储单元MC。存储单元MC每个可以包括可变电阻结构CR1和开关元件SW1。存储单元MC可以均包括在可变电阻结构CR1和开关元件SW1之间的中间电极ME1。
可变电阻结构CR1可以提供在形成于基板100上的第一和第二层间绝缘层181和182中的沟槽区域195中。在平面图中，沟槽区域195可具有在第二方向D2上延伸的线形形状，并可以彼此间隔开。因而，在各沟槽区域195中提供的可变电阻结构CR1也可以在第二方向D2上延伸以具有线形形状并且可以在第一方向D1上彼此间隔开。可变电阻结构CR1可以均被多个存储单元MC共用。换言之，单一的可变电阻结构CR1可以组成多个存储单元MC的每个的一部分。间隔物SP可以设置在可变电阻结构CR1和沟槽区域195的侧壁之间。可变电阻结构CR1可以包括能够存储信息的材料的至少一种。
第一电极HE1可以设置在第一导线CL1和可变电阻结构CR1之间。在平面图中，第一电极HE1可以设置在第一和第二导线CL1和CL2的相应交叉点处，并且可以排列成二维的布置。阻挡图案106可以设置在第一电极HE1和第一导线CL1之间。阻挡图案106每个可以设置在每个第一电极HE1下面。在一些实施方式中，阻挡图案106可以沿第一导线CL1的延伸方向延伸。在一些实施方式中，阻挡图案106可以被省略。
中间电极ME1可以形成在可变电阻结构CR1上以接触可变电阻结构CR1的顶表面。在平面图中，中间电极HE1可以设置在第一和第二导线CL1和CL2的相应交叉点处，并且可以排列成二维的布置。因此，可变电阻结构CR1可以共同连接到在第二方向D2上布置的多个中间电极ME1。
中间电极ME1可以不设置在沟槽区域195中。沟槽区域195可以用间隔物SP和可变电阻结构CR1填充，并且中间电极ME1可以形成在形成于可变电阻结构CR1上的第三绝缘层189中。例如，在暴露可变电阻结构CR1的顶表面的接触孔形成在第三层间绝缘层189中之后，可以进行镶嵌工艺以形成中间电极ME1。
开关元件SW1可以设置在第三层间绝缘层189上的绝缘图案中。绝缘图案可以包括第一至第四绝缘图案184、186、187和188。每个开关元件SW1的下部分可以连接到每个中间电极ME1，每个开关元件SW1的上部分可以连接到随后描述的每个第二电极，但是这样的部分不限于此。
第二电极TE1可以设置在开关元件SW1和第二导线CL2之间。第二电极TE1可以在第一方向D1上延伸并且可以在第二方向D2上彼此间隔开。第二电极TE1可以共同地连接到在第一方向D1上布置的多个开关元件SW1。在一些实施方式中，第二电极TE1可以在相应的开关元件SW1上设置为彼此间隔开，使得第二电极TE1二维地排列。
第二单元叠层ST2可以是与第一单元叠层ST1实质上相同的结构。例如，第二单元叠层ST2可以包括顺序地形成在第二导线CL2上的阻挡图案108、第一电极HE2、可变电阻结构CR2、中间电极ME2、开关元件SW2和第二电极TE2。在一些实施方式中，第二单元叠层ST2的A-A'截面可以形成为具有与第一单元叠层ST1的B-B'截面类似的形状(或构造)。例如，图4A的第二单元叠层ST2的截面的形状(或构造)和图4B的第二单元叠层ST2的截面的形状(或构造)可以相对于彼此反转。第三导线CL3可以设置在第二单元叠层ST2上。第三导线CL3可以在平行于第一导线CL1的延伸方向的方向上(或在第二方向D2上)延伸，并且可以在平行于第二导线CL2的延伸方向的方向上(或在第一方向D1上)彼此间隔开。第三导线CL3可以与第二导线CL2竖直地间隔开。
图15A和15B示出根据本发明构思的示例实施方式的可变电阻存储器件，并且分别是沿图3的线A-A'和B-B'截取的截面图。为了简洁起见，在这里先前示出的特征/元件的重复描述可以被简要地给出或者被省略。
参考图3、15A和15B，第一单元叠层ST1和第二单元叠层ST2可以在垂直于基板200的顶表面的方向上顺序地设置在基板200上。为了方便起见，示出了两个单元叠层。然而，三个或更多单元叠层可以设置在基板200上。在这种情形下，对应于第一单元叠层ST1和第二单元叠层ST2的结构可以重复且交替地一个层叠在另一个上。
第一单元叠层ST1可以设置在顺序地提供在基板200上的第一导线CL1和第二导线CL2之间以竖直地彼此间隔开。第一导线CL1可以在平行于基板200的顶表面的第一方向D1上延伸，并且第二导线CL2可以在交叉第一方向D1并且平行于基板200的顶表面的第二方向D2上延伸。第一导线CL1可以设置在第一层间绝缘层280中。例如，第一层间绝缘层280可以包括硅氧化物、硅氮化物和硅氮氧化物的至少之一。
第一单元叠层ST1可以包括设置在第一导线CL1和第二导线CL2的相应交叉点处的存储单元MC。存储单元MC可以设置在绝缘图案281、283、285和275中。存储单元MC每个可以包括可变电阻结构CR1和开关元件SW1。存储单元MC每个可以包括在可变电阻结构CR1和开关元件SW1之间的中间电极ME1。第二电极TE1可以设置在可变电阻结构CR1和第二导线CL2之间。
存储单元MC可以包括阻挡图案206。阻挡图案206可以设置在开关元件SW1和第一导线CL1之间。阻挡图案206可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN和TaSiN的至少之一。阻挡图案206可以设置在相应的开关元件SW1下面并且可以彼此间隔开。
开关元件SW1可以设置在可变电阻结构CR1和基板200之间。第一电极HE1可以设置在中间电极ME1和可变电阻结构CR1之间。每个开关元件CR1的侧壁、每个中间电极ME1的侧壁和每个第一电极HE1的侧壁可以彼此竖直地对准。每个开关元件SW1的侧壁、每个中间电极ME1的侧壁和每个第一电极HE1的侧壁可以在根据由第一方向D1和第三方向D3限定的平面的截面中彼此对准，如在图15A的第一单元叠层ST1中所示，并且可以在根据由第二方向D2和第三方向D3限定的平面的截面中彼此对准，如图15B的第一单元叠层ST1所示。在根据由第一方向D1和第三方向D3限定的平面的截面中，每个可变电阻结构CR1的侧壁可以连接到在其下的每个第一电极HE1的侧壁。在根据由第二方向D2和第三方向D3限定的平面的截面中，每个可变电阻结构CR1的侧壁可以与在其下的每个开关元件SW1的侧壁、每个中间电极ME1的侧壁和每个第一电极HE1的侧壁竖直地对准。
开关元件SW1每个可以具有与每个阻挡图案206的顶表面接触的底表面。开关元件SW1每个可以具有如参考图5A和5B描述的第一部分P1和第二部分P2。开关元件SW1每个可以包括通过蚀刻形成的蚀刻表面以及不用蚀刻形成的非蚀刻表面UDS。开关元件SW1的连接到中间电极ME1的第一部分P1的顶表面可以不平行于基板200的顶表面并且可以相对于基板200的顶表面倾斜。第二绝缘图案283每个可以设置为覆盖每个开关元件SW1的第二部分P2的顶表面以及每个开关元件SW1的第一部分P1的侧壁。第二绝缘图案283每个可以设置为在每个开关元件SW1的第二部分P2的侧壁上形成间隔物图案。第二绝缘图案283可以设置在一对镜像对称的开关元件SW1的相对/面对侧壁上，并且可以彼此间隔开。第二绝缘图案283可以包括硅氧化物、硅氮化物和硅氮氧化物中的至少一种。
开关元件SW1可以是具有双向性能的双向阈值开关(OTS)元件。例如，开关元件SW1可以是基于具有非线性的(例如S形状的)I-V曲线的阈值开关现象的元件。开关元件SW1可具有在晶相和非晶相之间的大于可变电阻元件CR1的相变温度的相变温度。
中间电极ME1可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN和TaSiN的至少之一。第一电极HE1可以用作加热可变电阻结构CR1以改变可变电阻结构CR1的相位的加热器电极。第一电极HE1可以由其电阻率大于第一导线CL1的电阻率的材料形成。第一电极HE1可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN和TiO的至少之一。中间电极ME1和第一电极HE1的底表面可以不平行于基板200的顶表面，而是可以相对于基板200的顶表面倾斜。
可变电阻结构CR1可以填充形成在第一和第三绝缘图案281和275的上部分中的凹槽区域294。在第一方向D1上，每个可变电阻元件CR1的宽度可以大于每个中间电极ME1和第一电极HE1的宽度。在第一方向D1上(或在第一方向D1上的截面中)，每个可变电阻元件CR1的顶表面可以实质上是平坦的，并且每个可变电阻元件CR1的侧壁和底表面可具有诸如抛物线的弯曲轮廓。可变电阻元件CR1每个可以具有向上增加的宽度。可变电阻结构CR1可以包括能够存储信息的至少一种材料。
第二电极TE1每个可以共同地连接到在第一方向D1上布置的多个可变电阻结构CR1。在一些实施方式中，第二电极TE1可以在相应的可变电阻结构CR1上设置为彼此间隔开，使得第二电极TE1二维地排列。在一些实施方式中，第二电极TE1可以被省略。
第二单元叠层ST2可以是与第一单元叠层ST1实质上相同的结构。例如，第二单元叠层ST2可以包括顺序地形成在第二导线CL2上的阻挡图案208、开关元件SW2、中间电极ME2、第一电极HE2、可变电阻结构CR2和第二电极TE2。第二单元叠层ST2的阻挡图案208、开关元件SW2、中间电极ME2、第一电极HE2、可变电阻结构CR2和第二电极TE2可以分别通过使用实质上与用于形成第一单元叠层ST1的阻挡图案106、开关元件SW1、中间电极ME1、第一电极HE1、可变电阻结构CR1和第二电极TE1相同的工艺形成。然而，在平面图中，第二单元叠层ST2可具有其中第一单元叠层ST1相对于平行于第三方向D3的中心轴旋转大约90度的结构。第二单元叠层ST2的A-A'截面的构造可以对应于第一单元叠层ST1的B-B'截面的构造，并且第二单元叠层ST2的B-B'截面的构造可以对应于第一单元叠层ST1的A-A'截面的构造。在如参考图5A和5B描述的第一部分P1和第二部分P2中，第一单元叠层ST1中的第二部分P2可以在第一方向D1上延伸并且第二单元叠层ST2中的第二部分P2可以在第二方向D2上延伸。
第三导线CL3可以设置在第二单元叠层ST2上。第三导线CL3可以在平行于第一导线CL1的延伸方向的方向上(或在第二方向D2上)延伸，并且可以在平行于第二导线CL2的延伸方向的方向上(或在第一方向D1上)彼此间隔开。第三导线CL3可以与第二导线CL2竖直地间隔开。
图16A、17A、18A、19A、20A和21A示出根据本发明构思的示例实施方式的可变电阻存储器件的制造方法，并且分别是沿图3的线A-A'截取的截面图。图16B、17B、18B、19B、20B和21B示出根据本发明构思的示例实施方式的可变电阻存储器件的制造方法，并且分别是沿图3的线B-B'截取的截面图。为了简洁起见，在这里先前示出的特征/元件的重复描述可以被简要地给出或者被省略。
参考图3、16A和16B，第一导线CL1和阻挡图案206可以顺序地形成在基板200上。第一导线CL1和阻挡图案206可以在第一方向D1上分别彼此间隔开，并且可以在第二方向D2上延伸。第一导线CL1和阻挡图案206可以形成在第一层间绝缘层280中。例如，第一导线CL1和阻挡图案206可以通过在基板200上顺序地沉积多个导电层并且图案化所述多个导电层而形成。第一层间绝缘层280可以形成为覆盖第一导线CL1和阻挡图案206的侧壁并且暴露第一导线CL1和阻挡图案206的顶表面。在一些实施方式中，导线CL1和阻挡层图案206中的至少一些可以通过进行镶嵌工艺而形成。第一导线CL1可以包括具有高导电率的金属，例如铜(Cu)或铝(Al)。阻挡图案206可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN和TaSiN的至少之一。
第一绝缘图案281可以形成在阻挡图案206上。第一绝缘图案281可以在第二方向D2上延伸，并且可以在第一方向D1上彼此间隔开且在其间具有相应的第一沟槽291。第一绝缘图案281可以形成为竖直地交叠一对相邻的阻挡图案206。第一绝缘图案281每个可以暴露与其交叠的一对相邻的阻挡图案206中的每个的一部分顶表面。第一绝缘图案281可以包括硅氧化物、硅氮化物和硅氮氧化物中的至少之一。
开关层220和第二绝缘层282可以顺序地形成在第一绝缘图案281上。开关层220和第二绝缘层282可以共形地形成在第一绝缘图案281上以及在阻挡图案206的暴露的顶表面上。第二绝缘层282可以包括与第一绝缘图案281相同的材料。开关层220可具有在晶相和非晶相之间的大于在这里描述的可变电阻结构的相变温度的相变温度。
开关层220可以包括通过例如Te和Se的硫属元素的至少之一以及Ge、Sb、Bi、Al、Pb、Sn、Ag、As、S、Si、In、Ti、Ga和P的至少之一的组合形成的化合物。除所述化合物之外，开关层220还可以包括热稳定元素。热稳定元素可以包括C、N和O的至少之一。在一些实施方式中，开关层220可以由掺杂有C、N和O的至少之一的所述化合物形成。在一些实施方式中，热稳定元素可以连同As、Ge、Se、Te、Si、Bi、S、Sb、In、P、Al和Pb的至少之一一起被同时沉积。例如，开关层220可以包括AsTe、AsSe、GeTe、SnTe、GeSe、SnTe、SnSe、ZnTe、AsTeSe、AsTeGe、AsSeGe、AsTeGeSe、AsSeGeSi、AsSeGeC、AsTeGeSi、AsTeGeS、AsTeGeSiIn、AsTeGeSiP、AsTeGeSiSbS、AsTeGeSiSbP、AsTeGeSeSb、AsTeGeSeSi、AsTeGeSiSeNS、SeTeGeSi、GeSbTeSe、GeBiTeSe、GeAsSbSe、GeAsBiTe和GeAsBiSe中的至少之一。
阻挡图案251可以形成于在第二绝缘层282中形成的第一沟槽291的各下部分中。阻挡图案251可以沿沟槽291在第二方向D2上延伸。阻挡图案251可以暴露形成在第一沟槽291的侧壁上的第二绝缘层282的至少一部分。阻挡图案251可以由高流动性的材料诸如硬掩模上旋涂(SOH)形成。阻挡材料251可以通过用高流动性的材料填充第一沟槽291并且回蚀刻该材料而形成。
参考图3、17A和17B，开关层220和第二绝缘层282的没有被阻挡图案251覆盖的上部分可以被蚀刻。结果，可以形成具有U形截面的开关图案221。开关图案221的顶表面可具有如所示出的斜坡，但是不限于此。此外，第二绝缘层282可以通过蚀刻工艺而具有U形截面。阻挡图案251可以被去除并且第一导电层241可以共形地形成。第一导电层241可以沿第一绝缘图案281的侧壁和顶表面延伸并且可以接触开关图案221的顶表面。第一导电层241可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN和TaSiN的至少之一。
参考图3、18A和18B，可以在第一导电层241上进行回蚀工艺以形成初级中间电极AME1。初级中间电极AME1可以沿开关图案221在第二方向D2上延伸。在其中形成了初级中间电极AME1的所得结构上，可以形成第二导电层并且然后可以进行回蚀工艺，从而形成初级第一电极AHE1。例如，初级第一电极AHE1可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN和TiO的至少之一。
可以在第二绝缘层282和开关图案221上进行蚀刻工艺。结果，可以形成在第一方向D1上彼此间隔开的第二绝缘图案283并且可以形成在第一方向D1上彼此间隔开的初级开关元件ASW1。初级开关元件ASW1可以沿第一导线CL1在第二方向D2上延伸。
如上所述，初级开关元件ASW1的一些表面(在下文，是图5A和5B中显示的开关元件的非蚀刻表面UDS)可以不经受蚀刻损坏。因为初级开关元件ASW1的表面在蚀刻工艺期间被第二绝缘图案283覆盖，所以开关元件的开关特性的劣化，例如由于蚀刻剂碰撞引起的表面成分的改变和/或由于蚀刻剂的流入而引起的开关元件的结晶温度和/或阈值电压的变化，可以被防止或减少。蚀刻工艺可以在不使用双图案化技术(DPT)的情况下执行。因而，可以简化该工艺。
第三绝缘图案275可以形成为填充第一沟槽291。第三绝缘图案275可以由与第一绝缘图案281相同的材料形成。
参考图3、19A和19B，初级第一电极AHE1的上部分可以被去除以形成第二沟槽292。第二沟槽292可以形成在第一绝缘图案281和第三绝缘图案275之间。例如，第二沟槽292可以由第一和第三绝缘图案281和275以及初级第一电极AHE1限定。初级电极AHE1的上部分的去除可以通过选择性蚀刻工艺进行。
参考图3、20A和20B，第二沟槽292可以扩大以形成凹槽区域294。例如，凹槽区域294可以通过使用磷酸的各向同性湿法蚀刻工艺形成。初级可变电阻结构ACR1可以形成为填充凹槽区域294。初级可变电阻结构ACR1的形成可以包括沉积填充凹槽区域294的可变电阻材料以及在该可变电阻材料上进行平坦化工艺。在其中根据本发明构思的示例实施方式的可变电阻存储器件是相变存储器件的实施方式中，初级可变电阻结构ACR1可以包括能够在晶相和非晶相之间可逆的相变的材料。初级可变电阻结构ACR1可以包括通过例如Te和Se的硫属元素的至少之一以及Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、In、Ti、Ga、P、O和C的至少之一的组合形成的化合物。例如，初级可变电阻结构ACR1可以包括GeSbTe、GeTeAs、SbTeSe、GeTe、SbTe、SeTeSn、GeTeSe、SbSeBi、GeBiTe、GeTeTi、InSe、GaTeSe和InSbTe的至少之一。可变电阻材料可以通过物理气相沉积(PVD)工艺或化学气相沉积(CVD)工艺形成。
参考图3、21A和21B，第二电极TE1和第二导线CL2可以顺序地形成在初级可变电阻结构ACR1上。第二电极TE1和第二导线CL2可以在第一方向D1上延伸。第二电极TE1和第二导线CL2可以在第二方向D2上分别彼此间隔开。第二电极TE1可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN和TaSiN的至少之一。
初级可变电阻结构ACR1、初级第一电极AHE1、初级中间电极AME1和初级开关元件ASW1可以被图案化以形成在第二方向D2上分别彼此间隔开的可变电阻结构CR1、第一电极HE1、中间电极ME1和开关元件SW1。此外，阻挡图案206可以被图案化以在第二方向D2上彼此间隔开。例如，图案化工艺可以使用与用于形成第二电极TE1和第二导线CL2的图案化工艺相同的掩模图案进行。在这种情形下，在第二方向D2上，第二电极TE1、第二导线CL2、可变电阻结构CR1、第一电极HE1、中间电极ME1、开关元件SW1和阻挡图案206的侧壁可以竖直地对准并且可以限定第三沟槽295。第三沟槽295可以用第四绝缘图案285填充。第四绝缘图案285可以包括硅氧化物、硅氮化物和硅氮氧化物中的至少之一。通过该图案化工艺，可以完成第一单元叠层ST1。第一单元叠层ST1可以包括设置在第一导线CL1和第二导线CL2的相应交叉点处的存储单元，并且可以包括阻挡图案206、开关元件SW1、中间电极ME1、第一电极HE1、可变电阻结构CR1和第二电极TE1。
再次参考图3、15A和15B，第二单元叠层ST2可以形成在第二导线CL2上。第二单元叠层ST2可以通过使用实质上与用于形成第一单元叠层ST1相同的工艺形成。例如，第二单元叠层ST2可以包括顺序地形成在第二导线CL2上的阻挡图案208、开关元件SW2、中间电极ME2、第一电极HE2、可变电阻结构CR2和第二电极TE2。然而，在平面图中，第二单元叠层ST2可形成为具有其中第一单元叠层ST1相对于平行于第三方向D3的中心轴旋转大约90度的结构。第二单元叠层ST2的A-A'截面的构造可以对应于第一单元叠层ST1的B-B'截面的构造，并且第二单元叠层ST2的B-B'截面的构造可以对应于第一单元叠层ST1的A-A'截面的构造。
第三导线CL3可以设置在第二单元叠层ST2上。第三导线CL3可以在平行于第一导线CL1的延伸方向的方向上(或在第二方向D2上)延伸，并且可以在平行于第二导线CL2的延伸方向的方向上(或在第一方向D1上)彼此间隔开。第三导线CL3可以与第二导线CL2竖直地间隔开。
根据本发明构思的示例实施方式，阻挡图案206、开关元件SW1、中间电极ME1、第一电极HE1、可变电阻结构CR1和第二电极TE1可以形成为竖直地对准。此外，每个开关元件SW1的一些表面可以不经受蚀刻损坏，从而防止或减少开关元件SW1的电特性的劣化。
图22A和22B示出根据本发明构思的示例实施方式的可变电阻存储器件，并且分别是沿图3的线A-A'和B-B'截取的截面图。为了简洁起见，在这里先前示出的特征/元件的重复描述可以被简要地给出或者被省略。
参考图3、22A和22B，第一单元叠层ST1和第二单元叠层ST2可以层叠在基板200上。第一单元叠层ST1可以在顺序地提供在基板200上以彼此竖直地间隔开的第一导线CL1和第二导线CL2之间设置。第一单元叠层ST1可以包括位于第一导线CL1和第二导线CL2的相应交叉点处的存储单元MC。存储单元MC每个可以包括可变电阻结构CR1和开关元件SW1。存储单元MC每个可以包括在可变电阻结构CR1和开关元件SW1之间的中间电极ME1。中间电极ME1可以与可变电阻结构CR1的底表面接触。第二电极TE1可以设置在可变电阻结构CR1和第二导线CL2之间。
第一电极HE1可以设置在可变电阻结构CR1和第二电极TE1之间。第一电极HE1可以用作用于加热可变电阻结构从而改变可变电阻结构CR1的相位的加热器电极。第一电极HE1可以设置在凹槽区域294的上部分中，并且凹槽区域294的下部分可以被可变电阻结构CR1占据。在可变电阻结构CR1每个形成为填充每个凹槽区域294的一部分之后，第一电极HE1可以通过沉积电极材料以填充凹槽区域294的剩余部分而形成。除了第一电极HE1和HE2的位置、结构和形成方法之外的其它构造可以与参考图15A和15B描述的相同。
图23A和23B示出根据本发明构思的示例实施方式的可变电阻存储器件，并且分别是沿图3的线A-A'和B-B'截取的截面图。为了简洁起见，在这里先前示出的特征/元件的重复描述可以被简要地给出或者被省略。
参考图3、23A和23B，中间电极ME1可以与可变电阻结构CR1的底表面接触。第二电极TE1可以设置在第二导线CL2和可变电阻结构CR1之间。
第一电极HE1可以设置在可变电阻结构CR1和第二电极TE1之间。第一电极HE1可以形成在第三层间绝缘层271中。例如，第一电极HE1可以设置在形成于第三层间绝缘层271中并且暴露可变电阻结构CR1的顶表面的接触孔272中。绝缘间隔物273可以设置在第一电极HE1和第三层间绝缘层271之间。绝缘间隔物273可以设置在接触孔272的侧壁上并且可以覆盖第一电极HE1的侧壁。
除了第一电极HE1和HE2的位置、结构和形成方法之外的其它构造可以与参考图15A和15B描述的相同。
图24A和25A示出根据本发明构思的示例实施方式的可变电阻存储器件的制造方法，并且分别是沿图3的线A-A'截取的截面图。图24B和25B示出根据本发明构思的示例实施方式的可变电阻存储器件的制造方法，并且分别是沿图3的线B-B'截取的截面图。为了简洁起见，在这里先前示出的特征/元件的重复描述可以被简要地给出或者被省略。
参考图3、24A和24B，导线CL1、阻挡图案206、初级开关元件ASW1、初级中间电极AME1、初级可变电阻结构ACR1、第一层间绝缘层280以及第一至第三绝缘图案281、283和275可以形成在基板200上，如参考图16A至20B描述的。第三层间绝缘层271可以形成在初级可变电阻结构ACR1上。第三层间绝缘层271可以包括硅氧化物、硅氮化物和硅氮氧化物中的至少之一。接触孔272可以形成在第三层间绝缘层271中以暴露初级可变电阻结构ACR1的顶表面。绝缘间隔物273可以形成在接触孔272的侧壁上。第一电极HE1可以形成为填充接触孔272。第一电极HE1可以在第一和第二方向D1和D2上彼此间隔开。
参考图3、25A和25B，第二电极TE1和第二导线CL2可以顺序地形成在第一电极HE1上以分别在第一方向D1上延伸并且分别在第二方向D2上彼此间隔开。
初级可变电阻结构ACR1、初级中间电极AHE1和初级开关元件ASW1可以被图案化以形成在第二方向D2上分别彼此间隔开的可变电阻结构CR1、中间电极ME1和开关元件SW1。例如，图案化工艺可以使用与用于形成第二电极TE1和第二导线CL2的图案化工艺相同的掩模图案进行。第三沟槽295可以通过图案化工艺形成，第一电极HE1可以通过第三沟槽295而在第二方向D2上彼此分离。第四绝缘图案285可以形成为填充沟槽295。通过该图案化工艺，可以完成第一单元叠层ST1。
再次参考图3、23A和23B，第二单元叠层ST2可以形成在第二导线CL2上。第二单元叠层ST2可以通过使用实质上与用于形成第一单元叠层ST1相同的工艺形成。然而，在平面图中，第二单元叠层ST2形成为具有其中第一单元叠层ST1相对于平行于第三方向D3的中心轴旋转大约90度的结构。第三导线CL3可以形成在第二单元叠层ST2上。
图26A和26B示出根据本发明构思的示例实施方式的可变电阻存储器件，并且分别是沿图3的线A-A'和B-B'截取的截面图。为了简洁起见，在这里先前示出的特征/元件的重复描述可以被简要地给出或者被省略。
参考图3、26A和26B，第一单元叠层ST1和第二单元叠层ST2可以层叠在基板100上。第一单元叠层ST1可以包括形成在第一导线CL1上的阻挡图案106、第一电极HE1、可变电阻结构CR1、中间电极ME1、开关元件SW1和第二电极TE1。可变电阻结构CR1可以设置于第一和第二层间绝缘层181和182及第一电极HE1上的第四层间绝缘层131中，并且可以与第四层间绝缘层131接触，而在其间没有间隔物。在可变电阻结构CR1下面的第一导线CL1、阻挡图案106和第一电极HE1可以分别通过第一层间绝缘层181而在第二方向D2上彼此隔离。阻挡图案106和第一电极HE1可以通过第二绝缘层182而在第一方向D1上分别彼此隔离。可变电阻结构CR1的形成可以包括在第一和第二层间绝缘层181和182及第一电极HE1上共形地形成可变电阻层以及在可变电阻层进行图案化工艺。在进行图案化工艺之后，第四层间绝缘层131可以形成为填充在可变电阻结构CR1之间。中间电极ME1可以通过在用于形成在其下的可变电阻结构CR1的图案化工艺期间同时图案化用于形成中间电极ME1的材料而形成，或可以通过与形成可变电阻结构CR1的工艺分离的工艺(例如用于形成中间电极ME1的材料的沉积工艺和图案化工艺)形成。开关元件SW1可以形成在中间电极ME1上。第二电极TE1和交叉第一导线CL1的第二导线CL2可以顺序地形成在开关元件SW1和绝缘图案184、186、187和188上。第二单元叠层ST2可以使用实质上与用于形成第一单元叠层ST1相同的工艺而形成在第二导线CL2上。
可变电阻结构CR1和CR2可以在第一和第二方向D1和D2上彼此间隔开，但是不限于此。例如，可变电阻结构CR1和CR2可以在第一方向D1上或在第二方向D2上延伸，如参考图13、14A和14B描述的。
图27A和27B示出根据本发明构思的示例实施方式的可变电阻存储器件，并且分别是沿图3的线A-A'和B-B'截取的截面图。为简洁起见，在这里先前示出的特征/元件的重复描述可以被简要地给出或者被省略。
参考图3、27A和27B，第一单元叠层ST1的开关元件SW1可以每个具有在一个方向上延伸的线形形状。例如，开关元件SW1可以在第二方向D2上延伸并且可以在第一方向D1上彼此间隔开。这样的结构可以通过省略如参考图11A和11B描述的初级开关元件的图案化工艺而形成。
第二单元叠层ST2的开关元件SW2可以通过使用实质上与用于形成第一单元叠层ST1的开关元件SW1相同的工艺形成。第二单元叠层ST2的开关元件SW2可以在第二方向D2上延伸并且可以在第一方向D1上彼此间隔开。在一些实施方式中，第二单元叠层ST2的开关元件SW2可具有在与第一单元叠层ST1的开关元件SW1不同的方向上延伸的线形形状。例如，第一单元叠层ST1的开关元件SW1每个可以在第二方向D2上延伸，并且第二单元叠层ST2的开关元件SW2每个可以在第一方向D1上延伸。
根据本发明构思的示例实施方式，由于每个开关元件的非蚀刻表面，防止或减少了每个开关元件的结晶温度和/或阈值电压的变化，因而提供具有提高的可靠性的可变电阻存储器件。
以上公开的内容将被认为是说明性的而不是限制性的，附加的权利要求意欲涵盖所有这样的修改、改进、以及落入实质精神和范围的其它实施方式。因而，所述范围将由权利要求书及其等效物的最宽可允许解释确定至法律允许的最大程度，而不会受前述详细描述约束或限制。
本申请要求享有2016年1月13日在韩国知识产权局提交的第10-2016-0004339号韩国专利申请以及2016年3月23日在韩国知识产权局提交的第10-2016-0034787号韩国专利申请的优先权，上述两个申请的公开通过引用被整体合并于此。

Claims (25)

1.一种可变电阻存储器件，包括：
在第一方向上延伸的第一导线；
在交叉所述第一方向的第二方向上延伸的第二导线，其中所述第二导线在垂直于所述第一和第二方向的第三方向上与所述第一导线间隔开；以及
在所述第一导线和所述第二导线之间的第一开关元件和第一可变电阻结构，其中所述第一开关元件在所述第三方向上与所述第一可变电阻结构间隔开，
其中所述第一开关元件每个包含在所述第三方向上延伸的第一部分以及从所述第一部分的下部分在所述第一方向上或所述第二方向上延伸的第二部分，所述第一部分在所述第三方向上从所述第二部分的边缘延伸。
2.根据权利要求1所述的可变电阻存储器件，其中所述第一开关元件中的一对相邻第一开关元件关于所述第三方向镜像对称。
3.根据权利要求1所述的可变电阻存储器件，还包含在所述第一开关元件和所述第一可变电阻结构之间的中间电极。
4.根据权利要求3所述的可变电阻存储器件，其中所述第一可变电阻结构在所述第二导线和所述第一开关元件之间。
5.根据权利要求3所述的可变电阻存储器件，还包含在所述第一导线和所述第一可变电阻结构之间的加热器电极，所述加热器电极包含比所述中间电极高的电阻率，
其中所述第一开关元件部分地暴露所述中间电极的相应的顶表面。
6.根据权利要求3所述的可变电阻存储器件，其中所述中间电极的侧壁在所述第三方向上与所述第一开关元件的侧壁对准。
7.根据权利要求6所述的可变电阻存储器件，还包含在所述中间电极和所述第一可变电阻结构之间的加热器电极，所述加热器电极包含比所述中间电极高的电阻率。
8.根据权利要求3所述的可变电阻存储器件，还包含在所述第二导线和所述第一可变电阻结构之间的加热器电极，所述加热器电极包含比所述中间电极高的电阻率。
9.根据权利要求8所述的可变电阻存储器件，还包含在所述加热器电极的侧壁上以及在所述第一可变电阻结构上的绝缘间隔物。
10.根据权利要求3所述的可变电阻存储器件，其中每个所述第一可变电阻结构的截面包含朝向所述中间电极逐渐减小的宽度。
11.根据权利要求1所述的可变电阻存储器件，
其中所述第一开关元件在所述第一可变电阻结构上，以及
其中所述可变电阻存储器件还包括在所述第一可变电阻结构和所述第一导线之间的阻挡图案。
12.根据权利要求1所述的可变电阻存储器件，还包括：
在所述第三方向上与所述第一导线间隔开的第三导线，其中所述第二导线在所述第一导线和第三导线之间；以及
在所述第二导线和所述第三导线之间的第二开关元件和第二可变电阻结构，其中所述第二开关元件在所述第三方向上与所述第二可变电阻结构间隔开。
13.根据权利要求12所述的可变电阻存储器件，其中所述第二开关元件每个包含在所述第三方向上延伸的第三部分以及在所述第一方向或所述第二方向上从所述第三部分延伸的第四部分。
14.根据权利要求1所述的可变电阻存储器件，
其中所述第一可变电阻结构在所述第一导线和所述第二导线的相应交叉点处，以及
其中所述第一可变电阻结构在所述第一和第二方向上彼此间隔开。
15.根据权利要求1所述的可变电阻存储器件，其中所述第一可变电阻结构均共同地连接到多个所述第一开关元件。
16.根据权利要求1所述的可变电阻存储器件，其中所述第一开关元件的在晶相和非晶相之间的第一相变温度高于所述第一可变电阻结构的在晶相和非晶相之间的第二相变温度。
17.根据权利要求1所述的可变电阻存储器件，
其中所述第一开关元件包括包含碲(Te)和硒(Se)的至少之一以及锗(Ge)、锑(Sb)、铋(Bi)、铝(Al)、铅(Pb)、锡(Sn)、银(Ag)、砷(As)、硫(S)、硅(Si)、铟(In)、钛(Ti)、镓(Ga)和磷(P)的至少之一的化合物，以及
其中所述第一开关元件还包含碳(C)、氮(N)和氧(O)的至少之一。
18.根据权利要求1所述的可变电阻存储器件，
其中所述第一开关元件在所述第一导线和所述第二导线的相应交叉点处，以及
其中所述第一开关元件在所述第一和第二方向上彼此间隔开。
19.一种可变电阻存储器件，包括：
在第一方向上延伸的第一导线；
在交叉所述第一方向的第二方向上延伸的第二导线和第三导线，其中所述第二导线和所述第三导线在垂直于所述第一和第二方向的第三方向上彼此间隔开，并且其中所述第一导线在所述第二导线和所述第三导线之间；
在所述第一导线和所述第二导线之间以及在所述第一导线和所述第三导线之间的开关元件；以及
在所述第一导线和所述第二导线之间以及在所述第一导线和所述第三导线之间的可变电阻结构，
其中每个所述开关元件包含上部分和下部分，
其中所述上部分在所述第三方向上从所述下部分延伸，以及
其中所述上部分包含在所述第一方向上比所述下部分在所述第一方向上的第二宽度窄的第一宽度。
20.一种可变电阻存储器件，包括：
第一和第二导线；
包含叠层的存储单元，该叠层包含在所述第一导线和所述第二导线之间的可变电阻材料和开关元件，所述开关元件包含面对第一方向的非蚀刻的第一表面以及面对交叉所述第一方向的第二方向的非蚀刻的第二表面；以及
在所述开关元件的所述非蚀刻的第一和第二表面上的绝缘材料，
其中所述第一导线和所述第二导线在所述第二方向上彼此间隔开，以及
其中所述开关元件包含在所述第二方向上延伸的第一部分以及从所述第一部分的下部分在所述第一方向上延伸的第二部分，所述第一部分在所述第二方向上从所述第二部分的边缘延伸。
21.根据权利要求20所述的可变电阻存储器件，其中所述开关元件底切所述绝缘材料。
22.根据权利要求20所述的可变电阻存储器件，其中在所述第一和第二方向中的每个方向上所述绝缘材料都比所述开关元件薄。
23.根据权利要求20所述的可变电阻存储器件，其中所述开关元件的所述非蚀刻的第一和第二表面的其中之一包含没有蚀刻损坏的非平坦表面。
24.根据权利要求20所述的可变电阻存储器件，还包括基板，其中：
所述叠层在所述基板上；
所述可变电阻材料在所述开关元件和所述基板之间；
所述开关元件包含双向阈值开关(OTS)元件；
所述存储单元包含第一存储单元；以及
所述可变电阻存储器件还包括层叠在所述第一存储单元上的第二存储单元。
25.根据权利要求20所述的可变电阻存储器件，还包括基板，其中：
所述叠层在所述基板上，
所述开关元件包含在所述可变电阻材料和所述基板之间的双向阈值开关(OTS)元件，
所述存储单元包含第一存储单元，以及
所述可变电阻存储器件还包括层叠在所述第一存储单元上的第二存储单元。
CN201710010507.9A 2016-01-13 2017-01-06 可变电阻存储器件 Active CN106992196B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2016-0004339 2016-01-13
KR20160004339 2016-01-13
KR10-2016-0034787 2016-03-23
KR1020160034787A KR20170085409A (ko) 2016-01-13 2016-03-23 가변 저항 메모리 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
CN106992196A CN106992196A (zh) 2017-07-28
CN106992196B true CN106992196B (zh) 2021-12-28

Family

ID=59275068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710010507.9A Active CN106992196B (zh) 2016-01-13 2017-01-06 可变电阻存储器件

Country Status (2)

Country Link
US (1) US10424619B2 (zh)
CN (1) CN106992196B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102463036B1 (ko) * 2016-03-15 2022-11-03 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
US10276555B2 (en) * 2016-10-01 2019-04-30 Samsung Electronics Co., Ltd. Method and system for providing a magnetic cell usable in spin transfer torque applications and including a switchable shunting layer
KR102307058B1 (ko) * 2017-07-06 2021-10-01 삼성전자주식회사 분리 라인들 사이의 정보 저장 패턴을 포함하는 반도체 소자
KR102638628B1 (ko) * 2017-10-20 2024-02-22 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
KR102593112B1 (ko) * 2017-10-23 2023-10-25 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
FR3073319A1 (fr) * 2017-11-09 2019-05-10 Stmicroelectronics (Grenoble 2) Sas Puce a memoire non volatile embarquee a materiau a changement de phase
CN110098322A (zh) * 2018-01-30 2019-08-06 中国科学院上海微系统与信息技术研究所 C掺杂Sc-Sb-Te相变存储材料、相变存储器单元及其制备方法
CN108346739B (zh) * 2018-01-31 2019-09-13 华中科技大学 一种Ge-Sb-C相变存储材料、其制备方法和应用
CN110120453A (zh) * 2018-02-05 2019-08-13 中国科学院上海微系统与信息技术研究所 一种C-Ti-Sb-Te相变材料
US10937832B2 (en) * 2018-06-21 2021-03-02 Macronix International Co., Ltd. 3D memory with confined cell
CN108922960A (zh) * 2018-06-27 2018-11-30 中国科学院上海微系统与信息技术研究所 Ge-Se-Sb复合材料、1S1R相变存储器单元及制备方法
CN108963073A (zh) * 2018-06-27 2018-12-07 中国科学院上海微系统与信息技术研究所 Ge-Se-O双向阈值开关材料、选通器单元及制备方法
CN109103330A (zh) * 2018-07-06 2018-12-28 东华大学 一种N掺杂Ge-Se-As OTS材料、OTS选通器单元及其制备方法
KR102620168B1 (ko) * 2018-08-22 2024-01-02 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
KR102571555B1 (ko) * 2018-08-28 2023-08-29 삼성전자주식회사 가변 저항 메모리 소자
KR102557911B1 (ko) 2018-08-31 2023-07-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20200041031A (ko) * 2018-10-11 2020-04-21 삼성전자주식회사 가변 저항 메모리 소자
CN109638153A (zh) * 2018-12-06 2019-04-16 华中科技大学 一种选通管材料、选通管器件及其制备方法
US11289650B2 (en) * 2019-03-04 2022-03-29 International Business Machines Corporation Stacked access device and resistive memory
JP7487538B2 (ja) * 2020-04-15 2024-05-21 東京エレクトロン株式会社 タングステン膜を形成する方法及び装置、並びにタングステン膜を形成する前の中間膜の形成を行う装置
KR20220027595A (ko) 2020-08-27 2022-03-08 삼성전자주식회사 반도체 장치
WO2022077176A1 (en) * 2020-10-12 2022-04-21 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd A new constriction cell structure and fabrication method with reduced programming current and thermal cross talk for 3d x-point memory
TWI761193B (zh) * 2021-04-28 2022-04-11 華邦電子股份有限公司 電阻式隨機存取記憶單元及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102104055A (zh) * 2009-12-21 2011-06-22 三星电子株式会社 可变电阻存储器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687830B2 (en) 2004-09-17 2010-03-30 Ovonyx, Inc. Phase change memory with ovonic threshold switch
EP1677372B1 (en) 2004-12-30 2008-05-14 STMicroelectronics S.r.l. Phase change memory and manufacturing method thereof
US8637342B2 (en) 2005-11-10 2014-01-28 Ovonyx, Inc. Phase change memory with threshold switch select device
TWI305678B (en) 2006-08-14 2009-01-21 Ind Tech Res Inst Phase-change memory and fabricating method thereof
KR100784930B1 (ko) * 2006-09-25 2007-12-11 재단법인서울대학교산학협력재단 수직채널 이중 게이트 구조를 갖는 메모리 셀
US8030634B2 (en) * 2008-03-31 2011-10-04 Macronix International Co., Ltd. Memory array with diode driver and method for fabricating the same
US7827756B2 (en) * 2008-07-21 2010-11-09 Jeff Kester Metal stud for a wall or roof system
KR101000473B1 (ko) * 2008-11-06 2010-12-14 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
US8907316B2 (en) * 2008-11-07 2014-12-09 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions
US7939815B2 (en) 2008-12-30 2011-05-10 Stmicroelectronics S.R.L. Forming a carbon passivated ovonic threshold switch
KR20100082604A (ko) 2009-01-09 2010-07-19 삼성전자주식회사 가변저항 메모리 장치 및 그의 형성 방법
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
WO2010137339A1 (ja) * 2009-05-28 2010-12-02 パナソニック株式会社 メモリセルアレイ、不揮発性記憶装置、メモリセル、およびメモリセルアレイの製造方法
US20100308296A1 (en) 2009-06-09 2010-12-09 Agostino Pirovano Phase change memory cell with self-aligned vertical heater
US8278641B2 (en) 2009-12-23 2012-10-02 Intel Corporation Fabricating current-confining structures in phase change memory switch cells
US8530875B1 (en) 2010-05-06 2013-09-10 Micron Technology, Inc. Phase change memory including ovonic threshold switch with layered electrode and methods for forming same
US20130058158A1 (en) 2011-09-01 2013-03-07 Micron Technology, Inc. Method, system, and device for l-shaped memory component
EP2872144A4 (en) * 2012-07-11 2015-12-02 Nimbus Iris Inc IRAQ INHIBITOR AND USES THEREOF
US9054296B2 (en) * 2013-01-03 2015-06-09 Samsung Electronics Co., Ltd. Semiconductor device having diode and method of forming the same
JP5793711B2 (ja) * 2013-04-18 2015-10-14 パナソニックＩｐマネジメント株式会社 投写型映像表示装置
US10074693B2 (en) * 2015-03-03 2018-09-11 Micron Technology, Inc Connections for memory electrode lines

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102104055A (zh) * 2009-12-21 2011-06-22 三星电子株式会社 可变电阻存储器

Also Published As

Publication number Publication date
CN106992196A (zh) 2017-07-28
US10424619B2 (en) 2019-09-24
KR20230142413A (ko) 2023-10-11
US20170200768A1 (en) 2017-07-13

Similar Documents

Publication Publication Date Title
CN106992196B (zh) 可变电阻存储器件
KR102495000B1 (ko) 반도체 소자 및 이의 제조방법
US20180019281A1 (en) Variable resistance memory devices and methods of fabricating the same
US10566386B2 (en) Variable resistance memory device and method of manufacturing the same
US10777745B2 (en) Switching element, variable resistance memory device, and method of manufacturing the switching element
US11094745B2 (en) Variable resistance memory device and method of fabricating the same
US11127792B2 (en) Three dimensional semiconductor memory devices
US11245073B2 (en) Switching element, variable resistance memory device, and method of manufacturing the switching element
US10971548B2 (en) Variable resistance memory device including symmetrical memory cell arrangements and method of forming the same
US11127900B2 (en) Variable resistance memory devices, and methods of forming variable resistance memory devices
KR20170085409A (ko) 가변 저항 메모리 소자 및 이의 제조 방법
US20200083444A1 (en) Variable resistance memory device and method of manufacturing the same
CN111009607B (zh) 可变电阻存储器件
US11502130B2 (en) Variable resistance memory device and method of fabricating the same
KR20220128111A (ko) 가변 저항 메모리 장치
KR102720133B1 (ko) 가변 저항 메모리 소자 및 이의 제조 방법
KR102659941B1 (ko) 가변 저항 메모리 소자 및 그 제조 방법
KR102666706B1 (ko) 가변 저항 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant