KR20190055660A - 크로스-포인트 어레이 장치 및 이의 제조 방법 - Google Patents

크로스-포인트 어레이 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20190055660A
KR20190055660A KR1020170152634A KR20170152634A KR20190055660A KR 20190055660 A KR20190055660 A KR 20190055660A KR 1020170152634 A KR1020170152634 A KR 1020170152634A KR 20170152634 A KR20170152634 A KR 20170152634A KR 20190055660 A KR20190055660 A KR 20190055660A
Authority
KR
South Korea
Prior art keywords
layer
cross
array device
pillar structure
point array
Prior art date
Application number
KR1020170152634A
Other languages
English (en)
Inventor
김성현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170152634A priority Critical patent/KR20190055660A/ko
Priority to US16/013,962 priority patent/US10622557B2/en
Priority to CN201810781880.9A priority patent/CN109786548B/zh
Publication of KR20190055660A publication Critical patent/KR20190055660A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H01L45/122—
    • H01L45/1253—
    • H01L45/141—
    • H01L45/145—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

일 실시 예에 따르는 크로스-포인트 어레이 장치는 기판, 상기 기판의 상부에 배치되고, 문턱 스위칭층을 포함하는 제1 필라 구조물, 상기 제1 필라 구조물의 상면과 측면을 둘러싸는 저항 스위칭층, 및 상기 저항 스위칭층 상에 배치되고 저항 변화 메모리층을 구비하는 제2 필라 구조물을 포함한다. 상기 저항 스위칭층은 상기 제1 필라 구조물 및 제2 필라 구조물을 전기적으로 연결하는 전도성 필라멘트를 구비한다.

Description

크로스-포인트 어레이 장치 및 이의 제조 방법{cross-point array device and method of fabricating the same}
본 개시(disclosure)는 대체로(generally) 크로스-포인트 어레이 장치 및 이의 제조 방법에 관한 것이다.
크로스-포인트 어레이 장치는 서로 다른 평면 상에서 교차하는 한 쌍의 전도 라인과, 상기 한 쌍의 전도 라인이 교차하는 영역에 배치되는 필라(pillar) 구조물 형태의 단위 셀을 포함하는 구조를 가질 수 있다. 최근에, 크로스-포인트 어레이 장치에, 고집적도의 메모리 셀 영역을 요구하는 비휘발성 메모리 요소를 포함하는 구조가 제안되고 있다. 구체적으로, 상기 비휘발성 메모리 요소는 저항 변화 메모리 요소(Resistive RAM element), 상변화 메모리 요소(Phase Change RAM element), 자기 변화 메모리 요소(Magnetic RAM element) 등을 포함할 수 있다.
한편, 상기 비휘발성 메모리 요소를 크로스-포인트 어레이 구조에 적용할 경우, 인접하는 단위 메모리 셀 사이에 발생하는 누설 전류(sneak current)에 의해, 상기 단위 메모리 셀에 대한 쓰기 오류 및 읽기 오류가 발생할 가능성이 있다. 이러한 오류를 억제하기 위해, 상기 필라 구조물 내에 선택 요소(selection element)를 추가적으로 배치하는 구조가 제안되고 있다.
본 개시의 일 실시 예는 메모리 요소의 동작 신뢰성을 개선할 수 있는 크로스-포인트 어레이 장치 및 이의 제조 방법을 제공한다.
본 개시의 일 측면에 따르는 크로스-포인트 어레이 장치가 개시된다. 상기 크로스-포인트 어레이 장치는 기판, 상기 기판의 상부에 배치되고, 문턱 스위칭층을 포함하는 제1 필라 구조물, 상기 제1 필라 구조물의 상면과 측면을 둘러싸는 저항 스위칭층, 및 상기 저항 스위칭층 상에 배치되고 저항 변화 메모리층을 구비하는 제2 필라 구조물을 포함한다. 상기 저항 스위칭층은 상기 제1 필라 구조물 및 제2 필라 구조물을 전기적으로 연결하는 전도성 필라멘트를 구비한다.
본 개시의 일 측면에 따르는 크로스-포인트 어레이 장치의 제조 방법이 개시된다. 상기 제조 방법에 있어서, 제1 전도 라인을 구비하는 기판을 제공한다. 상기 제1 전도 라인 상에 하부 전극층 및 문턱 스위칭층을 구비하는 제1 필라 구조물을 형성한다. 상기 기판 상에서 상기 제1 필라 구조물의 상면와 측면을 둘러싸는 저항 스위칭층을 형성한다. 상기 저항 스위칭층 상에 금속 공급층, 중간 전극층, 저항 변화 메모리층 및 상부 전극층을 구비하는 제2 필라 구조물을 형성한다. 상기 제2 필라 구조물 상에 제2 전도 라인을 형성한다.
본 개시의 일 실시 예에 따르면, 선택 요소에 속하는 문턱 스위칭층을 포함하는 제1 필라 구조물과 저항 변화 메모리 요소에 속하는 저항 변화 메모리층을 포함하는 제2 필라 구조물을 저항 스위칭층을 사이에 두고 서로 분리하여 배치시킬 수 있다.
상기 저항 스위칭층은, 제2 필라 구조물의 형성 공정 시에, 상기 문턱 스위칭층이 공정 손상을 받는 것을 방지하는 역할을 수행할 수 있다. 상기 저항 스위칭층은, 상기 제1 및 제2 필라 구조물을 연결시키는 전도성 필라멘트를 구비할 수 있다. 상기 전도성 필라멘트는 상기 제1 및 제2 필라 구조물 사이에서 전하가 전도되는 상기 저항 스위칭층 내부의 경로의 단면적을 감소시킴으로써, 크로스-포인트 어레이 장치의 동작 전류를 효과적으로 감소시킬 수 있는 방법을 제공할 수 있다.
도 1은 본 개시의 일 실시 예에 따르는 크로스-포인트 어레이 장치(cross-point array device)를 개략적으로 나타내는 사시도이다.
도 2는 본 개시의 일 실시 예에 따르는 크로스-포인트 어레이 장치를 개략적으로 나타내는 단면도이다.
도 3은 본 개시의 다른 실시 예에 따르는 크로스-포인트 어레이 장치를 개략적으로 나타내는 단면도이다.
도 4는 본 개시의 일 실시 예에 따르는 크로스-포인트 어레이 장치의 제조 방법을 개략적으로 나타내는 순서도이다.
도 5 내지 도 11은 본 개시의 일 실시 예에 따르는 크로스-포인트 어레이 장치의 제조 방법을 개략적으로 나타내는 단면도이다.
도 12는 본 개시의 일 실시 예에 의한 전도성 필라멘트의 형성 방법을 개략적으로 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 출원의 실시 예들을 보다 상세하게 설명하고자 한다. 도면에서는 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다.
또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
도 1은 본 개시의 일 실시 예에 따르는 크로스-포인트 어레이 장치(cross-point array device)를 개략적으로 나타내는 사시도이다. 도 1의 크로스 포인트 어레이 장치(1)에서는, 도시의 편의상, 기판, 및 크로스-포인트 어레이 장치(1) 내에 위치하는 복수의 절연층을 생략한다. 일 실시 예에서, 크로스-포인트 어레이 장치(1)는 저항 변화 메모리 요소(Resistive RAM element), 상변화 메모리 요소(Phase Change RAM element), 자기 변화 메모리 요소(Magnetic RAM) 등과 같은 비휘발성 메모리 요소를 포함할 수 있다.
도 1을 참조하면, 크로스-포인트 어레이 장치(1)는 제1 방향(일 예로서, x-방향)으로 연장되는 제1 전도 라인(115), 제2 방향(일 예로서, y-방향)으로 연장되는 제2 전도 라인(195), 및 제1 및 제2 전도 라인(115, 195)이 중첩되는 영역에서 제3 방향(일 예로서, z-방향)을 따라 배치되는 필라 구조물(1a)을 포함한다. 도면의 실시 예에서는, 제1 방향과 제2 방향은 서로 직교하는 직교 좌표계로서 도시되고 있으나, 반드시 이에 한정되지 않고, 상기 제1 방향과 상기 제2 방향이 비평행한 조건을 만족하는 한 다양한 변형예가 존재할 수 있다. 한편, 필라 구조물(1a)은 상술한 비휘발성 메모리 요소의 단위 셀을 포함할 수 있다. 필라 구조물(1a)는 상기 제1 방향 및 상기 제2 방향을 따라 복수의 어레이를 구성할 수 있다.
도 2는 본 개시의 일 실시 예에 따르는 크로스-포인트 어레이 장치를 개략적으로 나타내는 단면도이다. 도 2의 크로스-포인트 어레이 장치(2)는 기판(101) 상의 제1 전도 라인(115), 제1 전도 라인 상에 배치되는 제1 필라 구조물(10), 제1 필라 구조물(10)을 둘러싸는 저항 스위칭층(140), 저항 스위칭층(140) 상에 배치되는 제2 필라 구조물(20), 및 제2 필라 구조물(20) 상의 제2 전도 라인(195)를 포함한다. 저항 스위칭층(140)은, 제1 필라 구조물(10)과 제2 필라 구조물(20)을 전기적으로 연결시키는 전도성 필라멘트(145)를 구비할 수 있다. 도 2의 크로스-포인트 어레이 장치(2)의 제1 필라 구조물(10), 저항 스위칭층(140) 및 제2 필라 구조물(20)을 포함하는 구조물은 도 1의 크로스-포인트 어레이 장치(1)의 필라 구조물(1a)에 대응될 수 있다.
한편, 도 2의 크로스-포인트 어레이 장치(2)는 제1 전도 라인(115)과 제2 전도 라인(195)이 교차하는 영역에 배치되며, 제1 필라 구조물(10)과 제2 필라 구조물(20)을 포함하는 하나의 단위셀을 일 예로서 도시하고 있지만, 본 개시의 실시 예는 반드시 이에 한정되지 않는다. 크로스-포인트 어레이 장치(2)는 도 1에 도시된 바와 같이, 복수의 제1 전도 라인(115)과 복수의 제2 전도 라인(195)이 교차하는 영역에 배치되는 복수의 상기 단위 셀을 포함할 수 있다.
도 2를 참조하면, 기판(101)이 제공된다. 기판(101)은 일 예로서, 반도체 물질을 포함할 수 있다. 구체적으로, 기판(101)은 일 예로서, 실리콘(Si) 기판, 갈륨비소(GaAs) 기판, 인듐인(InP, indium phosphide) 기판, 게르마늄(Ge) 기판, 실리콘 게르마늄(SiGe) 기판, 또는 SOI(silicon-on-insulator) 기판일 수 있다. 기판(101)은 n형 또는 p형으로 도핑된 기판일 수 있다. 또는, 기판(101)은 적어도 일부분이 n형 또는 p형으로 도핑된 웰을 구비할 수 있다.
기판(101) 상에는 제1 방향으로 연장되는 제1 전도 라인(115)이 배치될 수 있다. 일 실시 예에서, 상기 제1 방향은 x축에 평행한 방향일 수 있다. 제1 전도 라인(115)은 일 예로서, 금속, 전도성 금속 질화물, 전도성 금속 산화물을 포함할 수 있다. 제1 전도 라인(115)은 하부 절연층(210)에 의해, 측면 방향으로 인접하는 다른 제1 전도 라인(115)과 전기적으로 절연될 수 있다. 하부 절연층(210)은 일 예로서, 산화물, 질화물, 또는 산질화물을 포함할 수 있다.
제1 필라 구조물(10)이 제1 전도 라인(115) 상에 배치될 수 있다. 제1 필라 구조물(10)은 하부 전극층(125) 및 문턱 스위칭층(135)를 포함할 수 있다. 후술하는 바와 같이, 문턱 스위칭층(135)은 크로스-포인트 어레이 장치(2) 내 선택 요소(selection element)의 스위칭층으로 기능할 수 있다.
하부 전극층(125)은 제1 전도 라인(115)과 전기적으로 연결될 수 있다. 하부 전극층(125)은 전도성 물질을 포함할 수 있다. 하부 전극층(125)은 일 예로서, 금속, 전도성 금속 질화물, 또는 전도성 금속 산화물을 포함할 수 있다. 하부 전극층(125)은 일 예로서, 금(Au), 백금(Pt), 구리(Cu), 알루미늄(Al), 은(Ag), 루테늄(Ru), 티타늄(Ti), 이리듐(Ir), 텅스텐(W), 질화티타늄(TiN), 질화탄탈륨(TaN), 루테늄 산화물(RuO2) 등을 포함할 수 있다.
문턱 스위칭층(135)의 양단에 소정의 문턱 전압 미만의 전압이 인가되거나, 전압이 인가되지 않을 때, 문턱 스위칭층(135)은 상대적으로 고저항 상태를 유지할 수 있다. 문턱 스위칭층(135)의 양단에 상기 소정의 문턱 전압 이상의 전압이 인가될 때, 문턱 스위칭층(135)은 상기 고저항 상태로부터 저저항 상태로 스위칭될 수 있다. 그리고, 문턱 스위칭층(135)의 양단에 상기 소정의 문턱 전압 이상의 전압이 인가되는 동안만, 문턱 스위칭층(135)은 저저항 상태를 유지할 수 있다. 즉, 상기 인가 전압이 제거되거나, 상기 인가 전압이 상기 소정의 문턱 전압 미만으로 감소할 때, 문턱 스위칭층(135)은 상기 고저항 상태로 회복될 수 있다. 이와 같이, 문턱 스위칭층(135)은 휘발성 스위칭 동작을 수행할 수 있다.
문턱 스위칭층(135)은 일 예로서, 금속 산화물, 금속 질화물, 또는 칼코게나이드계 물질을 포함할 수 있다. 상기 금속 산화물은 일 예로서, 실리콘 산화물, 알루미늄 산화물, 지르코늄 산화물, 하프늄 산화물, 텅스텐 산화물, 티타늄 산화물, 니켈 산화물, 구리 산화물, 망간 산화물, 탄탈륨 산화물, 니오븀 산화물 또는 철 산화물을 포함할 수 있다. 일 실시 예에서, 상기 금속 산화물은 도펀트를 포함할 수 있다. 상기 도펀트는 일 예로서, 보론, 질소, 탄소, 인, 알루미늄, 란탄늄, 니오븀, 바나듐, 탄탈륨, 텅스텐, 크롬, 몰리브덴 또는 이들의 둘 이상의 조합을 포함할 수 있다. 상기 금속 질화물은 일 예로서, 실리콘 질화물을 포함할 수 있다. 상기 칼코게나이드계 물질은, 일 예로서, Ge-Sb-Te를 포함할 수 있다. 상기 Ge-Sb-Te는, 일 예로서, Ge2Sb2Te5, GeSb2Te4, GeSb4Te 등을 포함할 수 있다. 상기 칼코게나이드계 물질은 일 예로서, Ge―Te, In―Se, Sb―Te, As―Te, Al―Te, Ge―Sb―Te, Te―Ge―As, In―Sb―Te, Te―Sn―Se, Ge―Se―Ga, Bi―Se―Sb, Ga―Se―Te, Sn―Sb―Te, Te―Ge―Sb―S, Te―Ge―Sn―O, Te―Ge―Sn―Au, Pd―Te―Ge―Sn, In―Se―Ti―Co, Ge―Sb―Te―Pd, Ge―Sb―Te―Co, Sb―Te―Bi―Se, Ag―In―Sb―Te, Ge―Sb―Se―Te, Ge―Sn―Sb―Te, Ge―Te―Sn―Ni, Ge―Te―Sn―Pd, Ge―Te―Sn―Pt 등을 포함할 수 있다.
도 2를 다시 참조하면, 하부 절연층(210) 상에서 제1 필라 구조물(10)의 상면 및 측면을 둘러싸는 저항 스위칭층(140)이 배치된다. 저항 스위칭층(140)은 전도성 필라멘트(145)를 포함할 수 있다. 전도성 필라멘트(145)는 제1 필라 구조물(10)의 문턱 스위칭층(135)과 제2 필라 구조물(20)의 금속 공급층(155)을 전기적으로 연결시킬 수 있다. 저항 스위칭층(140)은 전도성 필라멘트(145)를 통해 전기적 전도성을 확보할 수 있다. 즉, 저항 스위칭층(140)은 문턱 스위칭층(135)에 대해 상부 전극의 역할을 수행하는 전도성 필라멘트(145)를 제공할 수 있다.
일 실시 예에 있어서, 전도성 필라멘트(145)는 구리 또는 은과 같은 금속을 포함할 수 있다. 도 11a 및 도 11b와 관련하여 후술하는 바와 같이, 전도성 필라멘트(145)는, 금속 공급층(155)과 하부 전극층(125) 사이에 소정의 문턱 전압 이상의 전압이 인가될 때, 금속 공급층(155)으로부터 저항 스위칭층(140) 내로 제공되는 금속 이온이 전자에 의해 환원되어 형성될 수 있다. 상기 전자는 저저항 상태를 유지하는 문턱 스위칭층(135)으로부터 공급될 수 있다. 이에 따라, 전도성 필라멘트(145)는 문턱 스위칭층(135)의 상면과 금속 공급층(155)의 하면을 연결하도록 형성될 수 있다. 전도성 필라멘트(145)를 제외한 저항 스위칭층(140)의 나머지 영역은 전기적 고저항 상태가 유지됨으로써, 전도성 필라멘트(145)를 통해서만 전하 전도가 이루어질 수 있다. 따라서, 전도성 필라멘트(145)는 제1 및 제2 필라 구조물(10, 20) 사이에서 전하가 전도되는 단면적을 감소시킴으로써, 크로스-포인트 어레이 장치(1)의 동작 전류를 감소시켜, 전력 소모를 감소시킬 수 있다.
일 실시 예에서, 저항 스위칭층(140)은 금속 산화물을 포함할 수 있다. 상기 금속 산화물은 일 예로서, 알루미늄 산화물, 탄탈륨산화물, 티타늄 산화물, 하프늄산화물 또는 이들의 둘 이상의 조합을 포함할 수 있다. 다른 실시 예에서, 저항 스위칭층(140)은 실리콘 산화물을 포함할 수 있다.
저항 스위칭층(140)은 문턱 스위칭층(135)을 후속 공정으로부터 보호하는 역할을 수행할 수 있다. 즉, 저항 스위칭층(140)은, 제2 필라 구조물(20)의 형성 공정이 진행될 때, 문턱 스위칭층(135)이 물리적 화학적 손상을 받는 것을 방지할 수 있다. 이에 따라, 상기 선택 요소의 동작시 문턱 스위칭층(135)의 동작 신뢰성을 향상시킬 수 있다.
한편, 저항 스위칭층(140) 상에 제1 층간 절연층(220)이 배치될 수 있다. 제1 층간 절연층(220)은 측면 방향으로 제1 필라 구조물(10) 사이의 공간을 채우도록 배치될 수 있다. 제1 층간 절연층(220)의 상면은 저항 스위칭층(140)의 상면과 동일한 평면 상에 배치될 수 있다. 제1 층간 절연층(220)은 일 예로서, 산화물, 질화물 또는 산질화물을 포함할 수 있다.
도 1을 다시 참조하면, 저항 스위칭층(140) 상에 제2 필라 구조물(20)이 배치될 수 있다. 제2 필라 구조물(20)은 금속 공급층(155), 중간 전극층(165), 저항 변화 메모리층(175) 및 상부 전극층(185)을 포함할 수 있다.
금속 공급층(155)은 구리 또는 은을 포함할 수 있다. 일 실시 예에서, 금속 공급층(155)은 구리 패턴층 또는 은 패턴층일 수 있다. 금속 공급층(155)은 제1 전도 라인(115)과 제2 전도 라인(195) 사이에 소정의 동작 전압이 인가될 때, 저항 스위칭층(140) 내부로 금속을 이온의 형태로 제공할 수 있다. 상기 금속 이온은 저항 스위칭층(140)의 내부에서 환원됨으로써, 금속 필라멘트(145)를 형성할 수 있다.
금속 공급층(155) 상에, 중간 전극층(165), 저항 변화 메모리층(175) 및 상부 전극층(185)이 순차적으로 배치될 수 있다. 중간 전극층(165), 저항 변화 메모리층(175) 및 상부 전극층(185)은 크로스-포인트 어레이 장치(1)의 비휘발성 메모리 요소(22)를 구성할 수 있다. 비휘발성 메모리 요소(22)는 일 예로서, 저항 변화 메모리 요소(Resistive RAM element) 또는 상변화 메모리(Phase Change RAM element)일 수 있다.
중간 전극층(165)은 전도성 물질을 포함할 수 있다. 중간 전극층(165)은 일 예로서, 금속, 전도성 금속 질화물, 또는 전도성 금속 산화물을 포함할 수 있다. 중간 전극층(165)은 일 예로서, 금(Au), 백금(Pt), 구리(Cu), 알루미늄(Al), 은(Ag), 루테늄(Ru), 티타늄(Ti), 이리듐(Ir), 텅스텐(W), 질화티타늄(TiN), 질화탄탈륨(TaN), 루테늄 산화물(RuO2) 등을 포함할 수 있다.
일 실시 예에 있어서, 비휘발성 메모리 요소(22)가 저항 변화 메모리 요소(Resistive RAM element)인 경우, 저항 변화 메모리층(175)은 일 예로서, 금속 산화물을 포함할 수 있다. 상기 금속 산화물은 일 예로서, 티타늄 산화물, 알루미늄 산화물, 니켈 산화물, 구리 산화물, 지르코늄 산화물, 망간 산화물, 하프늄 산화물, 텅스텐 산화물, 탄탈륨 산화물, 니오븀 산화물, 철산화물과 같은 금속 산화물을 포함할 수 있다.
일 실시 예에 있어서, 상기 금속 산화물은 산소 공공을 포함할 수 있다. 즉, 화학양론비(stoichiometric ratio)를 만족시키는 금속 및 산소의 양과 비교할 때, 본 실시예의 상기 금속 산화물 내의 금속의 양이 산소의 양보다 상대적으로 많을 수 있다. 상기 산소 공공은 중간 전극층(165) 및 상부 전극층(185) 사이에 전압이 인가될 경우, 상기 금속 산화물 내에서 이동도를 가질 수 있다. 소정의 문턱 전압 이상의 전압이 인가될 때, 상기 산소 공공은 저항 변화 메모리층(175) 내부에서 중간 전극층(165) 및 상부 전극층(185)을 연결하도록 정렬됨으로써, 저항 변화 메모리층(175)의 저항을 고저항 상태로부터 저저항 상태로 변환시킬 수 있다. 상기 인가 전압이 제거된 후에도, 상기 정렬된 산소 공공은 저항 변화 메모리층(175) 내부에 잔존함으로써, 비휘발성 메모리 요소(22)는 비휘발성 메모리 특성을 가질 수 있다.
다른 실시 예에 있어서, 비휘발성 메모리 요소(22)가 저항 변화 메모리 요소(Resistive RAM element)인 경우, 저항 변화 메모리층(175)은 일 예로서, PCMO(Pr0.7Ca0.3MnO3), LCMO(La1 - xCaxMnO3), BSCFO(Ba0 . 5Sr0 . 5Co0 . 8Fe0 . 2O3 -δ), YBCO(YBa2Cu3O7-x), (Ba,Sr)TiO3(Cr, Nb-doped), SrZrO3(Cr,V-doped), (La, Sr)MnO3, Sr1-xLaxTiO3, La1 - xSrxFeO3, La1 - xSrxCoO3, SrFeO2 .7, LaCoO3, RuSr2GdCu2O3, YBa2Cu3O7 등과 같은 페로브스카이트계 물질을 포함할 수 있다. 저항 변화 메모리층(175)은 또다른 예로서, GexSe1 -x(Ag,Cu,Te-doped)와 같은 셀레나이드 계열의 물질 또는 Ag2S, Cu2S, CdS, ZnS 등과 같은 금속황화물을 포함할 수 있다. 이때, 전압을 인가하여 저항 변화 메모리층(175)과 중간 전극층(165) 사이 또는 저항 변화 메모리층(175)과 상부 전극층(185) 사이의 계면 장벽 높이 또는 계면 장벽 폭을 변화시킴으로써, 저항 변화 메모리층(175)의 저항을 가변적으로 변화시킬 수 있다. 또는, 전압을 인가하여 저항 변화 메모리층(175) 내에, 중간 전극층(165)과 상부 전극층(185)을 연결시키는 전도성 필라멘트를 형성 또는 단절시킴으로써, 저항 변화 메모리층(175)의 저항을 가변적으로 변화시킬 수 있다.
또다른 실시 예에서, 비휘발성 메모리 요소(22)가 상변화 메모리 요소(M phase change RAM element)인 경우, 저항 변화 메모리층(175)이 일 예로서, 칼코게나이드계 물질을 포함할 수 있다. 구체적인 예로서, 상기 칼코게나이드계 물질은 Ge-Sb-Te, As-Sb-Te, Sn-Sb-Te, Sn-In-Sb-Te, As-Ge-Sb-Te 등을 포함할 수 있다. 저항 변화 메모리층(175)은 다른 예로서, 5A족 원소-Sb-Te, 6A족 원소-Sb-Te, 5A족 원소-Sb-Se 또는 6A족 원소-Sb-Se을 포함하는 칼코게나이드계 물질을 포함할 수 있다.
비휘발성 메모리 요소(22)에서, 중간 전극층(165) 및 상부 전극층(185)을 통해 제공되는 주울열(joule-heating)을 이용하여, 저항 변화 메모리층(175)의 상변화를 발생시킬 수 있다. 상기 상변화에 따라 저항 변화 메모리층(175)의 저항이 가역적으로 변화함으로써, 비휘발성 메모리 요소(22)의 비휘발성 메모리 동작을 구현할 수 있다.
상부 전극층(185)은 전도성 물질을 포함할 수 있다. 상부 전극층(185)은 일 예로서, 금속, 전도성 금속 질화물, 또는 전도성 금속 산화물을 포함할 수 있다. 상부 전극층(185)은 일 예로서, 금(Au), 백금(Pt), 구리(Cu), 알루미늄(Al), 은(Ag), 루테늄(Ru), 티타늄(Ti), 이리듐(Ir), 텅스텐(W), 질화티타늄(TiN), 질화탄탈륨(TaN), 루테늄 산화물(RuO2) 등을 포함할 수 있다.
도 2를 다시 참조하면, 제2 필라 구조물(20)의 측벽에 절연성 스페이서(240)가 배치될 수 있다. 절연성 스페이서(240)는 제2 필라 구조물(20)의 측벽을 보호하는 기능 및 제2 필라 구조물(20)의 구조적 안정성을 향상시키는 기능을 수행할 수 있다. 또한, 절연성 스페이서(240)는 측면 방향의 전도성 구조물과의 전기적 절연을 수행할 수 있다. 절연성 스페이서(240)는 일 예로서, 산화물, 질화물 또는 산질화물을 포함할 수 있다.
제2 필라 구조물(20)은 이웃하는 다른 제2 필라 구조물(20)과 제2 층간 절연층(230)에 의해 전기적으로 절연될 수 있다. 제2 층간 절연층(230)의 상면은 제2 필라 구조물(20)의 상면과 동일 평면에 배치될 수 있다. 제2 층간 절연층(230)은 일 예로서, 산화물, 질화물 또는 산질화물을 포함할 수 있다. 몇몇 실시예들에 있어서, 절연성 스페이서(240)는 생략될 수 있다.
제2 필라 구조물(20) 상에 제2 방향으로 연장되는 제2 전도 라인(195)이 배치될 수 있다. 상기 제2 방향은 상기 제1 방향과 서로 평행하지 않은 방향일 수 있다. 일 실시 예에서, 상기 제2 방향은 y축에 평행한 방향일 수 있다. 일 실시 예에 있어서, 제2 전도 라인(195)은 제1 전도 라인(115)과 서로 다른 평면에서 실질적으로 수직으로 교차할 수 있다. 제2 전도 라인(195)은 일 예로서, 금속, 전도성 금속 질화물, 전도성 금속 산화물을 포함할 수 있다.
본 개시의 일 실시 예에 따르면, 선택 요소의 문턱 스위칭층을 포함하는 제1 필라 구조물과 저항 변화 메모리 요소의 저항 변화 메모리층을 포함하는 제2 필라 구조물을 저항 스위칭층을 사이에 두고 서로 분리하여 배치시킬 수 있다. 상기 저항 스위칭층은 상기 제1 및 제2 필라 구조물을 연결시키는 전도성 필라멘트를 구비할 수 있다. 상기 전도성 필라멘트는 상기 제1 및 제2 필라 구조물 사이에서 전하가 전도되는 상기 저항 스위칭 내부의 단면적을 감소시킴으로써, 크로스-포인트 어레이 장치의 동작 전류를 효과적으로 감소시킬 수 있다.
도 3은 본 개시의 다른 실시 예에 따르는 크로스-포인트 어레이 장치를 개략적으로 나타내는 단면도이다. 도 3을 참조하면, 크로스-포인트 어레이 장치(3)는 도 2와 관련하여 상술한 크로스-포인트 어레이 장치(2)과 비교하여, 저항 스위칭층(140)과 금속 공급층(155) 사이에 배치되는 확산 장벽층(255)을 더 포함할 수 있다.
확산 장벽층(255)은, 외부 전압의 인가에 의해, 금속 공급층(155)으로부터 저항 스위칭층(140)으로 제공되는 금속 이온의 양을 제어할 수 있다. 이에 따라, 확산 장벽층(255)은 전도성 필라멘트(255)의 형성 속도, 및 형성된 전도성 필라멘트(255)의 단면적을 제어할 수 있다. 확산 장벽층(255)은 일 예로서, 탄탈륨, 티타늄, 탄탈륨질화물, 티타늄질화물, 실리콘탄화물, 티타늄텅스텐 또는 이들의 둘 이상의 조합을 포함할 수 있다.
크로스-포인트 어레이 장치(3)에서, 확산 장벽층(255)을 제외한 나머지 구성은 도 2와 관련하여 상술한 크로스-포인트 어레이 장치(2)의 구성과 실질적으로 동일하다. 따라서, 중복을 배제하기 위해, 동일한 구성에 대한 설명은 생략한다.
도 4는 본 개시의 일 실시 예에 따르는 크로스-포인트 어레이 장치의 제조 방법을 개략적으로 나타내는 순서도이다. 도 5 내지 도 11은 본 개시의 일 실시 예에 따르는 크로스-포인트 어레이 장치의 제조 방법을 개략적으로 나타내는 단면도이다.
도 4의 S110를 참조하면, 제1 전도 라인을 구비하는 기판을 제공한다. 구체적으로, 도 5를 참조하면, 기판(101)이 제공된다. 기판(101)은 일 예로서, 반도체 물질을 포함할 수 있다. 구체적으로, 기판(101)은 일 예로서, 실리콘(Si) 기판, 갈륨비소(GaAs) 기판, 인듐인(InP, indium phosphide) 기판, 게르마늄(Ge) 기판, 실리콘 게르마늄(SiGe) 기판, 또는 SOI(silicon-on-insulator) 기판일 수 있다. 기판(101)은 n형 또는 p형으로 도핑된 기판일 수 있다. 기판(101)은 적어도 일부분이 n형 또는 p형으로 도핑된 웰을 구비할 수 있다.
기판(101) 상에 제1 전도 라인(115)이 형성될 수 있다. 일 실시 예에서, 제1 전도 라인(115)을 형성하는 방법은 다음과 같이 진행될 수 있다. 기판(101) 상에 제1 방향, 즉, x 방향으로 연장되는 트렌치 패턴을 가지는 하부 절연층(210)을 형성한다. 이어서, 상기 트렌치 패턴의 내부를 전도막으로 채우고 평탄화 공정을 진행하여 상기 전도막의 상면과 상기 하부 절연층(210)의 상면이 동일 평면 위에 배치한다. 다른 실시 예에서, 제1 전도 라인(115)을 형성하는 방법은 다음과 같이 진행될 수 있다. 기판(101) 상에 전도막을 형성하고, 상기 전도막을 패터닝하여 상기 제1 방향으로 연장되는 제1 전도 라인(115)을 형성한다. 이어서, 제1 전도 라인(115)을 덮는 하부 절연막을 형성한 후에, 제1 전도 라인(115)과 하부 절연막을 평탄화하여, 제1 전도 라인(115)의 상면과 하부 절연층(210)의 상면이 동일 평면 상에 배치되도록 형성한다. 상기 전도막을 형성하는 공정은 일 예로서, 스퍼터링법, 화학기상증착법, 원자층증착법 등을 적용할 수 있다.
도 4의 S120을 참조하면, 상기 제1 전도 라인 상에 하부 전극층 및 문턱 스위칭층을 구비하는 제1 필라 구조물을 형성한다. 구체적으로, 도 6을 참조하면, 제1 전도 라인(115) 및 하부 절연층(210) 상에, 하부 전극막(120) 및 가변 저항 박막(130)을 순차적으로 형성한다. 이어서, 도 7을 참조하면, 가변 저항 박막(130) 및 하부 전극막(120)을 패터닝하여, 하부 전극층(125) 및 문턱 스위칭층(135)를 구비하는 제1 필라 구조물(10)을 형성한다.
하부 전극막(120)은 일 예로서, 금속, 전도성 금속 질화물, 또는 전도성 금속 산화물을 포함할 수 있다. 하부 전극막(120)은 일 예로서, 금(Au), 백금(Pt), 구리(Cu), 알루미늄(Al), 은(Ag), 루테늄(Ru), 티타늄(Ti), 이리듐(Ir), 텅스텐(W), 질화티타늄(TiN), 질화탄탈륨(TaN), 루테늄 산화물(RuO2) 등을 포함할 수 있다. 하부 전극막(120)은 일 예로서, 화학기상증착법, 스퍼터링법, 또는 원자층증착법에 의해 형성될 수 있다.
가변 저항 박막(130)은 일 예로서, 금속 산화물, 금속 질화물, 또는 칼코게나이드계 물질을 포함할 수 있다. 상기 금속 산화물은 일 예로서, 실리콘 산화물, 알루미늄 산화물, 지르코늄 산화물, 하프늄 산화물, 텅스텐 산화물, 티타늄 산화물, 니켈 산화물, 구리 산화물, 망간 산화물, 탄탈륨 산화물, 니오븀 산화물 또는 철 산화물을 포함할 수 있다. 일 실시 예에서, 상기 금속 산화물은 도펀트를 포함할 수 있다. 상기 도펀트는 일 예로서, 보론, 질소, 탄소, 인, 알루미늄, 란탄늄, 니오븀, 바나듐, 탄탈륨, 텅스텐, 크롬, 몰리브덴 또는 이들의 둘 이상의 조합을 포함할 수 있다. 상기 금속 질화물은 일 예로서, 실리콘 질화물을 포함할 수 있다. 상기 칼코게나이드계 물질은, 일 예로서, Ge-Sb-Te를 포함할 수 있다. 상기 Ge-Sb-Te는, 일 예로서, Ge2Sb2Te5, GeSb2Te4, GeSb4Te 등을 포함할 수 있다. 상기 칼코게나이드계 물질은 일 예로서, Ge―Te, In―Se, Sb―Te, As―Te, Al―Te, Ge―Sb―Te, Te―Ge―As, In―Sb―Te, Te―Sn―Se, Ge―Se―Ga, Bi―Se―Sb, Ga―Se―Te, Sn―Sb―Te, Te―Ge―Sb―S, Te―Ge―Sn―O, Te―Ge―Sn―Au, Pd―Te―Ge―Sn, In―Se―Ti―Co, Ge―Sb―Te―Pd, Ge―Sb―Te―Co, Sb―Te―Bi―Se, Ag―In―Sb―Te, Ge―Sb―Se―Te, Ge―Sn―Sb―Te, Ge―Te―Sn―Ni, Ge―Te―Sn―Pd, Ge―Te―Sn―Pt 등을 포함할 수 있다. 가변 저항 박막(130)은 일 예로서, 화학기상증착법, 스퍼터링법, 또는 원자층증착법에 의해 형성될 수 있다.
도 7을 참조하면, 제1 필라 구조물(10)을 형성하는 방법은, 가변 저항 박막(130) 및 하부 전극막(120)을 필라 형성 마스크를 이용하여 순차적으로 패터닝하여, 제1 전도 라인(115) 상에 하부 전극층(125) 및 문턱 스위칭층(135)을 형성하는 과정으로 진행될 수 있다. 이때. 하부 전극층(125)은 제1 전도 라인(115)과 전기적으로 연결될 수 있다.
도 4의 S130을 참조하면, 상기 기판 상에서 상기 제1 필라 구조물의 상면과 측면을 둘러싸는 저항 스위칭층을 형성한다. 구체적으로 도 8을 참조하면, 제1 전도 라인(115) 및 하부 절연층(210) 상에서 제1 필라 구조물(10)의 상면과 측면을 둘러싸는 저항 스위칭층(140)을 형성한다. 또한, 저항 스위칭층(140) 상에 제1 층간 절연층(220)을 형성한다.
일 실시 예에서, 저항 스위칭층(140)은 금속 산화물을 포함할 수 있다. 상기 금속 산화물은 일 예로서, 알루미늄 산화물, 탄탈륨산화물, 티타늄 산화물, 하프늄산화물 또는 이들의 둘 이상의 조합을 포함할 수 있다. 다른 실시 예에서, 저항 스위칭층(140)은 실리콘 산화물을 포함할 수 있다. 저항 스위칭층(140)은 일 예로서, 원자층 증착법에 의해 형성될 수 있다.
제1 층간 절연층(220)은 일 예로서, 산화물, 질화물 또는 산질화물을 포함할 수 있다. 제1 층간 절연층(220)은 측면 방향으로 제1 필라 구조물(10) 사이의 공간을 채우도록 형성될 수 있다. 제1 층간 절연층(220)을 형성하는 과정은 다음과 같이 진행될 수 있다. 저항 스위칭층(140)을 형성한 후에, 제1 필라 구조물(10) 사이를 매립하는 층간 절연막을 형성한다. 상기 층간 절연막은 일 예로서, 코팅법, 화학기상증착법, 스퍼터링법 등에 의해 형성될 수 있다. 이어서, 상기 층간 절연막 및 저항 스위칭층(140)의 상면을 평탄화한다. 그 결과, 평탄화된 상기 층간 절연막의 상면은 저항 스위칭층(140)의 상면과 동일한 평면 상에 배치될 수 있다. 상기 층간 절연막 및 저항 스위칭층(140)의 평탄화 방법은, 일 예로서, 물리적 화학적 연마법을 적용할 수 있다.
도 4의 S140을 참조하면, 상기 저항 스위칭층 상에 금속 공급층, 중간 전극층, 저항 변화 메모리층 및 상부 전극층을 구비하는 제2 필라 구조물을 형성한다. 구체적으로, 도 9를 참조하면, 저항 스위칭층(140) 및 제1 층간 절연층(220) 상에 금속 공급막(150), 중간 전극막(160), 저항 변화 메모리막(170), 및 상부 전극막(180)을 순차적으로 형성한다. 이어서, 도 10을 참조하면, 저항 스위칭층(140) 및 제1 층간 절연층(220)을 식각 정지막으로 적용하여, 상부 전극막(180), 저항 변화 메모리막(170), 중간 전극막(160), 및 금속 공급막(150)을 패터닝한다. 그 결과, 저항 스위칭층(140) 상에 제2 필라 구조물(20)을 형성할 수 있다. 제2 필라 구조물(20)은 금속 공급층(155), 중간 전극층(165), 저항 변화 메모리층(175) 및 상부 전극층(185)을 포함할 수 있다.
금속 공급막(150)은 일 예로서, 구리 또는 은을 포함할 수 있다. 금속 공급막(150)은 일 예로서, 스퍼터링법, 화학기상증착법, 원자층 증착법 등에 의해 형성될 수 있다. 중간 전극막(160)은 전도성 물질을 포함할 수 있다. 중간 전극막(160)은 일 예로서, 금속, 전도성 금속 질화물, 또는 전도성 금속 산화물을 포함할 수 있다. 중간 전극막(160)은 일 예로서, 금(Au), 백금(Pt), 구리(Cu), 알루미늄(Al), 은(Ag), 루테늄(Ru), 티타늄(Ti), 이리듐(Ir), 텅스텐(W), 질화티타늄(TiN), 질화탄탈륨(TaN), 루테늄 산화물(RuO2) 등을 포함할 수 있다. 중간 전극막(160)은 일 예로서, 스퍼터링법, 화학기상증착법, 원자층 증착법 등에 의해 형성될 수 있다.
일 실시 예에 있어서, 저항 변화 메모리막(170)이 저항 변화 메모리 요소에 적용되는 경우, 저항 변화 메모리막(170)은 금속 산화물을 포함할 수 있다. 상기 금속 산화물은 일 예로서, 티타늄 산화물, 알루미늄 산화물, 니켈 산화물, 구리 산화물, 지르코늄 산화물, 망간 산화물, 하프늄 산화물, 텅스텐 산화물, 탄탈륨 산화물, 니오븀 산화물, 철산화물과 같은 금속 산화물을 포함할 수 있다. 저항 변화 메모리막(170)은 일 예로서, 화학기상증착법, 원자층증착법 등에 의해 형성될 수 있다. 일 실시 예에 있어서, 상기 금속 산화물은 산소 공공을 포함할 수 있다. 즉, 화학양론비(stoichiometric ratio)를 만족시키는 금속 및 산소의 양과 비교할 때, 본 실시예의 상기 금속 산화물 내의 금속의 양이 산소의 양보다 상대적으로 많을 수 있다.
다른 실시 예에 있어서, 저항 변화 메모리막(170)이 상기 저항 변화 메모리 요소에 적용되는 경우, 저항 변화 메모리막(170)은 일 예로서, PCMO(Pr0 . 7Ca0 . 3MnO3), LCMO(La1-xCaxMnO3), BSCFO(Ba0 . 5Sr0 . 5Co0 . 8Fe0 . 2O3 -δ), YBCO(YBa2Cu3O7 -x), (Ba,Sr)TiO3(Cr, Nb-doped), SrZrO3(Cr,V-doped), (La, Sr)MnO3, Sr1 - xLaxTiO3, La1 -xSrxFeO3, La1 - xSrxCoO3, SrFeO2 .7, LaCoO3, RuSr2GdCu2O3, YBa2Cu3O7 등과 같은 페로브스카이트계 물질을 포함할 수 있다. 저항 변화 메모리막(170)은 또다른 예로서, GexSe1-x(Ag,Cu,Te-doped)와 같은 셀레나이드 계열의 물질 또는 Ag2S, Cu2S, CdS, ZnS 등과 같은 금속황화물을 포함할 수 있다. 저항 변화 메모리막(170)은 일 예로서, 화학기상증착법, 원자층증착법 등에 의해 형성될 수 있다.
또다른 실시 예에 있어서, 저항 변화 메모리막(170)이 상변화 메모리 요소에 적용되는 경우, 저항 변화 메모리막(170)이 일 예로서, 칼코게나이드계 물질을 포함할 수 있다. 구체적인 예로서, 상기 칼코게나이드계 물질은 Ge-Sb-Te, As-Sb-Te, Sn-Sb-Te, Sn-In-Sb-Te, As-Ge-Sb-Te 등을 포함할 수 있다. 저항 변화 메모리층(170)은 다른 예로서, 5A족 원소-Sb-Te, 6A족 원소-Sb-Te, 5A족 원소-Sb-Se 또는 6A족 원소-Sb-Se을 포함하는 칼코게나이드계 물질을 포함할 수 있다. 저항 변화 메모리막(170)은 일 예로서, 화학기상증착법, 원자층증착법 등에 의해 형성될 수 있다.
상부 전극막(180)은 전도성 물질을 포함할 수 있다. 상부 전극막(180)은 일 예로서, 금속, 전도성 금속 질화물, 또는 전도성 금속 산화물을 포함할 수 있다. 상부 전극막(180)은 일 예로서, 금(Au), 백금(Pt), 구리(Cu), 알루미늄(Al), 은(Ag), 루테늄(Ru), 티타늄(Ti), 이리듐(Ir), 텅스텐(W), 질화티타늄(TiN), 질화탄탈륨(TaN), 루테늄 산화물(RuO2) 등을 포함할 수 있다.
상부 전극막(180), 저항 변화 메모리막(170), 중간 전극막(160), 및 금속 공급막(150)을 패터닝하는 공정은, 필라 형상의 패턴을 구비하는 식각 마스크를 이용하여, 건식 식각과 같은 이방성 식각 방법을 적용하여 수행할 수 있다. 이에 따라, 제2 필라 구조물(20)이 저항 스위칭층(140) 상에 형성될 수 있다. 제2 필라 구조물(20)은 저항 스위칭층(140)에 의해 제1 필라 구조물(10)과 분리될 수 있다. 특히, 제1 필라 구조물(10)의 문턱 스위칭층(135)은, 제2 필라 구조물(20)의 형성 공정이 진행될 때, 저항 스위칭층(140)에 의해 보호될 수 있다.
도 10을 다시 참조하면, 제2 필라 구조물(20)의 측벽에 절연성 스페이서(240)가 형성될 수 있다. 절연성 스페이서(240)는 일 예로서, 산화물, 질화물 또는 산질화물을 포함할 수 있다. 절연성 스페이서(240)는 일 예로서, 화학기상증착법, 스퍼터링법, 원자층 증착법 등을 적용하여 박막을 형성한 후에, 에치백과 같은 이방성 식각 방법을 적용하여 상기 박막을 식각함으로써 형성될 수 있다. 절연성 스페이서(240)가 형성된 제2 필라 구조물(20) 사이에 제2 층간 절연층(230)을 형성한다. 제2 층간 절연층(230)은 일 예로서, 산화물, 질화물 또는 산질화물을 포함할 수 있다. 제2 층간 절연층(230)은 일 예로서, 화학기상증착법, 스퍼터링법, 원자층 증착법 등을 적용하여 형성될 수 있다. 제2 층간 절연층(230)이 형성될 후에, 제2 층간 절연층(230)을 평탄화할 수 있다. 그 결과, 제2 필라 구조물(20)의 상면과 제2 층간 절연층(230)의 상면이 동일 평면 상에 배치될 수 있다.
도 4의 S150을 참조하면, 상기 제2 필라 구조물 상에 제2 전도 라인을 형성한다. 상기 제2 전도 라인은 상기 제1 전도 라인과 서로 평행하지 않은 방향으로 연장될 수 있다. 구체적으로, 도 11을 참조하면, 제2 필라 구조물(20) 및 제2 층간 절연층(230) 상에 금속, 전도성 금속 질화물, 전도성 금속 산화물 등을 포함하는 전도성 박막을 형성하고, 상기 전도성 박막을 패터닝하여 제2 방향, 즉, 즉, y 방향으로 연장되는 제2 전도 라인(195)을 형성한다. 제2 전도 라인(195)은 제1 전도 라인(115)과 서로 다른 평면에서 실질적으로 수직으로 교차할 수 있다.
상술한 공정을 진행함으로써, 본 개시의 일 실시 예에 따르는 크로스-포인트 어레이 장치를 제조할 수 있다. 몇몇 다른 실시 예들에 의하면, 도 9과 관련하여 상술한 금속 공급막(150), 중간 전극막(160), 저항 변화 메모리막(170), 및 상부 전극막(180)의 형성 시에, 저항 스위칭층(140) 및 제1 층간 절연층(220)과 금속 공급막(150) 사이에 확산 장벽막을 추가로 형성할 수 있다. 이어서, 도 10과 관련하여 상술한 제2 필라 구조물(20)의 형성시에, 상기 확산 장벽막을 패터닝하여 확산 장벽층을 형성할 수 있다. 이로서, 제2 필라 구조물(20)은 상기 확산 장벽층을 추가로 구비할 수 있다. 이후, 도 10 및 도 11과 관련하여 상술한 후속 공정을 진행함으로써, 도 3과 관련하여 상술한 크로스-포인트 어레이 장치(3)를 제조할 수 있다. 상기 확산 장벽막은 일 예로서, 탄탈륨, 티타늄, 탄탈륨질화물, 티타늄질화물, 실리콘탄화물, 티타늄텅스텐 또는 이들의 둘 이상의 조합을 포함할 수 있다. 상기 확산 장벽막은 일 예로서, 화학기상증착법, 원자층증착법 등에 의해 형성될 수 있다.
상술한 바와 같이, 본 개시의 일 실시 예에 따르면, 선택 요소에 속하는 문턱 스위칭층(135)을 포함하는 제1 필라 구조물(10)과 저항 변화 메모리 요소에 속하는 저항 변화 메모리층(175)을 포함하는 제2 필라 구조물(20)을 저항 스위칭층(140)을 사이에 두고 서로 분리하여 형성할 수 있다.
저항 스위칭층(140)은, 제2 필라 구조물(20)의 형성 공정 시에, 문턱 스위칭층(135)이 공정 손상을 받는 것을 방지하는 역할을 수행할 수 있다. 저항 스위칭층(140)이 존재하지 않는 경우, 일 예로서, 문턱 스위칭층(135) 상에서 플라즈마를 이용하는 증착 공정 및 식각 공정이 진행될 경우, 문턱 스위칭층(135)이 상기 플라즈마에 의한 물리적 화학적 손상을 받을 수 있다. 이에 따라, 문턱 스위칭층(135)을 포함하는 선택 요소의 동작 신뢰성이 저하될 수 있다.
저항 스위칭층(135)은, 상기 제1 및 제2 필라 구조물(10, 20)을 연결시키는 전도성 필라멘트(145)를 구비할 수 있다. 전도성 필라멘트(145)는 제1 및 제2 필라 구조물(10, 20) 사이에서 전하가 전도되는 저항 스위칭층(135) 내부의 전도 경로(path)의 단면적을 감소시킴으로써, 상기 전도 경로를 따라 흐르는 크로스-포인트 어레이 장치의 동작 전류를 효과적으로 감소시킬 수 있다.
한편, 도 4의 S110 내지 S150 및 도 5 내지 도 11과 관련하여 상술한 공정을 진행한 직후에, 저항 스위칭층(140)은 도 2 및 도 3에 도시되는 전도성 필라멘트를 포함하지 않을 수 있다. 상기 전도성 필라멘트는 이하의 도 12와 관련하여 상술하는 포밍 과정을 거쳐서 형성될 수 있다.
도 12는 본 개시의 일 실시 예에 의한 전도성 필라멘트의 형성 방법을 개략적으로 나타내는 도면이다. 상기 전도성 필라멘트의 제조 방법은 도 4의 순서도 및 도 5 내지 도 11의 공정도와 관련하여 상술한 제조 방법으로 제조된 크로스-포인트 어레이 장치에 적용될 수 있다. 구체적으로, 상기 전도성 필라멘트의 제조 방법은 도 2 또는 도 3과 관련하여 상술한 크로스-포인트 어레이 장치(2, 3)의 저항 스위칭층(140) 내에 전도성 필라멘트를 제조하는 방법에 적용될 수 있다.
도 12를 참조하면, 도 4 및 도 5 내지 도 11과 관련하여 상술한 제조 방법으로 제조된 크로스-포인트 어레이 장치를 준비한다. 저항 스위칭층(140)은 일 예로서, 금속 산화물을 포함할 수 있으며, 전기적 절연성을 가질 수 있다.
도 12를 참조하면, 제1 및 제2 전도 라인(115, 195) 사이에 포밍 전압을 인가할 수 있다. 일 예로서, 제2 전도 라인(195)에 양의 극성을 가지는 바이어스를 인가할 수 있다. 이때, 제1 전도 라인(115)은 접지되거나, 또는 상대적으로 음의 극성을 가지는 바이어스가 제1 전도 라인(115)에 인가될 수 있다.
상기 인가되는 포밍 전압에 의해, 금속 공급층(155) 내의 금속 이온이 저항 스위칭층(140) 내부로 이동할 수 있다. 저항 스위칭층(140) 내부로 이동한 금속 이온은 제1 전도 라인(115)으로부터 문턱 스위칭층(135)를 통해 전달되는 전자에 의해 환원될 수 있다. 상기 환원된 금속이 문턱 스위칭층(135)과 금속 공급층(155)을 연결하는 전도성 필라멘트(145)를 형성함으로써, 저항 스위칭층(140)은 전기적 전도성을 가질 수 있다. 이때, 전도성 필라멘트(145)이 저항 스위칭층(140)의 일부 영역에만 형성됨으로써, 전도성 필라멘트(145)가 형성되지 않은 나머지 영역은 전기적 고저항 상태가 유지될 수 있다. 문턱 스위칭층(135)과 금속 공급층(155)사이의 전하 전도는 전도성 필라멘트(145)를 통해서만 이루어질 수 있다.
한편, 전도성 필라멘트(145)는 크로스-포인트 어레이 장치의 동작 중에, 저항 스위칭층(140) 내에서 안정적으로 유지될 수 있다. 제1 및 제2 전도 라인(115, 195) 사이에 동작 전압이 인가되어, 문턱 스위칭층(135) 및 저항 변화 메모리층(175)의 저항이 스위칭될 때, 저항 스위칭층(140)은 전도성 필라멘트(145)에 의해 전기적 전도도를 안정적으로 나타낼 수 있다. 일 예로서, 상기 동작 전압은 저항 스위칭층(140) 내 전도성 필라멘트(145)의 파괴 전압보다 낮을 수 있다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1 2: 크로스-포인트 어레이 장치,
10: 제1 필라 구조물, 20: 제2 필라 구조물, 22: 비휘발성 메모리 요소,
101: 기판, 115: 제1 전도 라인,
120: 하부 전극막, 125: 하부 전극층,
130: 가변 저항 박막, 135: 문턱 스위칭층,
140: 저항 스위칭층, 145: 전도성 필라멘트,
150: 금속 공급막, 155: 금속 공급층,
160: 중간 전극막, 165: 중간 전극층,
170: 저항 변화 메모리막, 175: 저항 변화 메모리층,
180: 상부 전극막, 185: 상부 전극층,
195: 제2 전도 라인, 210: 하부 절연층,
220: 제1 층간 절연층, 230: 제2 층간 절연층,
240: 절연성 스페이서, 255: 확산 장벽층.

Claims (20)

  1. 기판;
    상기 기판의 상부에 배치되고 문턱 스위칭층을 포함하는 제1 필라 구조물;
    상기 제1 필라 구조물의 상면과 측면을 둘러싸는 저항 스위칭층; 및
    상기 저항 스위칭층 상에 배치되고, 저항 변화 메모리층을 구비하는 제2 필라 구조물을 포함하고,
    상기 저항 스위칭층은 상기 제1 필라 구조물 및 제2 필라 구조물을 전기적으로 연결하는 전도성 필라멘트를 구비하는
    크로스-포인트 어레이 장치.
  2. 제1 항에 있어서,
    상기 기판과 상기 제1 필라 구조물 사이에 배치되고 제1 방향으로 연장되는 제1 전도 라인; 및
    상기 제2 필라 구조물 상부에 배치되고, 상기 제1 방향과 평행하지 않은 제2 방향으로 연장되는 제2 전도 라인을 더 포함하는
    크로스-포인트 어레이 장치.
  3. 제2 항에 있어서,
    상기 제1 필라 구조물은
    상기 제1 전도 라인과 상기 문턱 스위칭층 사이에 배치되는 하부 전극층을 더 포함하는
    크로스-포인트 어레이 장치.
  4. 제2 항에 있어서,
    상기 제2 필라 구조물은
    상기 저항 스위칭층과 상기 저항 변화 메모리층 사이에 순차적으로 배치되는 금속 공급층 및 중간 전극층; 및
    상기 저항 변화 메모리층과 상기 제2 전도 라인 사이에 배치되는 상부 전극층을 더 포함하되,

    크로스-포인트 어레이 장치.
  5. 제4 항에 있어서,
    상기 전도성 필라멘트는 상기 금속 공급층으로부터 공급된 금속 이온으로부터 환원된 금속을 포함하는
    크로스-포인트 어레이 장치.
  6. 제4 항에 있어서,
    금속 공급층은 구리 또는 은을 포함하는
    크로스-포인트 어레이 장치.
  7. 제4 항에 있어서,
    상기 저항 스위칭층과 상기 금속 공급층 사이에 배치되는 확산 장벽층을 더 포함하는
    크로스-포인트 어레이 장치.
  8. 제7 항에 있어서,
    상기 확산 장벽층은
    탄탈륨, 티타늄, 탄탈륨질화물, 티타늄질화물, 실리콘탄화물, 및 티타늄텅스텐 중 적어도 하나를 포함하는
    크로스-포인트 어레이 장치.
  9. 제1 항에 있어서,
    상기 문턱 스위칭층은
    금속 산화물, 금속 질화물 및 칼코게나이드계 물질 중 어느 하나를 포함하는
    크로스-포인트 어레이 장치.
  10. 제1 항에 있어서,
    상기 저항 스위칭층은
    실리콘 산화물, 알루미늄 산화물, 탄탈륨산화물, 티타늄 산화물, 및 하프늄산화물 중 적어도 하나를 포함하는
    크로스-포인트 어레이 장치.
  11. 제1 항에 있어서,
    상기 저항 변화 메모리층은
    칼코게나이드계 물질, 금속산화물, 페로브스카이트계 물질, 금속 황화물 및 탄소 중 적어도 하나를 포함하는
    크로스-포인트 어레이 장치.
  12. 기판을 제공하는 단계;
    상기 기판의 상부에 배치되고, 문턱 스위칭층을 구비하는 제1 필라 구조물을 형성하는 단계;
    상기 기판의 상부에서 상기 제1 필라 구조물의 상면와 측면을 둘러싸는 저항 스위칭층을 형성하는 단계; 및
    상기 저항 스위칭층 상에 배치되고, 저항 변화 메모리층을 구비하는 제2 필라 구조물을 형성하는 단계를 포함하는
    크로스-포인트 어레이 장치의 제조 방법.
  13. 제12 항에 있어서,
    상기 기판과 상기 제1 필라 구조물 사이에 제1 방향으로 연장되는 제1 전도 라인을 형성하는 단계; 및
    상기 제2 필라 구조물 상에 상기 제1 방향과 서로 평행하지 않은 제2 방향으로 연장되는 제2 전도 라인을 형성하는 단계를 더 포함하는
    크로스-포인트 어레이 장치의 제조 방법.
  14. 제13 항에 있어서,
    상기 제1 필라 구조물을 형성하는 과정은,
    상기 제1 전도 라인이 형성된 상기 기판 상에, 하부 전극막 및 가변 저항 박막을 순차적으로 형성하는 과정; 및
    상기 가변 저항 박막 및 상기 하부 전극막을 패터닝하는 과정을 포함하되,
    상기 제1 패터닝된 상기 하부 전극막과 상기 제1 전도 라인이 전기적으로 연결되는
    크로스-포인트 어레이 장치의 제조 방법.
  15. 제12 항에 있어서,
    상기 문턱 스위칭층은
    금속 산화물, 금속 질화물 및 칼코게나이드계 물질 중 어느 하나를 포함하는
    크로스-포인트 어레이 장치의 제조 방법.
  16. 제12 항에 있어서,
    상기 저항 스위칭층을 형성하는 과정은
    원자층 증착법을 적용하여, 금속 산화물 박막을 형성하는 과정을 포함하는
    크로스-포인트 어레이 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 금속 산화물 박막은
    실리콘 산화물, 알루미늄 산화물, 탄탈륨산화물, 티타늄 산화물, 및 하프늄산화물 중 적어도 하나를 포함하는
    크로스-포인트 어레이 장치의 제조 방법.
  18. 제12 항에 있어서,
    상기 제2 필라 구조물을 형성하는 과정은
    상기 저항 스위칭층 상에서, 금속 공급막, 중간 전극막, 저항 변화 메모리막, 및 상부 전극막을 순차적으로 형성하는 과정; 및
    상기 저항 스위칭층을 식각 정지막으로 적용하여, 상기 상부 전극막, 상기 저항 변화 메모리막, 상기 중간 전극막, 및 상기 금속 공급막을 패터닝하는 과정을 포함하는
    크로스-포인트 어레이 장치의 제조 방법.
  19. 제18 항에 있어서,
    금속 공급층은 구리 또는 은을 포함하는
    크로스-포인트 어레이 장치의 제조 방법.
  20. 제18 항에 있어서,
    상기 제2 필라 구조물을 형성하는 단계는
    상기 저항 스위칭층과 상기 금속 공급막 사이에 확산 장벽막을 형성하는 단계를 더 포함하는
    크로스-포인트 어레이 장치의 제조 방법.
KR1020170152634A 2017-11-15 2017-11-15 크로스-포인트 어레이 장치 및 이의 제조 방법 KR20190055660A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170152634A KR20190055660A (ko) 2017-11-15 2017-11-15 크로스-포인트 어레이 장치 및 이의 제조 방법
US16/013,962 US10622557B2 (en) 2017-11-15 2018-06-21 Cross-point array device and method of manufacturing the same
CN201810781880.9A CN109786548B (zh) 2017-11-15 2018-07-17 交叉点阵列器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170152634A KR20190055660A (ko) 2017-11-15 2017-11-15 크로스-포인트 어레이 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20190055660A true KR20190055660A (ko) 2019-05-23

Family

ID=66432818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170152634A KR20190055660A (ko) 2017-11-15 2017-11-15 크로스-포인트 어레이 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US10622557B2 (ko)
KR (1) KR20190055660A (ko)
CN (1) CN109786548B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10748966B2 (en) * 2018-06-28 2020-08-18 Sandisk Technologies Llc Three-dimensional memory device containing cobalt capped copper lines and method of making the same
US11289650B2 (en) * 2019-03-04 2022-03-29 International Business Machines Corporation Stacked access device and resistive memory
CN113113538B (zh) * 2021-04-13 2024-02-02 湖北大学 一种基于铝掺杂氧化铌的抗串扰阻变器件及其制备方法
KR102567759B1 (ko) * 2021-07-12 2023-08-17 한양대학교 산학협력단 선택 소자 및 이를 이용한 메모리 소자

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101490429B1 (ko) * 2008-03-11 2015-02-11 삼성전자주식회사 저항 메모리 소자 및 그 형성 방법
US8173987B2 (en) * 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8269204B2 (en) * 2009-07-02 2012-09-18 Actel Corporation Back to back resistive random access memory cells
US8686419B2 (en) * 2010-02-23 2014-04-01 Sandisk 3D Llc Structure and fabrication method for resistance-change memory cell in 3-D memory
US8216862B2 (en) * 2010-03-16 2012-07-10 Sandisk 3D Llc Forming and training processes for resistance-change memory cell
JP5899474B2 (ja) * 2011-09-16 2016-04-06 パナソニックＩｐマネジメント株式会社 不揮発性記憶素子、不揮発性記憶装置、不揮発性記憶素子の製造方法、及び不揮発性記憶装置の製造方法
WO2014057734A1 (ja) * 2012-10-09 2014-04-17 日本電気株式会社 配線形成方法
US9331277B2 (en) * 2013-01-21 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. One transistor and one resistive random access memory (RRAM) structure with spacer
US9202694B2 (en) 2013-03-04 2015-12-01 Sandisk 3D Llc Vertical bit line non-volatile memory systems and methods of fabrication
US8963114B2 (en) * 2013-03-06 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. One transistor and one resistive (1T1R) random access memory (RRAM) structure with dual spacers
CN104050998B (zh) * 2013-03-14 2019-09-03 科洛斯巴股份有限公司 具有重写能力和低写放大的非易失性存储器
US10290801B2 (en) * 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
KR20160141890A (ko) * 2015-06-01 2016-12-12 에스케이하이닉스 주식회사 전자 장치
US9577009B1 (en) * 2015-11-13 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with PMOS access transistor
KR102410947B1 (ko) * 2015-11-20 2022-06-22 에스케이하이닉스 주식회사 문턱 스위칭 장치 및 이를 포함하는 전자 장치
US9779808B2 (en) * 2016-03-07 2017-10-03 Toshiba Memory Corporation Resistance random access memory device and method for operating same

Also Published As

Publication number Publication date
CN109786548A (zh) 2019-05-21
US10622557B2 (en) 2020-04-14
CN109786548B (zh) 2023-07-18
US20190148636A1 (en) 2019-05-16

Similar Documents

Publication Publication Date Title
US9812505B2 (en) Non-volatile memory device containing oxygen-scavenging material portions and method of making thereof
US8598564B2 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
TWI387103B (zh) 具有二極體存取裝置之完全自我對準微孔型記憶胞
US9613689B1 (en) Self-selecting local bit line for a three-dimensional memory array
TWI497706B (zh) 具有自動對準底電極和二極體存取裝置之蕈狀記憶胞
US11723285B2 (en) Variable resistance memory device having an anti-oxidation layer and a method of manufacturing the same
US10622557B2 (en) Cross-point array device and method of manufacturing the same
CN103460384B (zh) 包含二极管结构的半导体结构及半导体装置及其形成方法
KR20130092930A (ko) 가변 저항 메모리 소자, 이의 제조 방법 및 이의 구동 방법
JP2006140464A (ja) ２成分系金属酸化膜をデータ保存物質膜として採用する交差点不揮発性記憶素子及びその製造方法
JP2007019475A (ja) 相変化メモリ素子及びその製造方法
KR20190067668A (ko) 저항 변화 소자
KR102641772B1 (ko) 반도체 메모리 디바이스들 및 제조 방법들
US11482667B2 (en) Nonvolatile memory device having a resistance change layer and a plurality of electrode pattern layers
US10249681B2 (en) Cross-point memory array device and method of manufacturing the same
CN110176471B (zh) 交叉点阵列器件及其制造方法
US20170338409A1 (en) Switching element, resistive memory device including switching element, and methods of manufacturing the same
KR20150145631A (ko) 크로스 포인트 어레이를 구비하는 반도체 장치의 제조 방법
KR20170102732A (ko) 스위칭 소자, 스위칭 소자 어레이, 저항 변화 메모리 장치, 및 이들의 제조 방법
KR101331859B1 (ko) 3차원 비휘발성 메모리 장치 및 이의 제조 방법
CN116830201A (zh) 具有双向阈值开关的相变存储单元
US11963368B2 (en) Resistive random access memory device
KR20240074407A (ko) 반도체 장치 및 그 제조 방법
KR20240149616A (ko) 반도체 장치 및 그 제조 방법
KR101735146B1 (ko) 3차원 비휘발성 메모리 장치