KR20170102732A - 스위칭 소자, 스위칭 소자 어레이, 저항 변화 메모리 장치, 및 이들의 제조 방법 - Google Patents
스위칭 소자, 스위칭 소자 어레이, 저항 변화 메모리 장치, 및 이들의 제조 방법 Download PDFInfo
- Publication number
- KR20170102732A KR20170102732A KR1020160025230A KR20160025230A KR20170102732A KR 20170102732 A KR20170102732 A KR 20170102732A KR 1020160025230 A KR1020160025230 A KR 1020160025230A KR 20160025230 A KR20160025230 A KR 20160025230A KR 20170102732 A KR20170102732 A KR 20170102732A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- oxide
- insulating material
- region
- insulating
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000011810 insulating material Substances 0.000 claims abstract description 84
- 239000002019 doping agent Substances 0.000 claims abstract description 78
- 239000007772 electrode material Substances 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 230000008859 change Effects 0.000 claims description 46
- 238000009826 distribution Methods 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 239000010949 copper Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 16
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 claims description 14
- 239000011651 chromium Substances 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 14
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 claims description 14
- 229910044991 metal oxide Inorganic materials 0.000 claims description 14
- 150000004706 metal oxides Chemical class 0.000 claims description 14
- 229910052804 chromium Inorganic materials 0.000 claims description 11
- 239000010936 titanium Substances 0.000 claims description 11
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 239000010937 tungsten Substances 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 10
- 239000010955 niobium Substances 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052746 lanthanum Inorganic materials 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 7
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims description 7
- 239000005751 Copper oxide Substances 0.000 claims description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 229910000431 copper oxide Inorganic materials 0.000 claims description 7
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 7
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 7
- 239000011733 molybdenum Substances 0.000 claims description 7
- 229910000480 nickel oxide Inorganic materials 0.000 claims description 7
- 229910052758 niobium Inorganic materials 0.000 claims description 7
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 7
- 229910000484 niobium oxide Inorganic materials 0.000 claims description 7
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 claims description 7
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 claims description 7
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims description 7
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 7
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 7
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 7
- 229910001930 tungsten oxide Inorganic materials 0.000 claims description 7
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 7
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 6
- 229910052735 hafnium Inorganic materials 0.000 claims description 5
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 5
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 5
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 229910052720 vanadium Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 277
- 230000008569 process Effects 0.000 description 20
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000001704 evaporation Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- 229910002741 Ba0.5Sr0.5Co0.8Fe0.2O3-δ Inorganic materials 0.000 description 4
- 229910002742 Ba0.5Sr0.5Co0.8Fe0.2O3−δ Inorganic materials 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 229910052741 iridium Inorganic materials 0.000 description 4
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910018921 CoO 3 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000000313 electron-beam-induced deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 150000003346 selenoethers Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- 150000003568 thioethers Chemical class 0.000 description 2
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical compound [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- -1 (W) Chemical compound 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
-
- H01L45/1608—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H01L45/04—
-
- H01L45/14—
-
- H01L45/145—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
- H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8822—Sulfides, e.g. CuS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
일 실시 예에 따르는 스위칭 소자의 제조 방법에 있어서, 기판 상에 제1 전극 물질막 및 절연 물질막을 순차적으로 형성한다. 상기 절연 물질막 상에 도핑 마스크 패턴층을 형성하되, 상기 도핑 마스크 패턴층은 상기 절연 물질막 상에서 필라 구조물 형성 영역의 일부분을 노출시킨다. 상기 도핑 마스크 패턴층에 의해 노출되는 상기 절연 물질막의 내부에 도펀트를 주입한다. 상기 도핑 마스크 패턴층을 제거한다. 상기 절연 물질막 상에 제2 전극 물질막을 형성한다. 상기 기판 상에서 상기 제2 전극 물질막, 상기 절연 물질막 및 상기 제1 전극 물질막을 패터닝하여, 제2 전극층, 절연층 및 제1 전극층을 포함하는 필라 구조물을 형성한다. 이때, 상기 절연층 중 상기 도펀트로 도핑된 영역에서 문턱 스위칭 동작이 수행된다.
Description
본 개시(disclosure)는 대체로(generally) 스위칭 소자, 스위칭 소자 어레이및 이를 포함하는 저항 변화 메모리 장치에 관한 것이다.
크로스 포인트 반도체 어레이 구조는 고집적도를 요구하는 메모리 장치의 셀 영역에 채택되고 있다. 구체적으로, 크로스 포인트 반도체 어레이 구조는 최근에 등장하는 저항 변화 메모리(Resistive RAM), 상변화 메모리(Phase Change RAM), 자기 변화 메모리(Magnetic RAM) 등에서, 서로 다른 평면 상에서 교차하는 전극 사이에서 형성되는 필라(pillar) 형태의 셀 구조로 적용되고 있다.
한편, 크로스 포인트 반도체 어레이 구조에서는, 인접하는 셀 사이에 발생하는 누설 전류(sneak current)에 의해, 셀 정보에 대한 쓰기 오류 및 읽기 오류가 발생할 가능성이 있다. 이러한 오류를 억제하기 위해, 상기 셀 내에 선택 소자를 추가적으로 배치하려는 연구가 진행되고 있다. 이러한 선택 소자로는, 트랜지스터, 다이오드, 터널 장벽 소자(tunnel barrier device), 오보닉 문턱 스위치(ovonic threshold switch) 등과 같은 스위칭 소자가 제안되고 있다.
본 개시의 일 실시 예는, 문턱 스위칭 동작 영역을 제어할 수 있는 스위칭 소자의 구조 및 이의 제조 방법을 제공한다.
본 개시의 다른 실시 예는, 상기 스위칭 소자를 선택 소자로 채용하는 필라 구조물 형태의 저항 변화 메모리 장치 및 이의 제조 방법을 제공한다.
본 개시의 일 측면에 따르는 스위칭 소자의 제조 방법이 개시된다. 상기 스위칭 소자의 제조 방법에 있어서, 기판 상에 제1 전극 물질막 및 절연 물질막을 순차적으로 형성한다. 상기 절연 물질막 상에 도핑 마스크 패턴층을 형성하되, 상기 도핑 마스크 패턴층은 상기 절연 물질막 상에서 필라 구조물 형성 영역의 일부분을 노출시킨다. 상기 도핑 마스크 패턴층에 의해 노출되는 상기 절연 물질막의 내부에 도펀트를 주입한다. 상기 도핑 마스크 패턴층을 제거한다. 상기 절연 물질막 상에 제2 전극 물질막을 형성한다. 상기 기판 상에서 상기 제2 전극 물질막, 상기 절연 물질막 및 상기 제1 전극 물질막을 패터닝하여, 제2 전극층, 절연층 및 제1 전극층을 포함하는 필라 구조물을 형성한다. 이때, 상기 절연층 중 상기 도펀트로 도핑된 영역에 문턱 스위칭 동작 영역이 형성된다.
본 개시의 다른 측면에 따르는 스위칭 소자는 제1 전극층, 절연층 및 제2 전극층을 구비하는 필라 구조물, 및 상기 절연층의 높이 방향을 따라 상기 절연층에 형성되는 문턱 스위칭 동작 영역을 포함한다. 상기 문턱 스위칭 동작 영역은 상기 절연층을 n형 또는 p형으로 도핑하는 도펀트를 포함한다.
본 개시의 또다른 측면에 따르는 저항 변화 메모리 장치의 제조 방법이 개시된다. 상기 제조 방법에 있어서, 기판 상에 하부 전극 물질막, 저항 변화 메모리 물질막, 중간 전극 물질막, 절연 물질막을 형성한다. 상기 절연 물질막 상에 도핑 마스크 패턴층을 형성한다. 이때, 상기 도핑 마스크 패턴층에 의해 노출되는 상기 절연 물질막은 필라 구조물 형성 영역의 일부분과 중첩된다. 상기 도핑 마스크 패턴층에 의해 노출되는 상기 절연 물질막에 도펀트를 주입한다. 상기 도핑 마스크 패턴층을 제거한다. 상기 절연 물질막 상에 상부 전극 물질막을 형성한다. 상기 기판 상에서 상기 상부 전극 물질막, 상기 절연 물질막, 상기 중간 전극 물질막, 상기 저항 변화 메모리 물질막 및 상기 하부 전극 물질막을 패터닝하여, 하부 전극층, 저항 변화 메모리층, 중간 전극층, 절연층 및 상부 전극층을 포함하는 필라 구조물을 형성한다. 이때, 상기 절연층 중 상기 도펀트로 도핑된 영역에 문턱 스위칭 동작 영역이 형성된다.
본 개시의 또다른 측면에 따르는 저항 변화 메모리 장치는 하부 전극층, 저항 변화 메모리층, 중간 전극층, 절연층, 및 상부 전극층을 구비하는 필라 구조물을 포함한다. 상기 저항 변화 메모리 장치는 상기 절연층의 높이 방향을 따라 상기 절연층에 형성되는 문턱 스위칭 동작 영역을 포함한다. 상기 문턱 스위칭 동작 영역은 상기 절연층을 n형 또는 p형으로 도핑하는 도펀트를 포함한다. 상기 문턱 스위칭 동작 영역은, 상기 절연층을 상기 절연층의 높이 방향과 비평행한 방향으로 절단한 단면에서, 상기 절연층의 일부 영역만을 커버한다.
상술한 본 개시의 실시 예에 따르면, 필라 구조물 형태의 크로스-어레이 장치를 제조할 때, 절연 물질막의 도핑 영역을 제어함으로써 스위칭 소자의 문턱 스위칭 동작 영역의 크기를 제어할 수 있다. 필라 구조물의 추가적인 형태 변경 없이 스위칭 소자의 동작 영역의 크기를 감소시킬 수 있다.
상술한 본 개시의 실시 예에 따르면, 선택 소자 및 가변 저항 소자를 구비하는 저항 변화 메모리 장치를 필라 구조물 형태로 제조할 때, 절연 물질막의 도핑 영역을 제어함으로써 상기 선택 소자의 동작 영역의 크기를 제어할 수 있다. 이에 따라, 가변 저항 소자의 동작 영역의 크기와 무관하게 선택 소자의 동작 영역의 크기만을 독립적으로 감소시킬 수 있다. 상기 선택 소자 영역의 크기 만을 감소시킴으로써, 상기 선택 소자의 오프-전류 밀도를 효과적으로 감소시킬 수 있고, 이에 따라 상기 오프-전류에 기인하는 저항 변화 메모리 장치의 동작 신뢰성 저하 문제를 해결할 수 있다.
도 1은 본 개시의 일 실시 예에 따르는 크로스-포인트 어레이 장치(cross-point array device)를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 크로스-포인트 어레이 장치의 부분 확대도이다.
도 3a 내지 도 3d는 본 개시의 일 실시 예에 따르는 스위칭 소자를 개략적으로 나타내는 단면도이다.
도 4은 본 개시의 일 실시 예에 따르는 스위칭 소자의 제조 방법을 개략적으로 나타내는 순서도이다.
도 5a 내지 도 12a는 본 개시의 일 실시 예에 따르는 저항 변화 메모리 장치의 제조 방법을 개략적으로 나타내는 평면도이다.
도 5b 내지 도 12b는 도 5a 내지 도 12a의 평면도를 I-I’로 절단하여 나타낸 단면도이다.
도 5c 내지 도 12c는 도 2a 내지 도 12a의 평면도를 Ⅱ-Ⅱ’로 절단하여 나타낸 단면도이다.
도 13a 및 도 13b는 본 개시의 다른 실시 예에 따르는 저항 변화 메모리 장치의 제조 방법을 개략적으로 나타내는 평면도이다.
도 2는 도 1의 크로스-포인트 어레이 장치의 부분 확대도이다.
도 3a 내지 도 3d는 본 개시의 일 실시 예에 따르는 스위칭 소자를 개략적으로 나타내는 단면도이다.
도 4은 본 개시의 일 실시 예에 따르는 스위칭 소자의 제조 방법을 개략적으로 나타내는 순서도이다.
도 5a 내지 도 12a는 본 개시의 일 실시 예에 따르는 저항 변화 메모리 장치의 제조 방법을 개략적으로 나타내는 평면도이다.
도 5b 내지 도 12b는 도 5a 내지 도 12a의 평면도를 I-I’로 절단하여 나타낸 단면도이다.
도 5c 내지 도 12c는 도 2a 내지 도 12a의 평면도를 Ⅱ-Ⅱ’로 절단하여 나타낸 단면도이다.
도 13a 및 도 13b는 본 개시의 다른 실시 예에 따르는 저항 변화 메모리 장치의 제조 방법을 개략적으로 나타내는 평면도이다.
이하, 첨부한 도면들을 참조하여, 본 출원의 실시 예들을 보다 상세하게 설명하고자 한다. 도면에서는 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 따라서, 본 명세서에 기재되는 ‘상부’, 또는 ‘하부’의 표현은 관찰자의 시점 변화에 따라, ‘상부’가 ‘하부’로, ‘하부’가‘상부’로 해석될 수도 있다. 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다.
또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서 설명하는 스위칭 소자의 문턱 스위칭(threshold switching) 동작이란, 스위칭 소자에 외부 전압을 스윕(sweep)하면서 인가할 때 상기 스위칭 소자가 하기의 턴온 및 턴오프 상태를 순차적으로 구현하는 것을 의미할 수 있다. 먼저, 턴온 상태의 구현은, 초기 상태에서 스위칭 소자에 전압의 절대치를 순차적으로 증가시키면서 스윕할 때, 소정의 제1 문턱 전압 이상에서 동작 전류가 비선형적으로 증가하는 현상이 발생함으로써 달성할 수 있다. 그리고, 턴오프 상태의 구현은, 상기 스위칭 소자가 턴온된 상태에서 상기 스위칭 소자에 인가되는 전압의 절대치를 다시 순차적으로 감소시킬 때, 소정의 제2 문턱 전압 미만에서 동작 전류가 비선형적으로 감소하는 현상이 발생함으로써 달성할 수 있다.
도 1은 본 개시의 일 실시 예에 따르는 크로스-포인트 어레이 장치(cross-point array device)를 개략적으로 나타내는 사시도이다. 도 2는 도 1의 크로스-포인트 어레이 장치의 부분 확대도이다.
도 1을 참조하면, 크로스-포인트 어레이 장치(1)는 x-방향으로 배열되는 제1 전도성 라인(10), y-방향으로 배열되는 제2 전도성 라인(20), 및 제1 및 제2 전도성 라인(10, 20)이 중첩되는 영역에서 z-방향을 따라 배치되는 필라 구조물(30)을 포함한다. 본 명세서의 도면에서는, x-방향, y-방향 및 z-방향이 서로 직교하는 직교 좌표계가 도시되고 있으나, 반드시 이에 한정되지 않고, 본 개시의 실시 예에 적용되는 좌표계는 x-방향, y-방향이 비평행한 조건을 만족하고, z-방향이 x-방향 및 y-방향과 수직인 조건을 만족하는 한 다양한 변형예가 존재할 수 있다. 한편, 필라 구조물(30)은 x-방향 및 y 방향을 따라 복수의 어레이를 구성할 수 있다.
도 2를 참조하면, 필라 구조물(30)은 하부 전극층(110), 저항 변화 메모리층(120), 중간 전극층(210), 절연층(220), 및 상부 전극층(230)을 구비할 수 있다. 이때, 하부 전극층(110), 저항 변화 메모리층(120), 및 중간 전극층(210)은 가변 저항 소자(31)를 구성할 수 있다. 중간 전극층(210), 절연층(220) 및 상부 전극층(230)은 선택 소자(32)를 구성할 수 있다. 중간 전극층(210)은 가변 저항 소자(31)와 선택 소자(32)가 공유할 수 있다. 이에 따라, 도 1a 및 도 1b에 도시되는 크로스-포인트 어레이 장치(1)는 가변 저항 소자(31) 및 선택 소자(32)를 구비하는 저항 변화 메모리 장치로 기능할 수 있다.
상기 저항 변화 메모리 장치는, 제1 및 제2 전도성 라인(10, 20) 사이에서 소정 위치의 필라 구조물(30) 내부를 관통하는 전류의 크기에 따라 필라 구조물(30) 내부에 저장된 전기적 신호를 식별하는 메모리 장치로 정의될 수 있다. 상기 저항 변화 메모리 장치는, 일 예로서, 저항 변화 메모리 소자(RRAM), 상변화 메모리 소자(PRAM), 또는 자기 저항 메모리 소자(MRAM)를 포함할 수 있다. 이때, 가변 저항 소자(31)는 전기적 저항에 대한 메모리 특성을 가지고, 선택 소자(32)는 문턱 스위칭 동작 특성과 같은 비메모리 특성을 가진다.
가변 저항 소자(31)에 있어서, 하부 전극층(110) 및 중간 전극층(210)은 금속, 전도성 질화물, 전도성 산화물 등을 포함할 수 있다. 하부 전극층(110) 및 중간 전극층(210)은 일 예로서, 금(Au), 알루미늄(Al), 백금(Pt), 구리(Cu), 은(Ag), 루테늄(Ru), 티타늄(Ti), 이리듐(Ir), 텅스텐(W), 질화티타늄(TiN), 질화탄탈륨(TaN), 루테늄산화물층(RuO2) 등을 포함할 수 있다.
가변 저항 소자(31)에 있어서, 저항 변화 메모리층(120)은 외부에서 인가되는 전압에 따라, 고저항 상태와 저저항 상태로 저항이 변화하는 물질을 포함할 수 있다. 저항 변화 메모리층(120)은 일 예로서, 티타늄 산화물, 알루미늄 산화물, 니켈 산화물, 구리 산화물, 지르코늄 산화물, 망간 산화물, 하프늄 산화물, 텅스텐 산화물, 탄탈륨 산화물, 니오븀 산화물, 철산화물과 같은 금속 산화물을 포함할 수 있다. 저항 변화 메모리층(120)은 다른 예로서, PCMO(Pr0 . 7Ca0 . 3MnO3), LCMO(La1 -xCaxMnO3), BSCFO(Ba0 . 5Sr0 . 5Co0 . 8Fe0 . 2O3 -δ), YBCO(YBa2Cu3O7 -x), (Ba,Sr)TiO3(Cr, Nb-doped), SrZrO3(Cr,V-doped), (La, Sr)MnO3, Sr1 - xLaxTiO3, La1 - xSrxFeO3, La 1- xSrxCoO3, SrFeO2.7, LaCoO3, RuSr2GdCu2O3, YBa2Cu3O7 등과 같은 페로브스카이트 물질을 포함할 수 있다. 저항 변화 메모리층(120)은 또다른 예로서, GexSe1-x(Ag,Cu,Te-doped)와 같은 셀레나이드 계열의 물질 또는 Ag2S, Cu2S, CdS, ZnS 등과 같은 금속황화물을 포함할 수 있다.
선택 소자(32)는 가변 저항 소자(31)와 전기적으로 직렬 연결될 수 있다. 선택 소자(32)는 크로스-포인트 어레이 장치의 구동시, 이웃하는 필라 구조물 사이에 발생하는 누설 전류를 억제하도록 동작할 수 있다. 일 예로서, 상기 누설 전류의 크기는 선택 소자(32)가 턴오프 상태일 때 선택 소자(32)를 통해 발생하는 오프-전류(off-current)의 크기에 비례할 수 있다.
선택 소자(32)에 있어서, 절연층(220)은 실리콘 산화물, 실리콘 질화물, 금속 산화물, 금속 질화물 또는 이들의 둘 이상의 조합을 포함할 수 있다. 일 예로서, 절연층(220)은 알루미늄 산화물, 지르코늄 산화물, 하프늄 산화물, 텅스텐 산화물, 티타늄 산화물, 니켈 산화물, 구리 산화물, 망간 산화물, 탄탈륨 산화물, 니오븀 산화물 또는 철 산화물을 포함할 수 있다. 절연층(220)은 화학양론비를 만족하지 않는 조성의 화합물을 포함할 수 있다. 절연층(220)은 비정질 구조를 가질 수 있다.
선택 소자(32)는 절연층(220) 내에 형성되는 도핑 영역을 통해, 문턱 스위칭 동작을 수행할 수 있다. 즉, 문턱 스위칭 동작 영역은 절연층(220)의 적어도 일부분을 n형 또는 p형 도펀트로 도핑함으로써 형성될 수 있다. 따라서, 상기 문턱 스위칭 동작 영역의 크기는 상기 도펀트의 분포 면적에 의해 제어될 수 있다.
일 실시 예에 있어서, 상기 도펀트는 상기 절연층(220) 내부의 실리콘 원자 또는 금속 원자와 서로 다른 원자가를 가질 수 있다. 이에 따라, 상기 도펀트는 상기 절연층(220) 내부에 전도성 캐리어의 트랩 사이트를 형성할 수 있다. 상기 트랩 사이트는 외부 전압의 인가에 대응하여, 중간 전극층(210)과 상부 전극층(230) 사이를 이동하는 전도성 캐리어를 포획하거나 전도시킴으로써 문턱 스위칭 동작 특성을 구현할 수 있다.
일 예로서, 절연층(220)이 실리콘 산화물 또는 실리콘 질화물을 포함하는 경우, 상기 도펀트는 알루미늄(Al), 란타늄(La), 니오븀(Nb), 바나듐(V), 탄탈륨(Ta), 텅스텐(W), 크롬(Cr) 및 몰리브덴(Mo) 중 적어도 하나를 포함할 수 있다. 구체적으로, 절연층(220)이 실리콘 산화물층인 경우, p형 도펀트로서 알루미늄, 또는 란타늄이 적용될 수 있으며, n형 도펀트로서 니오븀(Nb), 바나듐(V), 탄탈륨(Ta), 텅스텐(W), 크롬(Cr) 및 몰리브덴(Mo) 중 적어도 하나가 적용될 수 있다.
다른 예로서, 절연층(220)이 알루미늄 산화물 또는 알루미늄 질화물을 포함하는 경우, n형 도펀트로서, 티타늄(Ti), 구리(Cu), 지르코늄(Zr), 하프늄(Hf), 니오븀(Nb), 바나듐(V), 탄탈륨(Ta), 텅스텐(W), 크롬(Cr) 및 몰리브덴(Mo) 중 적어도 하나가 적용될 수 있다.
상술한 바와 같이, 본 개시의 일 실시 예에 따르면, 선택 소자의 문턱 스위칭 동작 영역을 필라 구조물 내의 절연층을 도펀트로 도핑하여 형성할 수 있다. 일 실시 예에서, 상기 도펀트로 도핑된 영역은 상기 절연층의 영역보다 작도록 제어될 수 있다. 이에 따라, 상기 선택 소자의 문턱 스위칭 동작이 상기 절연층의 영역보다 축소된 문턱 스위칭 동작 영역에서 수행되므로, 상기 선택 소자의 오프 전류가 상대적으로 억제될 수 있다.
한편, 상술한 구조는, 상기 오프 전류를 억제하기 위해, 상기 선택 소자에 대응되는 필라 구조물 부위에 대한 추가적인 패터닝을 요구하지 않는다. 따라서, 필라 구조물의 형태 변경에 따라 발생할 수 있는 저항 변화 메모리 장치의 구조적 신뢰성 저하를 방지할 수 있다.
도 3a 내지 도 3d는 본 개시의 일 실시 예에 따르는 스위칭 소자를 개략적으로 나타내는 단면도이다. 도 3a 내지 도 3d를 참조하면, 스위칭 소자(32A, 32B, 32C, 32D)는 도 1 및 도 2와 관련하여 상술한 크로스-포인트 어레이 장치(1)의 선택 소자(32)에 적용될 수 있다.
도 3a를 참조하면, 스위칭 소자(32A)는 제1 전극층(310), 절연층(320), 및 제2 전극층(330)을 구비하는 필라 구조물(30A)을 포함할 수 있다. 스위칭 소자(32A)는 절연층(320)의 일 측면으로부터 내부 방향으로 소정 깊이 내에 배치되는 문턱 스위칭 동작 영역(322)을 포함할 수 있다. 문턱 스위칭 동작 영역(322)은 절연층(320)이 n형 또는 p형 도펀트로 도핑됨으로써 형성될 수 있다. 상기 n형 또는 p형 도펀트는 전도성 캐리어를 포획하거나 전도시킬 수 있는 트랩 사이트를 형성할 수 있다.
문턱 스위칭 동작 영역(322)은 필라 구조물(30A)의 높이 방향, 즉, z-방향을 따라 절연층(320)의 폭(w)보다 작은 폭(w1)을 가질 수 있다. 몇몇 실시 예에서, 상기 문턱 스위칭 동작 영역(322)의 폭(w1)은, z-방향을 따라 변화할 수 있다. 또한, 문턱 스위칭 동작 영역(322)은 절연층(320)의 두께(t)와 실질적으로 동일한 두께(t1)을 가질 수 있다. 즉, z-방향에 따라, 문턱 스위칭 동작 영역(322)의 경계면은 절연층(320)과 제2 전극층(330)의 계면(S1)으로부터 절연층(320)과 제1 전극층(310)의 계면(S2)에 이를 수 있다.
상술한 스위칭 소자(32A)의 구조에 외부 전압이 인가될 때, 스위칭 소자(32A)의 문턱 스위칭 동작은 문턱 스위칭 동작 영역(322)에서 이루어질 수 있다. 문턱 스위칭 동작 영역(322) 외부의 절연층(320)의 영역에서는 전도성 캐리어의 전도가 억제될 수 있다.
이와 같이, 본 실시 예에서, 스위칭 소자(32A)가 크로스-포인트 어레이 장치의 선택 소자로 적용되는 경우, 선택 소자의 문턱 스위칭 동작 영역이 절연층의 영역보다 작은 영역으로 한정됨으로써 선택 소자의 턴오프시에 발생하는 오프-전류가 효과적으로 억제될 수 있다.
도 3b를 참조하면, 스위칭 소자(32B)의 문턱 스위칭 동작 영역(324)은 필라 구조물(30B)의 높이 방향, 즉, z-방향을 따라 절연층(320)의 폭(w)보다 작은 폭(w2)을 가지도록 배치될 수 있다. 몇몇 실시 예에서, 상기 문턱 스위칭 동작 영역(324)의 폭(w2)은, z-방향을 따라 변화할 수 있다.
문턱 스위칭 동작 영역(324)은 절연층(320)의 두께(t)보다 작은 두께(t2)를 가질 수 있다. z-방향에 따른, 문턱 스위칭 동작 영역(324)의 경계면은 절연층(320)과 제2 전극층(330)의 계면(S1)으로부터 절연층(320)의 내부의 일 경계면(S2B)에 형성될 수 있다.
이에 따라, 상술한 스위칭 소자(32B)의 구조에 외부 전압이 인가될 때, 스위칭 소자(32B)의 문턱 스위칭 동작은 문턱 스위칭 동작 영역(324)과 문턱 스위칭 동작 영역(324)의 직하부에 위치하는 절연층(320)을 통해 이루어질 수 있다. 구체적으로, 스위칭 소자(32B)의 턴온시에, 제2 전극층(330)으로부터 문턱 스위칭 동작 영역(324)을 경유하여 경계면(S2B)에 도달한 전도성 캐리어가, 터널링을 통해 문턱 스위칭 동작 영역(324)의 직하부에 위치하는 절연층(320)을 통과하여 제1 전극층(310)으로 전도될 수 있다.
문턱 스위칭 동작 영역(324)의 직하부에 위치하는 절연층(320)은, 스위칭 소자(32B)가 턴오프 상태일 때, 스위칭 소자(32B)의 오프-전류를 추가적으로 감소시키는 역할을 수행할 수 있다.
도 3c를 참조하면, 스위칭 소자(32C)의 문턱 스위칭 동작 영역(326)은 필라 구조물(30C)의 높이 방향, 즉, z-방향을 따라 절연층(320)의 폭(w)보다 작은 폭(w3)을 가지도록 배치될 수 있다. 몇몇 실시 예에서, 상기 문턱 스위칭 동작 영역(326)의 폭(w3)은, z-방향을 따라 변화할 수 있다.
문턱 스위칭 동작 영역(326)은 절연층(320)의 두께(t)보다 작은 두께(t3)를 가질 수 있다. z-방향에 따른, 문턱 스위칭 동작 영역(326)의 경계면은 절연층(320)과 제1 전극층(310)의 계면(S2)으로부터 절연층(320)의 내부의 일 경계면(S1C)에 형성될 수 있다.
이에 따라, 상술한 스위칭 소자(32C)의 구조에 외부 전압이 인가될 때, 스위칭 소자(32C)의 문턱 스위칭 동작은 문턱 스위칭 동작 영역(326)과 문턱 스위칭 동작 영역(326)의 직상부에 위치하는 절연층(320)을 통해 이루어질 수 있다. 구체적으로, 스위칭 소자(32C)의 턴온시에, 제1 전극층(310)으로부터 문턱 스위칭 동작 영역(326)을 경유하여 경계면(S1C)에 도달한 전도성 캐리어가, 터널링을 통해 문턱 스위칭 동작 영역(326)의 직상부에 위치하는 절연층(320)을 통과하여 제2 전극층(330)으로 전도할 수 있다.
문턱 스위칭 동작 영역(326)의 직상부에 위치하는 절연층(320)은, 스위칭 소자(32C)가 턴오프 상태일 때, 스위칭 소자의 오프-전류를 추가적으로 감소시키는 역할을 수행할 수 있다.
도 3d를 참조하면, 스위칭 소자(32D)의 문턱 스위칭 동작 영역(328)은 필라 구조물(30D)의 높이 방향, 즉, z-방향을 따라 절연층(320)의 폭(w)보다 작은 폭(w4)을 가지도록 배치될 수 있다. 몇몇 실시 예에서, 상기 문턱 스위칭 동작 영역(328)의 폭(w4)은, z-방향을 따라 변화할 수 있다.
문턱 스위칭 동작 영역(328)은 절연층(320)의 두께(t)보다 작은 두께(t4)를 가질 수 있다. z-방향에 따른, 문턱 스위칭 동작 영역(326)의 경계면은 절연층(320)과의 일 경계면(S1D)로부터 또다른 경계면(S2D)에 이르도록 형성될 수 있다.
이에 따라, 상술한 스위칭 소자(32D)의 구조에 외부 전압이 인가될 때, 스위칭 소자(32D)의 문턱 스위칭 동작은 문턱 스위칭 동작 영역(328)과 문턱 스위칭 동작 영역(328)의 직상부 및 직하부에 위치하는 절연층(320)을 통해 이루어질 수 있다.
문턱 스위칭 동작 영역(328)의 직상부 및 직하부에 위치하는 절연층(320)은 선택 소자(32D)가 턴오프 상태일 때, 오프-전류를 억제하는 역할을 수행할 수 있으며, 선택 소자(32D)가 턴온 될 때, 터널링을 통해 전도성 캐리어를 전도시키는 역할을 수행할 수 있다.
상술한 도 3a 내지 도 3d의 실시 예에서, 스위칭 소자(32A, 32B, 32C, 32D)의 문턱 스위칭 동작 영역(322, 324, 326, 328)은 절연층(320)의 일 측면으로부터 내부 방향으로 형성되는 것으로 도시되고 있으나, 반드시 이에 한정되는 것은 아니고, 몇몇 다른 실시 예에서는 문턱 스위칭 동작 영역(322, 324, 326, 328)이 절연층(320)의 양쪽 측면으로부터 내부 방향으로 형성될 수도 있다.
문턱 스위칭 동작 영역(322, 324, 326, 328)은 절연층(320)을 n형 또는 p형으로 도핑하는 도펀트의 분포 면적에 의해 제어될 수 있다. 도 3a 내지 도 3d의 실시 예에서, 문턱 스위칭 동작 영역(322, 324, 326, 328)은 절연층(320)의 영역보다 작도록 형성되고 있으나, 반드시 이에 한정되는 것은 아니고, 몇몇 다른 실시 예에서는 문턱 스위칭 동작 영역(322, 324, 326, 328)이 절연층(320)의 영역과 실질적으로 동일할 수도 있다.
이하에서는, 필라 구조물에서, 스위칭 소자의 문턱 스위칭 동작 영역을 형성하는 방법을 기술하기로 한다.
도 4는 본 개시의 일 실시 예에 따르는 스위칭 소자의 제조 방법을 개략적으로 나타내는 순서도이다. 상기 스위칭 소자의 제조 방법은, 도 1 및 도 2와 관련하여 상술한 크로스-포인트 어레이 장치(1)의 선택 소자(32)의 제조 방법에 적용될 수 있다.
도 4를 참조하면, S110 단계에서 기판 상에 제1 전극 물질막 및 절연 물질막을 순차적으로 형성한다. 상기 제1 전극 물질막은 일 예로서, 은 금속, 전도성 질화물, 전도성 산화물 등을 포함할 수 있다. 상기 제1 전극막은 일 예로서, 금(Au), 알루미늄(Al), 백금(Pt), 구리(Cu), 은(Ag), 루테늄(Ru), 티타늄(Ti), 이리듐(Ir), 텅스텐(W), 질화티타늄(TiN), 질화탄탈륨(TaN), 루테늄산화물층(RuO2) 등을 포함할 수 있다.
상기 절연 물질막은 실리콘 산화물, 실리콘 질화물, 금속 산화물, 금속 질화물 또는 이들의 둘이상의 조합을 포함할 수 있다. 이때, 상기 금속 질화물은 일 예로서, 알루미늄 산화물, 지르코늄 산화물, 하프늄 산화물, 텅스텐 산화물, 티타늄 산화물, 니켈 산화물, 구리 산화물, 망간 산화물, 탄탈륨 산화물, 니오븀 산화물, 철 산화물, 또는 이들의 둘 이상의 조합을 포함할 수 있다.
S120 단계에서, 상기 절연 물질막 상에 도핑 마스크 패턴층을 형성한다. 이때, 상기 도핑 마스크 패턴층은 상기 절연 물질막 중 후속 공정을 통해 필라 구조물이 형성될 영역의 일부분을 노출시킨다. 상기 도핑 마스크 패턴층은 일 예로서, 감광성 레지스트 패턴층 또는 하드마스크 패턴층일 수 있다.
S130 단계에서, 상기 도핑 마스크 패턴층에 의해 노출되는 상기 절연 물질막의 내부에 도펀트를 주입한다. 상기 도펀트를 주입하는 공정은, 상기 절연 물질막을 n형 또는 p형으로 도핑할 수 있다. 이때, 상기 도펀트는 알루미늄(Al), 란타늄(La), 니오븀(Nb), 바나듐(V), 탄탈륨(Ta), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 지르코늄(Zr), 하프늄(Hf) 또는 이들의 둘이상의 조합을 포함할 수 있다.
상기 도펀트 주입 공정은 이온 주입법에 의해 진행될 수 있다. 상기 이온 주입법을 실시함으로써, 상기 절연 물질막 내에 도펀트 분포 영역이 형성될 수 있다. 일 실시 예에서, 상기 도펀트 분포 영역의 경계면은 상기 절연 물질막의 표면으로부터 상기 절연 물질막과 상기 제1 전극 물질막의 계면에 이를 수 있다. 다른 실시 예에서, 상기 도펀트 분포 영역의 적어도 일 경계면은 상기 절연 물질막의 내부에 위치할 수 있다.
S140 단계에서, 상기 도핑 마스크 패턴층을 제거한다. 상기 도핑 마스크 패턴층이 감광성 레지스트 패턴층일 경우, 일 예로서, 플라즈마 애싱(ashing)을 수행할 수 있다. 상기 도핑 마스크 패턴층이 하드마스크 패턴층일 경우, 일 예로서, 습식 식각, 건식 식각 또는 이들을 조합하는 식각 방법을 수행할 수 있다.
S150 단계에서, 상기 절연 물질막 상에 제2 전극 물질막을 형성한다. 상기 제2 전극 물질막은, 일 예로서, 은 금속, 전도성 질화물, 전도성 산화물 등을 포함할 수 있다. 상기 제2 전극 물질막은 일 예로서, 금(Au), 알루미늄(Al), 백금(Pt), 구리(Cu), 은(Ag), 루테늄(Ru), 티타늄(Ti), 이리듐(Ir), 텅스텐(W), 질화티타늄(TiN), 질화탄탈륨(TaN), 루테늄산화물층(RuO2) 등을 포함할 수 있다.
S160 단계에서, 상기 기판 상에서 상기 제2 전극 물질막, 상기 절연 물질막 및 상기 제1 전극 물질막을 패터닝하여 필라 구조물을 형성한다. 상기 필라 구조물은 상기 기판 상에서 제1 전극층, 절연층 및 제2 전극층을 포함한다.
상기 절연층 중 적어도 일부분은 상기 도펀트로 도핑된 영역을 포함할 수 있다. 이를 위해, 상기 필라 구조물을 형성할 때, S130 단계에서 도펀트 도핑이 수행된 상기 절연 물질막의 일부 영역을 포함하도록, 상기 제2 전극 물질막, 상기 절연 물질막, 및 상기 제1 전극 물질막을 패터닝할 수 있다. 그 결과, 상기 도펀트로 도핑된 영역은, 상기 필라 구조물의 높이 방향에 비평행한 방향으로 상기 절연층을 절단한 단면 상에서, 상기 절연층의 일부 영역을 커버하도록 형성될 수 있다. 상기 도펀트로 도핑된 영역은 스위칭 소자의 문턱 스위칭 동작이 이루어지는 영역일 수 있다.
상술한 S110 내지 S160 단계를 포함하도록 공정을 진행하여, 스위칭 소자를 제조할 수 있다. 본 개시의 실시 예에 따르는 필라 구조물 형태의 스위칭 소자 제조 방법에서는, 도핑 마스크 패턴층을 이용하여 절연 물질막을 선택적으로 도핑하고, 상기 도핑된 영역을 부분적으로 포함하도록 절연 물질막을 패터닝하여 스위칭 소자의 절연층을 형성한다. 상기 스위칭 소자에 있어서, 상기 절연층 내 도핑된 영역이 문턱 스위칭 동작 영역으로 기능함으로써, 필라 구조물의 추가적 형태 변경 없이, 상기 스위칭 소자의 크기를 용이하게 제어할 수 있다.
이하에서는, 스위칭 소자 및 이를 선택 소자로 채용하는 저항 변화 메모리 장치의 제조 방법을 보다 구체적으로 설명하기로 한다.
도 5a 내지 도 12a는 본 개시의 일 실시 예에 따르는 저항 변화 메모리 장치의 제조 방법을 개략적으로 나타내는 평면도이다. 도 5b 내지 도 12b는 도 5a 내지 도 12a의 평면도를 I-I’로 절단하여 나타낸 단면도이다. 도 5c 내지 도 12c는 도 5a 내지 도 12a의 평면도를 Ⅱ-Ⅱ’로 절단하여 나타낸 단면도이다.
도 5a, 도 5b 및 도 5c를 참조하면, 기판(501) 상에 하부 전도성 라인 패턴층(505)을 형성한다. 일 실시 예에서, 하부 전도성 라인 패턴층(505)을 형성하는 공정은, 기판(501) 상에 전도성 물질막을 형성한 후에, 공지의 리소그래피 및 식각 공정을 적용하여, 상기 전도성 물질막을 라인 형태로 패터닝하는 과정으로 진행될 수 있다. 상기 전도성 물질막을 형성하는 공정은 일 예로서, 공지의 스퍼터링법, 원자층 증착법, 증발법, 화학기상증착법 등을 적용할 수 있다. 하부 전도성 라인 패턴층(505)은 공지의 금속, 전도성 금속 질화물, 전도성 금속 산화물 등을 포함할 수 있다.
기판(501)은 일 예로서, 실리콘, 갈륨비소 등의 기판일 수 있지만, 반드시 이에 한정되는 것은 아니고, 반도체 공정이 가능한, 세라믹, 폴리머, 또는 금속 재질의 기판 일 수도 있다. 상기 기판은 내부에 형성되는 집적 회로를 구비할 수 있다. 하부 전도성 라인 패턴층(505)은 공지의 금속, 전도성 금속 질화물, 전도성 금속 산화물 등을 포함할 수 있다.
도 6a, 도 6b 및 도 6c를 참조하면, 하부 전도성 라인 패턴(505) 사이를 메우는 하부 절연층(507)을 형성한다. 이어서, 하부 전도성 라인 패턴(505) 및 하부 절연층(507) 상에 하부 전극 물질막(510), 저항 변화 메모리 물질막(520), 중간 전극 물질막(530), 및 절연 물질막(540)을 형성한다.
하부 전극 물질막(510) 및 중간 전극 물질막(530)은 일 예로서, 금속, 전도성 금속 질화물, 전도성 금속 산화물 등을 포함할 수 있다. 일 예로서, 금(Au), 백금(Pt), 구리(Cu), 알루미늄(Al), 은(Ag), 루테늄(Ru), 티타늄(Ti), 이리듐(Ir), 텅스텐(W), 질화티타늄(TiN), 질화탄탈륨(TaN), 루테늄 산화물(RuO2) 등을 포함할 수 있다. 하부 전극 물질막(510) 및 중간 전극 물질막(530)은 일 예로서, 공지의 스퍼터링법, 원자층 증착법, 증발법, 화학기상증착법, 전자빔 증착법 등을 적용하여 형성할 수 있다.
저항 변화 메모리 물질막(520)은, 일 예로서, 티타늄 산화물, 알루미늄 산화물, 니켈 산화물, 구리 산화물, 지르코늄 산화물, 망간 산화물, 하프늄 산화물, 텅스텐 산화물, 탄탈륨 산화물, 니오븀 산화물, 철산화물과 같은 금속 산화물을 포함할 수 있다. 저항 변화 메모리 물질막(520)은 다른 예로서, PCMO(Pr0 . 7Ca0 . 3MnO3), LCMO(La1-xCaxMnO3), BSCFO(Ba0 . 5Sr0 . 5Co0 . 8Fe0 . 2O3 -δ), YBCO(YBa2Cu3O7 -x), (Ba,Sr)TiO3(Cr, Nb-doped), SrZrO3(Cr,V-doped), (La, Sr)MnO3, Sr1 - xLaxTiO3, La1 -xSrxFeO3, La 1- xSrxCoO3, SrFeO2 .7, LaCoO3, RuSr2GdCu2O3, YBa2Cu3O7 등과 같은 페로브스카이트 물질을 포함할 수 있다. 저항 변화 메모리층(120)은 또다른 예로서, GexSe1-x(Ag,Cu,Te-doped)와 같은 셀레나이드 계열의 물질 또는 Ag2S, Cu2S, CdS, ZnS 등과 같은 금속황화물을 포함할 수 있다. 저항 변화 메모리 물질막(520)은, 일 예로서, 공지의 스퍼터링법, 원자층 증착법, 증발법, 화학기상증착법, 전자빔 증착법 등을 적용하여 형성할 수 있다.
절연 물질막(540)은 일 예로서, 실리콘 산화물, 실리콘 질화물, 금속 산화물, 금속 질화물 또는 이들의 둘 이상의 조합을 포함할 수 있다. 일 예로서, 절연 물질막(740)은 알루미늄 산화물, 지르코늄 산화물, 하프늄 산화물, 텅스텐 산화물, 티타늄 산화물, 니켈 산화물, 구리 산화물, 망간 산화물, 탄탈륨 산화물, 니오븀 산화물 또는 철 산화물을 포함할 수 있다.
절연 물질막(540)은 일 예로서, 공지의 스퍼터링법, 원자층 증착법, 증발법, 화학기상증착법, 전자빔 증착법 등을 적용하여 형성될 수 있다. 절연 물질막(540)은 상술한 화합물이 화학양론비를 만족하지 않는 조성을 가지도록 형성될 수 있다. 절연 물질막(540)은 비정질 구조를 가질 수 있다.
도 7a, 도 7b 및 도 7c를 참조하면, 도핑용 컨택 홀(550c)을 구비하는 도핑 마스크 패턴층(550)을 절연 물질막(540) 상에 형성한다. 도핑 마스크 패턴층(550)에 의해 노출되는 절연 물질막(540)은 필라 구조물 형성 영역(50P)의 적어도 일부분과 중첩될 수 있다. 여기서, 필라 구조물 형성 영역(50P)이란, 후술하는 도 10a 및 도 11a, 도 10b 및 도 11b, 도 10c 및 도 11c와 관련된 공정을 수행하여 기판(501) 상에 필라 구조물(50)을 형성할 때, 형성된 필라 구조물(50) 내의 절연층(545)에 대응되는 영역을 의미한다.
도 7a의 평면도에서, 도핑 마스크 패턴층(550)에 의해 노출되는 절연 물질막(540)은 복수의 필라 구조물 형성 영역(50P)과 중첩될 수 있다. 도면에서는 절연 물질막(540)이 4개의 필라 구조물 형성 영역(50P)과 중첩되는 일 예를 도시하고 있다. 하지만, 반드시 이에 한정되는 것은 아니고 다른 다양한 개수의 필라 구조물 형성 영역(50P)과 중첩될 수 있다.
복수의 필라 구조물 형성 영역(50P)의 중첩 영역(50Pa)은 서로 대면하도록 위치할 수 있다. 보다 구체적으로, 도핑 마스크 패턴층(550)의 도핑용 컨택홀(550C)의 중심에 대하여, 복수의 필라 구조물 형성 영역(50P)의 중첩 영역(50Pa)은 서로 대칭으로 형성될 수 있다.
도 8a, 도 8b 및 도 8c를 참조하면, 도핑 마스크 패턴층(550)에 의해 노출되는 절연 물질막(540)에 도펀트를 주입하여, 절연 물질막(540) 내에 도펀트 분포 영역(540i)을 형성한다. 상기 도펀트는 일 예로서, 알루미늄(Al), 란타늄(La), 니오븀(Nb), 바나듐(V), 탄탈륨(Ta), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 지르코늄(Zr), 하프늄(Hf) 또는 이들의 둘이상의 조합을 포함할 수 있다.
상기 도펀트를 주입하는 공정은, 절연 물질막(540)을 n형 또는 p형으로 도핑하는 공정으로 진행될 수 있다. 이 때, 도 8a에 도시되는 바와 같이, 복수의 필라 구조물 형성 영역(50P) 중 중첩 영역(50Pa)에만 도펀트 분포 영역(540i)이 해당될 수 있다. 필라 구조물 형성 영역(50P) 내의 도펀트 분포 영역(540i)은 인접하는 필라 구조물 형성 영역(50P) 내의 도펀트 분포 영역(540i)와 서로 대면하도록 위치할 수 있다.
상기 도펀트 주입 공정은 이온 주입법(I2)을 적용하여 진행할 수 있다. 상기 이온 주입법을 진행할 때, 상기 이온 농도 또는 이온 주입 에너지와 같은 공정 조건을 제어함으로써, 도핑 영역 및 도핑 농도를 조절할 수 있다. 일 실시 예로서, 도 8b 및 도 8c에 도시되는 바와 같이, 도펀트 분포 영역(540i)의 경계면이 절연 물질막(540)의 표면으로부터 절연 물질막(540)과 제1 전극 물질막(530)의 계면에 도달하는 영역에 분포하도록 이온 주입법을 진행할 수 있다. 이에 따라, 도펀트 분포 영역(540i)은 도 3a과 관련되어 상술한 실시 예의 절연층(320) 내부에 형성되는 문턱 스위칭 동작 영역(322)의 형태와 실질적으로 동일한 도펀트 분포를 가질 수 있다.
도시된 것과는 다른 실시 예에서, 도펀트 분포 영역(540i)의 일 경계면이 절연 물질막(540)의 내부 영역에 형성되도록 이온 주입법을 진행할 수 있다. 이에 따라, 도펀트 분포 영역(540i)은 도 3b 내지 도 3d과 관련되어 상술한 절연층(320) 내부의 문턱 스위칭 동작 영역(324, 326, 328) 중 어느 하나의 형태와 실질적으로 동일한 도펀트 분포를 가질 수 있다.
상기 도펀트 주입 공정이 완료된 후에, 도핑 마스크 패턴층(550)을 제거한다. 도핑 마스크 패턴층(550)이 감광성 레지스트 패턴층일 경우, 일 예로서, 플라즈마 애싱을 수행하고, 도핑 마스크 패턴층(550)이 하드마스크 패턴층일 경우, 일 예로서, 습식 식각, 건식 식각 또는 이들을 조합하는 식각 방법을 수행할 수 있다.
도 9a, 도 9b 및 도 9c를 참조하면, 절연 물질막(540) 상에 상부 전극 물질막(560)을 형성한다. 상부 전극 물질 물질막(560)은, 일 예로서, 은 금속, 전도성 질화물, 전도성 산화물 등을 포함할 수 있다. 상부 전극 물질막(560)은 일 예로서, 금(Au), 알루미늄(Al), 백금(Pt), 구리(Cu), 은(Ag), 루테늄(Ru), 티타늄(Ti), 이리듐(Ir), 텅스텐(W), 질화티타늄(TiN), 질화탄탈륨(TaN), 루테늄산화물층(RuO2) 등을 포함할 수 있다. 상부 전극 물질막(560)은 일 예로서, 공지의 스퍼터링법, 원자층 증착법, 증발법, 화학기상증착법, 전자빔 증착법 등을 적용하여 형성할 수 있다.
도 10a, 도 10b 및 도 10c를 참조하면, 상부 전극 물질막(560) 상에 필라 형성 마스크 패턴층(570)을 형성한다. 필라 형성 마스크 패턴층(570)은 일 예로서, 일 예로서, 감광성 레지스트 패턴층, 하드마스크 패턴층 또는 이들의 조합을 적용할 수 있다.
필라 형성 마스크 패턴층(570)은 도 7a, 도 8a, 및 도 9a에 도시된 필라 형성 영역(50P)에 대응되도록 형성될 수 있다. 이에 따라, 도 10a 및 도 10c에 도시되는 바와 같이, 필라 형성 마스크 패턴층(570)은 하부의 도펀트 분포 영역(540i)과 적어도 일부분이 중첩되도록 형성될 수 있다. 구체적인 실시예로서, 도 10c의 단면도에 도시되는 바와 같이, 필라 형성 마스크 패턴층(570)과 도펀트 분포 영역(540i)이 소정 폭(wi)만큼 중첩될 수 있다.
도 11a, 도 11b 및 도 11c를 참조하면, 필라 형성 마스크 패턴층(570)을 식각 마스크로 적용하여, 상부 전극 물질막(560), 절연 물질막(540), 중간 전극 물질막(530), 저항 변화 메모리 물질막(520) 및 하부 전극 물질막(510)을 패터닝하여, 하부 전도성 라인 패턴층(505) 상에 필라 구조물(50)을 형성한다. 필라 구조물(50)은 하부 전극층(515), 저항 변화 메모리층(525), 중간 전극층(535), 절연층(545) 및 상부 전극층(565)을 포함한다. 필라 구조물(50)은 도 7a, 도 8a, 및 도 9a에 도시된 필라 형성 영역(50P)을 커버하도록 형성될 수 있다. 하부 절연층(507)은 상기 패터닝 과정에서 제거될 수 있다. 도 11c를 참조하면, 필라 구조물(50)의 절연층(545)은 도펀트 분포 영역(545i)을 포함할 수 있다. 절연층(545) 내에 포함되는 도펀트 분포 영역(545i)의 크기는 도 10a, 도 10b, 및 도 10c에 도시된 바와 같이, 필라 형성 마스크 패턴층(570)과 절연 물질막(540) 내 도펀트 분포 영역(540i) 간 중첩 영역의 크기에 의해 결정될 수 있다. 도 11c의 단면도에서는 필라 구조물(50)의 절연층(545)의 폭(Wp)과 도펀트 분포 영역(545i)의 폭(Wt)을 비교하여 도시하고 있다. 도 11c에 도시되는 바와 같이, 필라 구조물(50)의 도펀트 분포 영역(545i)은 인접하는 필라 구조물(50)의 도펀트 분포 영역(545i)와 서로 대면하도록 형성될 수 있다.
도 12a, 도 12b 및 도 12c를 참조하면, 필라 구조물(50) 사이를 매립하는 층간 절연층(580)을 형성한다. 층간 절연층(580)은 일 예로서, 산화물, 질화물 또는 산질화물을 포함할 수 있다. 층간 절연층(580)은 일 예로서, 코팅법, 화학기상증착법 등을 적용하여 형성할 수 있다.
이어서, 층간 절연층(580) 상에 상부 전도성 라인 패턴층(595)을 형성한다. 상부 전도성 라인 패턴층(595)은 하부 전도성 라인 패턴층(505)와 서로 평행하지 않은 방향으로 배열될 수 있다.
일 실시 예에서, 상부 전도성 라인 패턴층(595)을 형성하는 공정은, 상부 전극층(565) 및 층간 절연층(580) 상에 전도성 물질막을 형성한 후에, 상기 전도성 물질막을 공지의 리소그래피 및 식각 공정을 적용하여, 라인 형태로 패터닝하는 과정으로 진행될 수 있다. 상기 전도성 물질막을 형성하는 공정은 일 예로서, 공지의 스퍼터링법, 원자층 증착법, 증발법, 화학기상증착법 등을 적용할 수 있다. 상부 전도성 라인 패턴층(595)은 공지의 금속, 전도성 금속 질화물, 전도성 금속 산화물 등을 포함할 수 있다. 상술한 방법을 적용함으로써, 일 실시 예의 제조 방법에 따라 저항 변화 메모리 장치를 제조할 수 있다.
몇몇 다른 실시 예들에 있어서, 도 7a, 도 7b 및 도 7c와 관련하여 상술한 도핑 마스크 패턴층의 형성 공정에서, 도핑 마스크 패턴층의 형상은 다양한 변형예가 가능하다. 도 13a에서와 같이, 도핑 마스크 패턴층(550a)은 직사각형 형태의 도핑용 컨택 홀(550C1)을 구비할 수 있다. 다르게는 도 13b에서와 같이, 도핑 마스크 패턴층(550b)은 정사각형 형태의 도핑용 컨택홀(550C2)를 구비할 수 있다. 이와 같이, 도핑 마스크 패턴층(550)의 형상을 제어하여, 절연 물질막(540)에 도핑되는 영역의 크기를 제어할 수 있다.
도 12a, 도 12b 및 도 12c를 다시 참조하면, 상기 저항 변화 메모리 장치는, 서로 평행하지 않은 라인 형태의 하부 전도성 라인 패턴층(505) 및 상부 전도성 라인 패턴층(595)을 구비할 수 있다. 또한, 상기 저항 변화 메모리 장치는 하부 전도성 라인 패턴층(505)과 상부 전도성 라인 패턴층(595)이 교차하는 영역에 형성되는 필라 구조물(50)의 어레이를 포함할 수 있다. 필라 구조물(50)은 가변 저항 소자 및 선택 소자를 구비할 수 있다. 상기 가변 저항 소자는 하부 전극층(515), 저항 변화 메모리층(525) 및 중간 전극층(535)을 포함할 수 있다. 상기 선택 소자는 중간 전극층(535), 도펀트 분포 영역(545i)가 형성된 절연층(545), 및 상부 전극층(565)을 포함할 수 있다. 도펀트 분포 영역(545i)은, 필라 구조물(50)의 높이 방향에 비평행한 방향(일 예로서, x-방향)으로 절연층(545)을 절단한 단면 상에서, 절연층(545)의 일부 영역을 커버하도록 형성될 수 있다. 도펀트 분포 영역(545i)는 필라 구조물(50)의 외주면으로부터 내부 방향으로 형성될 수 있다. 도펀트 분포 영역(545i)은 상기 선택 소자의 문턱 스위칭 동작 영역일 수 있다. 필라 구조물(50)의 도펀트 분포 영역(545i)는 인접하는 필라 구조물(50)의 다른 도펀트 분포 영역(545i)과 서로 대면하도록 형성될 수 있다.
몇몇 다른 실시 예에서는, 도 6a, 도 6b 및 도 6c와 관련된 공정에서, 하부 전도성 라인 패턴(505) 및 하부 절연층(507) 상에서, 하부 전극 물질막(510) 및 저항 변화 메모리 물질막(520)을 생략하고, 중간 전극 물질막(530) 및 절연 물질막(540)을 형성할 수 있다. 이어서, 도 7a 내지 도 12a, 도 7b 내지 도 12b, 및 도 7c 내지 도 12c와 관련된 공정을 진행할 수 있다. 이에 따라, 저항 변화 소자를 배제한 선택 소자를 구비하는 필라 구조물(50)의 어레이, 즉 스위칭 소자의 어레이를 형성할 수 있다.
또다른 몇몇 실시 예에서는, 도 6a, 도 6b 및 도 6c와 관련된 공정에서, 하부 전도성 라인 패턴(505) 및 하부 절연층(507) 상에서, 다양한 조합의 전도성막 및 절연막의 적층 구조를 형성한 후에, 중간 전극 물질막(530) 및 절연 물질막(540)을 형성할 수 있다. 이어서, 도 7a 내지 도 12a, 도 7b 내지 도 12b, 및 도 7c 내지 도 12c와 관련된 공정을 진행할 수 있다. 이에 따라, 다양한 능동 소자 또는 수동 소자 및 이와 결합하는 스위칭 소자를 구비하는 필라 구조물(50)의 어레이를 형성할 수 있다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1: 크로스-포인트 어레이 장치,
10: 제1 전도성 라인, 20: 제2 전도성 라인, 30: 필라 구조물,
30, 30A, 30B, 30C, 30D, 70: 필라 구조물,
32A, 32B, 32C, 32D: 스위칭 소자,
31: 가변 저항 소자, 32: 선택 소자,
110: 하부 전극층, 120: 저항 변화 메모리층,
210: 중간 전극층, 220: 절연층, 230: 상부 전극층,
310: 제1 전극층, 320: 절연층, 322: 문턱 스위칭 동작 영역, 330: 제2 전극층,
501: 기판, 505: 하부 전도성 라인 패턴층, 507: 하부 절연층,
510: 하부 전극 물질막, 515: 하부 전극층,
520: 저항 변화 메모리 물질막, 525: 저항 변화 메모리층,
530: 중간 전극 물질막, 535: 중간 전극층,
540: 절연 물질막, 540i: 도펀트 분포 영역,
545: 절연층, 545i: 도펀트 분포 영역,
550: 도핑 마스크 패턴층, 550c: 도핑용 컨택 홀
560: 상부 전극 물질막, 565: 상부 전극층,
570: 필라 형성 마스크 패턴층,
580: 층간 절연층, 595: 상부 전도성 라인 패턴층.
10: 제1 전도성 라인, 20: 제2 전도성 라인, 30: 필라 구조물,
30, 30A, 30B, 30C, 30D, 70: 필라 구조물,
32A, 32B, 32C, 32D: 스위칭 소자,
31: 가변 저항 소자, 32: 선택 소자,
110: 하부 전극층, 120: 저항 변화 메모리층,
210: 중간 전극층, 220: 절연층, 230: 상부 전극층,
310: 제1 전극층, 320: 절연층, 322: 문턱 스위칭 동작 영역, 330: 제2 전극층,
501: 기판, 505: 하부 전도성 라인 패턴층, 507: 하부 절연층,
510: 하부 전극 물질막, 515: 하부 전극층,
520: 저항 변화 메모리 물질막, 525: 저항 변화 메모리층,
530: 중간 전극 물질막, 535: 중간 전극층,
540: 절연 물질막, 540i: 도펀트 분포 영역,
545: 절연층, 545i: 도펀트 분포 영역,
550: 도핑 마스크 패턴층, 550c: 도핑용 컨택 홀
560: 상부 전극 물질막, 565: 상부 전극층,
570: 필라 형성 마스크 패턴층,
580: 층간 절연층, 595: 상부 전도성 라인 패턴층.
Claims (20)
- 기판 상에 제1 전극 물질막 및 절연 물질막을 순차적으로 형성하는 단계;
상기 절연 물질막 상에 도핑 마스크 패턴층을 형성하되, 상기 도핑 마스크 패턴층은 상기 절연 물질막 상에서 필라 구조물 형성 영역의 일부분을 노출시키는 단계;
상기 도핑 마스크 패턴층에 의해 노출되는 상기 절연 물질막의 내부에 도펀트를 주입하는 단계;
상기 도핑 마스크 패턴층을 제거하는 단계;
상기 절연 물질막 상에 제2 전극 물질막을 형성하는 단계;
상기 기판 상에서 상기 제2 전극 물질막, 상기 절연 물질막 및 상기 제1 전극 물질막을 패터닝하여, 제2 전극층, 절연층 및 제1 전극층을 포함하는 필라 구조물을 형성하는 단계를 포함하되,
상기 절연층 중 상기 도펀트로 도핑된 영역에서 문턱 스위칭 동작이 수행되는
스위칭 소자의 제조 방법.
- 제1 항에 있어서,
상기 도펀트로 도핑된 영역은
상기 필라 구조물의 높이 방향에 비평행한 방향으로 상기 절연층을 절단한 단면 상에서, 상기 절연층의 일부 영역을 커버하는
스위칭 소자의 제조 방법.
- 제1 항에 있어서,
상기 절연 물질막은
실리콘 산화물, 실리콘 질화물, 금속 산화물 및 금속 질화물 중에서 선택되는 적어도 하나를 포함하는
스위칭 소자의 제조 방법.
- 제3 항에 있어서,
상기 금속 산화물은
알루미늄 산화물, 지르코늄 산화물, 하프늄 산화물, 텅스텐 산화물, 티타늄 산화물, 니켈 산화물, 구리 산화물, 망간 산화물, 탄탈륨 산화물, 니오븀 산화물 및 철 산화물 중에서 선택된 적어도 하나인
스위칭 소자의 제조 방법. - 제1 항에 있어서,
상기 절연 물질막의 내부에 상기 도펀트를 주입하는 단계는,
상기 절연 물질막을 n형 또는 p형으로 도핑하는 단계를 포함하는
스위칭 소자의 제조 방법.
- 제5 항에 있어서,
상기 도펀트는
알루미늄(Al), 란타늄(La), 니오븀(Nb), 바나듐(V), 탄탈륨(Ta), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 지르코늄(Zr) 및 하프늄(Hf) 중 적어도 하나를 포함하는
스위칭 소자의 제조 방법.
- 제1 항에 있어서,
상기 절연 물질막의 내부에 상기 도펀트를 주입하는 단계는
이온 주입법에 의해 도펀트 주입 영역을 형성하는 단계를 포함하는
스위칭 소자의 제조 방법. - 제7 항에 있어서,
상기 도펀트 분포 영역의 경계면은
상기 절연 물질막의 표면으로부터 상기 절연 물질막과 상기 제1 전극 물질막의 계면에 이르도록 형성되는
스위칭 소자의 제조 방법.
- 제7 항에 있어서,
상기 도펀트 분포 영역의 경계면은
상기 절연 물질막의 내부 영역에 형성되는
스위칭 소자의 제조 방법.
- 제1 전극층, 절연층 및 제2 전극층을 구비하는 필라 구조물의 어레이; 및
상기 필라 구조물의 외주면으로부터 내부 방향으로 상기 절연층의 적어도 일부분에 형성되는 문턱 스위칭 동작 영역을 포함하되,
상기 문턱 스위칭 동작 영역은 상기 절연층을 n형 또는 p형으로 도핑하는 도펀트를 포함하고,
상기 문턱 스위칭 동작 영역은 인접하는 필라 구조물의 다른 문턱 스위칭 동작 영역과 서로 대면(facing)하도록 형성되는
스위칭 소자 어레이.
- 제10 항에 있어서,
상기 문턱 스위칭 동작 영역은, 상기 절연층을 상기 필라 구조물의 높이 방향과 비평행한 방향으로 절단한 단면에서, 상기 절연층의 일부 영역을 커버하는
스위칭 소자 어레이.
- 제10 항에 있어서,
상기 절연 물질막은
실리콘 산화물, 실리콘 질화물, 금속 산화물 및 금속 질화물 중에서 선택되는 적어도 하나를 포함하는
스위칭 소자 어레이.
- 제12 항에 있어서,
상기 금속 산화물은
알루미늄 산화물, 지르코늄 산화물, 하프늄 산화물, 텅스텐 산화물, 티타늄 산화물, 니켈 산화물, 구리 산화물, 망간 산화물, 탄탈륨 산화물, 니오븀 산화물 및 철 산화물 중에서 선택된 적어도 하나인
스위칭 소자 어레이.
- 제10 항에 있어서,
상기 도펀트는
알루미늄(Al), 란타늄(La), 니오븀(Nb), 바나듐(V), 탄탈륨(Ta), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 지르코늄(Zr) 및 하프늄(Hf) 중 적어도 하나를 포함하는
스위칭 소자 어레이.
- 기판 상에 하부 전극 물질막, 저항 변화 메모리 물질막, 중간 전극 물질막, 절연 물질막을 형성하는 단계;
상기 절연 물질막 상에 도핑 마스크 패턴층을 형성하되, 상기 도핑 마스크 패턴층에 의해 노출되는 상기 절연 물질막은 필라 구조물 형성 영역의 일부분과 중첩되는 단계;
상기 도핑 마스크 패턴층에 의해 노출되는 상기 절연 물질막에 도펀트를 주입하는 단계;
상기 도핑 마스크 패턴층을 제거하는 단계;
상기 절연 물질막 상에 상부 전극 물질막을 형성하는 단계;
상기 기판 상에서 상기 상부 전극 물질막, 상기 절연 물질막, 상기 중간 전극 물질막, 상기 저항 변화 메모리 물질막 및 상기 하부 전극 물질막을 패터닝하여, 하부 전극층, 저항 변화 메모리층, 중간 전극층, 절연층 및 상부 전극층을 포함하는 필라 구조물을 형성하는 단계를 포함하되,
상기 절연층 중 상기 도펀트로 도핑된 영역에서 문턱 스위칭 동작이 수행되는
저항 변화 메모리 장치의 제조 방법.
- 제15 항에 있어서,
상기 도펀트가 주입된 영역은
상기 필라 구조물의 높이 방향에 비평행한 방향으로 상기 절연층을 절단한 단면 상에서, 상기 절연층의 일부 영역을 커버하는
저항 변화 메모리 장치의 제조 방법.
- 제15 항에 있어서,
상기 절연 물질막의 내부에 상기 도펀트를 주입하는 단계는 이온 주입법에 의해 도펀트 분포 영역을 형성하는 단계를 포함하며,
상기 도펀트 분포 영역의 경계면은 상기 절연 물질막의 표면으로부터 상기 절연 물질막과 상기 중간 전극 물질막의 계면에 이르도록 형성되는
저항 변화 메모리 장치의 제조 방법.
- 제15 항에 있어서,
상기 절연 물질막의 내부에 상기 도펀트를 주입하는 단계는 이온 주입법에 의해 도펀트 분포 영역을 형성하는 단계를 포함하며,
상기 도펀트 분포 영역의 경계면은 상기 절연 물질막의 내부 영역에 형성되는
저항 변화 메모리 장치의 제조 방법.
- 하부 전극층, 저항 변화 메모리층, 중간 전극층, 절연층, 및 상부 전극층을 구비하는 필라 구조물의 어레이; 및
상기 필라 구조물의 외주면으로부터 내부 방향으로 상기 절연층에 형성되는 문턱 스위칭 동작 영역을 포함하되,
상기 문턱 스위칭 동작 영역은 상기 절연층을 n형 또는 p형으로 도핑하는 도펀트를 포함하고,
상기 문턱 스위칭 동작 영역은, 상기 절연층을 상기 필라 구조물의 높이 방향과 비평행한 방향으로 절단한 단면에서, 상기 절연층의 일부 영역을 커버하며,
상기 문턱 스위칭 동작 영역은 인접하는 필라 구조물의 다른 문턱 스위칭 동작 영역과 서로 대면(facing)하도록 형성되는
저항 변화 메모리 장치.
- 제19 항에 있어서,
상기 절연층은
실리콘 산화물, 실리콘 질화물, 금속 산화물 및 금속 질화물 중에서 선택되는 적어도 하나를 포함하는
저항 변화 메모리 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160025230A KR102494683B1 (ko) | 2016-03-02 | 2016-03-02 | 스위칭 소자, 스위칭 소자 어레이, 저항 변화 메모리 장치, 및 이들의 제조 방법 |
| US15/231,686 US9825099B2 (en) | 2016-03-02 | 2016-08-08 | Switching element, switching element array, and resistive random access memory including switching element, and methods of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160025230A KR102494683B1 (ko) | 2016-03-02 | 2016-03-02 | 스위칭 소자, 스위칭 소자 어레이, 저항 변화 메모리 장치, 및 이들의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170102732A true KR20170102732A (ko) | 2017-09-12 |
| KR102494683B1 KR102494683B1 (ko) | 2023-02-02 |
Family
ID=59722316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160025230A KR102494683B1 (ko) | 2016-03-02 | 2016-03-02 | 스위칭 소자, 스위칭 소자 어레이, 저항 변화 메모리 장치, 및 이들의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9825099B2 (ko) |
| KR (1) | KR102494683B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11043535B2 (en) * | 2017-01-12 | 2021-06-22 | International Business Machines Corporation | High-resistance memory devices |
| US11683942B2 (en) * | 2017-05-31 | 2023-06-20 | Sony Semiconductor Solutions Corporation | Memory device including a memory element between wiring layers and method of manufacturing memory device |
| KR102549544B1 (ko) * | 2018-09-03 | 2023-06-29 | 삼성전자주식회사 | 메모리 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090103609A (ko) * | 2008-03-28 | 2009-10-01 | 삼성전자주식회사 | 상변화 메모리 소자 및 그 제조 방법법 |
| KR20100084333A (ko) * | 2009-01-16 | 2010-07-26 | 한국과학기술원 | 저항 변화 메모리 |
| KR20140057636A (ko) * | 2011-08-29 | 2014-05-13 | 인터몰레큘러 인코퍼레이티드 | 저항성 스위칭 메모리 소자들을 형성하는 방법 |
| KR20140121115A (ko) * | 2013-04-05 | 2014-10-15 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이를 포함하는 전자 장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7405465B2 (en) | 2004-09-29 | 2008-07-29 | Sandisk 3D Llc | Deposited semiconductor structure to minimize n-type dopant diffusion and method of making |
| US8546231B2 (en) | 2011-11-17 | 2013-10-01 | Micron Technology, Inc. | Memory arrays and methods of forming memory cells |
| KR20160102641A (ko) * | 2015-02-23 | 2016-08-31 | 에스케이하이닉스 주식회사 | 전자 장치 |
-
2016
- 2016-03-02 KR KR1020160025230A patent/KR102494683B1/ko active IP Right Grant
- 2016-08-08 US US15/231,686 patent/US9825099B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090103609A (ko) * | 2008-03-28 | 2009-10-01 | 삼성전자주식회사 | 상변화 메모리 소자 및 그 제조 방법법 |
| KR20100084333A (ko) * | 2009-01-16 | 2010-07-26 | 한국과학기술원 | 저항 변화 메모리 |
| KR20140057636A (ko) * | 2011-08-29 | 2014-05-13 | 인터몰레큘러 인코퍼레이티드 | 저항성 스위칭 메모리 소자들을 형성하는 방법 |
| KR20140121115A (ko) * | 2013-04-05 | 2014-10-15 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이를 포함하는 전자 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9825099B2 (en) | 2017-11-21 |
| US20170256589A1 (en) | 2017-09-07 |
| KR102494683B1 (ko) | 2023-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102527408B1 (ko) | 스위칭 소자 및 저항 변화 메모리 장치의 제조 방법 | |
| US8598564B2 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
| TWI387103B (zh) | 具有二極體存取裝置之完全自我對準微孔型記憶胞 | |
| US10217797B2 (en) | Switching device, and resistive random access memory including the same as a selection device | |
| US9972386B2 (en) | Stacked RRAM array with integrated transistor selector | |
| US20090072246A1 (en) | Diode and memory device comprising the same | |
| US8916847B2 (en) | Variable resistance memory device and method for fabricating the same | |
| KR102485485B1 (ko) | 스위칭 소자 및 이를 포함하는 저항 변화 메모리 장치 | |
| US20130214235A1 (en) | Resistive memory having rectifying characteristics or an ohmic contact layer | |
| US10622557B2 (en) | Cross-point array device and method of manufacturing the same | |
| KR102275502B1 (ko) | 가변 저항 메모리 소자 및 이의 제조 방법 | |
| KR20170116040A (ko) | 다층형 멤리스터 | |
| KR102494683B1 (ko) | 스위칭 소자, 스위칭 소자 어레이, 저항 변화 메모리 장치, 및 이들의 제조 방법 | |
| KR102474303B1 (ko) | 스위칭 소자, 저항 변화 메모리 장치, 스위칭 소자의 제조 방법, 및 저항 변화 메모리 장치의 제조 방법 | |
| US10249681B2 (en) | Cross-point memory array device and method of manufacturing the same | |
| KR20210085930A (ko) | 저항 변화층을 구비하는 비휘발성 메모리 장치 및 이의 구동 방법 | |
| KR20090006436A (ko) | 비휘발성 반도체 기억소자 및 그 제조방법 | |
| KR20170130245A (ko) | 스위칭 소자, 저항 변화 메모리 장치, 스위칭 소자의 제조 방법, 및 저항 변화 메모리 장치의 제조 방법 | |
| US9196656B2 (en) | Nonvolatile memory devices | |
| WO2023165981A1 (en) | Memristive structure, memristive array, and methods thereof | |
| KR102474306B1 (ko) | 크로스-포인트 어레이 장치 및 이의 제조 방법 | |
| US20140021432A1 (en) | Variable resistance memory device and method for fabricating the same | |
| US20240172570A1 (en) | Semiconductor device and method for fabricating the same | |
| KR20240074407A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20240019963A (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |