KR20210085930A - 저항 변화층을 구비하는 비휘발성 메모리 장치 및 이의 구동 방법 - Google Patents

저항 변화층을 구비하는 비휘발성 메모리 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR20210085930A
KR20210085930A KR1020190179517A KR20190179517A KR20210085930A KR 20210085930 A KR20210085930 A KR 20210085930A KR 1020190179517 A KR1020190179517 A KR 1020190179517A KR 20190179517 A KR20190179517 A KR 20190179517A KR 20210085930 A KR20210085930 A KR 20210085930A
Authority
KR
South Korea
Prior art keywords
layer
electrode pattern
memory device
resistance change
disposed
Prior art date
Application number
KR1020190179517A
Other languages
English (en)
Other versions
KR102681261B1 (ko
Inventor
한재현
유향근
이세호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190179517A priority Critical patent/KR102681261B1/ko
Priority claimed from KR1020190179517A external-priority patent/KR102681261B1/ko
Priority to US16/904,825 priority patent/US11482667B2/en
Priority to CN202010723090.2A priority patent/CN113130739A/zh
Publication of KR20210085930A publication Critical patent/KR20210085930A/ko
Application granted granted Critical
Publication of KR102681261B1 publication Critical patent/KR102681261B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H01L27/24—
    • H01L45/1253—
    • H01L45/145—
    • H01L45/16—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

일 실시예에 따르는 비휘발성 메모리 장치는, 기판, 상기 기판의 상부에 배치되는 저항 변화층, 상기 저항 변화층 상에 배치되는 게이트 절연층, 상기 게이트 절연층 상에 배치되는 게이트 전극층, 및 상기 기판 상부에서 상기 저항 변화층의 서로 다른 부분과 각각 접하도록 배치되는 제1 전극 패턴층 및 제2 전극 패턴층을 포함한다.

Description

저항 변화층을 구비하는 비휘발성 메모리 장치 및 이의 구동 방법{non volatile memory device having resistance change layer and method of operating non volatile memory device}
본 개시(disclosure)는 대체로(generally) 비휘발성 메모리 장치에 관한 것으로서, 보다 상세하게는 저항 변화층을 구비하는 비휘발성 메모리 장치 및 이의 구동 방법에 관한 것이다.
디자인 룰(design rule)의 감소 및 집적도의 증가 추세에 따라, 구조적 안정성과 신호 저장 동작의 신뢰성을 담보할 수 있는 비휘발성 메모리 장치 구조에 대한 연구가 지속되고 있다. 현재는, 전하 저장 구조물로서, 전하 터널링층, 전하 트랩층 및 전하 장벽층의 3층 적층 구조를 적용하는 플래시 메모리와 같은 비휘발성 메모리 장치가 널리 적용되고 있다.
최근에는 상기 플래시 메모리와는 다른 구조를 가지는 비휘발성 메모리 장치가 다양하게 제안되고 있다. 상기 비휘발성 메모리 장치의 일 예로서, 저항 변화 메모리 소자가 있다. 상기 플래시 메모리는 전하 저장을 통한 메모리 기능을 구현하는데 반해, 상기 저항 변화 메모리 소자는 메모리 셀 내 메모리층의 저항 상태를, 고저항 상태와 저저항 상태 사이에서 가변적으로 변화시키고, 상기 변화된 저항 상태를 비휘발적으로 저장함으로써, 소정의 신호 정보를 상기 메모리 셀에 기록할 수 있다.
본 개시의 일 실시 예는, 저항 변화층을 구비하는 비휘발성 메모리 장치를 제공한다.
본 개시의 실시 예는 저항 변화층을 구비하는 비휘발성 메모리 장치의 구동 방법을 제공한다.
본 개시의 일 측면에 따르는 비휘발성 메모리 장치는, 기판, 상기 기판의 상부에 배치되는 저항 변화층, 상기 저항 변화층 상에 배치되는 게이트 절연층, 상기 게이트 절연층 상에 배치되는 게이트 전극층, 및 상기 기판 상부에서 상기 저항 변화층의 서로 다른 부분과 각각 접하도록 배치되는 제1 전극 패턴층 및 제2 전극 패턴층을 포함한다.
본 개시의 다른 측면에 따르는 비휘발성 메모리 장치는, 기판, 상기 기판 상에 배치되는 게이트 전극 패턴층, 상기 기판 상에서 상기 게이트 전극층 패턴을 둘러싸도록 배치되는 게이트 절연층, 상기 기판 상에서 상기 게이트 전극 패턴층의 서로 반대쪽에 각각 배치되는 제1 및 제2 전극 패턴층, 및 상기 게이트 절연층, 및 상기 제1 및 제2 전극 패턴층 상에 배치되는 저항 변화층을 포함한다. 상기 저항 변화층은 산소 공공(oxygen vacancy) 또는 이동가능한 금속 이온을 포함한다.
본 개시의 또다른 측면에 따르는 비휘발성 메모리 장치는 기판, 상기 기판 상에서 서로 이격하여 배치되는 제1 전극 패턴층 및 제2 전극 패턴층, 상기 제1 전극 패턴층 및 상기 제2 전극 패턴층의 상부에 배치되는 저항 변화층, 및 상기 저항 변화층 상에 순차적으로 배치되는 게이트 절연층 및 게이트 전극층을 포함한다. 상기 저항 변화층은 산소 공공(oxygen vacancy) 또는 이동가능한 금속 이온을 포함한다.
본 개시의 또다른 측면에 따르는 비휘발성 메모리 장치의 구동 방법에 개시된다. 상기 비휘발성 메모리 장치의 구동 방법에 있어서, 기판의 상부에 배치되는 저항 변화층, 상기 저항 변화층 상에 순차적으로 배치되는 게이트 절연층 및 게이트 전극층, 및 상기 기판 상부에서 상기 저항 변화층의 서로 다른 부분과 각각 접하도록 배치되는 제1 및 제2 전극 패턴층을 포함하는 비휘발성 메모리 장치를 제공한다. 상기 게이트 전극층에 제1 게이트 전압을 인가하여, 상기 저항 변화층 내부의 산소 공공 또는 이동가능한 금속 이온을 상기 저항 변화층의 필라멘트 형성 영역으로 이동시킨다. 상기 제1 및 제2 전극층 패턴 사이에 셋 전압을 인가하여, 상기 저항 변화층 내부에 상기 제1 및 제2 전극층 패턴을 전기적으로 연결시키는 전도성 필라멘트를 형성한다.
상술한 본 개시의 실시 예에 따르면, 게이트 전극층, 제1 전극 패턴층 및 제2 전극 패턴층에 인가되는 전압을 제어하여, 저항 변화층의 저항 상태를 효과적으로 변화시키는 비휘발성 메모리 장치를 제공할 수 있다.
도 1은 본 개시의 일 실시 예에 따르는 비휘발성 메모리 장치를 개략적으로 나타내는 단면도이다.
도 2 내지 도 4는 본 개시의 일 실시 예에 따르는 비휘발성 메모리 장치의 셋 동작을 설명하는 도면이다.
도 5는 본 개시의 일 실시 예에 따르는 비휘발성 메모리 장치의 리셋 동작을 설명하는 도면이다.
도 6은 일 비교예에 따르는 저항 변화층을 구비하는 비휘발성 메모리 장치의 단면도이다.
도 7은 본 개시의 다른 실시 예에 따르는 비휘발성 메모리 장치를 개략적으로 나타내는 단면도이다.
도 8 내지 도 10은 본 개시의 일 실시 예에 따르는 비휘발성 메모리 장치의 셋 동작을 설명하는 도면이다.
도 11은 본 개시의 일 실시 예에 따르는 비휘발성 메모리 장치의 리셋 동작을 설명하는 도면이다.
도 12는 본 개시의 다른 실시 예에 따르는 비휘발성 메모리 장치를 개략적으로 나타내는 단면도이다.
도 13 및 도 14는 본 개시의 일 실시 예에 따르는 비휘발성 메모리 장치의 셋 동작 및 리셋 동작을 각각 설명하는 도면이다.
도 15는 본 개시의 다른 실시 예에 따르는 비휘발성 메모리 장치를 개략적으로 나타내는 단면도이다.
도 16 및 도 17은 본 개시의 일 실시 예에 따르는 비휘발성 메모리 장치의 셋 동작 및 리셋 동작을 각각 설명하는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 출원의 실시 예들을 보다 상세하게 설명하고자 한다. 도면에서는 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다.
또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
본 명세서에서, "소정의 방향"이란, 좌표계에서 결정되는 일 방향 및 상기 일 방향의 반대 방향을 포괄하는 의미일 수 있다. 일 예로서, x-y-z 좌표계에서, x-방향이라 함은, x-축에 평행한 방향을 포괄할 수 있다. 즉, x-축을 따라 양의 방향으로 절대값이 증가하는 방향, 및 원점(0)에서 x-축을 따라 음의 방향으로 절대값이 증가하는 방향을 모두 의미할 수 있다. y-방향, 및 z-방향도 실질적으로 동일한 방식으로, x-y-z 좌표계에서 방향이 각각 해석될 수 있다.
도 1은 본 개시의 일 실시 예에 따르는 비휘발성 메모리 장치를 개략적으로 나타내는 단면도이다. 도 1을 참조하면, 비휘발성 메모리 장치(1)는, 기판(101), 기판(101)의 상부에 배치되는 저항 변화층(120), 저항 변화층(120) 상에 배치되는 게이트 절연층(130), 게이트 절연층(130) 상에 배치되는 게이트 전극층(140), 및 기판(101)의 상부에서 저항 변화층(120)의 서로 다른 부분과 각각 접하도록 배치되는 제1 전극 패턴층(150) 및 제2 전극 패턴층(160)을 포함한다. 또한, 비휘발성 메모리 장치(1)는 소자 절연층(105)을 더 포함할 수 있다. 소자 절연층(105)은 게이트 절연층(130), 게이트 전극층(140), 제1 전극 패턴층(150), 및 제2 전극 패턴층(160)과 기판(101) 사이에 배치될 수 있다.
도 1을 참조하면, 기판(101)이 제공된다. 기판(101)은 반도체를 포함할 수 있다. 구체적으로, 상기 반도체는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함할 수 있다. 기판(101)은 n형 또는 p형의 도펀트로 도핑될 수 있다. 일 예로서, 기판(101)은 도핑된 n형 또는 p형 도펀트를 도핑된 웰 영역을 포함할 수 있다.
기판(101) 상에 소자 절연층(105)이 배치될 수 있다. 소자 절연층(105)은 게이트 절연층(130), 게이트 전극층(140), 제1 전극 패턴층(150), 및 제2 전극 패턴층(160)을 기판(101)과 전기적으로 절연할 수 있다. 소자 절연층(105)은 일 예로서, 산화물, 질화물, 산질화물 또는 이들의 둘이상의 조합을 포함할 수 있다.
도 1에 도시되지는 않았지만, 기판(101)과 소자 절연층(105) 사이에는 적어도 한 층 이상의 전도층 및 절연층이 배치될 수 있다. 상기 전도층 및 절연층은 다양한 회로 패턴을 형성할 수 있다. 즉, 상기 전도층 및 절연층은 복층의 배선을 형성하거나, 캐패시터, 저항과 같은 수동 소자, 또는 다이오드, 트랜지스터와 같은 능동 소자를 구성할 수 있다.
도 1을 다시 참조하면, 소자 절연층(105) 상에 게이트 전극층(140)이 배치될 수 있다. 게이트 전극층(140)은 전도성 박막의 패턴일 수 있다. 게이트 전극층(140)은 전도성 물질을 포함할 수 있다. 상기 전도성 물질은 일 예로서, 도핑된 반도체, 금속, 전도성 금속 질화물, 전도성 금속 카바이드, 전도성 금속 실리사이드, 또는 전도성 금속 산화물을 포함할 수 있다. 상기 전도성 물질은 일 예로서, n형 도핑된 실리콘, 텅스텐, 티타늄, 구리, 알루미늄, 루테늄, 백금, 이리듐, 이리듐산화물, 텅스텐질화물, 티타늄질화물, 탄탈륨질화물, 텅스텐카바이드, 티타늄카바이드, 텅스텐실리사이드, 티타늄실리사이드, 탄탈륨실리사이드, 루테늄산화물 또는 이들의 둘 이상의 조합을 포함할 수 있다.
게이트 전극층(140) 상에는 게이트 절연층(130)이 배치될 수 있다. 일 실시 예에 있어서, 게이트 절연층(130)은 게이트 전극층(140)을 둘러싸도록 배치될 수 있다. 게이트 절연층(130)은 측면 방향으로 제1 및 제2 전극 패턴층(150, 160)과 각각 접할 수 있다. 게이트 절연층(130)은 제1 및 제2 전극 패턴층(150, 160)과 게이트 전극층(140)을 전기적으로 절연시킬 수 있다. 또한, 게이트 절연층(130)은 저항 변화층(120) 내부의 산소 공공 또는 이동가능한 금속 이온이 게이트 전극층(140)으로 이동하는 것을 방지할 수 있다. 게이트 절연층(130)은 일 예로서, 일 예로서, 실리콘 산화물, 실리콘 질화물, 실리콘산질화물, 알루미늄산화물, 하프늄산화물 등을 포함할 수 있다.
도 1을 참조하면, 제1 및 제2 전극 패턴층(150, 160)이 소자 절연층(105) 상에서 게이트 전극층(140)의 서로 반대쪽에 각각 배치될 수 있다. 제1 및 제2 전극 패턴층(150, 160)은 측면 방향으로 게이트 절연층(130)과 접할 수 있다. 제1 및 제2 전극 패턴층(150, 160)은 게이트 절연층(130)에 의해 게이트 전극층(140)과 전기적으로 절연될 수 있다. 제1 및 제2 전극 패턴층(150, 160)의 상면은 게이트 절연층(130)의 상면과 동일 레벨에 위치할 수 있다.
제1 및 제2 전극 패턴층(150, 160)은 각각 전도성 물질을 포함할 수 있다. 상기 전도성 물질은 일 예로서, 도핑된 반도체, 금속, 전도성 금속 질화물, 전도성 금속 카바이드, 전도성 금속 실리사이드, 또는 전도성 금속 산화물을 포함할 수 있다. 상기 전도성 물질은 일 예로서, n형 도핑된 실리콘, 텅스텐, 티타늄, 구리, 알루미늄, 루테늄, 백금, 이리듐, 이리듐산화물, 텅스텐질화물, 티타늄질화물, 탄탈륨질화물, 텅스텐카바이드, 티타늄카바이드, 텅스텐실리사이드, 티타늄실리사이드, 탄탈륨실리사이드, 루테늄산화물 또는 이들의 둘 이상의 조합을 포함할 수 있다.
제1 및 제2 전극 패턴층(150, 160) 및 게이트 절연층(130) 상에 저항 변화층(120)이 배치될 수 있다. 저항 변화층(120)은 제1 면(LS120) 및 제1 면(LS120)의 반대쪽에 위치하는 제2 면(US120)을 구비할 수 있다. 도시되는 바와 같이, 저항 변화층(120)은 제1 및 제2 전극 패턴층(150, 160) 및 게이트 절연층(130)과 제1 면(LS120)에서 접할 수 있다.
저항 변화층(120)은 가변 저항 물질을 포함할 수 있다. 상기 가변 저항 물질은, 인가되는 전압의 극성 또는 크기에 따라 내부 저항의 상태가 가변적으로 변화할 수 있다. 또한, 상기 인가 전압이 제거된 후에 상기 변화된 내부 저항의 상태가 상기 가변 저항 물질에 비휘발적으로 저장될 수 있다. 일 예로서, 서로 구분되는 고저항 상태 및 저저항 상태가 상기 가변 저항 물질에 선택적으로 저장될 수 있다. 다시 말하면, 상기 가변 저항 물질은 상기 고저항 상태에 대응하는 소정의 제1 저항 수치를 가질 수 있으며, 상기 저저항 상태에 대응하는 소정의 제2 저항 수치를 가질 수 있다. 상기 제1 저항 수치 및 상기 제2 저항 수치는 상기 가변 저항 물질의 종류에 따라 결정될 수 있다.
일 실시 예에 있어서, 상기 가변 저항 물질은 산소 공공 또는 이동가능한 금속 이온을 구비할 수 있다. 상기 산소 공공은 양의 전하를 가질 수 있다. 상기 금속 이온은 양의 전하를 가지는 양이온 또는 음의 전하를 가지는 음이온일 수 있다. 상기 가변 저항 물질은 일 예로서, 티타늄 산화물, 알루미늄 산화물, 니켈 산화물, 구리 산화물, 지르코늄 산화물, 망간 산화물, 하프늄 산화물, 텅스텐 산화물, 탄탈륨 산화물, 니오븀 산화물, 철산화물 또는 이들의 둘 이상의 조합을 포함할 수 있다. 다른 실시 예에 있어서, 상기 가변 저항 물질은 PCMO(Pr1-xCaxMnO3, 0<x<1), LCMO(La1-xCaxMnO3, 0<x<1), BSCFO(Ba0.5Sr0.5Co0.8Fe0.2O3-δ), YBCO(YBa2Cu3O7-x, 0<x<1), 크롬 또는 니오븀이 도핑된 (Ba,Sr)TiO3, 크롬 또는 바나듐이 도핑된 SrZrO3, (La, Sr)MnO3, Sr1-xLaxTiO3(0<x<1), La1-xSrxFeO3(0<x<1), La1-xSrxCoO3(0<x<1), SrFeO2.7, LaCoO3, RuSr2GdCu2O3, YBa2Cu3O7 또는 이들의 둘 이상의 조합을 포함할 수 있다. 상기 가변 저항 물질은 또다른 예로서, 게르마늄-안티몬-텔루르(GST), 비소-안티몬-텔루르(As-Sb-Te), 주석-안티몬-텔루르(Sn-Sb-Te), 주석-인듐-안티몬-텔루르(Sn-In-Sb-Te), 비소-게르마늄-안티몬-텔루르(As-Ge-Sb-Te), GexSe1-x(0<x<1), 황화은(Ag2S), 황화구리(Cu2S), 황화 카드뮴(CdS), 황화 아연(ZnS), 및 셀레늄 산화물(CeO2), 또는 이들의 둘 이상의 조합을 포함할 수 있다.
도 1을 참조하면, 제1 전극층 패턴(150)은 저항 변화층(120) 및 게이트 절연층(130)과 접하는 경계 영역에 위치하는 패턴 에지부(150A)를 구비할 수 있다. 마찬가지로, 제2 전극층 패턴(160)은 저항 변화층(120) 및 게이트 절연층(130)과 접하는 경계 영역에 패턴 에지부(160A)를 구비할 수 있다. 도 1에 구체적으로 도시되지 않았지만, 패턴 에지부(150A, 160A)는 y-방향을 따라 연장될 수 있다. 제1 전극층 패턴(150)과 제2 전극층 패턴(160) 사이에 전압이 인가될 때, 패턴 에지부(150A, 160A)에 상기 전압에 의해 발생하는 전계가 집중될 수 있다.
이하에서는, 도 2 내지 도 5를 이용하여, 비휘발성 메모리 장치(1)의 구동 방법을 설명한다. 도 2 내지 도 4는 본 개시의 일 실시 예에 따르는 비휘발성 메모리 장치(1)의 셋 동작을 설명하는 도면이다. 상기 비휘발성 메모리 장치(1)의 저항 변화층이 고저항 상태와 저저항 상태를 가질때, 상기 셋 동작은 상기 저항 변화층의 저항 상태를 저저항 상태로 변환시키는 동작일 수 있다. 도 5는 본 개시의 일 실시 예에 따르는 비휘발성 메모리 장치(1)의 리셋 동작을 설명하는 도면이다. 상기 리셋 동작은 상기 저항 변화층의 저항 상태를 상기 저저항 상태로부터 고저항 상태로 변환시키는 동작일 수 있다.
도 2를 참조하면, 도 1과 관련하여 상술한 비휘발성 메모리 장치(1)를 제공한다. 저항 변화층(120)은 산소 공공 또는 이동가능한 금속 이온(125)을 구비할 수 있다. 일 실시 예에서, 상기 산소 공공 또는 이동가능한 금속 이온(125)은 저항 변화층(120) 내부에 균일하게 분포할 수 있다. 이하에서는, 일 실시 예로서, 저항 변화층(120)이 양의 전하를 가지는 산소 공공을 구비하는 경우를 실시예로서 설명한다. 다른 실시 예로서, 저항 변화층(120)이 이동가능한 금속 이온을 구비하는 경우에도 실질적으로 동일한 동작 방식이 적용될 수 있다.
도 3을 참조하면, 게이트 전극층(140)에 제1 게이트 전압을 인가할 수 있다. 상기 제1 게이트 전압은 음의 극성을 가지는 바이어스를 포함할 수 있다. 상기 제1 게이트 전압에 의해, 저항 변화층(120) 내부의 산소 공공(125)이 제1 면(LS120)에 인접한 필라멘트 형성 영역으로 이동할 수 있다. 상기 필라멘트 형성 영역은, 후술하는 전도성 필라멘트(10)를 생성하는 영역으로서, 게이트 절연층(130), 제1 및 제2 게이트 전극 패턴층(150, 160)에 인접한 저항 변화층(120) 내부 영역을 의미할 수 있다.
일 실시 예에 따르면, 상기 제1 게이트 전압의 크기를 제어하여, 상기 필라멘트 형성 영역으로 이동하는 산소 공공(125)의 농도를 제어할 수 있다. 산소 공공(125)의 농도는 후술하는 단계에서 형성되는 전도성 필라멘트의 직경의 크기를 결정할 수 있다.
도 4를 참조하면, 게이트 전극층(140)에 상기 제1 게이트 전압이 인가되는 상태로, 제1 전극 패턴층(150)과 제2 전극 패턴층(160) 사이에 셋 전압을 인가할 수 있다. 그 결과, 저항 변화층(120) 내부에 상기 셋 전압에 의한 전계가 형성되고, 제1 전극 패턴층(150)과 제2 전극 패턴층(160)을 전기적으로 연결시키는 전도성 필라멘트(10)가 저항 변화층(120) 내에 형성될 수 있다.
본 실시예의 비휘발성 메모리 장치(1)의 구조에서, 상기 셋 전압이 인가될 때, 제1 및 제2 전극 패턴층(150, 160)의 영역 중 패턴 에지부(150A, 160A)에 전계가 집중될 수 있다. 이에 따라, 패턴 에지부(150A, 160A)에 인접한 저항 변화층(120)의 영역에 산소 공공(125)이 보다 활발하게 응집 또는 결합함으로써, 제1 및 제2 트리거 필라멘트(125t1, 125t2)가 형성될 수 있다. 제1 및 제2 트리거 필라멘트(125t1, 125t2)는 제1 및 제2 전극 패턴층(150, 160)과 접하도록 형성될 수 있다.
또한, 제1 및 제2 트리거 필라멘트(125t1, 125t2)에 산소 공공(125)이 연속적으로 응집 또는 결합하여 연결 필라멘트(125c)가 성장할 수 있다. 연결 필라멘트(125c)가 제1 및 제2 트리거 필라멘트(125t1, 125t2)를 연결함으로써, 전도성 필라멘트(10)가 완성될 수 있다. 제1 전극 패턴층(150) 및 제2 전극 패턴층(160)을 전기적으로 연결하는 전도성 필라멘트(10)가 형성됨으로써, 저항 변화층(120)의 전기적 저항이 감소할 수 있다. 상기 셋 전압 및 상기 게이트 전압이 제거된 후에도 전도성 필라멘트(10)가 저항 변화층(120) 내부에 잔존함으로써, 저항 변화층(120)이 저저항 상태를 유지할 수 있다.
일 실시 예에 있어서, 전계가 집중되는 패턴 에지부(150, 160)에 형성되는 제1 및 제2 트리거 필라멘트(125t, 125t)는 연결 필라멘트(125c)보다 높은 산소 공공의 농도를 가질 수 있다. 이에 따라, 제1 및 제2 트리거 필라멘트(125t, 125t)의 직경이 연결 필라멘트(125c)의 직경보다 클 수 있다.
몇몇 실시 예에 있어서, 상기 제1 게이트 전압에 의해 상기 필라멘트 형성 영역으로 유도되는 산소 공공(125)의 농도는 전도성 필라멘트(10)의 직경의 크기를 결정할 수 있다. 상기 유도되는 산소 공공(125)의 농도가 증가할수록, 상기 셋 전압에 의해 응집 또는 결합하는 산소 공공(125)의 개수가 증가할 수 있다. 이에 따라, 상기 셋 전압에 의해 형성되는 전도성 필라멘트(10)의 직경의 크기가 증가할 수 있다. 또한, 전도성 필라멘트(10)의 직경의 크기가 증가할수록, 저항 변화층(120)의 저항값은 감소할 수 있다. 이와 같이, 전도성 필라멘트(10)의 폭에 따라 저항 변화층(120)의 저항값이 변화하는 특성을 이용하여, 저항 변화층(120) 내에 복수의 저항값을 기록할 수 있다. 그 결과, 저항 변화층(120) 내에 복수의 신호 정보를 저장하는 비휘발성 메모리 장치를 구현할 수 있다.
한편, 도 5를 참조하여, 본 개시의 다른 실시 예에 따르는 상기 리셋 동작을 설명한다. 게이트 전극층(140)에 제2 게이트 전압을 인가한다. 상기 제2 게이트 전압은 양의 극성을 가지는 바이어스를 포함할 수 있다. 또한, 제2 게이트 전압을 인가하면서, 제1 전극 패턴층(150) 및 제2 전극 패턴층(160) 사이에 리셋 전압을 인가할 수 있다. 상기 리셋 전압은 상기 셋 전압과 서로 다른 극성을 가질 수 있다.
일 실시 예에 따르면, 상기 리셋 전압에 의해 생성되는 주울열에 의해, 전도성 필라멘트(10)의 산소 공공(125)이 분해될 수 있다. 그리고, 상기 제2 게이트 전압의 양의 극성을 가지는 바이어스에 의해, 상기 분해된 산소 공공(125)이 상기 필라멘트 형성 영역으로부터 축출될 수 있다. 즉, 상기 분해된 산소 공공(125)은 제1 면(LS120)에 인접한 저항 변화층(120)의 영역으로부터 제2 면(US120)에 인접한 저항 변화층의 영역으로 이동할 수 있다.
일 실시 예에서, 상기 리셋 전압에 의해 발생하는 전도성 필라멘트(10)의 산소 공공(125)의 분해는, 상기 응집 또는 결합된 산소 공공의 농도가 상대적으로 낮은 연결 필라멘트(125c)에서 보다 활발하게 발생할 수 있다. 이에 따라, 상기 응집 또는 결합된 산소 공공의 농도가 상대적으로 높은 제1 및 제2 트리거 필라멘트(125t1, 125t2)는 제1 및 제2 전극 패턴층(150, 160)의 패턴 에지부(150A, 160A)에 잔존할 수 있다.
상술한 바와 같이, 전도성 필라멘트(10)의 적어도 일부분이 단절됨으로써, 저항 변화층(120)의 전기적 저항이 증가할 수 있다. 이에 따라, 저항 변화층(120)의 내부 저항 상태가 저저항 상태로부터 고저항 상태로 변환될 수 있다. 상기 제2 게이트 전압 및 상기 리셋 전압이 제거된 후에도 전도성 필라멘트(10)의 단절 상태가 유지됨으로써, 저항 변화층(120)은 상기 고저항 상태를 유지할 수 있다.
상술한 본 개시의 일 실시 예에 따르면, 비휘발성 메모리 장치(1)에 셋 동작이 수행될 때, 제1 및 제2 트리거 필라멘트(125t1, 125t2)가 전계 집중부인 패턴 에지부(150A, 160A)에 인접한 저항 변화층(120)에 형성될 수 있다. 그리고, 연결 필라멘트(125c)가 제1 및 제2 트리거 필라멘트(125t1, 125t2)와 연결되도록 형성됨으로써, 전도성 필라멘트(10)가 완성될 수 있다. 결과적으로, 제1 및 제2 트리거 필라멘트(125t1, 125t2)의 생성 위치를 제어함으로써, 전도성 필라멘트(10)의 밀도 및 분포를 효율적으로 제한할 수 있다. 또한, 제1 및 제2 트리거 필라멘트(125t1, 125t2)를 패턴 에지부(150A, 160A)에 안정적으로 형성함으로써, 비휘발성 메모리 장치(1)의 셋 동작 및 리셋 동작 오류 발생을 방지할 수 있다. 즉, 전도성 필라멘트(10)의 연결 또는 단락 상태가 구조적으로 안정화됨으로써, 신호 정보의 보유특성(retention) 및 내구성(endurance)이 향상될 수 있다.
몇몇 다른 실시 예에 있어서, 비휘발 메모리 장치의 전도성 필라멘트(10)는 저항 변화층(120) 내부에 분포하는 이동가능한 금속 이온을 통해 형성될 수 있다. 일 실시 예로서, 저항 변화층(120)이 양의 금속 이온을 포함하는 경우, 저항 변화층(120) 내에서 전도성 필라멘트가 생성되거나 단절되는 현상은 도 2 내지 도 4와 관련하여 상술한 상기 셋 동작 및 도 5와 관련하여 상술한 리셋 동작과 동일한 동작에 의해 발생할 수 있다.
다른 실시 예로서, 저항 변화층(120)이 음의 금속 이온을 포함하는 경우, 게이트 전극층(140)에 양의 극성을 가지는 바이어스를 포함하는 제1 게이트 전압을 인가할 수 있다. 이에 따라, 상기 음의 금속 이온이, 제1 면(LS120)에 인접한 저항 변화층(120)의 상기 필라멘트 형성 영역으로 이동할 수 있다. 이어서, 상기 제1 게이트 전압이 인가된 상태로, 제1 및 제2 전극 패턴층(150, 160) 사이에 셋 전압을 인가하여 저항 변화층(120) 내에 전도성 필라멘트를 형성할 수 있다. 본 실시 예에서의 셋 전압은 도 4와 관련하여 상술한 실시예의 셋 전압과 다른 극성을 가질 수 있다. 한편, 상기 리셋 공정을 수행할 때, 게이트 전극층(140)에 음의 극성을 가지는 바이어스를 포함하는 제2 게이트 전압을 인가할 수 있다. 또한, 상기 제2 게이트 전압이 인가된 상태에서 제1 및 제2 전극 패턴층(150, 160) 사이에 리셋 전압을 인가할 수 있다. 이때, 본 실시 예의 리셋 전압은 도 5와 관련하여 상술한 실시예의 리셋 전압과 서로 다른 극성을 가질 수 있다. 이에 따라, 상기 리셋 전압에 의해 상기 전도성 필라멘트로부터 분해된 상기 음의 금속 이온이 상기 필라멘트 형성 영역으로부터 효과적으로 축출될 수 있다.
도 6은 일 비교예에 따르는 저항 변화층을 구비하는 비휘발성 메모리 장치의 단면도이다. 도 6을 참조하면, 비휘발성 메모리 장치(1000)는 z-방향을 따라 서로 대면하는 제1 및 제2 전극층(1100, 1200)을 포함한다. 또한, 비휘발성 메모리 장치(1000)는 제1 및 제2 전극층(1100, 1200) 사이에 배치되는 저항 변화층(1300)을 구비한다. 제1 전극층(1100)과 제2 전극층(1200)이 z-방향을 따라 서로 대면하도록 배치되기 때문에, 셋 전압이 인가될 때, 제1 및 제2 전극층(1100, 1200)과 접하는 저항 변화층(1300)의 계면들으로부터 복수의 전도성 필라멘트(1400)가 불균일하게 성장할 수 있다. 즉, 비교예의 경우, 전도성 필라멘트(1400)의 밀도 및 분포를 제어하는 것이 상대적으로 어려울 수 있다. 이와 대비하여, 본 개시의 실시 예에서는 제1 및 제2 전극 패턴층(150, 160)이 서로 대면하지 않는다. 또한, 본 개시의 실시예에서는 패턴 에지부(150A, 160A)에 형성되는 제1 및 제2 트리거 필라멘트(125t1,125t2)가 전도성 필라멘트(10)의 발생 시작 위치를 결정할 수 있다. 이에 따라, 전도성 필라멘트(10)의 밀도 및 분포를 효과적으로 제어할 수 있다.
도 7은 본 개시의 다른 실시 예에 따르는 비휘발성 메모리 장치를 개략적으로 나타내는 단면도이다. 도 7을 참조하면, 비휘발성 메모리 장치(2)는, 기판(101), 기판(101)의 상부에 배치되는 저항 변화층(220), 저항 변화층(220) 상에 배치되는 게이트 절연층(230), 게이트 절연층(230) 상에 배치되는 게이트 전극층(240), 및 기판(101)의 상부에서 저항 변화층(220)의 서로 다른 부분과 각각 접하도록 배치되는 제1 전극 패턴층(250) 및 제2 전극 패턴층(260)을 포함한다. 또한, 비휘발성 메모리 장치(2)는 제1 및 제2 전극 패턴층(250, 260)과 기판(101)을 전기적으로 절연하는 소자 절연층(105)을 더 포함할 수 있다. 또한, 비휘발성 메모리 장치(2)는 소자 절연층(105) 상에서 제1 전극 패턴층(250)과 제2 전극 패턴층(260) 사이에 배치되는 층간 절연층(110)을 더 포함할 수 있다.
구체적으로, 기판(101) 상에 소자 절연층(105)이 배치될 수 있다. 소자 절연층(105) 상에 제1 전극 패턴층(250) 및 제2 전극 패턴층(260)이 서로 이격하여 배치될 수 있다. 제1 전극 패턴층(250) 및 제2 전극 패턴층(260)은 각각 패턴 에지부(250A, 260A)를 구비할 수 있다. 제1 및 제2 전극 패턴층(250, 260) 및 패턴 에지부(250A, 260A)은 도 1과 관련하여 상술한 비휘발성 메모리 장치(1)의 제1 및 제2 전극 패턴층(150, 160) 및 패턴 에지부(150A, 160A)의 구성과 실질적으로 동일하다.
제1 및 제2 전극 패턴층(250, 260)의 측면 방향으로 층간 절연층(110)이 배치될 수 있다. 층간 절연층(110)은 제1 및 제2 전극 패턴층(250, 260)을 전기적으로 절연시킬 수 있다. 층간 절연층(110)은 절연 물질을 포함할 수 있다. 상기 절연 물질은 일 예로서, 산화물, 질화물, 또는 산질화물 일 수 있다. 일 실시 예로서, 층간 절연층(110), 제1 및 제2 전극 패턴층(250, 260)의 상면은 동일 레벨에 위치할 수 있다.
제1 및 제2 전극 패턴층(250, 260) 및 층간 절연층(110) 상에 저항 변화층(220)이 배치될 수 있다. 저항 변화층(220)은 제1 면(LS220) 및 제1 면(LS220)의 반대쪽에 위치하는 제2 면(US220)을 포함할 수 있다. 저항 변화층(220)의 제1 면(LS200)은 제1 및 제2 전극 패턴층(250, 260) 및 층간 절연층(110)과 접할 수 있다. 저항 변화층(220)의 구성은 도 1과 관련하여 상술한 비휘발성 메모리 장치(1)의 저항 변화층(120)의 구성과 실질적으로 동일하다.
저항 변화층(220)의 제2 면(US200) 상에는 게이트 절연층(230)이 배치될 수 있다. 게이트 절연층(230)은 제2 면(US200)과 접하도록 배치될 수 있다. 게이트 절연층(230)의 구성은 도 1과 관련하여 상술한 비휘발성 메모리 장치(1)의 게이트 절연층(130)의 구성과 동일하다.
게이트 절연층(230) 상에는 게이트 전극층(240)이 배치될 수 있다. 게이트 전극층(240)의 구성은 도 1과 관련하여 상술한 비휘발성 메모리 장치(1)의 게이트 전극층(140)이 구성과 실질적으로 동일하다.
이하에서는, 도 8 내지 도 11을 이용하여, 비휘발성 메모리 장치(2)의 구동 방법을 설명한다. 도 8 내지 도 10은 본 개시의 일 실시 예에 따르는 비휘발성 메모리 장치(2)의 셋 동작을 설명하는 도면이다. 도 11은 본 개시의 일 실시 예에 따르는 비휘발성 메모리 장치(2)의 리셋 동작을 설명하는 도면이다.
도 8을 참조하면, 도 7과 관련하여 상술한 비휘발성 메모리 장치(2)를 제공한다. 저항 변화층(220)은 산소 공공 또는 이동가능한 금속 이온(225)을 구비할 수 있다. 일 실시 예에 있어서, 상기 산소 공공 또는 이동가능한 금속 이온(225)은 저항 변화층(220) 내부에 균일하게 분포할 수 있다. 이하에서는, 일 실시 예로서, 저항 변화층(220)이 양의 전하를 가지는 산소 공공을 구비하는 경우를 실시예로서 설명한다. 다른 실시 예로서, 저항 변화층(220)이 이동가능한 금속 이온을 구비하는 경우에도 실질적으로 동일한 동작 방식이 적용될 수 있다.
도 9를 참조하면, 게이트 전극층(240)에 양의 극성을 가지는 바이어스를 포함하는 제1 게이트 전압을 인가할 수 있다. 상기 제1 게이트 전압에 의해, 저항 변화층(220) 내부의 산소 공공(225)이 제1 면(LS220)에 인접한 필라멘트 형성 영역으로 이동할 수 있다. 상기 필라멘트 형성 영역은, 층간 절연층(110), 및 제1 및 제2 게이트 전극 패턴층(250, 260)에 인접한 저항 변화층(220) 내부 영역을 의미할 수 있다.
일 실시 예에 따르면, 상기 제1 게이트 전압의 크기를 제어하여, 상기 필라멘트 형성 영역으로 이동하는 산소 공공(225)의 농도를 제어할 수 있다. 산소 공공(225)의 농도는 후술하는 단계에서 형성되는 전도성 필라멘트의 직경의 크기를 결정할 수 있다.
도 10을 참조하면, 게이트 전극층(240)에 상기 제1 게이트 전압이 인가되는 상태로, 제1 전극 패턴층(250)과 제2 전극 패턴층(260) 사이에 셋 전압을 인가할 수 있다. 그 결과, 제1 전극 패턴층(250)과 제2 전극 패턴층(260)을 전기적으로 연결시키는 전도성 필라멘트(20)이 저항 변화층(220) 내에 형성된다.
일 실시 예에 있어서, 상기 셋 전압이 인가될 때, 제1 및 제2 전극 패턴층(250, 260)의 패턴 에지부(250A, 260A)에 전계가 집중됨으로써, 패턴 에지부(250A, 260A)에 인접한 저항 변화층(220)의 필라멘트 형성 영역에 제1 및 제2 트리거 필라멘트(225t1, 225t2)가 형성될 수 있다. 제1 및 제2 트리거 필라멘트(225t1, 225t2)는 제1 및 제2 전극 패턴층(250, 260)과 접하도록 형성될 수 있다. 또한, 제1 및 제2 트리거 필라멘트(225t1, 225t2)로부터 연결 필라멘트(225c)가 각각 성장하여 서로 결합됨으로써, 전도성 필라멘트(20)를 완성할 수 있다. 전도성 필라멘트(20)가 형성됨으로써, 저항 변화층(220)의 전기적 저항이 감소할 수 있다. 상기 제1 게이트 전압 및 상기 셋 전압이 제거된 후에도 전도성 필라멘트(20)가 잔존함으로써, 저항 변화층(120)의 내부 저항 상태가 저저항 상태를 유지할 수 있다.
전도성 필라멘트(20)의 형성 방식 및 이에 의해 형성되는 전도성 필라멘트(20)은 도 2 내지 도 4와 관련하여 상술한 전도성 필라멘트(10)의 형성 방식 및 이에 의해 형성되는 전도성 필라멘트(10)과 실질적으로 동일하다.
한편, 도 11을 참조하여, 본 개시의 다른 실시 예에 따르는 상기 리셋 동작을 설명한다. 게이트 전극층(240)에 음의 극성을 가지는 바이어스를 구비하는 제2 게이트 전압을 인가한다. 또한, 제2 게이트 전압을 인가하면서, 제1 전극 패턴층(250) 및 제2 전극 패턴층(260) 사이에 리셋 전압을 인가할 수 있다. 상기 리셋 전압은 도 10과 관련하여 상술한 셋 동작의 상기 셋 전압과 서로 다른 극성을 가질 수 있다.
일 실시 예에 따르면, 상기 리셋 전압이 제공하는 에너지에 의해, 전도성 필라멘트(20)의 산소 공공(225)이 분해될 수 있다. 일 예로서, 상기 에너지는 전기적 에너지 또는 이에 의해 생성되는 열 에너지일 수 있다. 또한, 상기 제2 게이트 전압에 의해, 상기 분해된 산소 공공(225)이 상기 필라멘트 형성 영역으로부터 축출될 수 있다. 산소 공공(225)이 분해됨으로써, 전도성 필라멘트(20)의 적어도 일부분이 단절될 수 있다. 그 결과, 저항 변화층(220)의 전기적 저항이 증가할 수 있다, 이에 따라, 저항 변화층(220)의 내부 저항 상태가 저저항 상태로부터 고저항 상태로 변환될 수 있다. 상기 제2 게이트 전압 및 상기 리셋 전압이 제거된 후에도 전도성 필라멘트(20)의 단절 상태가 유지됨으로써, 저항 변화층(220)은 상기 고저항 상태를 유지할 수 있다.
도 12는 본 개시의 다른 실시 예에 따르는 비휘발성 메모리 장치를 개략적으로 나타내는 단면도이다. 도 12를 참조하면, 비휘발성 메모리 장치(3)는, 기판(101), 기판(101)의 상부에 배치되는 저항 변화층(320), 저항 변화층(320) 상에 배치되는 게이트 절연층(330), 게이트 절연층(330) 상에 배치되는 게이트 전극층(340), 및 기판(101)의 상부에서 저항 변화층(320)의 서로 다른 부분과 각각 접하도록 배치되는 제1 전극 패턴층(350) 및 제2 전극 패턴층(360)을 포함한다. 또한, 비휘발성 메모리 장치(3)는 제1 및 제2 전극 패턴층(350, 360)과 기판(101)을 전기적으로 절연하는 소자 절연층(105)을 더 포함할 수 있다. 또한, 비휘발성 메모리 장치(3)는 소자 절연층(105) 상에서 제1 전극 패턴층(350)과 제2 전극 패턴층(360) 사이에 배치되는 층간 절연층(110)을 더 포함할 수 있다.
한편, 비휘발성 메모리 장치(3)는 저항 변화층(320)의 구성을 제외하고는, 도 7과 관련하여 상술한 비휘발성 메모리 장치(2)의 구성과 실질적으로 동일하다. 즉, 게이트 절연층(330), 게이트 전극층(340) 및 제1 전극 패턴층(350) 및 제2 전극 패턴층(360)의 구성은 도 7과 관련하여 상술한 게이트 절연층(230), 게이트 전극층(240) 및 제1 전극 패턴층(250) 및 제2 전극 패턴층(260)의 구성과 실질적으로 동일하다.
본 실시 예에서, 저항 변화층(320)은 제1 및 제2 전극 패턴층(350, 360) 및 층간 절연층(110) 상에서 순차적으로 배치되는 제1 및 제2 저항 물질층(320a, 320b)를 포함한다. 제1 저항 물질층(320a)은 제1 및 제2 전극 패턴층(350, 360)과 접하고, 제2 저항 물질층(320b)는 게이트 절연층(330)과 접할 수 있다.
제1 및 제2 저항 물질층(320a, 320b)는 각각 가변 저항 물질을 포함할 수 있다. 상기 가변 저항 물질은 산소 공공 또는 이동가능한 금속 이온을 구비할 수 있다. 상기 금속 이온은 양의 이온 또는 음의 이온일 수 있다. 상기 가변 저항 물질은 도 1과 관련하여 상술한 비휘발성 메모리 장치(1)의 저항 변화층(120)을 구성하는 가변 저항 물질과 실질적으로 동일하다.
제1 및 제2 저항 물질층(320a, 320b)는 서로 다른 가변 저항 물질을 포함할 수 있다. 제1 저항 물질층(320a)은 제2 저항 물질층(320b)보다 낮은 산소 공공의 농도 또는 낮은 이동가능한 금속 이온의 농도를 가질 수 있다. 제1 저항 물질층(320a)은 제2 저항 물질층(320b)보다 고저항체일 수 있다. 또한, 제1 저항 물질층(320a)는 제2 저항 물질층(320b)보다 얇은 두께를 가질 수 있다.
도 13 및 도 14는 본 개시의 일 실시 예에 따르는 비휘발성 메모리 장치(3)의 셋 동작 및 리셋 동작을 각각 설명하는 도면이다. 이하에서는 설명의 편의상 저항 변화층(320)은 양의 전하를 가지는 산소 공공을 구비하는 경우를 실시예로서 설명하지만, 반드시 이에 한정되는 것은 아니고, 저항 변화층(320)이 이동가능한 금속 이온을 구비하는 경우에도 실질적으로 동일하게 적용될 수 있다.
도 13을 참조하면, 상기 셋 동작 시에, 게이트 전극층(340)에 양의 극성을 가지는 바이어스를 포함하는 제1 게이트 전압을 인가할 수 있다. 또한, 게이트 전극층(340)에 상기 제1 게이트 전압이 인가되는 상태로, 제1 전극 패턴층(350)과 제2 전극 패턴층(360) 사이에 셋 전압을 인가할 수 있다. 이에 따라, 저항 변화층(320) 내부에 상기 셋 전압에 의한 전계가 형성될 수 있다.
이때, 제1 및 제2 전극 패턴층(350, 360)의 패턴 에지부(350A, 360A)에 상기 셋 전압에 의해 발생하는 전계가 집중될 수 있다. 또한, 제1 저항 물질층(320a)은 제2 저항 물질층(320b)보다 고저항체이기 때문에, 상기 셋 전압이 제1 저항 물질층(320a) 및 제2 저항 물질층(320b)를 가로질러 인가될 때 제1 저항 물질층(320a)에 상대적으로 큰 전압이 인가될 수 있다. 결과적으로, 패턴 에지부(350A, 360A)에 인접한 제1 저항 물질층(320a)에 제1 및 제2 트리거 필라멘트(325t1, 325t2)가 각각 형성될 수 있다.
제1 및 제2 트리거 필라멘트(325t1, 325t2)는 제1 및 제2 전극 패턴층(350, 360)과 접하도록 형성될 수 있다. 또한, 제2 저항 물질층(320b)에 제1 및 제2 트리거 필라멘트(325t1, 325t2)와 연결되는 연결 필라멘트(325c)가 형성될 수 있다. 연결 필라멘트(325c)가 제1 및 제2 트리거 필라멘트(325t1, 325t2)를 연결함으로써, 전도성 필라멘트(30)를 형성할 수 있다.
도 14를 참조하면, 게이트 전극층(340)에 음의 극성을 가지는 바이어스를 구비하는 제2 게이트 전압을 인가한다. 또한, 상기 제2 게이트 전압을 인가하면서, 제1 전극 패턴층(350) 및 제2 전극 패턴층(360) 사이에 리셋 전압을 인가할 수 있다. 상기 리셋 전압은 상기 셋 전압과 서로 다른 극성을 가질 수 있다.
일 실시 예에 따르면, 상기 리셋 전압에 의해 생성되는 주울열에 의해, 전도성 필라멘트(30)의 산소 공공(325)이 분해될 수 있다. 상기 산소 공공(325)의 분해는 제2 저항 물질층(320b)의 연결 필라멘트(325c)에서 상대적으로 큰 빈도로 발생할 수 있다. 또한, 상기 분해된 산소 공공(325)은 상기 제2 게이트 전압에 의해, 필라멘트 형성 영역으로부터 축출될 수 있다. 산소 공공(325)이 분해됨으로써, 전도성 필라멘트(30)의 적어도 일부분이 단절될 수 있다. 그 결과, 저항 변화층(320)의 전기적 저항이 증가할 수 있다. 이에 따라, 저항 변화층(320)의 내부 저항 상태가 저저항 상태로부터 고저항 상태로 변환될 수 있다.
도 15는 본 개시의 다른 실시 예에 따르는 비휘발성 메모리 장치를 개략적으로 나타내는 단면도이다. 도 15를 참조하면, 비휘발성 메모리 장치(4)는, 기판(101), 기판(101)의 상부에 배치되는 저항 변화층(420), 저항 변화층(420) 상에 배치되는 게이트 절연층(430), 게이트 절연층(430) 상에 배치되는 게이트 전극층(440), 및 기판(101)의 상부에서 저항 변화층(420)의 서로 다른 부분과 각각 접하도록 배치되는 제1 전극 패턴층(450) 및 제2 전극 패턴층(460)을 포함한다. 또한, 비휘발성 메모리 장치(4)는 제1 및 제2 전극 패턴층(450, 460)과 기판(101)을 전기적으로 절연하는 소자 절연층(105)을 더 포함할 수 있다. 또한, 비휘발성 메모리 장치(4)는 소자 절연층(105) 상에서 제1 전극 패턴층(450)과 제2 전극 패턴층(460) 사이에 배치되는 층간 절연층(110)을 더 포함할 수 있다.
한편, 비휘발성 메모리 장치(4)는 저항 변화층(420)의 구성을 제외하고는, 도 12와 관련하여 상술한 비휘발성 메모리 장치(3)의 구성과 실질적으로 동일하다. 즉, 게이트 절연층(430), 게이트 전극층(440), 제1 전극 패턴층(450), 및 제2 전극 패턴층(460)의 구성은 도 12와 관련하여 상술한 게이트 절연층(330), 게이트 전극층(340), 제1 전극 패턴층(350), 및 제2 전극 패턴층(360)의 구성과 실질적으로 동일하다.
본 실시 예에서, 저항 변화층(420)은 제1 및 제2 전극 패턴층(450, 460) 및 층간 절연층(110) 상에서 순차적으로 배치되는 제1 및 제2 저항 물질층(420a, 420b)를 포함한다. 즉, 제1 저항 물질층(420a)은 제1 및 제2 전극 패턴층(350, 360)과 접할 수 있다. 제2 저항 물질층(420b)는 게이트 절연층(330)과 접할 수 있다.
제1 및 제2 저항 물질층(420a, 420b)은 각각 가변 저항 물질을 포함할 수 있다. 상기 가변 저항 물질은 산소 공공 또는 이동가능한 금속 이온을 구비할 수 있다. 상기 금속 이온은 양의 이온 또는 음의 이온일 수 있다. 상기 가변 저항 물질은 도 1과 관련하여 상술한 비휘발성 메모리 장치(1)의 저항 변화층(120)을 구성하는 가변 저항 물질과 실질적으로 동일하다.
본 실시 예에서, 제1 및 제2 저항 물질층(420a, 420b)은 동일한 가변 저항 물질을 포함할 수 있다. 이 때, 제1 저항 물질층(420a)은 제2 저항 물질층(420b)보다 낮은 산소 공공의 농도 또는 낮은 이동가능한 금속 이온의 농도를 가질 수 있다. 이에 따라, 제1 저항 물질층(420a)은 제2 저항 물질층(320b)보다 고저항체일 수 있다. 또한, 제1 저항 물질층(420a)는 제2 저항 물질층(320b)보다 얇은 두께를 가질 수 있다.
일 실시 예에 따르는 제조 방법에서, 제1 및 제2 전극 패턴층(450, 460) 및 층간 절연층(110) 상에서 동일한 소스 물질을 이용하여 제1 및 제2 저항 물질층(420a, 420b)을 형성할 수 있다. 이때, 상대적으로 낮은 농도의 산소를 제공하여, 높은 산소 공공을 가지는 산화물을 포함하는 제1 저항 물질층(420a)를 형성할 수 있다. 이어서, 상기 주입되는 산소의 농도를 증가시키면서 상대적으로 낮은 산소 공공을 가지는 산화물을 포함하는 제2 저항 물질층(420a)을 형성할 수 있다. 몇몇 실시 예들에 있어서, 제1 및 제2 저항 물질층(420a, 420b) 내부에 형성되는 산소 공공은 농도 구배를 가지도록 형성될 수 있다. 즉, 제1 저항 물질층(420a)의 하면(LS420)으로부터, 제2 저항 물질층(420b)의 상면(US420)에 이르기까지, 제1 저항 물질층(420a) 및 제2 저항 물질층(420b)의 산소 공공의 농도는 증가할 수 있다.
다른 실시 예에 따르는 제조 방법에서, 제1 및 제2 전극 패턴층(450, 460) 및 층간 절연층(110) 상에서 동일한 소스 물질을 이용하여 제1 및 제2 저항 물질층(420a, 420b)을 형성할 수 있다. 이때, 상대적으로 낮은 농도의 이동가능한 금속 이온을 주입하여, 제1 저항 물질층(420a)를 형성할 수 있다. 이어서, 상기 주입되는 이동가능한 금속 이온의 농도를 증가시켜 제2 저항 물질층(420a)을 형성할 수 있다. 몇몇 실시 예들에 있어서, 제1 및 제2 저항 물질층(420a, 420b) 내부에 형성되는 이동가능한 금속 이온은 농도 구배를 가지도록 형성될 수 있다. 즉, 제1 저항 물질층(420a)의 하면(LS420)으로부터, 제2 저항 물질층(420b)의 상면(US420)에 이르기까지, 제1 저항 물질층(420a) 및 제2 저항 물질층(420b) 내부에 분포하는 이동가능한 금속 이온의 농도는 증가할 수 있다.
도 16 및 도 17은 본 개시의 일 실시 예에 따르는 비휘발성 메모리 장치(3)의 셋 동작 및 리셋 동작을 각각 설명하는 도면이다. 이하에서는 설명의 편의상 저항 변화층(420)은 양의 전하를 가지는 산소 공공을 구비하는 경우를 실시예로서 설명하지만, 반드시 이에 한정되는 것은 아니고, 저항 변화층(420)이 이동가능한 금속 이온을 구비하는 경우에도 실질적으로 동일하게 적용될 수 있다.
도 16을 참조하면, 상기 셋 동작 시에, 게이트 전극층(440)에 양의 극성을 가지는 바이어스를 포함하는 제1 게이트 전압을 인가할 수 있다. 또한, 게이트 전극층(440)에 상기 제1 게이트 전압이 인가되는 상태로, 제1 전극 패턴층(450)과 제2 전극 패턴층(460) 사이에 셋 전압을 인가할 수 있다.
이때, 제1 및 제2 전극 패턴층(450, 460)의 패턴 에지부(450A, 460A)에 상기 셋 전압에 의해 발생하는 전계가 집중될 수 있다. 또한, 제1 저항 물질층(420a)은 제2 저항 물질층(420b)보다 고저항체이기 때문에, 상기 셋 전압이 제1 저항 물질층(420a) 및 제2 저항 물질층(420b)를 가로질러 인가될 때 제1 저항 물질층(420a)에 상대적으로 큰 전압이 인가될 수 있다. 결과적으로, 패턴 에지부(450A, 460A)에 인접한 제1 저항 물질층(420a)에 제1 및 제2 트리거 필라멘트(425t1, 425t2)가 각각 형성될 수 있다.
이어서, 제2 저항 물질층(420b)에 제1 및 제2 트리거 필라멘트(425t1, 425t2)와 연결되는 연결 필라멘트(425c)가 형성될 수 있다. 연결 필라멘트(425c)가 제1 및 제2 트리거 필라멘트(425t1, 425t2)를 연결함으로써, 전도성 필라멘트(30)를 완성할 수 있다.
도 17을 참조하면, 게이트 전극층(440)에 음의 극성을 가지는 바이어스를 구비하는 제2 게이트 전압을 인가한다. 또한, 상기 제2 게이트 전압을 인가하면서, 제1 전극 패턴층(450) 및 제2 전극 패턴층(460) 사이에 리셋 전압을 인가할 수 있다. 상기 리셋 전압은 상기 셋 전압과 서로 다른 극성을 가질 수 있다.
일 실시 예에 따르면, 상기 리셋 전압에 의해 생성되는 주울열에 의해, 전도성 필라멘트(40)의 산소 공공(425)이 분해될 수 있다. 상기 산소 공공(425)의 분해는 제2 저항 물질층(420b)의 연결 필라멘트(325c)에서 상대적으로 큰 빈도로 발생할 수 있다. 또한, 상기 분해된 산소 공공(425)은 상기 제2 게이트 전압에 의해, 필라멘트 형성 영역으로부터 축출될 수 있다. 산소 공공(425)이 분해됨으로써, 전도성 필라멘트(40)의 적어도 일부분이 단절될 수 있다. 그 결과, 저항 변화층(420)의 전기적 저항이 증가할 수 있다. 이에 따라, 저항 변화층(420)의 내부 저항 상태가 저저항 상태로부터 고저항 상태로 변환될 수 있다.
몇몇 다른 실시 예들에 있어서, 도 12와 관련하여 상술한 저항 변화층(320) 및 도 15와 관련하여 상술한 저항 변화층(420)의 구조는 도 1과 관련하여 상술한 저항 변화층(120)에 적용될 수 있다. 즉, 저항 변화층(120)은 제1 및 제2 전극 패턴층(150, 160) 및 게이트 절연층(130)과 접하는 제1 저항 물질층 및 제1 저항 물질층 상에 배치되는 제2 저항 물질층을 구비할 수 있다. 상기 제1 저항 물질층은 상기 제2 저항 물질층과 대비하여 고저항체일 수 있다. 이에 따라, 상기 제1 저항 물질층에서 트리거 필라멘트가 형성되고, 상기 제2 저항 물질층에서 연결 필라멘트가 형성될 수 있다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1 2 3 4: 비휘발성 메모리 장치,
10 20 30 40: 전도성 필라멘트,
101: 기판,
105: 소자 절연층,
110: 층간 절연층,
120 220 320 420: 저항 변화층,
320a 420a: 제1 저항 물질층,
320b 420b: 제2 저항 물질층,
130 230 330 430: 게이트 절연층,
140 240 340 440: 게이트 전극층,
150 250 350 450: 제1 전극 패턴층,
160 260 360 460: 제2 전극 패턴층,
150A 250A 350A 450A 160A 260A 360A 460A: 패턴 에지부.
125t1 225t1 325t1 425t1: 제1 트리거 필라멘트,
125t2 225t2 325t2 425t2: 제2 트리거 필라멘트,
125c 225c 325c 425c: 패스 필라멘트.

Claims (21)

  1. 기판;
    상기 기판의 상부에 배치되는 저항 변화층;
    상기 저항 변화층 상에 배치되는 게이트 절연층;
    상기 게이트 절연층 상에 배치되는 게이트 전극층; 및
    상기 기판 상부에서 상기 저항 변화층의 서로 다른 부분과 각각 접하도록 배치되는 제1 전극 패턴층 및 제2 전극 패턴층을 포함하는
    비휘발성 메모리 장치.
  2. 제1 항에 있어서,
    상기 저항 변화층은
    산소 공공(oxygen vacancy) 또는 이동가능한 금속 이온을 포함하는
    비휘발성 메모리 장치.
  3. 제1 항에 있어서,
    셋 전압이 인가되는 경우, 상기 저항 변화층 내에 형성되고 상기 제1 및 제2 전극 패턴층을 전기적으로 연결시키는 전도성 필라멘트를 더 포함하는
    비휘발성 메모리 장치.
  4. 제3 항에 있어서,
    상기 전도성 필라멘트는 상기 제1 및 제2 전극 패턴층의 패턴 에지부에 각각 인접한 제1 및 제2 트리거 필라멘트와 상기 제1 및 제2 트리거 필라멘트를 서로 연결시키는 연결 필라멘트를 포함하는
    비휘발성 메모리 장치.
  5. 제1 항에 있어서,
    상기 저항 변화층은 제1 면 및 상기 제1 면과 반대쪽에 배치되는 제2 면을 구비하고,
    상기 게이트 절연층, 상기 제1 및 제2 전극 패턴층은 상기 제1 면과 접하도록 배치되는
    비휘발성 메모리 장치.
  6. 제1 항에 있어서,
    상기 저항 변화층은 제1 면 및 상기 제1 면과 반대쪽에 배치되는 제2 면을 구비하고,
    상기 게이트 절연층은 상기 제1 면과 접하도록 배치되며,
    상기 제1 및 제2 전극 패턴층은 상기 제2 면과 접하도록 배치되는
    비휘발성 메모리 장치.
  7. 제1 항에 있어서,
    상기 저항 변화층은
    상기 제1 및 제2 전극 패턴층 상부에서 순차적으로 배치되는 제1 및 제2 저항 물질층을 구비하고,
    상기 제1 저항 물질층은 상기 제2 저항 물질층보다 낮은 산소 공공의 농도 또는 낮은 이동가능한 금속 이온의 농도를 가지는
    비휘발성 메모리 장치.
  8. 제1 항에 있어서,
    상기 저항 변화층은
    상기 제1 및 제2 전극 패턴층 상부에서 순차적으로 배치되는 제1 및 제2 저항 물질층을 구비하고,
    상기 제1 저항 물질층은 상기 제2 저항 물질층보다 고저항인
    비휘발성 메모리 장치.
  9. 제7 항에 있어서,
    상기 제1 저항 물질층과 상기 제2 저항 물질층은
    실질적으로 동일한 가변 저항 물질을 포함하는
    비휘발성 메모리 장치.
  10. 기판;
    상기 기판 상에 배치되는 게이트 전극층;
    상기 기판 상에서 상기 게이트 전극층을 둘러싸도록 배치되는 게이트 절연층;
    상기 기판 상에서 상기 게이트 전극층의 서로 반대쪽에 각각 배치되는 제1 및 제2 전극 패턴층; 및
    상기 게이트 절연층, 및 상기 제1 및 제2 전극 패턴층 상에 배치되는 저항 변화층을 포함하고,
    상기 저항 변화층은 산소 공공(oxygen vacancy) 또는 이동가능한 금속 이온을 포함하는
    비휘발성 메모리 장치.
  11. 제10 항에 있어서,
    상기 저항 변화층은 상기 게이트 절연층, 및 상기 제1 및 제2 전극 패턴층과 접하도록 배치되고,
    상기 제1 및 제2 전극 패턴층은 상기 게이트 절연층과 측면 방향으로 접하도록 배치되는
    비휘발성 메모리 장치.
  12. 제10 항에 있어서,
    셋 전압이 인가되는 경우, 상기 저항 변화층 내에 형성되어 상기 제1 및 제2 전극 패턴층을 전기적으로 연결시키는 전도성 필라멘트를 더 포함하는
    비휘발성 메모리 장치.
  13. 제12 항에 있어서,
    상기 전도성 필라멘트는
    상기 제1 및 제2 전극 패턴층의 패턴 에지부에 각각 인접한 상기 제1 저항 물질층 내에 위치하는 제1 및 제2 트리거 필라멘트; 및
    상기 제1 및 제2 트리거 필라멘트를 서로 연결시키는 연결 필라멘트를 포함하는
    비휘발성 메모리 장치.
  14. 기판;
    상기 기판 상에서 서로 이격하여 배치되는 제1 전극 패턴층 및 제2 전극 패턴층;
    상기 제1 전극 패턴층 및 상기 제2 전극 패턴층의 상부에 배치되는 저항 변화층; 및
    상기 저항 변화층 상에 순차적으로 배치되는 게이트 절연층 및 게이트 전극층을 포함하고,
    상기 저항 변화층은 산소 공공(oxygen vacancy) 또는 이동가능한 금속 이온을 포함하는
    비휘발성 메모리 장치.
  15. 제14 항에 있어서,
    상기 저항 변화층은
    상기 제1 및 제2 전극 패턴층 상부에서 순차적으로 배치되는 제1 및 제2 저항 물질층을 구비하고,
    상기 제1 저항 물질층은 상기 제2 저항 물질층보다 낮은 산소 공공의 농도 또는 낮은 이동가능한 금속 이온의 농도를 가지는
    비휘발성 메모리 장치.
  16. 제15 항에 있어서,
    셋 전압이 인가되는 경우, 상기 제1 및 제2 저항 물질층 내에 형성되어 상기 제1 및 제2 전극 패턴층을 전기적으로 연결시키는 전도성 필라멘트를 더 포함하는
    비휘발성 메모리 장치.
  17. 제16 항에 있어서,
    상기 전도성 필라멘트는
    상기 제1 및 제2 전극 패턴층의 패턴 에지부에 각각 인접한 상기 제1 저항 물질층 내에 배치되는 제1 및 제2 트리거 필라멘트; 및
    상기 제2 저항 물질층 내에 배치되고 상기 제1 및 제2 트리거 필라멘트를 서로 연결시키는 연결 필라멘트를 포함하는
    비휘발성 메모리 장치.
  18. 기판의 상부에 배치되는 저항 변화층, 상기 저항 변화층 상에 순차적으로 배치되는 게이트 절연층 및 게이트 전극층, 및 상기 기판 상부에서 상기 저항 변화층의 서로 다른 부분과 각각 접하도록 배치되는 제1 및 제2 전극 패턴층을 포함하는 비휘발성 메모리 장치를 제공하는 단계;
    상기 게이트 전극층에 제1 게이트 전압을 인가하여, 상기 저항 변화층 내부의 산소 공공 또는 이동가능한 금속 이온을 상기 저항 변화층의 필라멘트 형성 영역으로 이동시키는 단계; 및
    상기 제1 및 제2 전극 패턴층 사이에 셋 전압을 인가하여, 상기 저항 변화층 내부에 상기 제1 및 제2 전극 패턴층을 전기적으로 연결시키는 전도성 필라멘트를 형성하는 단계를 포함하는
    비휘발성 메모리 장치의 구동 방법.
  19. 제18 항에 있어서,
    상기 제1 게이트 전압의 크기를 제어하여, 상기 필라멘트 형성 영역으로 이동하는 상기 산소 공공 또는 상기 금속 이온의 농도를 제어하는 단계를 더 포함하는
    비휘발성 메모리 장치의 구동 방법.
  20. 제18 항에 있어서,
    상기 전도성 필라멘트를 형성하는 단계는
    상기 제1 및 제2 전극 패턴층의 패턴 에지부와 각각 인접한 상기 저항 변화층 내부에 트리거(trigger) 필라멘트를 각각 형성하는 단계; 및
    상기 제1 및 제2 트리거 필라멘트와 각각 연결되는 연결 필라멘트를 상기 저항 변화층 내부에 형성하는 단계를 포함하는
    비휘발성 메모리 장치의 구동 방법.
  21. 제18 항에 있어서,
    상기 게이트 전극층에 상기 제1 게이트 전압과 서로 다른 극성의 제2 게이트 전압을 인가하고, 상기 제1 전극 패턴층과 상기 제2 전극 패턴층 사이에 리셋 전압을 인가함으로써,
    상기 저항 변화층 내부에서 상기 전도성 필라멘트의 적어도 일부분을 단절시키는 단계를 더 포함하는
    비휘발성 메모리 장치의 구동 방법.
KR1020190179517A 2019-12-31 2019-12-31 저항 변화층을 구비하는 비휘발성 메모리 장치 및 이의 구동 방법 KR102681261B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190179517A KR102681261B1 (ko) 2019-12-31 저항 변화층을 구비하는 비휘발성 메모리 장치 및 이의 구동 방법
US16/904,825 US11482667B2 (en) 2019-12-31 2020-06-18 Nonvolatile memory device having a resistance change layer and a plurality of electrode pattern layers
CN202010723090.2A CN113130739A (zh) 2019-12-31 2020-07-24 具有阻变层的非易失性存储器件及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190179517A KR102681261B1 (ko) 2019-12-31 저항 변화층을 구비하는 비휘발성 메모리 장치 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
KR20210085930A true KR20210085930A (ko) 2021-07-08
KR102681261B1 KR102681261B1 (ko) 2024-07-03

Family

ID=

Also Published As

Publication number Publication date
US11482667B2 (en) 2022-10-25
US20210202835A1 (en) 2021-07-01
CN113130739A (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
US8871574B2 (en) Memory cells, memory cell constructions, and memory cell programming methods
US10535711B2 (en) Memory devices and memory device forming methods
US9812505B2 (en) Non-volatile memory device containing oxygen-scavenging material portions and method of making thereof
CN103003971B (zh) 具有包括击穿层的电阻开关层的存储单元
US8659001B2 (en) Defect gradient to boost nonvolatile memory performance
US11508741B2 (en) Nonvolatile memory device having resistance change structure
CN109037317A (zh) 铁电存储器件
US11362143B2 (en) Nonvolatile memory device having three-dimensional structure
TWI460896B (zh) 非揮發性阻值變化元件
US20210257409A1 (en) Nonvolatile memory device having resistance change layer and method of operating the same
US10622557B2 (en) Cross-point array device and method of manufacturing the same
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
US10084015B2 (en) Resistive memory element employing electron density modulation and structural relaxation
US11482667B2 (en) Nonvolatile memory device having a resistance change layer and a plurality of electrode pattern layers
KR102681261B1 (ko) 저항 변화층을 구비하는 비휘발성 메모리 장치 및 이의 구동 방법
KR20170102732A (ko) 스위칭 소자, 스위칭 소자 어레이, 저항 변화 메모리 장치, 및 이들의 제조 방법
US11309354B2 (en) Three-dimensional nonvolatile memory device having resistance change structure and method of operating the same
KR20120043343A (ko) 정류특성을 가지는 저항변화 메모리
KR20100136061A (ko) 메모리 소자 및 그 제조방법
KR20240074441A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right