KR20140057636A - 저항성 스위칭 메모리 소자들을 형성하는 방법 - Google Patents
저항성 스위칭 메모리 소자들을 형성하는 방법 Download PDFInfo
- Publication number
- KR20140057636A KR20140057636A KR1020147008309A KR20147008309A KR20140057636A KR 20140057636 A KR20140057636 A KR 20140057636A KR 1020147008309 A KR1020147008309 A KR 1020147008309A KR 20147008309 A KR20147008309 A KR 20147008309A KR 20140057636 A KR20140057636 A KR 20140057636A
- Authority
- KR
- South Korea
- Prior art keywords
- dopant
- metal precursor
- depositing
- resistive switching
- purging
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 89
- 230000015654 memory Effects 0.000 title description 28
- 239000002019 doping agent Substances 0.000 claims abstract description 134
- 239000002243 precursor Substances 0.000 claims description 147
- 229910052751 metal Inorganic materials 0.000 claims description 127
- 239000002184 metal Substances 0.000 claims description 127
- 238000000151 deposition Methods 0.000 claims description 81
- 230000008569 process Effects 0.000 claims description 46
- 239000003153 chemical reaction reagent Substances 0.000 claims description 41
- 230000008021 deposition Effects 0.000 claims description 39
- 229910044991 metal oxide Inorganic materials 0.000 claims description 36
- 150000004706 metal oxides Chemical class 0.000 claims description 36
- 238000010926 purge Methods 0.000 claims description 30
- 239000010936 titanium Substances 0.000 claims description 22
- 239000010949 copper Substances 0.000 claims description 17
- 230000001590 oxidative effect Effects 0.000 claims description 14
- 229910052719 titanium Inorganic materials 0.000 claims description 14
- 229910052726 zirconium Inorganic materials 0.000 claims description 13
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 10
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 8
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052746 lanthanum Inorganic materials 0.000 claims description 3
- 229910052727 yttrium Inorganic materials 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 2
- 229910052712 strontium Inorganic materials 0.000 claims description 2
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 29
- 239000012212 insulator Substances 0.000 abstract description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 18
- 239000001301 oxygen Substances 0.000 abstract description 18
- 229910052760 oxygen Inorganic materials 0.000 abstract description 18
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000000231 atomic layer deposition Methods 0.000 description 46
- 239000000463 material Substances 0.000 description 30
- 239000011261 inert gas Substances 0.000 description 27
- 238000005229 chemical vapour deposition Methods 0.000 description 18
- 238000005240 physical vapour deposition Methods 0.000 description 18
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229910052735 hafnium Inorganic materials 0.000 description 10
- 150000001875 compounds Chemical class 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of the switching material, e.g. layer deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of the switching material, e.g. layer deposition
- H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of the switching material, e.g. layer deposition
- H10N70/028—Formation of the switching material, e.g. layer deposition by conversion of electrode material, e.g. oxidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of the switching material, e.g. post-treatment, doping
- H10N70/046—Modification of the switching material, e.g. post-treatment, doping by diffusion, e.g. photo-dissolution
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Abstract
감소된 형성 전압을 갖는 랜덤 액세스 메모리 (RRAM) 저항성 스위칭 소자들의 제조 방법은 유전체 막에서 산소 베이컨시들을 생성하기 위해 도핑하는 단계를 포함한다. 유전체 막에서 산소 베이컨시들은 전도 경로들의 형성을 증진시킨다. 감소된 형성 및 세트 전압들은, 전도 경로들을 형성하는 절연체의 능력을 증대시키는 도펀트로 절연체를 도핑함으로써 획득된다. 도펀트는 절연체 전체에 걸쳐 균일하게 분포될 수도 있거나 또는 도펀트는 절연체와 전극 사이의 계면 근처의 영역에 균일하게 분포될 수도 있다.
Description
본 발명은 일반적으로 반도체 메모리에 관한 것이고, 보다 상세하게는 감소된 형성 및 스위칭 전압들을 갖는 저항성 스위칭 소자를 형성하는 방법에 관한 것이다.
가장 간단한 것을 제외한 모든 전자 디바이스들은 비휘발성 메모리들을 이용한다. 전자 디바이스는 전력이 공급되지 않는 상태에 있는 동안과 그 후에 정보를 유지해야 할 때, 비휘발성 메모리들이 제공되야 한다. 여러 타입의 비휘발성 메모리들이 업계에 알려져 있다. 비휘발성 메모리들은, 휴대용이거나, 보조용이거나, 또는 회로에 또는 범용 및 임베딩형 컴퓨터 시스템들 양자 모두에서 컴포넌트로서 통합될 수도 있다. 가장 일반적으로, 비휘발성 메모리들은 디지털 카메라들, 셀룰러 전화기, 뮤직 플레이어에서, 그리고 USB 기반 플래시 드라이브들과 같은 휴대용 메모리 디바이스들에서 핵심 컴포넌트로서 발견된다.
비휘발성 메모리는 종종 전기 EPROM (erasable programmable read only memory) 기술을 사용하여 형성된다. 플래시 메모리로도 알려져 있는 EPROM 는, 전자 디바이스들의 빠르게 증가하는 동작 속도 요건들 및 빠르게 감소하는 크기 요건들에 대해 그의 액세스, 지우기 및 쓰기 시간에 있어서 부적당한 아키텍처를 사용한다. 보다 작은 디바이스들에 대해 스케일러블한 보다 빠른 액세스, 지우기 및 쓰기 시간들을 갖는 메모리 아키텍처가 필요하다. 휘발성 메모리 (이를테면, RAM (Random Access Memory)) 는 가능하게는, RAM 및 휘발성 메모리들을 현재 사용하는 다른 애플리케이션들에 대한 요건들을 충족시키기 위하여 비휘발성 메모리들의 속도가 증가된다면 비휘발성 메모리들에 의해 대체될 수 있다. 저항성 스위칭 메모리들은 플래시 메모리에 대한 대안을 제공할 수도 있다.
저항성 스위칭 비휘발성 메모리들은, 각 엘리먼트가 2개 이상의 안정한 저항 상태들을 갖는 저항성 스위칭 소자들의 어레이들로 형성된다. 쌍안정 (Bi-stable) 저항성 스위칭 소자들은 2개의 안정한 상태들을 갖는다. 특정 전압 또는 전류를 갖는 전기장의 인가는 원하는 소자 저항을 초래할 것이다. 전압 펄스들은 통상적으로, 하나의 저항 상태로부터 다른 것으로 메모리 소자를 스위칭하기 위하여 사용된다.
저항성 스위칭 소자들은 사용을 위해 메모리 디바이스들을 준비하는데 "형성 프로세스" (forming process) 를 사용한다. 형성 프로세스는 통상적으로, 공장에서, 조립 (assembly) 에서 또는 초기 시스템 구성에서 적용된다. 저항성 스위칭 재료는 보통 절연성이지만, 저항성 스위칭 재료에 인가된 (형성 전압으로 알려진) 충분한 전압은 저항성 스위칭 재료에서 하나 이상의 전도 경로들을 형성할 것이다. 다양한 전압들 (예를 들면, 세트 전압 (set voltage) 및 리세트 전압 (reset voltage)) 의 적절한 인가를 통하여, 전도 경로들은 고저항 상태 또는 저저항 상태를 형성하도록 변경될 수도 있다. 예를 들면, 저항성 스위칭 재료는 세트 전압의 인가시 제 1 저항률에서 제 2 저항률로, 그리고 리세트 전압의 인가시 제 2 저항률에서 다시 제 1 저항률로 변화될 수도 있다.
저항성 스위칭 메모리는 주변 트랜지스터들을 사용하여 저항성 스위칭 재료에 대한 전압의 인가를 제어하고, 그에 의해 저항성 스위칭 재료의 저항 상태를 바꾼다. 높은 형성 전압을 갖는 저항성 스위칭 메모리는 고전압 주변 트랜지스터들을 필요로 한다. 고전압 주변 트랜지스터들은 저항성 스위칭 메모리의 비용 및 복잡성을 늘린다. 결과적으로, 감소된 형성 전압을 갖는 저항성 스위칭 메모리가 요망된다.
저항성 스위칭 메모리에서 형성 전압을 감소시키는 하나의 방법은 저항성 스위칭 소자에서 전자적 결함들을 생성함으로써 전도 경로들을 형성하기 위한 저항성 스위칭 소자들의 경향을 증가시키는 도펀트로 저항성 스위칭 소자들을 도핑하는 단계를 포함한다. 하나의 도핑 스킴은 원자층 증착 프로세스 (atomic layer deposition) 의 하나의 사이클 동안 유전체 호스트 금속 전구체를 증착 (depositing) 하는 단계, 유전체 호스트 금속 전구체를 산화시키는 단계, 및 다음으로 원자층 증착 프로세스의 후속 사이클 동안 도펀트를 증착시키는 단계를 포함한다. 이 방법론은 호스트 금속 산화물 또는 나노라미네이트 (nano-laminate) 의 도핑된 층과 도핑되지 않은 층을 갖는 저항성 스위칭 소자를 초래한다. 나노라미네이트는 금속 산화물/절연체를 통한 이상적인 전자 수송을 위한 적당한 전자적 결함 밀도를 제공하지 않는다. 결함 밀도를 향상시키고 호스트 금속 산화물의 스위칭 거동을 향상시키기 위하여 금속 산화물 전체에 걸쳐 또는 하나 이상의 전극들 근처 금속 산화물의 영역에 도펀트를 임베딩하는 방법이 필요하다.
본 발명의 많은 목적들 및 이점들은 다음의 첨부 도면들을 참조함으로써 당업자에 의해 보다 잘 이해될 수도 있다.
도 1은 감소된 형성 및 스위칭 전압들을 갖는 저항성 스위칭 메모리 소자를 형성하기 위한 하나의 방법을 도시하는 플로우차트를 나타내고;
도 2는 감소된 형성 및 스위칭 전압들을 갖는 저항성 스위칭 메모리 소자를 형성하기 위한 다른 방법을 도시하는 플로우차트를 나타내고;
도 3은 도 1 및 도 2에 도시된 것들과 같은 실시형태들에 의해 제조된 저항성 스위칭 소자의 블록도를 나타내고;
도 4는 감소된 형성 및 스위칭 전압들을 갖는 저항성 스위칭 메모리 소자를 형성하기 위한 다른 방법을 도시하는 플로우차트를 나타내고;
도 5는 도 4에 도시된 것들과 같은 실시형태들에 의해 제조된 저항성 스위칭 소자의 블록도를 나타내고;
도 6은 감소된 형성 및 스위칭 전압들을 갖는 저항성 스위칭 메모리 소자를 형성하기 위한 다른 방법을 도시하는 플로우차트를 나타내고;
도 7은 호스트 금속 전구체 및 도펀트가 동시에 증착되는 ALD 사이클의 다이어그램을 나타내고;
도 8은 호스트 금속 전구체 및 도펀트가 교번하는 ALD 사이클들 동안 교번하는 순서로 증착되는 ALD 프로세스의 다이어그램을 나타낸다.
도 1은 감소된 형성 및 스위칭 전압들을 갖는 저항성 스위칭 메모리 소자를 형성하기 위한 하나의 방법을 도시하는 플로우차트를 나타내고;
도 2는 감소된 형성 및 스위칭 전압들을 갖는 저항성 스위칭 메모리 소자를 형성하기 위한 다른 방법을 도시하는 플로우차트를 나타내고;
도 3은 도 1 및 도 2에 도시된 것들과 같은 실시형태들에 의해 제조된 저항성 스위칭 소자의 블록도를 나타내고;
도 4는 감소된 형성 및 스위칭 전압들을 갖는 저항성 스위칭 메모리 소자를 형성하기 위한 다른 방법을 도시하는 플로우차트를 나타내고;
도 5는 도 4에 도시된 것들과 같은 실시형태들에 의해 제조된 저항성 스위칭 소자의 블록도를 나타내고;
도 6은 감소된 형성 및 스위칭 전압들을 갖는 저항성 스위칭 메모리 소자를 형성하기 위한 다른 방법을 도시하는 플로우차트를 나타내고;
도 7은 호스트 금속 전구체 및 도펀트가 동시에 증착되는 ALD 사이클의 다이어그램을 나타내고;
도 8은 호스트 금속 전구체 및 도펀트가 교번하는 ALD 사이클들 동안 교번하는 순서로 증착되는 ALD 프로세스의 다이어그램을 나타낸다.
상세한 설명
본 발명은 감소된 형성 및 스위칭 전압들을 갖는 RRAM (Resistive Random Access Memory) 저항성 스위칭 소자들의 제조 방법에 관한 것이다. 본 발명의 실시형태들은, 전도 경로들을 형성하는 절연체의 능력을 증대시키는 도펀트로 절연체를 도핑함으로써 형성 및 세트 전압들을 감소시킬 수도 있다. 도펀트는 절연체의 전체에 걸쳐 균일하게 분포될 수도 있거나 또는 도펀트는 절연체와 전극 사이 계면 근처 영역에서 균일하게 분포될 수도 있다.
감소된 형성 및 세트 전압들을 갖는 RRAM 저항성 스위칭 소자들은 유용한데, 왜냐하면 감소된 형성 및 세트 전압들을 갖는 RRAM 저항성 스위칭 소자들은 보다 낮은 전압 주변 트랜지스터들을 필요로 하기 때문이다. 본 발명의 범위는 청구항들에 의해서만 제한되고; 많은 대안들, 변경들 및 균등물들이 포함된다. 명료성을 위해서, 실시형태들과 관련된 기술 분야들에 알려진 기술 재료는 설명을 불필요하게 모호하게 하는 것을 피하기 위하여 자세히 설명되지 않았다.
RRAM 셀 형성
RRAM 셀은 2개의 전극들을 포함하고, 일반적으로 유전체 금속 산화물로 구성되는 저항성 스위칭 소자가 그 2개의 전극들 사이에 배치된다. RRAM에서, 형성은, RRAM 셀에 있는 저항성 스위칭 소자가 처음으로 그의 저저항 상태로 놓여지는 프로세스이다. 그 프로세스는, 저항성 스위칭 소자에서 하나 이상의 전도 경로들을 형성하기 위해 저항성 스위칭 소자의 2개의 전극들에 걸쳐, 형성 전압으로 불리는, 전압을 인가하는 것에 의해 수행된다. 형성 프로세스 동안 형성된 전도 경로들은 저항성 스위칭 소자의 저항을 감소시킨다. 형성 프로세스가 완료되면, 그 2개의 전극들을 가로질러 인가되는, 리세트 전압으로 불리는, 특정 전압이 전도 경로들을 리세트하여, 저항성 스위칭 소자의 저항을 증가시킬 것이다. 그 2개의 전극들을 가로질러 인가되는, 세트 전압으로 불리는, 다른 전압이 전도 경로들을 재형성하여, 저항성 스위칭 소자의 저항을 감소시킬 것이다. 세트 전압 및 리세트 전압은 통상적으로, 형성 전압보다 낮다.
RRAM 셀은 논리 비트를 저장하는 것으로 간주될 수도 있고; 저항성 스위칭 소자가 증가된 저항을 가지는 경우, 그 RRAM 셀은 “0” 비트를 저장하는 것으로 간주될 수도 있고; 저항성 스위칭 소자가 감소된 저항을 갖는 경우, RRAM 셀은 “1” 비트를 저장하는 것으로 간주될 수도 있다. 업계에 알려져 있는, RRAM 셀과 연관된 다른 회로는, 2개의 전극들에 판독 전압 (read voltage) 을 인가하고 저항성 스위칭 소자를 통한 대응하는 전류를 측정함으로써 저항성 스위칭 소자의 저항 상태를 판독한다. 저항성 스위칭 소자를 통한 전류가 어떤 미리결정된 베이스라인 전류보다 더 큰 경우, 저항성 스위칭 소자는 감소된 저항 상태에 있음에 틀림없고, 따라서 RRAM 셀은 논리 “1” 을 저장하고; 저항성 스위칭 소자를 통한 전류가 어떤 미리결정된 베이스라인 전류보다 작은 경우, 저항성 스위칭 소자는 증가된 저항 상태에 있음에 틀림 없고, 따라서 RRAM 셀은 논리 “0” 을 저장하고 있다. 판독 전압은 통상, 세트 전압, 리세트 전압 및 형성 전압보다 더 작은, 어떤 미리결정된 전압이다. 판독 전압은 저항성 스위칭 소자의 저항 상태를 결정할만큼 충분해야 하지만, 저항성 스위칭 소자의 전도 경로들을 바꾸지 않아야 한다.
형성 전압, 세트 전압, 리세트 전압 및 판독 전압, 그리고 증가된 저항 상태 및 감소된 저항 상태는, 저항성 스위칭 소자에 사용된 전극들, 저항성 스위칭 소자에 사용된 저항성 스위칭 재료의 타입, 및 도핑 및 어닐링과 같은 그러한 전극들 및 저항성 스위칭 재료에 대해 수행되는 프로세스들의 모든 함수들이다. 제조자들은, 분리된, 잘 정의된 증가 그리고 감소 저항 상태들, 그리고 감소된 형성 전압을 갖는 RRAM 을 원한다.
도 1 및 도 2에서 처럼 유전체 재료를 도핑하는 것에 의한 형성 전압 감소
도 1을 참조하면, 원자 층 증착 (ALD) 프로세스에 의한 저항성 스위칭 소자를 형성하는 방법이 나타나 있다. 제 1 전극은 기판 상에 증착될 수도 있다 (100). 제 1 전극은, 저항성 스위칭 소자에서 사용을 위해 적합한 재료, 이를테면 다결정질 실리콘 (poly-Si), P+poly, 티타늄 니트라이드 (TiN) 또는 텅스텐 (W) 이다. 다음으로, 금속 산화물 막이 ALD, 화학 기상 증착 (CVD), 물리 기상 증착 (PVD) 또는 다른 동등한 프로세스에 의해 제 1 전극 상에 증착될 수도 있다 (102). ALD 프로세스에 대해, 금속 전구체는 저항성 스위칭 소자에서 사용에 적합한 유전체, 이를테면, 하프늄 산화물 (HfOx), 지르코늄 산화물 (ZrOx) 또는 티타늄 산화물 (TiOx) 을 형성하기 위하여 사용될 수도 있다. 다음으로 임의의 과잉 금속 전구체는 아르곤 (Ar) 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (103). ALD 프로세싱에서 퍼징은 보통, 기판 상에 증착된 전구체, 시약 또는 도펀트의 양 또는 층을 남기면서, 프로세싱 챔버로부터 과잉 가스의 제거를 지칭하는 것으로 이해된다. 다음으로, 도펀트는 ALD, CVD 또는 PVD 에 의해 금속 전구체 상에 증착될 수도 있다 (104). 도펀트는 결과적인 금속 산화물에서 산소 베이컨시 (oxygen vacancy) 를 증가시키도록 구성될 수도 있다. 산소 베이컨시는, 전도 경로들을 형성하기 위한 유전체 재료의 능력을 증대시키는 유전체 재료의 구조에서 이상 (anomaly) 의 특정 타입이다. Hf, Zr, 및 Ti 전구체들의 경우를 위한 도펀트는, 구리 (Cu2+), 스트론튬 (Sr2+), 알루미늄 (Al3+), 이트륨 (Y3+), 란탄늄 (La3+), 지르코늄 (Zr4+) 또는 티타늄 (Ti4+) 등의 재료일 수도 있다. Cu2+, Sr2+, Al3+, Y3+, La3+ 등의 알리오밸런트 도펀트 (Aliovalent dopant) 들이 4가 (tetravalent) 전구체들에 대해 바람직한데, 왜냐하면 이들은, 이들 도펀트들이 Hf4+ 등의 4가 원자를 대체할 때, 하프늄 산화물과 같은 화합물에서 베이컨시를 생성할 것이기 때문이다. 이 실시형태에서, 금속 전구체를 증착하는 것, 금속 전구체를 퍼징하는 것, 및 도펀트를 증착하는 것은, 어떠한 개재하는 산화 없이, 연속하여 일어난다. 전구체를 산화시키기 전에 도펀트를 증착함으로써, 전구체는 실질적으로 균일하게 도펀트를 흡수하여 균질 도핑된 영역을 형성할 수도 있다. 다음으로 임의의 비흡수 도펀트는 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (105). 금속 전구체 및 도펀트는 시약으로 산화될 수도 있다 (106). 금속 전구체가 도펀트에 의해 도핑된 후에만 산화함으로써, 산소 베이컨시들이 결과적인 금속 산화물에 생성된다. 다음으로 임의의 비반응 시약은 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (107). 제 2 전극은 스택 상에 증착될 수도 있다 (108). 제 2 전극은, 저항성 스위칭 소자에서 사용을 위해 적합한 재료, 이를테면 티타늄 니트라이드 또는 TiN 이다. ALD 가 아닌 프로세스들은 도 1에 도시되어 있지 않지만 본 발명을 구현하기 위해 사용될 수도 있다.
도 2를 참조하면, 저항성 스위칭 소자는 원하는 두께를 달성하기 위하여 ALD 프로세스에서 다수의 증착들, 도핑들 및 산화들을 겪을 수도 있다. 이 실시형태에서, poly-Si, P+poly, TiN 또는 W 등의 적합한 재료를 포함하는 제 1 전극이 기판 상에 증착될 수도 있다. 다음으로, 금속 산화물 막이 ALD, CVD, PVD 또는 다른 동등한 프로세스에 의해 제 1 전극 상에 증착될 수도 있다 (202). ALD 프로세스에 대해, 금속 전구체는 저항성 스위칭 소자에서 절연체로서 사용에 적합한 유전체, 이를테면, HfOx, ZrOx 또는 TiOx 을 형성하기 위하여 사용될 수도 있다. 다음으로 임의의 과잉 금속 전구체는 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (203). 다음으로, 도펀트는 ALD, CVD 또는 PVD 에 의해 금속 전구체 상에 증착될 수도 있다 (204). 도펀트는 결과적인 금속 산화물에서 산소 베이컨시를 증가시키도록 구성될 수도 있다. Hf, Zr, 및 Ti 전구체들의 경우를 위한 도펀트는, Cu2+, Sr2+, Al3+, Y3+, La3+, Zr4+ 또는 Ti4+ 등의 재료일 수도 있다. Cu2+, Sr2+, Al3+, Y3+, La3+ 등의 알리오밸런트 도펀트들이 4가 전구체들에 대해 바람직한데, 왜냐하면 이들은, 이들 도펀트들이 Hf4+ 등의 4가 원자를 대체할 때, 하프늄 산화물과 같은 화합물에서 베이컨시를 생성할 것이기 때문이다. 다음으로 임의의 비흡수 도펀트는 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (205). 금속 전구체 및 도펀트는 시약으로 산화될 수도 있다 (206). 금속 전구체가 도펀트에 의해 도핑된 후에만 산화함으로써, 산소 베이컨시들이 결과적인 금속 산화물에 생성된다. 다음으로 임의의 비반응 시약은 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (207). 다음으로, 제 2 금속 전구체가 ALD, CVD, PVD 또는 다른 동등한 프로세스에 의해 증착될 수도 있다 (208). 제 2 금속 전구체는, Hf와 같은 유전체 형성 금속으로 구성되는, 제 1 금속 전구체와 비교하여 유사할 수도 있다. 증착 압력 또는 농도 또는 양자 모두는, 낮은 형성 전압과 같은 바람직한 전자적 특성들을 갖는 결과적인 금속 산화물을 달성하도록 제 1 금속 전구체의 증착에 대해 변화될 수도 있다. 다음으로 임의의 과잉 금속 전구체는 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (209). 다음으로, 제 2 도펀트는 ALD, CVD 또는 PVD 에 의해 제 2 금속 전구체 상에 증착될 수도 있다 (210). 도펀트는 결과적인 금속 산화물에서 산소 베이컨시를 증가시키도록 구성될 수도 있다. Hf, Zr, 및 Ti 전구체들의 경우를 위한 도펀트는, Cu2+, Sr2+, Al3+, Y3+, La3+, Zr4+ 또는 Ti4+ 등의 재료일 수도 있다. 증착 압력 또는 농도 또는 양자 모두는, 낮은 형성 전압과 같은 바람직한 전자적 특성들을 갖는 결과적인 금속 산화물을 달성하도록 제 1 도펀트의 증착에 대해 변화될 수도 있다. 다음으로 임의의 비흡수 도펀트는 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (211). 다음으로 제 2 금속 전구체 및 도펀트는 시약에 의해 산화될 수도 있다 (212). 제 2 금속 전구체가 도펀트에 의해 도핑된 후에만 산화함으로써, 산소 베이컨시들이 결과적인 금속 산화물에 생성된다. 다음으로 임의의 비반응 시약은 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (213). 적절한 수의 증착 사이클들 후에, 다음으로 제 2 전극이 스택 상에 증착될 수도 있다. 제 2 전극은, 저항성 스위칭 소자에서 사용을 위해 적합한 재료, 이를테면 TiN, Poly-Si, W 또는 탄탈륨 니트라이드 (TaN) 일 수도 있다. 이 방법에 의해, 실질적으로 균일하게 도핑된 유전체의 층들을 갖는 절연체를 갖는 저항성 스위칭 소자가 제조된다. 유전체의 균일한 도핑은, 다수의 전도 경로들을 형성하는 유전체의 능력을 증대시키고, 그에 의해 저항성 스위칭 소자의 형성 및 세트 전압들을 낮출 수 있다. ALD 가 아닌 프로세스들은 도 2에 도시되어 있지 않지만 본 발명을 구현하기 위해 사용될 수도 있다.
도 3을 참조하면, 이 실시형태에 의해 제조된 저항성 스위칭 소자는, 저항성 스위칭 소자 (304) 에 의해 덮인, poly-Si의 제 1 전극 (308) 을 포함할 수도 있다. 저항성 스위칭 소자 (304) 는 Al 또는 Ti 도펀트 (312) 로 임베딩된 HfOx 호스트 산화물 (310) 로 구성된다. 마지막으로, 제 2 전극 (302) 은 저항성 스위칭 소자 (304) 를 덮는다. 제 2 전극은, TiN, Poly-Si, W 또는 TaN 등의 재료일 수도 있다.
도 4 및 도 6에서 처럼 전극 근처 도펀트 집중
도 4를 참조하면, 제 2 전극 근처에 집중된 도펀트 영역을 갖는 ALD 프로세스에 의한 저항성 스위칭 소자를 형성하는 다른 방법이 나타나 있다. 이 실시형태에서, poly-Si, P+poly, TiN 또는 W 등의 적합한 재료를 포함하는 제 1 전극이 기판 상에 증착될 수도 있다. 다음으로, 금속 산화물 막이 ALD, CVD, PVD 또는 다른 동등한 프로세스에 의해 제 1 전극 상에 증착될 수도 있다 (402). ALD 프로세스에 대해, 금속 전구체는 저항성 스위칭 소자에서 절연체로서 사용에 적합한 유전체, 이를테면, HfOx, ZrOx 또는 TiOx 을 형성하기 위하여 사용될 수도 있다. 다음으로 임의의 과잉 금속 전구체는 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (403). 증착된 금속 전구체는 시약으로 산화될 수도 있다 (404). 다음으로 임의의 비반응 시약은 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (405). 다음으로, 제 2 금속 전구체가 ALD, CVD, PVD 또는 다른 동등한 프로세스에 의해 증착될 수도 있다 (406). 제 2 금속 전구체는, Hf와 같은 유전체 형성 금속으로 구성되는, 제 1 금속 전구체와 비교하여 유사할 수도 있다. 증착 압력 또는 농도 또는 양자 모두는, 낮은 형성 전압과 같은 바람직한 전자적 특성들을 갖는 결과적인 금속 산화물을 달성하도록 제 1 금속 전구체의 증착에 대해 변화될 수도 있다. 다음으로 임의의 과잉 금속 전구체는 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (407). 다음으로, 도펀트는 ALD, CVD 또는 PVD 에 의해 제 2 금속 전구체 상에 증착될 수도 있다 (408). 도펀트는 결과적인 금속 산화물에서 산소 베이컨시를 증가시키도록 구성될 수도 있다. Hf, Zr, 및 Ti 전구체들의 경우를 위한 도펀트는, Cu2+, Sr2+, Al3+, Y3+, La3+, Zr4+ 또는 Ti4+ 등의 재료일 수도 있다. Cu2+, Sr2+, Al3+, Y3+, La3+ 등의 알리오밸런트 도펀트들이 4가 전구체들에 대해 바람직한데, 왜냐하면 이들은, 이들 도펀트들이 Hf4+ 등의 4가 원자를 대체할 때, 하프늄 산화물과 같은 화합물에서 베이컨시를 생성할 것이기 때문이다. 다음으로 임의의 비흡수 도펀트는 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (409). 다음으로 제 2 금속 전구체 및 도펀트는 시약에 의해 산화될 수도 있다 (410). 제 2 금속 전구체가 도펀트에 의해 도핑된 후에만 산화함으로써, 산소 베이컨시들이 결과적인 금속 산화물에 생성된다. 다음으로 임의의 비반응 시약은 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (411). 금속 전구체는, 저항성 스위칭 소자가 적절한 두께에 도달할 때까지, 계속 증착, 도핑 및 산화될 수도 있고, 그 후에 제 2 전극이 스택 상에 증착될 수도 있다. 제 2 전극은, 저항성 스위칭 소자에서 사용을 위해 적합한 재료, 이를테면 TiN, Poly-Si, W 또는 TaN 일 수도 있다. 이 방법에 의해, 실질적으로 균일하게 도핑된 유전체의 층들을 갖는 절연체를 갖는 저항성 스위칭 소자가 제조된다. 유전체의 균일한 도핑은, 다수의 전도 경로들을 형성하는 유전체의 능력을 증대시키고, 그에 의해 저항성 스위칭 소자의 형성 및 세트 전압들을 낮출 수 있다. ALD 가 아닌 프로세스들은 도 4에 도시되어 있지 않지만 본 발명을 구현하기 위해 사용될 수도 있다.
도 5를 참조하면, 이 방법에 의해 제조된 저항성 스위칭 소자 (500) 가 나타나 있다. 저항성 스위칭 메모리는, Cu, Sr, Al, Y, La, Zr 또는 Ti 도펀트 (510) 로 임베딩된 HfOx, ZrOx 또는 TiOx 호스트 산화물 (512) 로 구성되는 저항성 스위칭 소자 (504) 에 의해 덮인, poly-Si의 제 1 전극 (508) 을 갖는다. 마지막으로, TiN 전극 (502) 은 저항성 스위칭 소자 (504) 를 덮는다. 도펀트 (510) 는 TiN 전극 (502) 근처 저항성 스위칭 소자 (504) 의 영역에 집중된다.
다르게는, 도 6을 참조하면, 제 1 전극 근처에 도핑된 영역을 갖는 ALD 프로세스에 의한 저항성 스위칭 소자를 형성하는 방법이 나타나 있다. 이 실시형태에서, poly-Si, P+poly, TiN 또는 W 등의 적합한 재료를 포함하는 제 1 전극이 기판 상에 증착될 수도 있다. 다음으로, 금속 산화물 막이 ALD, CVD, PVD 또는 다른 동등한 프로세스에 의해 제 1 전극 상에 증착될 수도 있다 (602). ALD 프로세스에 대해, 금속 전구체는 저항성 스위칭 소자에서 절연체로서 사용에 적합한 유전체, 이를테면, HfOx, ZrOx 또는 TiOx 을 형성하기 위하여 사용될 수도 있다. 다음으로 임의의 과잉 금속 전구체는 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (603). 도펀트는 ALD, CVD 또는 PVD 에 의해 제 1 금속 전구체 상에 증착될 수도 있다 (604). 도펀트는 결과적인 금속 산화물에서 산소 베이컨시를 증가시키도록 구성될 수도 있다. Hf, Zr, 및 Ti 전구체들의 경우를 위한 도펀트는, Cu2+, Sr2+, Al3+, Y3+, La3+, Zr4+ 또는 Ti4+ 등의 재료일 수도 있다. Cu2+, Sr2+, Al3+, Y3+, La3+ 등의 알리오밸런트 도펀트들이 4가 전구체들에 대해 바람직한데, 왜냐하면 이들은, 이들 도펀트들이 Hf4+ 등의 4가 원자를 대체할 때, 하프늄 산화물과 같은 화합물에서 베이컨시를 생성할 것이기 때문이다. 다음으로 임의의 비흡수 도펀트는 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (605). 다음으로, 증착된 금속 전구체 및 도펀트는 시약으로 산화될 수도 있다 (606). 제 1 금속 전구체가 도펀트에 의해 도핑된 후에만 산화함으로써, 산소 베이컨시들이 결과적인 금속 산화물에 생성된다. 다음으로 임의의 비반응 시약은 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (607). 다음으로, 제 2 금속 전구체가 ALD, CVD, PVD 또는 다른 동등한 프로세스에 의해 증착될 수도 있다 (608). 제 2 금속 전구체는, Hf, Zr 또는 Ti 와 같은 유전체 형성 금속으로 구성되는, 제 1 금속 전구체와 비교하여 유사할 수도 있다. 증착 압력 또는 농도 또는 양자 모두는, 낮은 형성 전압과 같은 바람직한 전자적 특성들을 갖는 결과적인 금속 산화물을 달성하도록 제 1 금속 전구체의 증착에 대해 변화될 수도 있다. 다음으로 임의의 과잉 금속 전구체는 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (609). 제 2 금속 전구체는 시약에 의해 산화될 수도 있다 (610). 다음으로 임의의 비반응 시약은 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (611). 금속 전구체는, 저항성 스위칭 소자가 적절한 두께에 도달할 때까지, 계속 증착 및 산화될 수도 있고, 그 후에 제 2 전극이 스택 상에 증착될 수도 있다. 제 2 전극은, 저항성 스위칭 소자에서 사용을 위해 적합한 재료, 이를테면 TiN, Poly-Si, W 또는 TaN 일 수도 있다. 이 방법에 의해, 실질적으로 균일하게 도핑된 유전체의 층들을 갖는 절연체를 갖는 저항성 스위칭 소자가 제조된다. 유전체의 균일한 도핑은, 다수의 전도 경로들을 형성하는 유전체의 능력을 증대시키고, 그에 의해 저항성 스위칭 소자의 형성 및 세트 전압들을 낮출 수 있다. ALD 가 아닌 프로세스들은 도 6에 도시되어 있지 않지만 본 발명을 구현하기 위해 사용될 수도 있다.
도펀트가 제 1 또는 제 2 전극 근처 저항성 스위칭 층의 영역에 집중된 저항성 스위칭 소자는 결함 위치 및 농도에 영향을 미칠 수도 있다. 도핑은 호스트 산화물 결정도를 조절하고 스택 막을 열 처리시 더욱 저항성으로 만들어서, 형성 전압 및 스위칭 전류를 감소시킨다. 제 2 전극 근처 저항성 스위칭 층의 영역에 집중된 도펀트는 또한 강한 산소 거터링 (guttering) 을 제공하고 더 많은 산소 베이컨시를 생성하여 형성 전압을 낮출 수도 있다.
도 7 및 도 8에서 처럼 동시 금속 전구체 증착 및 도핑
이제 도 7을 참조하면, ALD 증착 사이클 (700) 의 다이어그램이 나타나 있다. ALD 는 일반적으로 증착들의 다수의 사이클들 (700) 을 포함하고; 각 사이클 (700) 은 전구체를 증착하는 것 (702), 전구체를 퍼징하는 것 (704), 시약을 증착하는 것 (706), 및 시약을 퍼징하는 것 (708) 을 포함한다. 본 발명의 일부 실시형태들에서, 전구체를 증착하는 것 (702) 은, 금속 전구체 (710) 및 도펀트 (712) 를 적어도 부분적으로 동시에 증착하는 것을 포함할 수도 있다. 금속 전구체 (710) 는, Hf, Zr 또는 Ti 등의 저항성 스위칭 소자에서 유전 절연체를 형성하는데 적합한 재료를 포함할 수도 있다. Hf, Zr, 및 Ti 전구체들의 경우를 위한 도펀트는, 결과적인 금속 산화물에서 산소 베이컨시들을 증가시키도록 구성된 Cu2+, Sr2+, Al3+, Y3+, La3+, Zr4+ 또는 Ti4+ 등의 재료일 수도 있다. 금속 전구체 (710) 및 도펀트 (712) 의 동시 증착은, 도펀트가 금속 전구체 (710) 에서 실질적으로 균일하게 임베딩되는 것을 보장한다.
도 8을 참조하면, 금속 전구체 및 도펀트를 동시에 증착하는 것에 의해 ALD 프로세스에 의한 저항성 스위칭 소자를 형성하는 방법이 나타나 있다. 이 실시형태에서, poly-Si, P+poly, TiN 또는 W 등의 적합한 재료를 포함하는 제 1 전극이 기판 상에 증착될 수도 있다. 다음으로, 금속 산화물 막이 ALD, CVD, PVD 또는 다른 동등한 프로세스에 의해 제 1 전극 상에 증착될 수도 있다 (800). ALD 프로세스에 대해, 금속 전구체는 저항성 스위칭 소자에서 절연체로서 사용에 적합한 유전체, 이를테면, HfOx, ZrOx 또는 TiOx 을 형성하기 위하여 사용될 수도 있다. 도펀트는 같은 프로세스에 의해 금속 전구체와 동시에 증착될 수도 있다 (802). 도펀트는 결과적인 금속 산화물에서 산소 베이컨시를 증가시키도록 구성될 수도 있다. Hf, Zr, 및 Ti 전구체들의 경우를 위한 도펀트는, Cu2+, Sr2+, Al3+, Y3+, La3+, Zr4+ 또는 Ti4+ 등의 재료일 수도 있다. Cu2+, Sr2+, Al3+, Y3+, La3+ 등의 알리오밸런트 도펀트들이 4가 전구체들에 대해 바람직한데, 왜냐하면 이들은, 이들 도펀트들이 Hf4+ 등의 4가 원자를 대체할 때, 하프늄 산화물과 같은 화합물에서 베이컨시를 생성할 것이기 때문이다. 다음으로 임의의 과잉 금속 전구체 및 비흡수 도펀트는 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (804). 금속 전구체 및 도펀트는 시약으로 산화될 수도 있다 (806). 금속 전구체 및 도펀트는 동시에 증착되기 때문에, 금속 전구체는 실질적으로 균일하게 도핑된다. 다음으로 임의의 비반응 시약은 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (808). 유사한 증착, 도핑 및 산화 사이클들은, 저항성 스위칭 소자가 원하는 두께를 달성할 때까지, 계속될 수도 있다. 각 연속적인 증착 사이클에서, 증착 및 도핑 압력 또는 농도 또는 양자 모두는, 낮은 형성 전압과 같은 바람직한 전자적 특성들을 갖는 결과적인 금속 산화물을 달성하기 위해 선행하는 사이클에 대해 변화될 수도 있다. 적절한 수의 증착 사이클들 후에, 다음으로 제 2 전극이 스택 상에 증착될 수도 있다. 제 2 전극은, 저항성 스위칭 소자에서 사용을 위해 적합한 재료, 이를테면 TiN, Poly-Si, W 또는 TaN 일 수도 있다. 이 방법에 의해, 실질적으로 균일하게 도핑된 유전체의 층들을 갖는 절연체를 갖는 저항성 스위칭 소자가 제조된다. 유전체의 균일한 도핑은, 다수의 전도 경로들을 형성하는 유전체의 능력을 증대시키고, 그에 의해 저항성 스위칭 소자의 형성 및 세트 전압들을 낮출 수 있다. ALD 가 아닌 프로세스들은 도 8에 도시되어 있지 않지만 본 발명을 구현하기 위해 사용될 수도 있다.
도 9 및 도 10에서 처럼 교번 금속 전구체 증착 및 도핑
이제 도 9를 참조하면, ALD 증착 사이클 (900) 의 다이어그램이 나타나 있다. 본 발명의 일부 실시형태들에서, ALD 증착 사이클은 금속 전구체를 증착하는 것 (902), 금속 전구체를 퍼징하는 것 (916), 도펀트를 증착하는 것 (904), 도펀트를 퍼징하는 것 (916), 시약을 증착하여 금속 전구체 및 도펀트를 산화시키는 것 (906), 및 시약을 퍼징하는 것 (916) 을 포함한다. 다음으로, 도펀트를 증착하는 것 (908), 도펀트를 퍼징하는 것 (916), 및 다음으로 금속 전구체를 증착하는 것 (910), 금속 전구체를 퍼징하는 것 (916), 시약을 증착하는 것 (912), 시약을 퍼징하는 것 (916) 및 도펀트를 증착하는 것 (914) 에 의해 새로운 사이클이 시작될 수도 있다. 금속 전구체와 도펀트 사이의 증착 순서를 교번시키는 것은, 제조자로 하여금 금속 전구체에서 도펀트의 농도를 제어할 수 있게 하고, 금속 전구체에서 도펀트의 보다 균일한 분포를 생성할 수 있게 한다.
도 10을 참조하면, ALD 프로세스에서 다수의 증착들, 도핑들 및 산화들 동안, 증착들의 순서는, 결과적인 저항성 스위칭 소자에서 원하는 전기 특성을 달성하기 위하여 바꾸어질 수도 있다. 이 실시형태에서, poly-Si, P+poly, TiN 또는 W 등의 적합한 재료를 포함하는 제 1 전극이 기판 상에 증착될 수도 있다. 다음으로, 제 1 금속 전구체는 ALD, CVD, PVD 또는 다른 동등한 프로세스에 의해 제 1 전극 상에 증착될 수도 있다 (1002). ALD 프로세스에 대해, 금속 전구체는 저항성 스위칭 소자에서 절연체로서 사용에 적합한 유전체, 이를테면, HfOx, ZrOx 또는 TiOx 을 형성하기 위하여 사용될 수도 있다. 다음으로 임의의 과잉 금속 전구체는 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (1003). 다음으로, 제 1 도펀트는 ALD, CVD 또는 PVD 에 의해 제 1 금속 전구체 상에 증착될 수도 있다 (1004). 도펀트는 결과적인 금속 산화물에서 산소 베이컨시를 증가시키도록 구성될 수도 있다. Hf, Zr, 및 Ti 전구체들의 경우를 위한 도펀트는, Cu2+, Sr2+, Al3+, Y3+, La3+, Zr4+ 또는 Ti4+ 등의 재료일 수도 있다. Cu2+, Sr2+, Al3+, Y3+, La3+ 등의 알리오밸런트 도펀트들이 4가 전구체들에 대해 바람직한데, 왜냐하면 이들은, 이들 도펀트들이 Hf4+ 등의 4가 원자를 대체할 때, 하프늄 산화물과 같은 화합물에서 베이컨시를 생성할 것이기 때문이다. 다음으로 임의의 비흡수 도펀트는 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (1005). 다음으로, 제 1 금속 전구체 및 제 1 도펀트는 시약으로 산화될 수도 있다 (1006). 다음으로 임의의 비반응 시약은 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (1007). 다음으로, 제 2 금속 전구체를 위한 제 2 도펀트는 ALD, CVD, PVD 또는 다른 동등한 프로세스에 의해 증착될 수도 있다 (1008). 제 2 금속 전구체를 증착하기 전에 제 2 도펀트를 증착함으로써, 결과적인 저항성 스위칭 소자에서 전체 도펀트 농도 및 위치가 조정될 수 있다. 증착 압력 또는 농도 또는 양자 모두는, 낮은 형성 전압과 같은 바람직한 전자적 특성들을 갖는 결과적인 금속 산화물을 달성하도록 제 1 도펀트의 증착에 대해 변화될 수도 있다. 다음으로 임의의 과잉 도펀트는 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (1009). 다음으로, 제 2 금속 전구체가 ALD, CVD, 또는 PVD에 의해 증착될 수도 있다 (1010). 증착 압력 또는 농도 또는 양자 모두는, 낮은 형성 전압과 같은 바람직한 전자적 특성들을 갖는 결과적인 금속 산화물을 달성하도록 제 1 금속 전구체의 증착에 대해 변화될 수도 있다. 다음으로 임의의 과잉 금속 전구체는 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (1011). 다음으로 제 2 금속 전구체 및 도펀트는 시약에 의해 산화될 수도 있다 (1012). 다음으로 임의의 비반응 시약은 Ar 과 같은 비활성 가스에 의해 프로세싱 챔버로부터 퍼징될 수도 있다 (1013). 이 방법에 의해, 저항성 스위칭 소자에서 도펀트의 위치 및 농도는 정밀하게 제어되어 균일하게 만들어질 수도 있다. 유전체의 균일한 도핑은, 다수의 전도 경로들을 형성하는 유전체의 능력을 증대시키고, 그에 의해 저항성 스위칭 소자의 형성 및 세트 전압들을 낮출 수 있다. ALD 가 아닌 프로세스들은 도 10에 도시되어 있지 않지만 본 발명을 구현하기 위해 사용될 수도 있다.
본 명세서는 특히 그러한 화합물 및 전구체들을 사용하는 저항성 스위칭 소자에서의 절연체의 일 예를 HfOx, ZrOx 또는 TiOx 로서 사용함에 유의해야 한다. 또한, 그러한 전구체들을 위한 도펀트들은, 언급된 전구체들에서 베이컨시를 생성하는 도펀트들의 능력에 기초하여, Cu2+, Sr2+, Al3+, Y3+, La3+ 등의 재료일 수도 있음에 유의해야 한다. 설명된 저항성 스위칭 소자의 부분들은, 4가 특성들을 지닌 금속을 갖는 2원 금속 산화물들이외에도, 다른 화합물들을 사용하여 구성될 수도 있음에 유의해야 한다. 또한, 이들 다른 전구체들을 위한 도펀트들은, 열거된 도펀트들이 열거된 금속 전구체들에 대해 나타내는 유사한 관계를 나타내야 한다.
본 발명 및 그의 다수의 부수적인 이점들은, 이전 설명에 의해 이해될 것으로 생각되고, 본 발명의 범위 및 사상을 벗어남이 없이 또는 그의 중요한 이점들을 전부를 희생하지 않고서 그의 컴포넌트들의 형태, 구성 및 배열에 있어서 다양한 변화들이 이루어질 수도 있다는 것이 분명할 것이다. 본원에 전술된 형태는 단순히 그의 설명적 실시형태일 뿐, 다음 청구항들의 취지는 그러한 변화들을 포괄하고 포함하는 것이다.
Claims (25)
- ALD 프로세스에서 저항성 스위칭 소자들을 형성하는 방법으로서,
제 1 금속 전구체를 증착하는 단계;
상기 제 1 금속 전구체의 임의의 과잉 양을 퍼징하는 단계;
제 1 도펀트를 증착하는 단계;
상기 제 1 도펀트의 임의의 과잉 양을 퍼징하는 단계;
상기 제 1 금속 전구체 및 상기 제 1 도펀트를 시약으로 산화시키는 단계; 및
상기 시약의 임의의 과잉 양을 퍼징하는 단계를 포함하고,
상기 제 1 금속 전구체를 증착하는 단계, 상기 제 1 금속 전구체의 임의의 과잉 양을 퍼징하는 단계 및 상기 제 1 도펀트를 증착하는 단계는 연속적으로 수행되는, ALD 프로세스에서 저항성 스위칭 소자들을 형성하는 방법. - 제 1 항에 있어서,
제 2 금속 전구체를 증착하는 단계;
상기 제 2 금속 전구체의 임의의 과잉 양을 퍼징하는 단계;
제 2 도펀트를 증착하는 단계;
상기 제 2 도펀트의 임의의 과잉 양을 퍼징하는 단계;
상기 제 2 금속 전구체 및 상기 제 2 도펀트를 시약으로 산화시키는 단계; 및
상기 시약의 임의의 과잉 양을 퍼징하는 단계를 더 포함하고,
상기 제 2 금속 전구체를 증착하는 단계, 상기 제 2 금속 전구체의 임의의 과잉 양을 퍼징하는 단계 및 상기 제 2 도펀트를 증착하는 단계는 연속적으로 수행되는, ALD 프로세스에서 저항성 스위칭 소자들을 형성하는 방법. - 제 2 항에 있어서,
상기 제 1 금속 전구체의 농도에 대해 상기 제 2 금속 전구체의 농도를 변화시키는 단계를 더 포함하는, ALD 프로세스에서 저항성 스위칭 소자들을 형성하는 방법. - 제 2 항에 있어서,
상기 제 1 금속 전구체 증착의 지속 시간에 대해 상기 제 2 금속 전구체 증착의 지속 시간을 변화시키는 단계를 더 포함하는, ALD 프로세스에서 저항성 스위칭 소자들을 형성하는 방법. - 제 2 항에 있어서,
상기 제 1 도펀트의 농도에 대해 제 2 도펀트의 농도를 변화시키는 단계를 더 포함하는, ALD 프로세스에서 저항성 스위칭 소자들을 형성하는 방법. - 제 2 항에 있어서,
상기 제 1 도펀트 증착의 지속 시간에 대해 상기 제 2 도펀트 증착의 지속 시간을 변화시키는 단계를 더 포함하는, ALD 프로세스에서 저항성 스위칭 소자들을 형성하는 방법. - 제 1 항에 있어서,
제 2 금속 전구체를 위한 제 2 도펀트를 증착하는 단계;
상기 제 2 도펀트의 임의의 과잉 양을 퍼징하는 단계;
제 2 금속 전구체를 증착하는 단계;
상기 제 2 금속 전구체의 임의의 과잉 양을 퍼징하는 단계;
상기 제 2 금속 전구체 및 상기 제 2 도펀트를 시약으로 산화시키는 단계; 및
상기 시약의 임의의 과잉 양을 퍼징하는 단계를 더 포함하고,
상기 제 2 도펀트를 증착하는 단계, 상기 제 2 도펀트의 임의의 과잉 양을 퍼징하는 단계 및 상기 제 2 금속 전구체를 증착하는 단계는 연속적으로 수행되는, ALD 프로세스에서 저항성 스위칭 소자들을 형성하는 방법. - 제 7 항에 있어서,
상기 제 1 금속 전구체의 농도에 대해 상기 제 2 금속 전구체의 농도를 변화시키는 단계를 더 포함하는, ALD 프로세스에서 저항성 스위칭 소자들을 형성하는 방법. - 제 7 항에 있어서,
상기 제 1 금속 전구체 증착의 지속 시간에 대해 상기 제 2 금속 전구체 증착의 지속 시간을 변화시키는 단계를 더 포함하는, ALD 프로세스에서 저항성 스위칭 소자들을 형성하는 방법. - 제 7 항에 있어서,
상기 제 1 도펀트의 농도에 대해 상기 제 2 도펀트의 농도를 변화시키는 단계를 더 포함하는, ALD 프로세스에서 저항성 스위칭 소자들을 형성하는 방법. - 제 7 항에 있어서,
상기 제 1 도펀트 증착의 지속 시간에 대해 상기 제 2 도펀트 증착의 지속 시간을 변화시키는 단계를 더 포함하는, ALD 프로세스에서 저항성 스위칭 소자들을 형성하는 방법. - 제 1 항에 있어서,
제 2 금속 전구체를 증착하는 단계;
상기 제 2 금속 전구체의 임의의 과잉 양을 퍼징하는 단계;
상기 제 2 금속 전구체를 시약으로 산화시키는 단계; 및
상기 시약의 임의의 과잉 양을 퍼징하는 단계를 더 포함하는, ALD 프로세스에서 저항성 스위칭 소자들을 형성하는 방법. - ALD 프로세스에서 저항성 스위칭 소자들을 형성하는 방법으로서,
제 1 금속 전구체를 증착하는 단계;
제 1 도펀트를 증착하는 단계;
상기 제 1 금속 전구체 및 상기 제 1 도펀트의 임의의 과잉 양을 퍼징하는 단계;
상기 제 1 금속 전구체 및 상기 제 1 도펀트를 시약으로 산화시키는 단계; 및
상기 시약의 임의의 과잉 양을 퍼징하는 단계를 포함하고,
상기 제 1 금속 전구체를 증착하는 단계 및 상기 제 1 도펀트를 증착하는 단계는 적어도 부분적으로 동시에 수행되는, ALD 프로세스에서 저항성 스위칭 소자들을 형성하는 방법. - 제 13 항에 있어서,
제 2 금속 전구체를 증착하는 단계;
제 2 도펀트를 증착하는 단계;
상기 제 2 금속 전구체 및 상기 제 2 도펀트의 임의의 과잉 양을 퍼징하는 단계;
상기 제 2 금속 전구체 및 상기 제 2 도펀트를 시약으로 산화시키는 단계; 및
상기 시약의 임의의 과잉 양을 퍼징하는 단계를 더 포함하고,
상기 제 2 금속 전구체를 증착하는 단계 및 상기 제 2 도펀트를 증착하는 단계는 적어도 부분적으로 동시에 수행되는, ALD 프로세스에서 저항성 스위칭 소자들을 형성하는 방법. - 제 14 항에 있어서,
상기 제 1 금속 전구체의 농도에 대해 상기 제 2 금속 전구체의 농도를 변화시키는 단계를 더 포함하는, ALD 프로세스에서 저항성 스위칭 소자들을 형성하는 방법. - 제 14 항에 있어서,
상기 제 1 금속 전구체 증착의 지속 시간에 대해 상기 제 2 금속 전구체 증착의 지속 시간을 변화시키는 단계를 더 포함하는, ALD 프로세스에서 저항성 스위칭 소자들을 형성하는 방법. - 제 14 항에 있어서,
상기 제 1 도펀트의 농도에 대해 상기 제 2 도펀트의 농도를 변화시키는 단계를 더 포함하는, ALD 프로세스에서 저항성 스위칭 소자들을 형성하는 방법. - 제 14 항에 있어서,
상기 제 1 도펀트 증착의 지속 시간에 대해 상기 제 2 도펀트 증착의 지속 시간을 변화시키는 단계를 더 포함하는, ALD 프로세스에서 저항성 스위칭 소자들을 형성하는 방법. - 제 13 항에 있어서,
제 2 금속 전구체를 증착하는 단계;
상기 제 2 금속 전구체의 임의의 과잉 양을 퍼징하는 단계;
상기 제 2 금속 전구체를 시약으로 산화시키는 단계; 및
상기 시약의 임의의 과잉 양을 퍼징하는 단계를 더 포함하는, ALD 프로세스에서 저항성 스위칭 소자들을 형성하는 방법. - 메모리 디바이스로서,
제 1 전극;
금속 산화물 유전체를 포함하는 저항성 스위칭 소자로서, 상기 금속 산화물 유전체는 실질적으로 균일하게 도펀트로 도핑된 적어도 하나의 영역을 갖는, 상기 저항성 스위칭 소자; 및
제 2 전극을 포함하는, 메모리 디바이스. - 제 20 항에 있어서,
상기 적어도 하나의 영역은 상기 제 1 전극 근처의 상기 저항성 스위칭 소자의 영역인, 메모리 디바이스. - 제 20 항에 있어서,
상기 적어도 하나의 영역은 상기 제 2 전극 근처의 상기 저항성 스위칭 소자의 영역인, 메모리 디바이스. - 제 20 항에 있어서,
상기 적어도 하나의 영역은 상기 금속 산화물 유전체 전체인, 메모리 디바이스. - 제 20 항에 있어서,
상기 금속 산화물은 하프늄 산화물, 지르코늄 산화물 및 티타늄 산화물 중 하나인, 메모리 디바이스. - 제 20 항에 있어서,
상기 도펀트는 구리, 스트론튬, 알루미늄, 이트륨, 란탄늄, 지르코늄 및 티타늄 중 하나인, 메모리 디바이스.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/219,806 US8802492B2 (en) | 2011-08-29 | 2011-08-29 | Method for forming resistive switching memory elements |
| US13/219,806 | 2011-08-29 | ||
| PCT/US2012/052054 WO2013032855A2 (en) | 2011-08-29 | 2012-08-23 | Method for forming resistive switching memory elements |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140057636A true KR20140057636A (ko) | 2014-05-13 |
| KR101942606B1 KR101942606B1 (ko) | 2019-01-25 |
Family
ID=47742302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020147008309A KR101942606B1 (ko) | 2011-08-29 | 2012-08-23 | 저항성 스위칭 메모리 소자들을 형성하는 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8802492B2 (ko) |
| JP (1) | JP2014533429A (ko) |
| KR (1) | KR101942606B1 (ko) |
| WO (1) | WO2013032855A2 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170102732A (ko) * | 2016-03-02 | 2017-09-12 | 에스케이하이닉스 주식회사 | 스위칭 소자, 스위칭 소자 어레이, 저항 변화 메모리 장치, 및 이들의 제조 방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8802492B2 (en) * | 2011-08-29 | 2014-08-12 | Intermolecular, Inc. | Method for forming resistive switching memory elements |
| JP2014103271A (ja) * | 2012-11-20 | 2014-06-05 | Toshiba Corp | 不揮発性記憶装置 |
| US20140264224A1 (en) * | 2013-03-14 | 2014-09-18 | Intermolecular, Inc. | Performance Enhancement of Forming-Free ReRAM Devices Using 3D Nanoparticles |
| US9209392B1 (en) * | 2014-10-14 | 2015-12-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM cell with bottom electrode |
| CN107887507A (zh) * | 2016-09-29 | 2018-04-06 | 华邦电子股份有限公司 | 电阻式随机存取存储器、其制造方法及其操作方法 |
| KR20190008051A (ko) * | 2017-07-14 | 2019-01-23 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 동작 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040043541A1 (en) * | 2002-08-29 | 2004-03-04 | Ahn Kie Y. | Atomic layer deposited lanthanide doped TiOx dielectric films |
| US20110081748A1 (en) * | 2007-05-09 | 2011-04-07 | Pragati Kumar | Methods for forming resistive-switching metal oxides for nonvolatile memory elements |
| US20110177677A1 (en) * | 2010-01-19 | 2011-07-21 | Ku Ching-Shun | Method of thin film epitaxial growth using atomic layer deposition |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004046392A1 (de) | 2004-09-24 | 2006-04-06 | Infineon Technologies Ag | Halbleiterspeicher |
| US7629198B2 (en) * | 2007-03-05 | 2009-12-08 | Intermolecular, Inc. | Methods for forming nonvolatile memory elements with resistive-switching metal oxides |
| JP5422552B2 (ja) * | 2007-05-09 | 2014-02-19 | インターモレキュラー， インコーポレイテッド | 抵抗性スイッチング不揮発性メモリ要素 |
| US7485487B1 (en) * | 2008-01-07 | 2009-02-03 | International Business Machines Corporation | Phase change memory cell with electrode |
| US7897953B2 (en) * | 2008-01-16 | 2011-03-01 | Micron Technology, Inc. | Multi-level programmable PCRAM memory |
| US8343813B2 (en) * | 2009-04-10 | 2013-01-01 | Intermolecular, Inc. | Resistive-switching memory elements having improved switching characteristics |
| US8003971B2 (en) * | 2008-03-19 | 2011-08-23 | Qimonda Ag | Integrated circuit including memory element doped with dielectric material |
| US8129704B2 (en) * | 2008-05-01 | 2012-03-06 | Intermolecular, Inc. | Non-volatile resistive-switching memories |
| US8008096B2 (en) * | 2008-06-05 | 2011-08-30 | Intermolecular, Inc. | ALD processing techniques for forming non-volatile resistive-switching memories |
| US8089137B2 (en) * | 2009-01-07 | 2012-01-03 | Macronix International Co., Ltd. | Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method |
| US8420478B2 (en) | 2009-03-31 | 2013-04-16 | Intermolecular, Inc. | Controlled localized defect paths for resistive memories |
| US8487292B2 (en) | 2010-03-16 | 2013-07-16 | Sandisk 3D Llc | Resistance-switching memory cell with heavily doped metal oxide layer |
| JP2011204785A (ja) | 2010-03-24 | 2011-10-13 | Toshiba Corp | 不揮発性記憶装置 |
| US8945305B2 (en) * | 2010-08-31 | 2015-02-03 | Micron Technology, Inc. | Methods of selectively forming a material using parylene coating |
| US8637410B2 (en) * | 2011-04-08 | 2014-01-28 | Applied Materials, Inc. | Method for metal deposition using hydrogen plasma |
| US8466005B2 (en) * | 2011-07-22 | 2013-06-18 | Intermolecular, Inc. | Method for forming metal oxides and silicides in a memory device |
| US8802492B2 (en) * | 2011-08-29 | 2014-08-12 | Intermolecular, Inc. | Method for forming resistive switching memory elements |
| US8779406B2 (en) * | 2012-01-23 | 2014-07-15 | Panasonic Corporation | Nonvolatile memory element and method for manufacturing the same |
-
2011
- 2011-08-29 US US13/219,806 patent/US8802492B2/en not_active Expired - Fee Related
-
2012
- 2012-08-23 JP JP2014528466A patent/JP2014533429A/ja active Pending
- 2012-08-23 WO PCT/US2012/052054 patent/WO2013032855A2/en active Application Filing
- 2012-08-23 KR KR1020147008309A patent/KR101942606B1/ko active IP Right Grant
-
2014
- 2014-06-27 US US14/317,255 patent/US9543516B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040043541A1 (en) * | 2002-08-29 | 2004-03-04 | Ahn Kie Y. | Atomic layer deposited lanthanide doped TiOx dielectric films |
| US20110081748A1 (en) * | 2007-05-09 | 2011-04-07 | Pragati Kumar | Methods for forming resistive-switching metal oxides for nonvolatile memory elements |
| US20110177677A1 (en) * | 2010-01-19 | 2011-07-21 | Ku Ching-Shun | Method of thin film epitaxial growth using atomic layer deposition |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170102732A (ko) * | 2016-03-02 | 2017-09-12 | 에스케이하이닉스 주식회사 | 스위칭 소자, 스위칭 소자 어레이, 저항 변화 메모리 장치, 및 이들의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8802492B2 (en) | 2014-08-12 |
| WO2013032855A3 (en) | 2013-05-10 |
| WO2013032855A2 (en) | 2013-03-07 |
| US20130048937A1 (en) | 2013-02-28 |
| JP2014533429A (ja) | 2014-12-11 |
| US9543516B2 (en) | 2017-01-10 |
| KR101942606B1 (ko) | 2019-01-25 |
| US20160172588A1 (en) | 2016-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11552086B2 (en) | Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material | |
| KR101942606B1 (ko) | 저항성 스위칭 메모리 소자들을 형성하는 방법 | |
| US9761800B2 (en) | Method for reducing forming voltage in resistive random access memory | |
| US8846484B2 (en) | ReRAM stacks preparation by using single ALD or PVD chamber | |
| US8981332B2 (en) | Nonvolatile resistive memory element with an oxygen-gettering layer | |
| US9853212B2 (en) | Resistive switching in memory cells | |
| US8787066B2 (en) | Method for forming resistive switching memory elements with improved switching behavior | |
| US20100258778A1 (en) | Resistive memory device and method for manufacturing the same | |
| KR101570742B1 (ko) | 저항성 랜덤 액세스 메모리 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |