KR101021973B1 - 비휘발성 기억소자 및 비휘발성 기억소자의 정보기록방법과정보판독방법 - Google Patents

비휘발성 기억소자 및 비휘발성 기억소자의 정보기록방법과정보판독방법 Download PDF

Info

Publication number
KR101021973B1
KR101021973B1 KR1020080094502A KR20080094502A KR101021973B1 KR 101021973 B1 KR101021973 B1 KR 101021973B1 KR 1020080094502 A KR1020080094502 A KR 1020080094502A KR 20080094502 A KR20080094502 A KR 20080094502A KR 101021973 B1 KR101021973 B1 KR 101021973B1
Authority
KR
South Korea
Prior art keywords
layer
ferroelectric
information
memory device
information storage
Prior art date
Application number
KR1020080094502A
Other languages
English (en)
Other versions
KR20100035248A (ko
Inventor
황철성
이현주
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020080094502A priority Critical patent/KR101021973B1/ko
Priority to PCT/KR2009/005245 priority patent/WO2010035980A2/ko
Publication of KR20100035248A publication Critical patent/KR20100035248A/ko
Application granted granted Critical
Publication of KR101021973B1 publication Critical patent/KR101021973B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

비휘발성 기억소자 및 비휘발성 기억소자의 정보기록방법과 정보판독방법이 개시된다. 본 발명에 따른 비휘발성 기억소자는 하부 전극과 상부 전극 사이에 개재된 메모리층을 구비한다. 메모리층은 강유전체로 이루어지며, 잔류 분극(remanent polarization)의 극성에 따라 정보를 저장하는 정보저장층과, 절연체로 이루어지며, 강유전체가 분극반전되는 경우에는 저항 특성을 나타내고, 강유전체가 분극반전되지 않거나 강유전체가 분극반전 된 후에는 커패시터 특성을 나타내는 스위칭층을 구비한다. 본 발명에 따른 비휘발성 기억소자는 정보의 저장은 강유전체로 이루어진 정보저장층에서 이루어지고, 정보의 판독은 절연체로 이루어진 스위칭층의 특성을 평가하여 이루어지는 새로운 개념의 비휘발성 기억소자이다. 그리고 메모리층을 100nm 이하의 두께로 스케일 다운되어도 데이터 유지능력과 내구성이 우수한 비휘발성 기억소자를 얻을 수 있다.
강유전체, 분극반전, 터널링, 분극

Description

비휘발성 기억소자 및 비휘발성 기억소자의 정보기록방법과 정보판독방법{Nonvolatile memory element, method for recording and reading the same}
본 발명은 비휘발성 기억소자에 관한 것으로, 보다 상세하게는 강유전체를 포함하는 비휘발성 기억소자와 그 정보기록방법 및 정보판독방법에 관한 것이다.
최근 정보통신 산업의 눈부신 발전으로 인하여 각종 기억소자의 수요가 증가하고 있다. 특히 휴대용 단말기, MP3 플레이어 등에 필요한 기억소자는 전원이 꺼지더라도 기록된 데이터가 지워지지 않는 비휘발성(nonvolatile)이 요구되고 있다. 비휘발성 기억소자는 전기적으로 데이터의 저장과 소거가 가능하고 전원이 공급되지 않아도 데이터의 보존이 가능하기 때문에, 다양한 분야에서 그 응용이 증가하고 있다. 그러나 종래에 반도체를 이용하여 구성된 다이나믹 랜덤 액세스 메모리(dynamic RAM, DRAM)는 전원이 공급되지 않는 상황에서는 저장된 정보를 모두 잃어버리는 휘발성(volatile)의 특징을 가지므로 이를 대체할 비휘발성 기억소자의 연구가 수행되고 있다.
대표적인 비휘발성 기억소자로 전기적으로 격리된 플로팅 게이트를 갖는 플래시 기억소자(flash memory device)에 관한 연구가 활발히 이루어졌다. 그러나 최 근에는 비휘발성 기억소자 중, 상전이 현상을 이용하는 상전이 랜덤 액세스 메모리(phase change RAM, PRAM), 자기저항변화현상을 이용하는 자기 랜덤 액세스 메모리(magnetic RAM, MRAM), 강유전체의 자발분극현상을 이용한 강유전체 랜덤 액세스 메모리(ferroelectric RAM, FRAM)과 더불어 금속 산화물 박막의 저항 스위칭(resistance switching) 또는 전도도 스위칭(conductivity switching) 현상을 이용하는 저항변화 랜덤 액세스 메모리(resistance RAM, ReRAM) 등이 주요 연구의 대상이다. 특히, 강유전체 랜덤 액세스 메모리는 다른 비휘발성 기억소자에 비하여 소자 구조가 아주 간단하고 제조 공정이 비교적 단순하여 주목을 많이 받고 있다.
한편, 대용량의 소자에 대한 요구는 점차 증대되어 소자의 집적도를 증가시키기 위한 연구가 이루어지고 있다. 그러나 소자의 집적도 증가를 위한 스케일 다운(scaling down)에 의해 공정의 허용오차가 더욱 엄격하게 되어 소자의 불량률이 증가하고, 소자의 신뢰성이 감소하며, 생산비용이 증가하는 문제점이 발생하였다. 강유전체 랜덤 액세스 메모리에 일반적으로 이용되는 PZT(Pb(Zr,Ti)O3)의 경우, 막의 두께를 스케일 다운시키게 되면 높은 잔류 분극 특성, 구동력, 절연 파괴 전압, 항전압 및 외부 환경에 대한 내구성 등을 확보하지 못하게 되어, 우수한 특성을 갖는 강유전체 랜덤 액세스 메모리를 얻을 수 없다.
특히 우수한 강유전체 랜덤 액세스 메모리를 구현하기 위해서는 기록된 정보를 오래 보관하기 위한 데이터 유지능력(retention)과 반복적인 기록을 위해서 많은 스위칭에도 일정한 저항값을 유지하는 내구성(endurance)이 우수해야 하는데, 스케일 다운되면, 데이터 유지능력과 내구성이 저하되는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 스케일 다운되어도 데이터 유지능력과 내구성이 우수한 새로운 형태의 비휘발성 기억소자 및 이 비휘발성 기억소자의 정보제공방법과 정보판독방법을 제공하는 데 있다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 비휘발성 기억소자는 하부 전극; 상기 하부 전극 상에 형성되고, 강유전체로 이루어지며, 잔류 분극(remanent polarization)의 극성에 따라 정보를 저장하는 정보저장층과, 절연체로 이루어지며, 상기 강유전체가 분극반전되는 경우에는 저항 특성을 나타내고, 상기 강유전체가 분극반전되지 않거나 상기 강유전체가 분극반전 된 후에는 커패시터 특성을 나타내는 스위칭층을 구비하는 메모리층; 및 상기 메모리층 상에 형성된 상부 전극;을 구비한다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 비휘발성 기억소자의 정보기록방법은 강유전체로 이루어지며 잔류 분극의 극성에 따라 정보를 저장하는 정보저장층과, 절연체로 이루어지며 상기 강유전체가 분극반전되는 경우에는 저항 특성을 나타내고, 상기 강유전체가 분극반전되지 않거나 상기 강유전체가 분극반전 된 후에는 커패시터 특성을 나타내는 스위칭층을 구비하는 메모리층이 두 개의 전극 사이에 배치된 비휘발성 기억소자를 준비하는 단계; 상기 메모리층에 상기 메모리층의 항복 전압(coercive voltage)의 크기보다 큰 전압을 인가하여, 상기 정보저 장층의 강유전체를 분극반전하는 단계; 및 상기 정보저장층을 이루는 강유전체의 잔류 분극의 극성에 따라 "0" 또는 "1"을 할당하는 단계;를 갖는다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 비휘발성 기억소자의 정보판독방법은 강유전체로 이루어지며 잔류 분극의 극성에 따라 정보를 저장하는 정보저장층과, 절연체로 이루어지며 상기 강유전체가 분극반전되는 경우에는 저항 특성을 나타내고, 상기 강유전체가 분극반전되지 않거나 상기 강유전체가 분극반전 된 후에는 커패시터 특성을 나타내는 스위칭층을 구비하는 메모리층이 두 개의 전극 사이에 배치된 비휘발성 기억소자를 준비하는 단계; 상기 정보저장층을 이루는 강유전체의 잔류 분극의 극성에 따라 "0" 또는 "1"을 할당하는 단계; 및 상기 메모리층에 상기 메모리층의 항복 전압의 크기보다 큰 전압을 인가하여, 상기 강유전체의 잔류 분극의 극성에 따라 달라지게 되는 상기 스위칭층의 특성의 차이에 따라 발생되는 물리량을 측정함으로써, 상기 정보저장층을 이루는 강유전체의 잔류 분극의 극성에 따라 할당된 "0" 또는 "1"을 판독하는 단계;를 갖는다.
본 발명에 따른 비휘발성 기억소자는 정보의 저장은 강유전체로 이루어진 정보저장층에서 이루어지고, 정보의 판독은 절연체로 이루어진 스위칭층의 특성을 평가하여 이루어지는 새로운 개념의 비휘발성 기억소자이다.
본 발명에 따른 비휘발성 기억소자는 메모리층에 동일한 크기의 전압을 인가하여, 정보의 기록과 판독을 할 수 있는 장점이 있다. 그리고 메모리층을 100nm 이하의 두께로 스케일 다운되어도 데이터 유지능력과 내구성이 우수한 비휘발성 기억 소자를 얻을 수 있다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 비휘발성 기억소자 및 비휘발성 기억소자의 정보기록방법과 정보판독방법의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명에 따른 비휘발성 기억소자에 대한 바람직한 일 실시예의 개략적인 구성을 나타내는 도면이다.
도 1을 참조하면, 본 발명에 따른 비휘발성 기억소자(100)는 하부 전극(110), 메모리층(140) 및 상부 전극(150)을 구비한다.
하부 전극(110)은 Pt, Ru 및 Ir과 같은 귀금속, Ti, Ta 및 W과 같은 내열 금속, TiN, TaN 및 WN과 같은 내열 금속 질화막, 또는 RuO2, IrO2 또는 SrRuO3 도전성 산화막으로 형성될 수 있다. 본 실시예에서는 하부 전극(110)으로 Ir이 이용되었다.
메모리층(140)은 하부 전극(110) 상에 형성되며, 정보저장층(120)과 스위칭층(130)을 구비한다.
정보저장층(120)은 잔류 분극(remanent polarization)의 극성에 따라 정보를 저장하는 것으로서, 하부 전극(110) 상에 형성되며, 강유전체로 이루어진다. 정보저장층 PZT(Pb(Zr,Ti)O3), SBT(SrBi2Ta2O9), BLT((Bix,La1 -x)4Ti3O12), SBTN(SrBi2(Ta,Nb)O9), BST(BaxSr(1-x)TiO3), LiNb3O8, LiTaO3 및 YMnO3와 같은 페로브스카이트(perovskite)형 강유전체 중에서 선택된 1종 이상으로 이루어질 수 있다. 또한, 정보저장층(120)은 PVDF(polyvinylidenefluoride)와 같은 폴리머 강유전체로 이루어질 수 있다. 정보저장층(120)은 단일막으로 형성될 수도 있고 여러 종류의 막이 적층된 다층막으로 형성될 수도 있다. 본 실시예에서는 PZT 단일막이 이용되었다.
정보저장층(120)은 10 내지 500nm 두께로, 바람직하게는 50 내지 200nm의 두께로 형성될 수 있다. 그리고 정보저장층(120)은 졸-겔(sol-gel) 방식을 이용한 스핀 코팅(spin coating)으로 도포되거나 스퍼터링법, 단원자 증착법(atomic layer deposition, ALD) 또는 화학기상 증착법(chemical vapor deposition, CVD)으로 형성될 수 있다. 또한, 도포 공정 후, 정보저장층(120)을 이루는 강유전체에 결정성을 부여하기 위하여, 열처리가 수행될 수 있다. 예컨대, 400 내지 700℃의 온도에서 1 내지 300분간, 바람직하게는 10 내지 50분간, 더욱 바람직하게는 20 내지 40분간 열처리가 수행될 수 있다. 특히, 본 실시예에 이용되는 PZT 단일막은 이러한 열처리에 의해 (111) 방향의 결정성을 갖게 된다.
스위칭층(130)은 정보저장층(120)을 이루는 강유전체가 분극반전되는 경우에는 저항 특성을 나타내고, 강유전체가 분극반전되지 않거나 강유전체가 분극반전된 후에는 커패시터 특성을 나타내는 것으로서, 정보저장층(120) 상에 형성되며, 절연체로 이루어진다. 스위칭층(130)은 정보저장층(120)에 비해 큰 저항값을 갖는 물질로 이루어지는 것이 바람직하다. 스위칭층(130)은 Al2O3, SiO2, Si3N4, MgO, HfO2, TiO2, ZrO2, Ta2O5, La2O3,Cr2O3 및 Nb2O5와 같이 높은 전기 저항과 절연 파괴 전압을 갖는 절연물질 중에서 선택된 1종 이상으로 이루어질 수 있다. 스위칭층(130)은 단일막으로 형성될 수도 있고 여러 종류의 막이 적층된 다층막으로 형성될 수도 있다. 본 실시예에서는 Al2O3 단일막이 이용되었다. 스위칭층(130)은 1 내지 10nm의 두께로 형성될 수 있으며, 단원자 증착법 또는 화학기상 증착법으로 형성될 수 있다.
상부 전극(150)은 메모리층(140) 상에 형성된다. 상부 전극(150)은 하부 전극(110)과 마찬가지로 Pt, Ru 및 Ir과 같은 귀금속, Ti, Ta 및 W과 같은 내열 금속, TiN, TaN 및 WN과 같은 내열 금속 질화막, 또는 RuO2, IrO2 또는 SrRuO3와 같은 도전성 산화막으로 형성될 수 있다.
이와 같이 형성된 메모리층(140)의 스위칭층(130)의 두께에 따른 전압-분극(polarization) 이력곡선을 도 2에 나타내었다. 이때 정보저장층(120)은 150nm 두께의 PZT를 이용하였고, 스위칭층(130)은 0 ~ 6nm 두께의 Al2O3를 이용하였다.
도 2에 도시된 바와 같이, 스위칭층(130)의 두께가 증가함에 따라 잔류 분극과 항전압(coercive voltage)이 증가함을 알 수 있었다.
도 1에 도시되어 있는 비휘발성 기억소자(100)는 정보의 저장은 강유전체로 이루어진 정보저장층(120)에서 이루어지고, 정보의 판독은 절연체로 이루어진 스위칭층(130)의 저항 변화특성을 평가하여 이루어지는 새로운 개념의 비휘발성 기억소자이다.
도 3은 본 발명에 따른 비휘발성 기억소자의 구동 원리를 설명하기 위한 개념도이다.
도 3에 도시된 바와 같이, 하부 전극(110)과 상부 전극(150)은 전도성 물질로 이루어지므로, 저항값이 작은 저항의 역할을 하게 된다. 그리고 정보저장층(120)은 강유전체로 이루어지므로, 커패시터의 특성이 나타나게 된다. 그러나 스위칭층(130)은 이와 같이 단순하지 않다. 스위칭층(130)은 경우에 따라서 저항의 특성과 커패시터의 특성이 나타나게 된다. 이것은 정보저장층(120)을 이루는 강유전체의 분극반전(polarization switching)과 관련이 있다.
일반적으로 정보저장층(120)을 이루는 강유전체가 분극반전되지 않거나 분극반전을 마친 다음이라면, 스위칭층(130)은 절연체로 이루어지므로 커패시터 특성을 나타내게 된다. 그러나 메모리층(140)에 항전압 이상의 전압을 인가하게 되면, 정보저장층(120)을 이루는 강유전체는 분극반전이 일어나게 된다. 즉, 강유전체의 분극의 극성이 반대의 극성으로 반전되는 것이다. 도 2의 전압-분극 이력곡선을 살펴보면, 항전압 부근에서의 전압에 따른 분극의 증감율이 아주 크므로, 이때 강유전체의 커패시턴스 값도 아주 큰 값을 갖게 된다.
따라서 정보저장층(120)과 스위칭층(130)은 직렬로 연결된 커패시터 형태이 고, 직렬로 연결된 커패시터는 커패시턴스 값에 반비례하게 전압이 인가되므로, 메모리층(140)에 인가된 전압의 대부분은 스위칭층(130)에 인가된다. 이때 스위칭층(130)에 인가되는 전압의 크기는 전자가 스위칭층(130)을 터널링하기에 충분한 정도가 된다. 예컨대 스위칭층(130)이 Al2O3막이고, 정보저장층(120)이 PZT막인 경우에, PZT막이 분극반전될 때 Al2O3막에 인가되는 전압은 대략 11 MV/cm 정도이어서 Al2O3의 터널링 문턱전압(threshold voltage)인 1 ~ 2 MV/cm 보다 훨씬 커지게 된다. 따라서 정보저장층(120)을 이루는 강유전체가 분극반전되는 경우에는 스위칭층(130)은 저항 특성을 나타내게 된다. 그리고 분극반전이 일어난 후에는 다시 정보저장층(120)을 이루는 강유전체의 커패시턴스 값이 작아지게 되어 스위칭층(130)에 인가되는 전압이 작아지므로, 스위칭층(130)은 다시 커패시터 특성을 나타내게 된다.
결국 스위칭층(130)은 정보저장층(120)을 이루는 강유전체가 분극반전되는 경우에는 저항 특성을 나타내고, 정보저장층(120)을 이루는 강유전체가 분극반전되지 않거나 분극반전된 후에는 커패시터 특성을 나타내게 된다. 즉 스위칭층(130)의 저항은 정보저장층(120)을 이루는 강유전체가 분극반전되면 작아지게 되고, 강유전체가 분극반전되지 않으면 저항이 커지게 된다.
본 발명에 따른 비휘발성 기억소자(100)는 이러한 특성을 이용하여, 정보를 기록하고 판독할 수 있다. 다만 종래의 비휘발성 기억소자와는 달리 정보를 저장할 때 이용되는 물질과 정보를 판독할 때 이용되는 물질이 다르다. 정보의 저장은 강 유전체 기억소자와 유사하게 정보저장층(120)을 이루는 강유전체의 잔류 분극의 극성에 따라 이루어진다. 따라서 본 발명에 따른 비휘발성 기억소자(100)에 정보를 기록하기 위해서는 메모리층(140)에 항전압의 크기 이상의 전압을 인가하여 정보저장층(120)을 이루는 강유전체의 잔류 분극의 극성을 변경함으로써 이루어진다.
이에 반해, 정보의 판독은 저항변화 기억소자과 유사하게 스위칭층(130)을 이루는 절연체의 저항의 크기 변화에 의해 이루어진다. 도 2에 도시된 바와 같이 정보저장층(120)을 이루는 강유전체의 잔류 분극의 극성이 정의되는 경우에, 양의 부호를 가지며 항전압보다 큰 크기의 전압을 메모리층(140)에 인가하면, 정보저장층(120)을 이루는 강유전체의 잔류 분극의 극성에 따라 서로 다른 물리량이 측정된다. 예컨대, 정보저장층(120)을 이루는 강유전체의 잔류 분극의 극성이 음(-)인 경우에는 양(+)의 전압을 인가함에 따라 강유전체가 분극반전되므로 스위칭층(130)은 저항 특성을 나타내게 된다. 그리고 정보저장층(120)을 이루는 강유전체의 잔류 분극의 극성이 양(+)인 경우에는 양(+)의 전압이 인가되어도 강유전체가 분극반전되지 않으므로 스위칭층(130)은 커패시터 특성을 나타내게 된다.
즉, 정보저장층(120)을 이루는 강유전체의 잔류 분극의 극성에 따라 스위칭층(130)의 특성이 차이를 보이므로, 이러한 차이가 나타나는 물리량을 측정하면 정보를 판독할 수 있게 된다. 상기의 물리량에는 메모리층을 흐르는 전류의 크기, 전류의 변화량, 메모리층의 저항과 같은 것들이 있을 수 있으며, 바람직하게는 메모리층을 흐르는 전류의 크기를 측정함으로써, 정보저장층(120)에 저장된 정보를 손쉽게 판독할 수 있게 된다. 정보저장층(120)을 이루는 강유전체의 잔류 분극의 극 성에 따라 판독전류의 크기 차이가 명확하게 나타나기 위해서는, 상술한 바와 같이 정보저장층(120)의 저항이 스위칭층(130)의 저항보다 작은 값을 갖는 것이 바람직하다.
상술한 바와 같이 정보를 기록하거나 판독하는 경우 모두 동일한 크기의 전압을 인가하여 이루어지므로, 소자를 구동하는 회로를 간단하게 구성할 수 있다. 그리고 터널링이 되는 경우와 그렇지 않은 경우의 차이를 통해 정보를 판독하므로, 메모리층(140)에 흐르는 전류의 크기 차이가 상당히 크게 되므로 명확하게 정보를 판독할 수 있게 된다. 또한, 터널링은 온도에 크게 영향을 받는 것이 아니므로, 외부의 온도와 관계없이 명확하게 정보를 판독할 수 있게 된다.
도 4는 본 발명에 따른 비휘발성 기억소자에 있어서, 스위칭층의 두께에 따른 사이클 횟수-잔류 분극 그래프를 나타내는 도면이다. 이때 정보저장층(120)은 150nm 두께의 PZT막이 이용되었고, 스위칭층(130)은 Al2O3막이 이용되었다. 그리고 하부 전극(110)은 Ir, 상부 전극(150)은 Pt가 이용되었다. 참조번호 410으로 표시된 그래프는 스위칭층(130)이 없는 경우를 나타낸 것이고, 참조번호 420으로 표시된 그래프는 스위칭층(130)의 두께가 1nm인 경우를 나타낸 것이다. 그리고 참조번호 430으로 표시된 그래프는 스위칭층(130)의 두께가 2nm인 경우를 나타낸 것이고, 참조번호 440으로 표시된 그래프는 스위칭층(130)의 두께가 3nm인 경우를 나타낸 것이다.
도 4에 도시된 바와 같이, 스위칭층(130)이 없는 경우(-■-, 410)는 처음부 터 정보저장층(120)을 이루는 강유전체의 잔류 분극이 감소하여, 100 사이클이 되기 전에 초기에 비해 1/3 가량으로 잔류 분극이 감소하게 된다. 그러나 스위칭층(130)의 두께가 1nm(-●-, 420), 2nm(-▲-, 430)로 증가함에 따라 점차 사이클 횟수에 따른 정보저장층(120)을 이루는 강유전체의 잔류 분극의 특성이 우수하게 된다. 그리고 스위칭층(130)의 두께가 3nm(-◆-. 440)인 경우에는, 106 사이클까지도 초기와 거의 동일한 잔류 분극 특성을 나타냄을 알 수 있다. 도시하지는 않았으나 스위칭층(130)의 두께를 더욱 증가시키면, 107 사이클까지도 초기와 큰 차이가 없는 잔류 분극 특성이 나타남을 확인할 수 있었다.
일반적으로, 강유전체를 분극반전되도록 하는 경우에, 완전히 분극반전이 끝나는 시점을 명확하게 알 수 없다. 따라서 강유전체가 완전히 분극반전된 후에도 일정 시간 동안 전압이 더 인가될 수밖에 없다. 그런데 강유전체가 완전히 분극반전된 후의 전압이 인가되는 동안에, 인가되는 전압에 의해 강유전체의 내부로 전하가 주입되므로, 이로 인해 도 4의 참조번호 410으로 표시된 그래프와 같이 소자의 내구성(endurance)이 저하되게 된다. 그러나 본 발명에 따른 비휘발성 기억소자의 경우에는 스위칭층(130)이 분극반전 후에는 커패시터의 역할을 하여 전하가 강유전체에 주입되는 것을 방지하므로, 도 4의 참조번호 420, 430, 440으로 표시된 그래프와 같이 소자의 내구성이 현저하게 향상된다.
도 5는 본 발명에 따른 비휘발성 기억소자에 있어서, 정보저장층을 이루는 강유전체가 분극반전을 마치고 1초 후의 정보저장층 두께에 따른 스위칭층 두께-잔 류 분극 그래프를 나타내는 도면이다. 이때 정보저장층(120)은 PZT막이 이용되었고, 스위칭층(130)은 Al2O3막이 이용되었다. 그리고 하부 전극(110)은 Ir, 상부 전극(150)은 Pt가 이용되었다. 참조번호 510으로 표시된 그래프는 정보저장층(130)의 두께가 50nm인 경우를 나타낸 것이고, 참조번호 520으로 표시된 그래프는 정보저장층(130)의 두께가 150nm인 경우를 나타낸 것이다.
도 5에 도시된 바와 같이, 스위칭층(130)이 존재하는 경우와 그렇지 않은 경우의 잔류 분극은 큰 차이가 있음을 알 수 있다. 즉, 정보저장층을 이루는 강유전체가 분극반전을 마치고 1초 후에도 스위칭층(130)이 존재하지 않는 경우에는 잔류 분극이 상당히 감소함을 알 수 있다. 이러한 현상은 탈분극 효과(depolarization effect)에 기인하는 것으로, 스위칭층(130)은 탈분극 효과 방지에 상당히 유효함을 알 수 있다. 특히, 정보저장층(120)의 두께가 얇을수록 스위칭층(130)의 역할이 중요함을 알 수 있는데, 이는 탈분극 효과가 강유전체의 두께가 얇을수록 더 커지기 때문이다. 결국 스위칭층(130)을 이용하면, 50nm 정도의 강유전체를 정보저장층(120)으로 이용할 때에도 데이터 유지능력(retention)이 우수하게 되어, 소자의 스케일 다운되는 경우에 본 발명은 유용한 것이다.
도 6은 본 발명에 따른 비휘발성 기억소자에 있어서, 정보저장층을 이루는 강유전체가 분극반전을 마치고 1초 후의 전압-분극 이력곡선을 나타내는 도면이다. 이때 정보저장층(120)은 PZT 150nm 두께의 PZT막이 이용되었고, 스위칭층(130)은 Al2O3막이 이용되었다. 그리고 하부 전극(110)은 Ir, 상부 전극(150)은 Pt가 이용되 었다. 참조번호 610으로 표시된 그래프는 스위칭층(130)이 없는 경우를 나타낸 것이고, 참조번호 620으로 표시된 그래프는 스위칭층(130)의 두께가 2nm인 경우를 나타낸 것이다.
도 6에 도시된 바와 같이, 스위칭층(130)이 없는 경우(610)에는 전압-분극 이력곡선이 불연속 정도가 아주 심함을 알 수 있다. 이에 반해 2nm 두께의 스위칭층(130)이 존재하는 경우(620)에는 전압-분극 이력곡선의 불연속 정도가 상당히 둔화되었음을 알 수 있다. 정보저장층(120)을 이루는 강유전체가 분극반전된 후에 전압-분극 이력곡선이 불연속적으로 되는 것은 탈분극 효과에 기인한다. 탈분극 효과의 발생이 심화되면, 데이터 유지능력이 저하되어 정보를 오독할 우려가 커지게 된다.
도 5 및 도 6을 함께 살펴보면, 스위칭층(130)은 탈분극 효과의 방지에 상당히 유용하게 작용함을 알 수 있다. 이는 스위칭층(130)과 정보저장층(120)의 계면에 포획된 전하가 정보저장층(120)을 이루는 강유전체의 탈분극을 방지하기 때문으로, 의도적으로 전압을 인가하지 않는다면 반영구적으로 탈분극을 방지할 수 있다. 예컨대, 1nm 두께의 Al2O3막으로 스위칭층(130)이 형성된다면, 탈분극 전압은 대략 11V 정도가 된다. 이 정도의 전압은 상당히 큰 전압으로서, 우연히 이 정도 크기의 전압이 인가되는 경우는 거의 발생하지 않으므로, 한번 저장된 정보는 일정하게 유지된다.
결국, 본 발명에 따른 비휘발성 기억소자(100)는 스케일 다운되어도 소자의 내구성과 데이터 유지능력이 우수하게 유지되며, 정보의 저장 영역과 정보의 판독 영역이 구분된 새로운 개념의 비휘발성 기억소자이다. 뿐만 아니라, 정보 판독시 오독의 우려가 적으며, 주위 온도에도 큰 영향을 받지 않는 장점이 있다.
특히, 본 발명에 따른 비휘발성 기억소자(100)는 일견 종래의 전하 저장 방식을 이용하는 강유전체 기억소자와 유사한 것 같으나 그 동작 원리의 측면에서 전혀 다르다. 전하저장방식을 이용하는 강유전체 기억소자는 소자의 스케일 다운에 따라, 강유전체의 커패시턴스의 크기가 작아지게 되고, 이에 따라 전하 저장 능력 및 트랜지스터의 성능이 저하된다. 결국 종래의 강유전체 기억소자는 스케일 다운에 한계를 보일 수밖에 없다. 그러나 본 발명에 따른 비휘발성 기억소자(100)는 정보 판독시에 정보저장층(120)을 이루는 강유전체에 저장된 전하를 읽어내는 것이 아니고 스위칭층(130)의 저항 변화에 따른 시스템의 전원으로부터 유도된 전류량의 변화를 감지하는 것이기 때문에 기존의 강유전체 기억소자와는 전혀 다른 동작 원리를 가지고 있다. 그리고 본 발명에 따른 비휘발성 기억소자(100)는 스케일 다운에 따른 소자 성능저하가 최소화되는 장점이 있다.
본 발명에 따른 비휘발성 기억소자(100)를 기존의 상전이 기억소자 또는 저항변화 기억소자와 같은 비휘발성 기억소자들과 비교하면 다음과 같은 장점이 있다. 상전이 기억소자의 경우는 고온/급랭을 이용한 물질의 가변적인 상전이를 이용하므로 내구성을 확보하기가 극히 어렵다. 그러나 본 발명에 따른 비휘발성 기억소자(100)는 어떠한 상전이도 요구하지 않기 때문에 상술한 바와 같이 내구성을 확보할 수 있다.
저항변화 기억소자의 경우는 여러 가지 동작원리가 있으나 공통적인 점은 저항변화 물질의 결함과 이에 관련된 미시적/국소적 이온 이동이라는 것이다. 그러나 결함에 기인한 동작은 결함의 본성인 불규칙성(randomness)의 영향을 받지 않을 수 없다. 따라서 저항변화 기억소자는 일반적으로 내구성, 재현성, 균일성 등을 확보하는 것이 극히 어렵다. 그러나 본 발명에 따른 비휘발성 기억소자(100)는 강유전체 물질의 고유한 본래 성질인 분극반전과 얇은 절연층의 터널링 현상을 이용하는 것으로서, 이는 사용되는 물질계의 결함과 아무 관련이 없으므로 내구성, 재현성, 균일성 등을 확보하는 것이 용이하다. 따라서 본 발명에 따른 비휘발성 기억소자(100)는 기존의 어떠한 비휘발성 기억소자가 갖추지 못한 장점을 고루 갖추고 있는 우수한 비휘발성 기억소자에 해당한다.
이상에서, 메모리층(140)이 정보저장층(120) 하나와 스위칭층(130) 하나가 순차적으로 적층된 구조에 대해서 도시하고 설명하였으나, 이에 한정되는 것은 아니다. 예컨대, 메모리층(140)은 스위칭층(130)과 정보저장층(120)이 순차적으로 적층된 구조일 수도 있고, 정보저장층(120)과 스위칭층(130) 각각은 둘 이상이 적층되어 메모리층(140)이 형성될 수도 있다. 메모리층(140)이 이와 같이 구성된 경우에도 정보저장층(120)이 정보를 저장하는 역할을 하고, 스위칭층(130)이 정보를 판독하는 역할을 하는 것은 도 1에서 설명한 것과 유사하다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
도 1은 본 발명에 따른 비휘발성 기억소자에 대한 바람직한 일 실시예의 개략적인 구성을 나타내는 도면이다.
도 2는 본 발명에 따른 비휘발성 기억소자에 있어서, 스위칭층 두께에 따른 전압-분극(polarization) 이력곡선을 나타내는 도면이다.
도 3은 본 발명에 따른 비휘발성 기억소자의 구동 원리를 설명하기 위한 개념도이다.
도 4는 본 발명에 따른 비휘발성 기억소자에 있어서, 스위칭층 두께에 따른 사이클 횟수-잔류 분극 그래프를 나타내는 도면이다.
도 5는 본 발명에 따른 비휘발성 기억소자에 있어서, 정보저장층을 이루는 강유전체가 분극반전을 마치고 1초 후의 정보저장층 두께에 따른 스위칭층 두께-잔류 분극 그래프를 나타내는 도면이다.
도 6은 본 발명에 따른 비휘발성 기억소자에 있어서, 정보저장층을 이루는 강유전체가 분극반전을 마치고 1초 후의 전압-분극 이력곡선을 나타내는 도면이다.

Claims (16)

  1. 하부 전극;
    상기 하부 전극 상에 형성되고,
    강유전체로 이루어지며, 잔류 분극(remanent polarization)의 극성에 따라 정보를 저장하는 정보저장층과,
    절연체로 이루어지며, 상기 강유전체가 분극반전되는 경우에는 저항 특성을 나타내고, 상기 강유전체가 분극반전되지 않거나 상기 강유전체가 분극반전 된 후에는 커패시터 특성을 나타내어, 이러한 특성 차이에 따라 발생되는 물리량을 측정하여 정보를 판독하게 하는 스위칭층을 구비하는 메모리층; 및
    상기 메모리층 상에 형성된 상부 전극;을 포함하는 것을 특징으로 하는 비휘발성 기억소자.
  2. 제1항에 있어서,
    상기 정보저장층은 PZT(Pb(Zr,Ti)O3), SBT(SrBi2Ta2O9), BLT((Bix,La1 -x)4Ti3O12), SBTN(SrBi2(Ta,Nb)O9), BST(BaxSr(1-x)TiO3), LiNb3O8, LiTaO3, YMnO3 및 PVDF(polyvinylidenefluoride) 중에서 선택된 1종 이상으로 이루어진 것을 특징으로 하는 비휘발성 기억소자.
  3. 제1항에 있어서,
    상기 스위칭층은 Al2O3, SiO2, Si3N4, MgO, HfO2, TiO2, ZrO2, Ta2O5, La2O3,Cr2O3 및 Nb2O5 중에서 선택된 1종 이상으로 이루어진 것을 특징으로 하는 비휘발성 기억소자.
  4. 제1항에 있어서,
    상기 정보저장층은 10 내지 500nm 두께를 가지며, 상기 스위칭층은 1 내지 10nm 두께를 갖는 것을 특징으로 하는 비휘발성 기억소자.
  5. 제1항에 있어서,
    상기 정보저장층의 저항은 스위칭층의 저항보다 작은 것을 특징으로 하는 비휘발성 기억소자.
  6. 강유전체로 이루어지며 잔류 분극의 극성에 따라 정보를 저장하는 정보저장층과, 절연체로 이루어지며 상기 강유전체가 분극반전되는 경우에는 저항 특성을 나타내고, 상기 강유전체가 분극반전되지 않거나 상기 강유전체가 분극반전 된 후에는 커패시터 특성을 나타내어, 이러한 특성 차이에 따라 발생되는 물리량을 측정하여 정보를 판독하게 하는 스위칭층을 구비하는 메모리층이 두 개의 전극 사이에 배치된 비휘발성 기억소자를 준비하는 단계;
    상기 메모리층에 상기 메모리층의 항복 전압(coercive voltage)의 크기보다 큰 전압을 인가하여, 상기 정보저장층의 강유전체를 분극반전하는 단계; 및
    상기 정보저장층을 이루는 강유전체의 잔류 분극의 극성에 따라 "0" 또는 "1"을 할당하는 단계;를 포함하는 것을 특징으로 하는 비휘발성 기억소자의 정보기록방법.
  7. 제6항에 있어서,
    상기 정보저장층은 PZT(Pb(Zr,Ti)O3), SBT(SrBi2Ta2O9), BLT((Bix,La1-x)4Ti3O12), SBTN(SrBi2(Ta,Nb)O9), BST(BaxSr(1-x)TiO3), LiNb3O8, LiTaO3, YMnO3 및 PVDF(polyvinylidenefluoride) 중에서 선택된 1종 이상으로 이루어진 것을 특징으로 하는 비휘발성 기억소자의 정보기록방법.
  8. 제6항에 있어서,
    상기 스위칭층은 Al2O3, SiO2, Si3N4, MgO, HfO2, TiO2, ZrO2, Ta2O5, La2O3,Cr2O3 및 Nb2O5 중에서 선택된 1종 이상으로 이루어진 것을 특징으로 하는 비휘발성 기억소자의 정보기록방법.
  9. 제6항에 있어서,
    상기 정보저장층은 10 내지 500nm 두께를 가지며, 상기 스위칭층은 1 내지 10nm 두께를 갖는 것을 특징으로 하는 비휘발성 기억소자의 정보기록방법.
  10. 제6항에 있어서,
    상기 정보저장층의 저항은 스위칭층의 저항보다 작은 것을 특징으로 하는 비휘발성 기억소자의 정보기록방법.
  11. 강유전체로 이루어지며 잔류 분극의 극성에 따라 정보를 저장하는 정보저장층과, 절연체로 이루어지며 상기 강유전체가 분극반전되는 경우에는 저항 특성을 나타내고, 상기 강유전체가 분극반전되지 않거나 상기 강유전체가 분극반전 된 후에는 커패시터 특성을 나타내는 스위칭층을 구비하는 메모리층이 두 개의 전극 사이에 배치된 비휘발성 기억소자를 준비하는 단계;
    상기 정보저장층을 이루는 강유전체의 잔류 분극의 극성에 따라 "0" 또는 "1"을 할당하는 단계; 및
    상기 메모리층에 상기 메모리층의 항복 전압의 크기보다 큰 전압을 인가하여, 상기 강유전체의 잔류 분극의 극성에 따라 달라지게 되는 상기 스위칭층의 특성의 차이에 따라 발생되는 물리량을 측정함으로써, 상기 정보저장층을 이루는 강유전체의 잔류 분극의 극성에 따라 할당된 "0" 또는 "1"을 판독하는 단계;를 포함하는 것을 특징으로 하는 비휘발성 기억소자의 정보판독방법.
  12. 제11항에 있어서,
    상기 스위칭층의 특성에 따라 발생되는 물리량은 상기 메모리층에 흐르는 전류의 크기인 것을 특징으로 하는 비휘발성 기억소자의 정보판독방법.
  13. 제11항 또는 제12항에 있어서,
    상기 정보저장층은 PZT(Pb(Zr,Ti)O3), SBT(SrBi2Ta2O9), BLT((Bix,La1-x)4Ti3O12), SBTN(SrBi2(Ta,Nb)O9), BST(BaxSr(1-x)TiO3), LiNb3O8, LiTaO3, YMnO3 및 PVDF(polyvinylidenefluoride) 중에서 선택된 1종 이상으로 이루어진 것을 특징으로 하는 비휘발성 기억소자의 정보판독방법.
  14. 제11항 또는 제12항에 있어서,
    상기 스위칭층은 Al2O3, SiO2, Si3N4, MgO, HfO2, TiO2, ZrO2, Ta2O5, La2O3,Cr2O3 및 Nb2O5 중에서 선택된 1종 이상으로 이루어진 것을 특징으로 하는 비휘발성 기억소자의 정보판독방법.
  15. 제11항 또는 제12항에 있어서,
    상기 정보저장층은 10 내지 500nm 두께를 가지며, 상기 스위칭층은 1 내지 10nm 두께를 갖는 것을 특징으로 하는 비휘발성 기억소자의 정보판독방법.
  16. 제11항 또는 제12항에 있어서,
    상기 정보저장층의 저항은 스위칭층의 저항보다 작은 것을 특징으로 하는 비휘발성 기억소자의 정보판독방법.
KR1020080094502A 2008-09-26 2008-09-26 비휘발성 기억소자 및 비휘발성 기억소자의 정보기록방법과정보판독방법 KR101021973B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080094502A KR101021973B1 (ko) 2008-09-26 2008-09-26 비휘발성 기억소자 및 비휘발성 기억소자의 정보기록방법과정보판독방법
PCT/KR2009/005245 WO2010035980A2 (ko) 2008-09-26 2009-09-15 비휘발성 기억소자 및 비휘발성 기억소자의 정보기록방법과 정보판독방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080094502A KR101021973B1 (ko) 2008-09-26 2008-09-26 비휘발성 기억소자 및 비휘발성 기억소자의 정보기록방법과정보판독방법

Publications (2)

Publication Number Publication Date
KR20100035248A KR20100035248A (ko) 2010-04-05
KR101021973B1 true KR101021973B1 (ko) 2011-03-16

Family

ID=42060239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080094502A KR101021973B1 (ko) 2008-09-26 2008-09-26 비휘발성 기억소자 및 비휘발성 기억소자의 정보기록방법과정보판독방법

Country Status (2)

Country Link
KR (1) KR101021973B1 (ko)
WO (1) WO2010035980A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727405B2 (en) 2017-03-22 2020-07-28 Micron Technology, Inc. Chalcogenide memory device components and composition
US10163977B1 (en) 2017-03-22 2018-12-25 Micron Technology, Inc. Chalcogenide memory device components and composition
KR20180134121A (ko) * 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 저항 변화 메모리 소자
KR20190067668A (ko) * 2017-12-07 2019-06-17 에스케이하이닉스 주식회사 저항 변화 소자
KR102188583B1 (ko) * 2018-12-03 2020-12-09 마이크론 테크놀로지, 인크 칼코게나이드 메모리 디바이스 컴포넌트들 및 조성물
FR3090196B1 (fr) * 2018-12-18 2021-10-29 Commissariat Energie Atomique Procede de fabrication d’une memoire ferroelectrique et procede de co-fabrication d’une memoire ferroelectrique et d’une memoire resistive
US20220140146A1 (en) * 2020-10-30 2022-05-05 Applied Materials, Inc. Ferroelectric devices enhanced with interface switching modulation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728148B1 (ko) 2004-09-10 2007-06-13 후지쯔 가부시끼가이샤 강유전체 메모리, 다치 데이터 기록 방법 및 다치 데이터판독 방법
KR100744566B1 (ko) 2006-09-08 2007-08-01 한국전자통신연구원 금속산화물을 이용한 게이트 스택, 이를 포함하는트랜지스터 일체형 메모리 소자 및 그 메모리소자의구동방법
KR100769547B1 (ko) 2005-12-05 2007-10-23 한국전자통신연구원 유전체 박막을 포함하는 메모리 소자 및 그 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970067828A (ko) * 1996-03-27 1997-10-13 김광호 누설 전류를 이용한 강유전체 메모리
JP2002043538A (ja) * 2000-07-27 2002-02-08 Mitsubishi Electric Corp 不揮発性半導体記憶装置
KR100355267B1 (en) * 2000-12-27 2002-10-11 Korea Electronics Telecomm Method for etching oxide material and metal multi thin films and method for fabricating field effect transistor by using the same
JP4553137B2 (ja) * 2005-09-05 2010-09-29 セイコーエプソン株式会社 複合酸化物積層体の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728148B1 (ko) 2004-09-10 2007-06-13 후지쯔 가부시끼가이샤 강유전체 메모리, 다치 데이터 기록 방법 및 다치 데이터판독 방법
KR100769547B1 (ko) 2005-12-05 2007-10-23 한국전자통신연구원 유전체 박막을 포함하는 메모리 소자 및 그 제조방법
KR100744566B1 (ko) 2006-09-08 2007-08-01 한국전자통신연구원 금속산화물을 이용한 게이트 스택, 이를 포함하는트랜지스터 일체형 메모리 소자 및 그 메모리소자의구동방법

Also Published As

Publication number Publication date
KR20100035248A (ko) 2010-04-05
WO2010035980A3 (ko) 2010-06-17
WO2010035980A2 (ko) 2010-04-01

Similar Documents

Publication Publication Date Title
US11856790B2 (en) Ferroelectric capacitors
KR100657897B1 (ko) 전압 제어층을 포함하는 메모리 소자
US6815744B1 (en) Microelectronic device for storing information with switchable ohmic resistance
KR101021973B1 (ko) 비휘발성 기억소자 및 비휘발성 기억소자의 정보기록방법과정보판독방법
US5889696A (en) Thin-film capacitor device and RAM device using ferroelectric film
US20120281451A1 (en) Ferro-Resistive Random Access Memory (FERRO-RRAM), Operation Method and Manufacturing Method Thereof
US5578846A (en) Static ferroelectric memory transistor having improved data retention
Eshita et al. Ferroelectric random access memory (FRAM) devices
KR20040070564A (ko) 강유전체 커패시터 및 그 제조방법
US5977577A (en) Ferroelectric based memory devices utilizing low curie point ferroelectrics and encapsulation
US7619268B2 (en) Fast remanent resistive ferroelectric memory
US7529116B2 (en) Memory device having a threshold voltage switching device and a method for storing information in the memory device
EP1481398B1 (en) A memory cell
JP2004311512A (ja) 多値情報記憶素子、その使用方法およびその製造方法
US5677825A (en) Ferroelectric capacitor with reduced imprint
KR101003452B1 (ko) 멀티 비트 강유전체 메모리 소자 및 그 제조방법
US20240188304A1 (en) Capacitive memory structure and method for reading-out a capacitive memory structure
JP3541749B2 (ja) 半導体記憶装置及びその製造方法
JPH09213899A (ja) 強誘電体膜を有する不揮発性メモリ装置
JP2000022091A (ja) 強誘電体メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150212

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160122

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 10