JP2002359353A - 強誘電体メモリ及び電子機器 - Google Patents

強誘電体メモリ及び電子機器

Info

Publication number
JP2002359353A
JP2002359353A JP2002070806A JP2002070806A JP2002359353A JP 2002359353 A JP2002359353 A JP 2002359353A JP 2002070806 A JP2002070806 A JP 2002070806A JP 2002070806 A JP2002070806 A JP 2002070806A JP 2002359353 A JP2002359353 A JP 2002359353A
Authority
JP
Japan
Prior art keywords
ferroelectric
layer
oriented
cubic
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002070806A
Other languages
English (en)
Inventor
Amamitsu Higuchi
天光 樋口
Setsuya Iwashita
節也 岩下
Hiroshi Miyazawa
弘 宮澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002070806A priority Critical patent/JP2002359353A/ja
Priority to US10/105,001 priority patent/US6720599B2/en
Publication of JP2002359353A publication Critical patent/JP2002359353A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 疲労特性に優れたSrBi2Ta29(SB
T)を強誘電体層に用いてキャパシタ型強誘電体メモリ
を構成する場合、無配向膜では角型性に劣り、配向膜も
SBTがc軸配向しやすいため、a軸方向の分極モーメ
ントを有効に利用することができなかった。 【解決手段】 Si単結晶基板11上に、金属酸化物か
らなるバッファ層12、ペロブスカイト構造の導電性酸
化物からなる下部電極層13をエピタキシャル成長さ
せ、さらにSBTからなる強誘電体層14を、そのc軸
を基板に垂直な方向から45〜55°傾けてエピタキシ
ャル成長させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、金属酸化物薄膜を
用いた強誘電体メモリに関し、さらに、この強誘電体メ
モリを用いた電子機器に関する。
【0002】
【従来の技術】近年、強誘電体を用いた不揮発性メモリ
である強誘電体メモリの開発が急速に進展している。強
誘電体メモリは、強誘電体をキャパシタとして用い1T
/1C構造などを形成するキャパシタ型と、強誘電体を
SiO2の代わりに電界効果トランジスタのゲート絶縁
膜として用いるMFSFET型とに分類される。MFS
FET型は、高集積化や非破壊読出しといった点で有利
ではあるが、構造上の作製の困難さから実現しておら
ず、現状ではキャパシタ型の開発および商品化が先行し
ている。
【0003】キャパシタ型強誘電体メモリに採用されて
いる強誘電体材料は、PbZr1-xTix3(PZ
T)、SrBi2Ta29(SBT)に二分される。う
ちSBT材料は、残留分極PrはPZTに比較して小さ
いものの、メモリ素子の信頼性を左右する疲労特性に非
常に優れており、また鉛レスという環境問題の見地から
も、非常に有望な材料である。
【0004】
【発明が解決しようとする課題】しかし、SBTを強誘
電体として強誘電体キャパシタを構築する場合、以下の
ような問題があった。
【0005】SBTは、a=5.522Å、b=5.5
24Å、c=25.026Åの斜方晶構造を有するが、
その分極モーメントはa軸方向にのみ出現し、b軸およ
びc軸方向には出現しない。従って、基板/下部電極/
強誘電体/上部電極の構造を有する強誘電体キャパシタ
にSBTを用いる場合、分極モーメントを有効に使うた
めには、下部電極から上部電極への電界方向と分極軸が
平行になるように、強誘電体層SBTをa軸配向させる
のが望ましい(例えば特開平8−335672)。しか
しながら、SBTは層状構造を有するため、c軸配向す
ることは容易であっても、a軸配向させることは大変困
難である。また、無配向多結晶薄膜においては、各結晶
粒の分極軸と印加電界とのなす角度がばらついているた
め、各結晶粒が分極反転するときの印加電圧にもばらつ
きが生じ、ヒステリシス曲線の角型性に劣る。
【0006】ここで、Si単結晶基板上でSBTを、何
らかのバッファ層および下部電極を介して、c軸を基板
に垂直な方向から傾いた状態でエピタキシャル成長させ
ることができれば、結晶性が向上して角型性が向上する
とともに、a軸方向にしか出現しない分極モーメントを
より有効に使うことが可能になる。特に、SBTと格子
整合性に優れたペロブスカイト構造の金属酸化物電極を
下部電極として用い、立方晶あるいは擬立方晶で(11
0)あるいは(111)配向でエピタキシャル成長させ
ることができれば、その上にSBTのc軸を基板に垂直
な方位よりそれぞれ角をそれぞれ45°あるいは55°
傾けた状態でエピタキシャル成長させることが可能にな
り、a軸とb軸は分極処理によって揃えられると仮定す
ると、完全にa軸配向した場合の分極モーメントのそれ
ぞれ71%(=Sin45°)、82%(=Sin55
°)が有効に利用できると考えられる。
【0007】そこで、本発明は、バッファ層および下部
電極層を用いて、Si単結晶基板上にSBT強誘電体層
を、そのc軸が基板に垂直な方向から傾いている状態で
エピタキシャル成長させ、残留分極特性、角型性に優れ
たキャパシタ型強誘電体メモリを提供することを目的と
している。
【0008】
【課題を解決するための手段】請求項1記載の強誘電体
メモリは、Si単結晶基板と、前記Si単結晶基板上に
金属酸化物からなるバッファ層と、前記バッファ層上に
ペロブスカイト構造の導電性酸化物、金属プラチナPt
のいずれかを含む下部電極層と、前記下部電極層上に層
状ペロブスカイト構造のSrBi2Ta29からなる強
誘電体層と、前記強誘電体層上に上部電極層を有するこ
とを特徴とする。
【0009】上記構成によれば、Si単結晶基板上に、
SrBi2Ta29強誘電体層をエピタキシャル成長さ
せることができ、角型性に優れた強誘電体メモリが得ら
れるという効果を有する。
【0010】請求項2記載の強誘電体メモリは、請求項
1記載の強誘電体メモリにおいて、前記Si単結晶基板
は(100)基板であり、前記バッファ層はイットリア
安定化ジルコニアYSZ、酸化セリウムCeO2のいず
れかを含んだフルオライト構造の金属酸化物が立方晶
(100)配向し、前記下部電極層は立方晶または擬立
方晶(110)配向し、前記強誘電体層は斜方晶(11
6)または(117)配向することを特徴とする。
【0011】上記構成によれば、(100)Si単結晶
基板上に、SrBi2Ta29強誘電体層を、c軸が基
板に垂直な方向から約45°傾いた状態でエピタキシャ
ル成長させることができ、角型性に優れ、かつ分極モー
メントの約71%を利用できる強誘電体メモリが得られ
るという効果を有する。
【0012】請求項3記載の強誘電体メモリは、請求項
1記載の強誘電体メモリにおいて、前記Si単結晶基板
は(110)基板であり、前記バッファ層はNaCl構
造の金属酸化物MO(M=Mg、Ca、Sr、Ba)が
立方晶(110)配向し、前記下部電極層は立方晶また
は擬立方晶(110)配向し、前記強誘電体層は斜方晶
(116)または(117)配向することを特徴とす
る。
【0013】上記構成によれば、(110)Si単結晶
基板上に、SrBi2Ta29強誘電体層を、c軸が基
板に垂直な方向から約45°傾いた状態でエピタキシャ
ル成長させることができ、角型性に優れ、かつ分極モー
メントの約71%を利用できる強誘電体メモリが得られ
るという効果を有する。
【0014】請求項4記載の強誘電体メモリは、請求項
1記載の強誘電体メモリにおいて、前記Si単結晶基板
は(111)基板であり、前記バッファ層はNaCl構
造の金属酸化物MO(M=Mg、Ca、Sr、Ba)が
立方晶(111)配向し、前記下部電極層は立方晶また
は擬立方晶(111)配向し、前記強誘電体層は斜方晶
(103)または(104)配向することを特徴とす
る。
【0015】上記構成によれば、(111)Si単結晶
基板上に、SrBi2Ta29強誘電体層を、c軸が基
板に垂直な方向から約55°傾いた状態でエピタキシャ
ル成長させることができ、角型性に優れ、かつ分極モー
メントの約82%を利用できる強誘電体メモリが得られ
るという効果を有する。
【0016】請求項5記載の強誘電体メモリは、請求項
1から4のいずれかに記載の強誘電体メモリにおいて、
前記下部電極層、前記強誘電体層及び前記上部電極層を
含むメモリセルがマトリックス状に配置されることを特
徴とする。
【0017】上記構成によれば、いわゆるメモリセルア
レイで構成された強誘電体メモリにおいても優れた角型
性を実現することができる。
【0018】請求項6記載の強誘電体メモリは、請求項
5記載の強誘電体メモリにおいて、前記下部電極層が互
いに間隔をあけて略平行にストライプ状に配列した複数
の下部ストライプ電極を有し、前記上部電極層は、前記
下部ストライプ電極の配列方向と直交する方向に、互い
に間隔をあけて略平行にストライプ状に配列した複数の
上部ストライプ電極を有し、前記メモリセルは、前記下
部ストライプ電極と前記上部ストライプ電極の交差領域
に形成されることを特徴とする。
【0019】上記構成によれば、メモリセルに対応する
下部ストライプ電極及び上部ストライプ電極に電圧を印
加することで、当該メモリセルを選択することができ
る。
【0020】請求項7記載の電子機器は、請求項1乃至
6のいずれか1項に記載の強誘電体メモリを備えたこと
を特徴とする。
【0021】上記構成によれば、強誘電体メモリがメモ
リ特性と集積度を兼備することで、信頼性の高い、小型
の電子機器が得られるという効果を有する。
【0022】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。
【0023】図1は本発明の強誘電体メモリを構成する
メモリセルの断面図、図2はメモリセルアレイの外観斜
視図、図3はメモリセルアレイを模式的に示す平面図で
ある。
【0024】本実施の形態の強誘電体メモリ1000
は、強誘電体材料を用いて単純マトリックス構造を形成
したメモリセルアレイ200と、周辺回路100とを有
する構成となっている。
【0025】図1に示すように、メモリセルアレイ20
0は、下部電極層13と上部電極層15との間に強誘電
体層14が配置された積層構造を有している。図3に示
すように、下部電極層13は列選択のために、互いに間
隔をあけて略平行にストライプ状に配列した複数の下部
ストライプ電極(ワード線)32を有し、上部電極層1
5は行選択のために、下部ストライプ電極32の配列方
向と直交する方向に、互いに間隔をあけて略平行にスト
ライプ状に配列した複数の上部ストライプ電極(ビット
線)36を有している。なお、信号電極は、上記の逆で
もよく、下部電極がビット線、上部電極がワード線でも
よい。そして、下部ストライプ電極32と上部ストライ
プ電極36との交差領域において、それぞれ強誘電体キ
ャパシタからなるメモリセルが構成されている。また、
下部ストライプ電極32及び上部ストライプ電極36
は、それぞれ配線層によって周辺回路100と電気的に
接続されている。
【0026】周辺回路100は、前記メモリセルに対し
て選択的に情報の書込みもしくは読出しを行うための各
種回路を含み、例えば、下部ストライプ電極32を選択
的に制御するための駆動回路、上部ストライプ電極36
を選択的に制御するための駆動回路、センスアンプなど
の信号検出回路等を含む。また、図示しないものの、周
辺回路100は、Si単結晶基板11上に形成され、ゲ
ート絶縁膜、ゲート電極およびソース/ドレイン領域を
有するMOSトランジスタを含んでいる。そして、周辺
回路100とメモリセルアレイ200とは、配線層によ
って電気的に接続されている。
【0027】次に、本実施の形態の強誘電体メモリ10
00における書込み、読出し動作の一例について述べ
る。
【0028】まず、読出し動作においては、選択セルに
読出し電圧V0が印加される。これは、同時に‘0’の
書込み動作を兼ねている。このとき、選択されたビット
線を流れる電流またはビット線をハイインピーダンスに
したときの電位をセンスアンプにて読み出す。このと
き、非選択セルには、読出し時のクロストークを防ぐた
め、所定の電圧が印加される。
【0029】書込み動作においては、‘1’の書込みの
場合は、選択セルに電圧−V0が印加される。‘0’の
書込みの場合は、選択セルの分極を反転させない電圧が
印加され、読出し動作時に書き込まれた‘0’状態を保
持する。このとき、非選択セルのキャパシタには、書込
み時のクロストークを防ぐため、所定の電圧が印加され
る。
【0030】続いて、各メモリセルについて詳述する。
【0031】(実施例1)図1は本発明の強誘電体メモ
リ(メモリセル)の第1の実施例を示す断面図である。
【0032】イットリア安定化ジルコニアYSZターゲ
ットを用いたレーザーアブレーション法により、基板温
度700℃、酸素分圧1×10-5Torrの条件で、
(100)Si単結晶基板11上にフルオライト構造の
YSZからなるバッファ層12を5nm堆積した。ただ
し、基板温度、酸素分圧は、これに限るものではない。
【0033】次に、SrRuO3ターゲットを用いたレ
ーザーアブレーション法により、基板温度700℃、酸
素分圧1×10-2Torrの条件で、YSZからなるバ
ッファ層12上にペロブスカイト構造のSrRuO3
部電極層13を100nm堆積した。ただし、基板温
度、酸素分圧は、これに限るものではない。
【0034】さらに、SrBi2Ta29ターゲットを
用いたレーザーアブレーション法により、基板温度70
0℃、酸素分圧1×10-2Torrの条件で、SrRu
3下部電極層13上に層状ペロブスカイト構造のSr
Bi2Ta29強誘電体層14を100nm堆積した。
ただし、基板温度、酸素分圧は、これに限るものではな
い。
【0035】最後に、SrRuO3ターゲットを用いた
レーザーアブレーション法により、基板温度700℃、
酸素分圧1×10-2Torrの条件で、Sr0.8Bi2.2
Ta 29強誘電体層14上にペロブスカイト構造のSr
RuO3上部電極層15を100nm堆積した。ただ
し、基板温度、酸素分圧は、これに限るものではない。
【0036】得られた上部電極表面での電気抵抗率を4
端子法によって測定したところ、ρ=200μΩcmの
値が得られ、50Kから室温までの広い温度範囲にわた
って金属的な温度依存性を示した。
【0037】得られたキャパシタ構造は、基板に垂直な
方向に上層から順に(110)SrRuO3/(11
6)SrBi2Ta29/(110)SrRuO3/(1
00)YSZ/(100)Siであった。ただし、Sr
Bi2Ta29、SrRuO3、YSZはそれぞれ斜方
晶、擬立方晶、立方晶の指数付けを用いている。また、
SrBi2Ta29は一部(117)配向していた。
【0038】得られた強誘電体キャパシタについて、周
波数1kHz、振幅100kV/cmの電界を印加して
分極−電界(P−E)ヒステリシス測定を行った結果、
残留分極Pr=14μC/cm2、抗電界Ec=10k
V/cmの特性が得られ、分極反転を1012回以上行っ
ても、Prの劣化は起こらなかった。これは、(10
0)Si基板上にYSZからなるバッファ層を介さずに
成長させた無配向SrBi2Ta29薄膜を有する強誘
電体キャパシタの場合で得られたPr=7μC/c
2、Ec=20kV/cm、疲労特性1011回と比較
して、強誘電体メモリとしてより高い特性を有してい
る。
【0039】ここで、SrBi2Ta29の組成を、S
1-xBi2+x(Ta1-yNby29(0≦x≦0.2、
0≦y≦1)の範囲で変化させても、同様の効果が得ら
れる。また、SrRuO3の代わりに、MRuO3(M=
Ca、Ba)、La1-xSrxMnO3、La1-xSrx
oO3、Ptを電極薄膜に用いた場合も同様の効果が得
られる。
【0040】上述のように、フルオライト構造の金属酸
化物からなるバッファ層を用いて(100)Si単結晶
基板上に(116)配向SBT強誘電体層をエピタキシ
ャル成長させることにより、強誘電体メモリのPr、E
c、疲労特性を向上させることが可能となる。
【0041】(実施例2)図1は本発明の強誘電体メモ
リの第2の実施例を示す断面図であり、第1の実施例と
同じ構造を示す。ただし、基板および各層の薄膜の配向
方向あるいは材料が異なる。
【0042】SrO2ターゲットを用いたレーザーアブ
レーション法により、基板温度700℃、酸素分圧1×
10-6Torrの条件で、(110)Si単結晶基板1
1上にNaCl構造のSrOからなるバッファ層12を
5nm堆積した。ただし、基板温度、酸素分圧は、これ
に限るものではない。
【0043】次に、SrRuO3ターゲットを用いたレ
ーザーアブレーション法により、基板温度700℃、酸
素分圧1×10-2Torrの条件で、SrOからなるバ
ッファ層12上にペロブスカイト構造のSrRuO3
部電極層13を100nm堆積した。ただし、基板温
度、酸素分圧は、これに限るものではない。
【0044】さらに、SrBi2Ta29ターゲットを
用いたレーザーアブレーション法により、基板温度70
0℃、酸素分圧1×10-2Torrの条件で、SrRu
3下部電極層13上に層状ペロブスカイト構造のSr
Bi2Ta29強誘電体層14を100nm堆積した。
ただし、基板温度、酸素分圧は、これに限るものではな
い。
【0045】最後に、SrRuO3ターゲットを用いた
レーザーアブレーション法により、基板温度700℃、
酸素分圧1×10-2Torrの条件で、SrBi2Ta2
9強誘電体層14上にペロブスカイト構造のSrRu
3上部電極層15を100nm堆積した。ただし、基
板温度、酸素分圧は、これに限るものではない。
【0046】得られた上部電極表面での電気抵抗率を4
端子法によって測定したところ、ρ=200μΩcmの
値が得られ、50Kから室温までの広い温度範囲にわた
って金属的な温度依存性を示した。
【0047】得られたキャパシタ構造は、膜面に垂直方
向に上層から順に(110)SrRuO3/(116)
SrBi2Ta29/(110)SrRuO3/(11
0)SrO/(110)Siであった。ただし、SrB
2Ta29、SrRuO3、SrOはそれぞれ斜方晶、
擬立方晶、立方晶の指数付けを用いている。また、Sr
Bi2Ta29は一部(117)配向していた。
【0048】得られた強誘電体キャパシタについて、周
波数1kHz、振幅100kV/cmの電界を印加して
P−Eヒステリシス測定を行った結果、Pr=14μC
/cm2、Ec=10kV/cmの高い電気特性が得ら
れ、分極反転1012回までPrの劣化は起こらなかっ
た。これは、(110)Si基板上にSrOからなるバ
ッファ層を介さずに成長させた無配向SrBi2Ta2
9薄膜を有する強誘電体キャパシタの場合のPr=7μ
C/cm2、Ec=20kV/cm、疲労特性108回と
比較して、強誘電体メモリとしてより高い電気特性を有
している。
【0049】ここで、SrBi2Ta29の組成を、S
1-xBi2+x(Ta1-yNby29(0≦x≦0.2、
0≦y≦1)の範囲で変化させても、同様の効果が得ら
れる。また、SrRuO3の代わりに、MRuO3(M=
Ca、Ba)、La1-xSrxMnO3、La1-xSrx
oO3、Ptを電極薄膜に用いた場合も同様の効果が得
られる。
【0050】上述のように、NaCl構造の金属酸化物
からなるバッファ層を用いて(110)Si単結晶基板
上に(116)配向SBT強誘電体層をエピタキシャル
成長させることにより、強誘電体メモリのPr、Ec、
疲労特性を向上させることが可能となる。
【0051】(実施例3)図1は本発明の強誘電体メモ
リの第3の実施例を示す断面図であり、第1および第2
の実施例と同じ構造を示す。ただし、基板および各層の
薄膜の配向方向あるいは材料が第1および第2の実施例
と異なる。
【0052】SrO2ターゲットを用いたレーザーアブ
レーション法により、基板温度700℃、酸素分圧1×
10-6Torrの条件で、(111)Si単結晶基板1
1上にNaCl構造のSrOからなるバッファ層12を
5nm堆積した。ただし、基板温度、酸素分圧は、これ
に限るものではない。
【0053】次に、SrRuO3ターゲットを用いたレ
ーザーアブレーション法により、基板温度700℃、酸
素分圧1×10-2Torrの条件で、SrOからなるバ
ッファ層12上にペロブスカイト構造のSrRuO3
部電極層13を100nm堆積した。ただし、基板温
度、酸素分圧は、これに限るものではない。
【0054】さらに、SrBi2Ta29ターゲットを
用いたレーザーアブレーション法により、基板温度70
0℃、酸素分圧1×10-2Torrの条件で、SrRu
3下部電極層13上に層状ペロブスカイト構造のSr
Bi2Ta29強誘電体層14を100nm堆積した。
ただし、基板温度、酸素分圧は、これに限るものではな
い。
【0055】最後に、SrRuO3ターゲットを用いた
レーザーアブレーション法により、基板温度700℃、
酸素分圧1×10-2Torrの条件で、SrBi2Ta2
9強誘電体層14上にペロブスカイト構造のSrRu
3上部電極層15を100nm堆積した。ただし、基
板温度、酸素分圧は、これに限るものではない。
【0056】得られた上部電極表面での電気抵抗率を4
端子法によって測定したところ、ρ=200μΩcmの
値が得られ、50Kから室温までの広い温度範囲にわた
って金属的な温度依存性を示した。
【0057】得られたキャパシタ構造は、膜面に垂直方
向に上層から順に(111)SrRuO3/(103)
SrBi2Ta29/(111)SrRuO3/(11
1)SrO/(111)Siであった。ただし、SrB
2Ta29、SrRuO3、SrOはそれぞれ斜方晶、
擬立方晶、立方晶の指数付けを用いている。また、Sr
Bi2Ta29は一部(104)配向していた。
【0058】得られた強誘電体キャパシタについて、周
波数1kHz、振幅100kV/cmの電界を印加して
P−Eヒステリシス測定を行った結果、Pr=16μC
/cm2、Ec=10kV/cmの高い電気特性が得ら
れ、分極反転1012回までPrの劣化は起こらなかっ
た。これは、(111)Si基板上にSrOからなるバ
ッファ層を介さずに成長させた無配向SrBi2Ta2
9薄膜を有する強誘電体キャパシタの場合のPr=7μ
C/cm2、Ec=20kV/cm、疲労特性108回と
比較して、強誘電体メモリとしてのより高い電気特性を
有している。
【0059】ここで、SrBi2Ta29の組成を、S
1-xBi2+x(Ta1-yNby29(0≦x≦0.2、
0≦y≦1)の範囲で変化させても、同様の効果が得ら
れる。また、SrRuO3の代わりに、MRuO3(M=
Ca、Ba)、La1-xSrxMnO3、La1-xSrx
oO3、Ptを電極薄膜に用いた場合も同様の効果が得
られる。
【0060】上述のように、NaCl構造の金属酸化物
からなるバッファ層を用いて(111)Si単結晶基板
上に(103)配向SBT強誘電体層をエピタキシャル
成長させることにより、強誘電体メモリのPr、Ec、
疲労特性を向上させることが可能となる。
【0061】次に、上記実施の形態の強誘電体メモリを
備え(用い)た電子機器の例について説明する。図4
(a)は、携帯電話の一例を示した斜視図である。図4
(a)において、符号2000は携帯電話本体を示し、
その内部には上記強誘電体メモリを用いたメモリ部20
01が設けられている。
【0062】図4(b)は、腕時計型電子機器の一例を
示した斜視図である。図4(b)において、符号210
0は時計本体を示し、その内部には上記強誘電体メモリ
を用いたメモリ部2101が設けられている。
【0063】図4(c)は、ワープロ、パソコンなどの
携帯型情報処理装置の一例を示した斜視図である。図4
(c)において、符号2200は情報処理装置、符号2
202はキーボードなどの入力部、符号2204は情報
処理装置本体を示し、その内部には上記強誘電体メモリ
を用いたメモリ部2206が設けられている。
【0064】また、他の電子機器の例としては、図示し
ていないものの、例えばカードに上記強誘電体メモリを
用いたメモリ部が設けられた、いわゆるICカードにも
適用可能である。
【0065】図4(a)〜(c)に示す(ICカードを
含む)電子機器は、上記実施の形態で示したメモリ特性
と集積度を兼備した強誘電体メモリを備えているので、
信頼性の高い、小型の電子機器を実現することができ
る。
【0066】なお、本発明の技術範囲は、上記実施の形
態に限定されるものではなく、本発明の趣旨を逸脱しな
い範囲において種々の変更を加えることが可能である。
【0067】例えば、上記の強誘電体メモリとしては、
一個のMOSトランジスタと一個のキャパシタで構成さ
れる、いわゆる1T1C型メモリセルや、二個のMOS
トランジスタと二個のキャパシタで構成される、いわゆ
る2T2C型メモリセルにも適用可能である。
【0068】
【発明の効果】以上述べたように、本発明によれば、S
i単結晶基板上に、フルオライト構造あるいはNaCl
構造の金属酸化物をバッファ層としてペロブスカイト構
造の金属酸化物下部電極層をエピタキシャル成長させ、
層状ペロブスカイト構造のSr 1-xBi2+x(Ta1-y
y29(0≦x≦0.5、0≦y≦1)からなる強
誘電体層を、そのc軸を基板に垂直な方向から45〜5
5°傾けてエピタキシャル成長させることにより、角型
性に優れ、完全にa軸配向させた場合に得られる分極モ
ーメントの約71〜82%を利用する残留分極特性に優
れた強誘電体メモリ及び電子機器が得られる。
【図面の簡単な説明】
【図1】 本発明の強誘電体メモリの第1あるいは第2
あるいは第3の実施例を示す断面図である。
【図2】 メモリセルアレイの外観斜視図である。
【図3】 メモリセルアレイを模式的に示す平面図であ
る。
【図4】 強誘電体メモリを備えた電子機器の一例を示
す図であり、(a)は携帯電話、(b)は腕時計型電子
機器、(c)は携帯型情報処理装置のそれぞれ斜視図で
ある。
【符号の説明】
11.Si単結晶基板 12.バッファ層 13.SrRuO3下部電極層 14.SrBi2Ta29強誘電体層 15.SrRuO3上部電極層 200 メモリセルアレイ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮澤 弘 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内 Fターム(参考) 5F083 FR01 FR02 FR03 GA27 JA15 JA17 JA38 JA42 JA45 LA12 LA16 PR22

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 Si単結晶基板と、前記Si単結晶基板
    上に金属酸化物からなるバッファ層と、前記バッファ層
    上にペロブスカイト構造の導電性酸化物、金属プラチナ
    Ptのいずれかを含む下部電極層と、前記下部電極層上
    に層状ペロブスカイト構造のSrBi2Ta29からな
    る強誘電体層と、前記強誘電体層上に上部電極層を有す
    ることを特徴とする強誘電体メモリ。
  2. 【請求項2】 前記Si単結晶基板は(100)基板で
    あり、前記バッファ層はイットリア安定化ジルコニアY
    SZ、酸化セリウムCeO2のいずれかを含むフルオラ
    イト構造の金属酸化物が立方晶(100)配向し、前記
    下部電極層は立方晶または擬立方晶(110)配向し、
    前記強誘電体層は斜方晶(116)または(117)配
    向することを特徴とする請求項1記載の強誘電体メモ
    リ。
  3. 【請求項3】 前記Si単結晶基板は(110)基板で
    あり、前記バッファ層はNaCl構造の金属酸化物MO
    (M=Mg、Ca、Sr、Ba)が立方晶(110)配
    向し、前記下部電極層は立方晶または擬立方晶(11
    0)配向し、前記強誘電体層は斜方晶(116)または
    (117)配向することを特徴とする請求項1記載の強
    誘電体メモリ。
  4. 【請求項4】 前記Si単結晶基板は(111)基板で
    あり、前記バッファ層はNaCl構造の金属酸化物MO
    (M=Mg、Ca、Sr、Ba)が立方晶(111)配
    向し、前記下部電極層は立方晶または擬立方晶(11
    1)配向し、前記強誘電体層は斜方晶(103)または
    (104)配向することを特徴とする請求項1記載の強
    誘電体メモリ。
  5. 【請求項5】 前記下部電極層、前記強誘電体層及び前
    記上部電極層を含むメモリセルがマトリックス状に配置
    されることを特徴とする請求項1から4のいずれかに記
    載の強誘電体メモリ。
  6. 【請求項6】 前記下部電極層は、互いに間隔をあけて
    略平行にストライプ状に配列した複数の下部ストライプ
    電極を有し、 前記上部電極層は、前記下部ストライプ電極の配列方向
    と直交する方向に、互いに間隔をあけて略平行にストラ
    イプ状に配列した複数の上部ストライプ電極を有し、 前記メモリセルは、前記下部ストライプ電極と前記上部
    ストライプ電極の交差領域に形成されることを特徴とす
    る請求項5記載の強誘電体メモリ。
  7. 【請求項7】 請求項1乃至6のいずれか1項に記載の
    強誘電体メモリを備えたことを特徴とする電子機器。
JP2002070806A 2001-03-26 2002-03-14 強誘電体メモリ及び電子機器 Pending JP2002359353A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002070806A JP2002359353A (ja) 2001-03-26 2002-03-14 強誘電体メモリ及び電子機器
US10/105,001 US6720599B2 (en) 2001-03-26 2002-03-22 Ferroelectric memory and electronic apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-88842 2001-03-26
JP2001088842 2001-03-26
JP2002070806A JP2002359353A (ja) 2001-03-26 2002-03-14 強誘電体メモリ及び電子機器

Publications (1)

Publication Number Publication Date
JP2002359353A true JP2002359353A (ja) 2002-12-13

Family

ID=26612116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002070806A Pending JP2002359353A (ja) 2001-03-26 2002-03-14 強誘電体メモリ及び電子機器

Country Status (2)

Country Link
US (1) US6720599B2 (ja)
JP (1) JP2002359353A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008515191A (ja) * 2004-09-27 2008-05-08 インテル コーポレイション ポリマー電極を有する強誘電性ポリマーメモリ装置及びその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4256670B2 (ja) 2002-12-10 2009-04-22 富士通株式会社 容量素子、半導体装置およびその製造方法
DE10303316A1 (de) * 2003-01-28 2004-08-12 Forschungszentrum Jülich GmbH Schneller remanenter Speicher
TWI255018B (en) * 2005-06-15 2006-05-11 Winbond Electronics Corp Method of fabricating a non-volatile memory
US20090152684A1 (en) * 2007-12-18 2009-06-18 Li-Peng Wang Manufacture-friendly buffer layer for ferroelectric media
TW201637172A (zh) * 2015-04-14 2016-10-16 國立交通大學 記憶體結構
KR20190067668A (ko) * 2017-12-07 2019-06-17 에스케이하이닉스 주식회사 저항 변화 소자

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161422A (ja) 1993-12-07 1995-06-23 Toshiba Chem Corp Icソケット
US5470668A (en) * 1994-03-31 1995-11-28 The Regents Of The University Of Calif. Metal oxide films on metal
US6509601B1 (en) * 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
US20030001189A1 (en) * 2000-02-24 2003-01-02 Tetsuo Fujiwara Ferroelectric capacitor and semiconductor device
KR100430324B1 (ko) * 1998-12-23 2004-05-03 인피니언 테크놀로지스 아게 커패시터 전극 구조물
US6495878B1 (en) * 1999-08-02 2002-12-17 Symetrix Corporation Interlayer oxide containing thin films for high dielectric constant application

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008515191A (ja) * 2004-09-27 2008-05-08 インテル コーポレイション ポリマー電極を有する強誘電性ポリマーメモリ装置及びその製造方法

Also Published As

Publication number Publication date
US20020154554A1 (en) 2002-10-24
US6720599B2 (en) 2004-04-13

Similar Documents

Publication Publication Date Title
US11289608B2 (en) Doped polar layers and semiconductor device incorporating same
JP4058971B2 (ja) 強誘電体メモリ及び電子機器
US6849861B2 (en) Electronic device and electronic apparatus
US6690599B2 (en) Ferroelectric memory device
JP3098629B2 (ja) 強誘電体トランジスタ、それを用いた半導体記憶デバイス、半導体応用機器及び人工知能システム
JP3627640B2 (ja) 半導体メモリ素子
JP2002359353A (ja) 強誘電体メモリ及び電子機器
JP2002353421A (ja) 強誘電体メモリ素子及びそれを備えた電子機器
US6930339B2 (en) Ferroelectric memory and electronic apparatus
US6917062B2 (en) Ferroelectric memory device
US20050189571A1 (en) Ferroelectric memory
JP2002525876A (ja) 正方晶度の低い強誘電体薄膜
KR100604673B1 (ko) 반도체 소자의 강유전체 캐패시터
JPH09135009A (ja) 不揮発性半導体記憶装置及び素子
JP2001024162A (ja) 強誘電体デバイス
JP2001267515A (ja) 強誘電体メモリ素子
JP2004296919A (ja) キャパシタ製造方法、メモリ装置、及び電子機器
CN117769257A (zh) 铁电存储阵列及其制备方法、存储器、电子设备
CN116472581A (zh) 一种铁电存储器及电子设备
JP2004303805A (ja) 強誘電体素子、強誘電体メモリ及びこれらの製造方法
JP2001267521A (ja) 強誘電体メモリ素子
JPH10189887A (ja) 強誘電体用電極及びそれを使用した強誘電体デバイス
JP2003289132A (ja) キャパシタ、強誘電体メモリおよび電子機器
JPH05152580A (ja) 強誘電体メモリ及びその製造方法
JPH06282996A (ja) 強誘電体ゲートトランジスタメモリセルの駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070918