CN117769257A - 铁电存储阵列及其制备方法、存储器、电子设备 - Google Patents

铁电存储阵列及其制备方法、存储器、电子设备 Download PDF

Info

Publication number
CN117769257A
CN117769257A CN202211115524.6A CN202211115524A CN117769257A CN 117769257 A CN117769257 A CN 117769257A CN 202211115524 A CN202211115524 A CN 202211115524A CN 117769257 A CN117769257 A CN 117769257A
Authority
CN
China
Prior art keywords
layer
ferroelectric
electrode
memory array
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211115524.6A
Other languages
English (en)
Inventor
吕杭炳
杜凯
张恒
孙一鸣
苏笛清
许俊豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202211115524.6A priority Critical patent/CN117769257A/zh
Priority to PCT/CN2023/103464 priority patent/WO2024055688A1/zh
Publication of CN117769257A publication Critical patent/CN117769257A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请提供了一种铁电存储阵列及其制备方法、存储器、电子设备，涉及半导体技术领域，旨在提高存储器的性能的均一性和可靠性。该铁电存储阵列可以为二维结构，还可以为三维结构，其包括阵列式排布的多个存储单元，每个存储单元包括铁电电容器和晶体管。铁电电容器包括相对设置的第一电极和第二电极，及设置于第一电极与第二电极之间的铁电膜。其中，铁电膜的晶相包括四方相，铁电膜包括相接触的第一层和第二层，第一层和第二层中的至少一者包括铁电材料，且第一层的晶格常数与第二层的晶格常数不同。该铁电存储阵列可应用于铁电存储器、铁电场效应晶体管存储器或铁电隧道结存储器，以实现对数据的读取和写入。

Description

铁电存储阵列及其制备方法、存储器、电子设备
技术领域
本申请涉及半导体技术领域，尤其涉及一种铁电存储阵列及其制备方法、存储器、电子设备。
背景技术
目前，铁电随机存取存储器(Ferroelectric Random Access Memory，英文简称：FeRAM，中文简称：铁电存储器)凭借其高集成度、低功耗等特点，受到领域内的广泛关注。
通常，铁电存储器具有多个存储单元，每个存储单元包括铁电电容器，该铁电电容器包括相对设置的两个电极，以及设置于两个电极之间的铁电薄膜，即，该铁电电容器具有金属-铁电薄膜-金属(Metal-Ferroelectric-Metal，MFM)结构。铁电薄膜具有铁电效应，两个电极所产生的电场施加在铁电薄膜上，铁电薄膜中铁电畴在电场作用下形成极化电荷。在电场反转的情况下，铁电畴发生定向翻转，铁电畴在电场反转前后所形成的极化电荷能量高低不同，这种二元稳定状态(正负极化状态)会使得铁电电容器发生充放电，进而能够被外部的感测放大器所识别，来判别铁电存储器处于“0”或“1”的存储状态。
然而，采用原子层沉积(Atomic Layer Deposition，ALD)工艺，制备得到的铁电薄膜呈现多晶的结构状态，铁电薄膜的结晶相和晶体取向均无法统一。例如，铁电薄膜中包括正交相(Orthorhombic phase，O-phase，也称铁电相)、四方相(Tetragonal phase，T-phase，也称反铁电相)、单斜相(Monoclinic phase，M-phase，也称非铁电相)，其中只有正交相的晶体具有良好的铁电效应，这将影响铁电存储器的性能的均一性和可靠性。
发明内容
本申请实施例提供一种铁电存储阵列及其制备方法、存储器、电子设备，旨在提高存储器的性能的均一性和可靠性。
为达到上述目的，本申请的实施例采用如下技术方案：
第一方面，提供了一种铁电存储阵列，该铁电存储阵列可以为二维结构，还可以为三维结构。并且，该铁电存储阵列可应用于铁电存储器、铁电场效应晶体管存储器、或铁电隧道结存储器，以实现对数据的读取和写入。
上述铁电存储阵列包括阵列式排布的多个存储单元，每个存储单元包括铁电电容器和晶体管，铁电电容器包括相对设置的第一电极和第二电极，及设置于第一电极与第二电极之间的铁电膜。其中，铁电膜的晶相包括四方相，铁电膜包括相接触的第一层和第二层，第一层和第二层中的至少一者包括铁电材料，且第一层的晶格常数与第二层的晶格常数不同。
本申请的上述实施例所提供的铁电电容器中，铁电膜的第一层与第二层相接触，由于第一层的晶格常数与第二层的晶格常数不同，二者之间会产生晶格错配，使得第一层与第二层之间产生应力，该应力作用到四方相的晶体上，会使四方相的晶体产生晶格畸变，形成“应变四方相”。
相较于晶格未发生畸变的“本征四方相”，“应变四方相”具有较大的剩余极化强度，从而可提高铁电膜的正负极化状态的区分度，提高铁电存储器的存储窗口，提高铁电存储器读写数据的准确率。
并且，相较于正交相，应变四方相中氧空位迁移的最低势垒较大，氧空位不易迁移，从而可改善铁电膜的极化疲劳现象，降低铁电电容器击穿的几率，从而可提高铁电存储器的使用寿命、持久性。
此外，应变四方相的热稳定性较好，可提高铁电电容器的热稳定性，从而提高铁电存储器的热稳定性。
在一些实施例中，铁电膜中四方相的晶胞包括氧离子，氧离子相对晶胞的对称中心偏移。
上述实施例中，四方相发生晶格畸变形成应变四方相，应变四方相的晶胞中氧离子相对晶胞的对称中心偏移，使其具有较大的剩余极化强度，从而可提高铁电膜的正负极化状态的区分度，提高铁电存储器的存储窗口，提高铁电存储器读写数据的准确率。
在一些实施例中，第一层和第二层均包括铁电材料，第一层和第二层的晶相均包括四方相，第一层和第二层中四方相的占比范围为30％～100％。
上述实施例中，在第一层和第二层均包括铁电材料，且第一层的晶格常数与第二层的晶格常数不同的情况下，第一层与第二层接触的表面可以形成晶格错配，使得第一层与第二层之间产生应力，该应力作用到第一层和第二层中四方相的晶体上，会使四方相的晶体产生晶格畸变，从而在第一层和第二层中均形成应变四方相。
在一些实施例中，第一层包括氧化铪，第二层包括氧化锆，且氧化铪的晶格常数与氧化锆的晶格常数不同。
在一些实施例中，第一层和第二层均包括铪锆氧，第一层中铪原子的数量占比，与第二层中铪原子的数量占比不同，且第一层中锆原子的数量占比，与第二层中锆原子的数量占比不同，以使第一层的晶格常数与第二层的晶格常数不同。
在一些实施例中，多个第一层和多个第二层交替设置。
上述实施例中，由于第一层的晶格常数与第二层的晶格常数不同，通过设置多个第一层和多个第二层交替设置，多个第一层与多个第二层接触的表面均可以形成晶格错配，从而可提高第一层与第二层之间的应力，该应力作用到四方相的晶体上，会使四方相的晶体产生晶格畸变，有利于形成应变四方相。
在一些实施例中，第一层包括铁电材料，第二层包括非铁电材料。铁电膜包括多个第一层和至少一个第二层，第一层与第二层交替设置，且第二层不与第一电极和第二电极接触。第一层的晶相包括四方相，第一层中四方相的占比范围为30％～100％。
上述实施例中，在第一层包括铁电材料，第二层包括非铁电材料，且第一层的晶格常数与第二层的晶格常数不同的情况下，通过设置第一层与第二层交替设置，第一层与第二层接触的表面可以形成晶格错配，使得第一层与第二层之间产生应力，该应力作用到第一层中四方相的晶体上，会使四方相的晶体产生晶格畸变，从而在第一层中形成应变四方相。
并且，由于第二层包括非铁电材料，通过设置第二层不与第一电极和第二电极接触，可避免第一电极或第二电极与非铁电材料接触，避免对铁电存储器的性能产生负面的影响。
在一些实施例中，第一层包括铪锆氧，第二层包括金属氧化物。
在一些实施例中，第二层包括氧化钛、氧化镧、氧化镁中的至少一种。
在一些实施例中，铁电膜中铪原子的数量占比，小于锆原子的数量占比，在制备铁电膜的过程中，有利于铁电膜中生成四方相。
在一些实施例中，铁电膜中铪原子的数量，与铪原子和锆原子的数量的和的比值范围为0.1～0.45；锆原子的数量，与铪原子和锆原子的数量的和的比值范围为0.55～0.9％。
在一些实施例中，铁电膜中氧原子的数量，与铪原子和锆原子的数量的和的比值范围为1.3～1.9，通过减少铁电膜中氧原子的数量占比，可增加铁电膜中的氧空位的数量，有利于铁电膜中生成四方相。
在一些实施例中，铁电膜的厚度范围为4nm～8nm。
上述实施例中，铁电膜的厚度较小，通过减小铁电膜的厚度，在制备铁电膜的过程中，有利于铁电膜中生成四方相。
在一些实施例中，第一电极的热膨胀系数与第二电极的热膨胀系数不同。
上述实施例中，在制备铁电电容器的过程中，需要在高温环境下进行，由于第一电极的热膨胀系数与第二电极的热膨胀系数不同，第一电极的体积膨胀率与第二电极的体积膨胀率不同，使得第一电极与第二电极之间产生应力，该应力作用到铁电膜的四方相的晶体上，会使四方相的晶体产生晶格畸变，形成应变四方相。
在一些实施例中，铁电膜的晶相还包括正交相，正交相也可产生剩余极化强度，可进一步提高铁电存储器的均一性和可靠性，提高铁电存储器的存储窗口。
在一些实施例中，第一电极和第二电极均为面状电极，第一电极、第一层、第二层和第二电极层叠设置。即铁电电容器的结构为二维平面结构，该结构简单，易于制备。
在一些实施例中，第一电极为面状电极，第二电极为柱状电极，第二电极贯穿第一电极，第一层和第二层围绕第二电极设置。
上述实施例中，铁电电容器采用三维立式的结构设计，可减小其在平面内的占用面积，从而可提高平面内单位面积的铁电电容器的设置数量，以提高单位面积的存储单元的设置数量，有利于提高存储器的存储密度。
在一些实施例中，第一电极和第二电极均为面状电极，第一电极和第二电极中的一者与晶体管电连接，以形成存储单元。或，第一电极为面状电极，第二电极为柱状电极，第二电极与晶体管电连接，以形成存储单元。
第二方面，提供了一种铁电存储阵列的制备方法，该制备方法包括：依次形成第一电极、铁电膜和第二电极。铁电膜包括第一层和第二层，第一层和第二层中的至少一者包括铁电材料，且第一层的晶格常数与第二层的晶格常数不同。和/或，第一电极的热膨胀系数与第二电极的热膨胀系数不同。其中，形成第二电极之后，还包括：对铁电膜进行快速热处理，以形成四方相。
本申请的上述实施例所提供的制备方法，依次形成第一电极、铁电膜和第二电极，在形成第二电极之后，通过对铁电膜进行快速热处理，以在铁电膜中形成四方相。
并且，由于第一层的晶格常数与第二层的晶格常数不同，二者之间会产生晶格错配，使得第一层与第二层之间产生应力，该应力作用到四方相的晶体上，会使四方相的晶体产生晶格畸变，形成应变四方相。
在一些实施例中，快速热处理的温度范围为450℃～650℃。
相较于相关技术中，通过较高温度的快速热处理形成正交相，上述实施例中，通过降低快速热处理的温度，有利于在铁电膜中形成四方相。
第三方面，提供了一种存储器，该存储器包括上述任一实施例所述的铁电存储阵列，以及与铁电存储阵列电连接的控制器。
第四方面，提供了一种电子设备，该电子设备例如为消费性电子产品、家居式电子产品、车载式电子产品、金融终端产品、通信电子产品。该电子设备包括电路板，以及上述实施例所述的存储器，该存储器设置于电路板上，且与电路板电连接。
可以理解地，本申请的上述实施例所提供的存储器和电子设备，其所能达到的有益效果可参考上文中铁电存储阵列的有益效果，此处不再赘述。
附图说明
为了更清楚地说明本申请中的技术方案，下面将对本申请一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本申请实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为根据一些实施例的电子设备的架构图；
图2为根据一些实施例的电子设备的爆炸图；
图3为根据一些实施例的铁电存储器的架构图；
图4为根据一些实施例的存储单元的电路图；
图5为相关技术中的铁电电容器的结构图；
图6为铁电膜中氧空位含量的电子能量损失谱图；
图7为根据一些实施例的铁电电容器的结构图；
图8为铁电膜中应变四方相的晶体结构图；
图9为铁电膜中应变四方相和正交相晶胞的原子坐标图；
图10为铁电膜中应变四方相和正交相晶胞中氧离子的原子坐标图；
图11为铁电膜的电滞回线的曲线图；
图12为铁电膜中氧空位含量的电子能量损失谱图；
图13为正交相、单斜相和应变四方相中氧空位迁移的最低势垒的柱状图；
图14为根据一些实施例的另一种铁电电容器的结构图；
图15为根据一些实施例的另一种铁电电容器的结构图；
图16为根据一些实施例的又一种铁电电容器的结构图；
图17为根据一些实施例的又一种铁电电容器的结构图；
图18A～图18D为根据一些实施例的制备铁电电容器的各步骤图；
图19为根据一些实施例的铁电电容器的一种三维立式结构图；
图20A～图20D为根据一些实施例的制备铁电电容器的各步骤图；
图21为根据一些实施例的铁电电容器的另一种三维立式结构图。
具体实施方式
下面将结合附图，对本申请一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例”、“一些实施例”、“示例性实施例”、“示例性地”或“一些示例”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本申请的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所申请的实施例并不必然限制于本文内容。
“A、B和C中的至少一者”与“A、B或C中的至少一者”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。
“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。
本文中“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
如本文所使用的那样，“大致”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。
在本申请的内容中，“在……上”、“上方”、和“之上”的含义应当以最宽泛的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还包括其间具有中间特征或层的“在某物上”的含义，并且“上方”或“之上”不仅意味着在某物“上方”或“之上”，还包括其间没有中间特征或层的在某物“上方”或“之上”的含义(即，直接在某物上)。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
本申请的一些实施例所涉及的技术术语，具体如下：
晶粒：晶粒是组成多晶体的外形不规则的小晶体。
晶体：由大量微观物质单位(原子、离子、分子等)按一定规则有序排列的结构。
晶格：晶体内部的原子是按一定的几何规律排列，该原子排列规律的空间格架叫做晶格。
晶胞：构成晶体的最基本的几何单元，其形状、大小与空间格子的平行六面体单位相同，保留了整个晶格的所有特征。
铁电材料：其可通过施加电场排列内部电偶极矩而保持自发极化，即使撤去外部施加电场时亦然。换句话说，铁电体是如下的材料：其中极化强度(极化)值(或电场)半永久地保留在其中，即使在施加恒定的电压并且使电压恢复到零伏之后亦然。
本申请的一些实施例提供了一种电子设备，该电子设备例如可以为手机、平板电脑、个人数字助理(Personal Digital Assistant，PDA)、电视、智能穿戴产品(例如，智能手表、智能手环)、虚拟现实(Virtual Reality，VR)终端设备、增强现实(Augmented Reality，AR)终端设备、充电家用小型电器(例如豆浆机、扫地机器人)、无人机、雷达、航空航天设备和车载设备等不同类型的用户设备或者终端设备；该电子设备还可以为基站等网络设备。本申请的实施例对电子设备的具体形式不作特殊限制。
图1为根据一些实施例的电子设备的架构图。
如图1所示，电子设备1包括：存储装置11、处理器12、输入设备13、输出设备14等部件。本领域技术人员可以理解到，图1中示出的电子设备1的架构并不构成对该电子设备1的限定，该电子设备1可以包括比如图1所示的部件更多或更少的部件，或者可以组合如图1所示的部件中的某些部件，或者可以与如图1所示的部件布置不同。
其中，存储装置11用于存储软件程序以及模块。存储装置11主要包括存储程序区和存储数据区，其中，存储程序区可存储和备份操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据电子设备1的使用所创建的数据(比如音频数据、图像数据、电话本等)等。此外，存储装置11包括外存储器111和内存储器112。外存储器111和内存储器112存储的数据可以相互传输。外存储器111例如可以包括硬盘、U盘、软盘等。内存储器112例如可以包括随机存取存储器(Random Access Memory，RAM)、只读存储器(Read-Only Memory，ROM)等，其中，随机存取存储器例如可以包括铁电存储器、相变存储器或磁性存储器等。
处理器12是该电子设备1的控制中心，利用各种接口和线路连接整个电子设备1的各个部分，通过运行或执行存储在存储装置11内的软件程序和/或模块，以及调用存储在存储装置11内的数据，执行电子设备1的各种功能和处理数据，从而对电子设备1进行整体监控。可选的，处理器12可以包括一个或多个处理单元。例如，处理器12可以包括应用处理器(Application Processor，AP)，调制解调处理器，图形处理器(Graphics ProcessingUnit，GPU)等。其中，不同的处理单元可以是独立的器件，也可以集成在一个或多个处理器中。例如，处理器12可集成应用处理器和调制解调处理器，其中，应用处理器主要处理操作系统、用户界面和应用程序等，调制解调处理器主要处理无线通信。可以理解的是，上述调制解调处理器也可以不集成到处理器12中。上述的应用处理器例如可以为中央处理器(Central Processing Unit，CPU)。图1中以处理器12为CPU为例，CPU可以包括运算器121和控制器122。运算器121获取内存储器112存储的数据，并对内存储器112存储的数据进行处理，处理后的结果通常送回内存储器112。控制器122可以控制运算器121对数据进行处理，控制器122还可以控制外存储器置111和内存储器112读取或写入数据。
输入设备13用于接收输入的数字或字符信息，以及产生与电子设备的用户设置以及功能控制有关的键信号输入。示例的，输入设备13可以包括触摸屏以及其他输入设备。触摸屏，也称为触摸面板，可收集用户在触摸屏上或附近的触摸操作(比如用户使用手指、触笔等任何适合的物体或附件在触摸屏上或在触摸屏附近的操作)，并根据预先设定的程式驱动相应的连接装置。上述处理器12中的控制器122还可以控制输入设备13接收输入的信号或不接收输入的信号。此外，输入设备13接收到的输入的数字或字符信息，以及产生与电子设备的用户设置以及功能控制有关的键信号输入可以存储在内存储器112中。
输出设备14用于输出输入设备13的输入，并存储在内存储器112中的数据对应的信号。例如，输出设备14输出声音信号或视频信号。上述处理器12中的控制器122还可以控制输出设备14输出信号或不输出信号。
需要说明的是，图1中的粗箭头用于表示数据的传输，粗箭头的方向表示数据传输的方向。例如，输入设备13和内存储器112之间的单箭头表示输入设备13接收到的数据向内存储器112传输。又例如，运算器121和内存储器112之间的双箭头表示内存储器112存储的数据可以向运算器121传输，且运算器121处理后的数据可以向内存储器112传输。图1中的细箭头表示控制器122可以控制的部件。示例性地，控制器122可以对外存储器置111、内存储器112、运算器121、输入设备13和输出设备14等进行控制。
为了方便进一步对电子设备1的结构进行说明，以下以电子设备1为手机为例进行示例性介绍。
图2为根据一些实施例的电子设备的爆炸图。
参见图2，电子设备1还可以包括中框15、后壳16以及显示屏17。后壳16和显示屏17分别位于中框15的相对两侧，且中框15和显示屏17设置于后壳16内。中框15包括用于承载显示屏17的承载板150，以及绕承载板150一周的边框151。
继续参见图2，电子设备1还可以包括电路板18，该电路板18设置于承载板150的靠近后壳16的一侧，电子设备1中的内存储器112可以设置于电路板18上，内存储器112与电路板18电连接。
目前，铁电存储器作为新型存储器，凭借其存储数据非易失性、存取速率快、读写电压低、功耗低、器件尺寸小、循环性能好和抗辐照等特点，广泛应用于内存储器中。本申请涉及的内存储器112不限于铁电存储器，其也可以是铁电场效应晶体管(FerroelectricFiled-Effect-Transistor，FeFET)存储器，还可以是铁电隧道结(Ferroelectric TunnelJunction，FTJ)存储器。
以下实施例以内存储器112为铁电存储器为例进行介绍，图3为根据一些实施例的铁电存储器的架构图。
参见图3，内存储器112包括铁电存储阵列210、译码器220、驱动器230、控制器(时序控制器)240、缓存器250和输入输出接口260。铁电存储阵列210包括阵列式排布的多个存储单元200。
图4为根据一些实施例的存储单元的电路图。
参见图4，存储单元200包括基于铁电电容器的电路架构，该存储单元200具有1T1C(1-Transistor-1-Capacitor)结构，即存储单元200包括一个晶体管T和一个铁电电容器C，晶体管T的源极与位线(Bit Line，BL)电连接，漏极与铁电电容器C的一个电极电连接，栅极与字线(Word Line，WL)电连接，铁电电容器C的另一个电极与板线(Plate Line，PL)电连接，本申请的实施例中的存储单元200的电路架构不限于此。
基于此，上述译码器220可根据接收到的地址进行译码，以确定需要访问的铁电存储阵列210中的存储单元200。驱动器230用于根据译码器220输出的译码结果生成控制信号，该控制信号通过字线WL传输至存储单元200中晶体管T的栅极，以控制晶体管T导通或截止，从而实现对指定存储单元200的访问。缓存器250通过板线PL接收存储单元200输出的数据信号，用于将数据信号进行缓存，例如可以采用先入先出(First-In First-Out，FIFO)来进行缓存。时序控制器240用于控制缓存器250的时序，以及控制驱动器230驱动铁电存储阵列210。输入输出接口260用于传输数据信号，例如接收数据信号或发送数据信号。
上述铁电存储阵列210、译码器220、驱动器230、时序控制器240、缓存器250和输入输出接口260可以集成于一个芯片中，也可以分别集成于多个芯片中。
下面结合铁电电容器的结构，对铁电存储器的工作原理进行介绍。
图5为相关技术中的铁电电容器的结构图。
参见图5，该铁电电容器C＇包括相对设置的第一电极01＇和第二电极02＇，以及设置于第一电极01＇和第二电极02＇之间的铁电膜03＇，该铁电电容器C＇具有MFM结构。铁电膜03＇包括铁电材料，铁电材料具有自发极化特性。
具体地，铁电材料中具有正交相的晶体，在第一电极01＇和第二电极02＇接收电压信号并产生电场的情况下，该电场施加在铁电膜03＇上，铁电材料中正交相的晶胞的中心原子顺着电场移动并停在低能量状态，该状态例如可以为“0”存储状态。
需要说明的是，大量中心原子在晶胞中移动耦合形成铁电畴，铁电畴在电场作用下会形成极化电荷。
在第一电极01＇和第二电极02＇所产生的电场反转的情况下，中心原子顺着电场的方向在晶胞里移动并停在另一低能量状态，该状态例如可以为“1”存储状态，即铁电畴在反转电场的作用下定向翻转。
需要说明的是，铁电畴在电场反转前后所形成的极化电荷能量高低不同，这种正负极化状态会使得铁电电容器C＇发生充放电，进而能够被外部的感测放大器所识别，来判别存储单元200处于“0”或“1”的存储状态，进而实现铁电存储器对数据的读取或写入。
通常，采用原子层沉积工艺制备上述铁电膜03＇，铁电膜03＇呈现多晶的结构状态，结晶相和晶体取向均无法统一。例如，铁电膜03＇中包括正交相(也称铁电相)、四方相(也称反铁电相)、单斜相(也称非铁电相)，其中，正交相表现铁电性质，四方相表现反铁电性质，单斜相表现介电性质，正交相的含量较低，四方相和单斜相的存在会影响铁电存储器的性能的均一性(uniformity)和可靠性。
图6为铁电膜03＇中氧空位含量的电子能量损失谱图，其中，结合图5和图6，“横坐标”为铁电膜03＇的沿第一方向X的探测距离，“纵坐标”为探测距离对应位置处的氧空位含量。
在铁电膜03＇中，正交相、四方相和单斜相中氧空位含量具有较大的差别，其中，正交相和四方相中氧空位含量较高，而单斜相中氧空位含量较低。并且，本申请的发明人经实验发现，每个正交相、每个四方相的晶粒内部有且仅有一处氧空位的富集峰，因此，可以根据氧空位的富集峰来统计相的种类和晶粒的数量。
如图6所示，每一个氧空位的富集峰代表一个正交相，在270nm的探测距离内，铁电膜03＇中具有3个晶粒，且3个晶粒包括1个正交相和2个单斜相，且单斜相的长度占比较大，说明铁电膜03＇中正交相的含量较低，导致铁电存储器的性能的均一性和可靠性较差。
并且，随着铁电存储器的小尺寸化，由于铁电膜03＇呈现多晶的结构状态，使得铁电存储器进行编辑和擦除的阈值电压接近，导致编辑与擦除之间的区分度降低，进而导致存储窗口(Memory Window，MW)减小。
此外，随着第一电极01＇和第二电极02＇所产生的电场的循环变化，铁电膜03＇中的氧空位会发生迁移，氧空位迁移至铁电膜03＇的靠近第一电极01＇或第二电极02＇表面，使得铁电膜03＇内部氧空位的含量降低，在此情况下，铁电膜03＇中正交相的晶体会发生相变，转变成单斜相的晶体。
在铁电膜03＇中，氧空位的迁移会对铁电畴的畴壁造成钉扎而产生极化疲劳(fatigue)。“极化疲劳”是指铁电畴在多次定向翻转之后，极化强度降低的现象。具体地，铁电存储器在读写数据时会进行大量的编辑/擦除操作，铁电膜03＇中的铁电畴不断地翻转，循环多次后，铁电膜03＇中铁电畴的剩余极化强度降低，矫顽场增大，“0”或“1”两态越来越接近，导致铁电膜03＇的正负极化状态的区分度降低、最后变得难以区分，铁电存储器的存储窗口减小，增加了铁电存储器读写数据的错误率。
而且，在铁电膜03＇中，氧空位迁移的浓度由靠近电极(第一电极01＇和第二电极02＇)向内部逐渐降低，氧空位逐渐累积也会形成导电细丝，使铁电电容器C＇中的漏电流增加，容易导致铁电电容器C＇击穿，进而导致铁电存储器的使用寿命降低、持久性(endurance)降低。
基于此，如何提高铁电存储器的存储窗口，并提高其性能的均一性、可靠性和持久性，成为领域内亟待解决的问题。
本申请的一些实施例提供了一种铁电电容器，图7为根据一些实施例的铁电电容器的结构图。
参见图7，铁电电容器C包括相对设置的第一电极01和第二电极02，以及位于第一电极01与第二电极02之间的铁电膜03，铁电膜03的晶相包括四方相。
示例性地，可采用电镜直接分析铁电膜03的相结构，得出铁电膜03的晶相包括四方相。或者，采用X射线衍射(X-ray Diffraction，XRD)的方式，对铁电膜03进行X射线衍射，通过分析其衍射图谱，得出铁电膜03的晶相包括四方相。图7示出的铁电电容器C中，铁电膜03位于“实线框”的部分即为四方相。
继续参见图7，铁电膜03包括相接触的第一层031和第二层032，第一层031和第二层032中的至少一者包括铁电材料，且第一层031的晶格常数与第二层032的晶格常数不同。
本申请的上述实施例所提供的铁电电容器C中，铁电膜03的第一层031与第二层032相接触，由于第一层031的晶格常数与第二层032的晶格常数不同，二者之间会产生晶格错配，使得第一层031与第二层032之间产生应力，该应力作用到四方相的晶体上，会使四方相的晶体产生晶格畸变，形成“应变四方相”，图8为铁电膜03中应变四方相的晶体结构图。
图9为铁电膜03中应变四方相和正交相晶胞的原子坐标图，其中，“横坐标”为晶胞的数量，“纵坐标”为晶胞的晶面间距，结合图8和图9可见，相较于晶格未发生畸变的“本征四方相”，铁电膜03中应变四方相的晶面间距增加，且应变四方相的晶面间距小于正交相的晶面间距，说明应力作用到四方相的晶胞上，会使四方相的晶胞产生晶格畸变，形成应变四方相。可以理解的是，根据图9中晶胞的晶面间距的范围值，也可判断得出铁电膜03中包括应变四方相和正交相晶胞。
如图8所示，“应变四方相”中氧离子相对晶胞的对称中心偏移，使其具有较大的剩余极化强度，从而可提高铁电膜03的正负极化状态的区分度，提高铁电存储器的存储窗口，提高铁电存储器读写数据的准确率。
图10为铁电膜03中应变四方相和正交相晶胞中氧离子的原子坐标图，其中，“横坐标”为晶胞的数量，“纵坐标”为晶胞中氧离子偏移的距离，可见，应变四方相和正交相晶胞中氧离子均发生偏移，应变四方相中氧离子的偏移量约为30pm。
图11为铁电膜03的电滞回线的曲线图，其中，“横坐标”为施加在铁电膜03上的电压，“纵坐标”为铁电膜03的剩余极化强度，在电压为-1.36V的情况下，剩余极化强度为-18.58μC/cm2；在电压为1.7V的情况下，剩余极化强度为18.48μC/cm2；在电压为0的情况下，铁电膜03的2倍剩余极化强度约为37μC/cm2，说明应变四方相具有较大的剩余极化强度。
相较于相关技术，铁电膜中的正交相产生剩余极化强度，铁电膜中正交相的含量较低，而本申请通过应变四方相产生剩余极化强度，且铁电膜03中应变四方相的含量较高，可提高应用该铁电电容器C的铁电存储器的均一性和可靠性。
图12为铁电膜03中氧空位含量的电子能量损失谱图，每一个氧空位的富集峰代表一个正交相或一个应变四方相，在270nm的探测距离内，铁电膜03中具有7个晶粒，晶粒的数量较多，晶粒之间的间距较小、排列紧密。其中，7个晶粒包括3个正交相和4个应变四方相，应变四方相的长度占比较大，说明铁电膜03中应变四方相的含量较高，从而可提高铁电存储器的均一性和可靠性。并且，铁电膜03中正交相的含量也较高，正交相也可产生剩余极化强度，可进一步提高铁电存储器的均一性和可靠性。
图13为正交相、单斜相和应变四方相中氧空位迁移的最低势垒的柱状图，其中，正交相中氧空位迁移的最低势垒为1.883eV，单斜相中氧空位迁移的最低势垒为1.768eV，应变四方相中氧空位迁移的最低势垒为2.424eV。
可见，应变四方相中氧空位迁移的最低势垒最大，说明应变四方相中氧空位不易迁移，可改善铁电膜03的极化疲劳现象、降低铁电电容器C击穿的几率，从而可提高铁电存储器的使用寿命、持久性。
例如，本申请的上述实施例所提供的铁电电容器C，施加在第一电极01和第二电极02上的操作电压为3MV/cm，在此情况下，铁电电容器C的电场可循环1×1012次，表明铁电存储器的使用寿命较长、持久性较好。
此外，应变四方相的热稳定性较好，可提高铁电电容器C的热稳定性，从而提高铁电存储器的热稳定性。
在一些实施例中，如图7所示，铁电膜03的第一层031和第二层032均包括铁电材料，在此情况下，第一层031和第二层032的晶相均包括四方相，且第一层031和第二层032中四方相的占比范围为30％～100％。例如，第一层031和第二层032中四方相的占比为30％、50％、65％、80％或100％。
可以理解的是，在第一层031和第二层032均包括铁电材料，且第一层031的晶格常数与第二层032的晶格常数不同的情况下，第一层031与第二层032接触的表面可以形成晶格错配，使得第一层031与第二层032之间产生应力，该应力作用到第一层031和第二层032中四方相的晶体上，会使四方相的晶体产生晶格畸变，从而在第一层031和第二层032中均形成应变四方相。
示例性地，第一层031包括氧化铪，第二层032包括氧化锆，且氧化铪的晶格常数与氧化锆的晶格常数不同。
示例性地，第一层031和第二层032均包括铪锆氧(化学式：HfxZr1-xOy，简称HZO)，第一层031中铪原子的数量占比，与第二层032中铪原子的数量占比不同，且第一层031中锆原子的数量占比，与第二层032中锆原子的数量占比不同，以使第一层031的晶格常数与第二层032的晶格常数不同。
图14为根据一些实施例的另一种铁电电容器的结构图。
参见图14，铁电膜03包括多个第一层031和多个第二层032，第一层031和第二层032均包括铁电材料，且第一层031和第二层032的晶相均包括四方相，多个第一层031和多个第二层032交替设置。
可以理解的是，由于第一层031的晶格常数与第二层032的晶格常数不同，通过设置多个第一层031和多个第二层032交替设置，多个第一层031与多个第二层032接触的表面均可以形成晶格错配，从而可提高第一层031与第二层032之间的应力，该应力作用到四方相的晶体上，会使四方相的晶体产生晶格畸变，有利于形成应变四方相。
图15为根据一些实施例的另一种铁电电容器的结构图；图16为根据一些实施例的又一种铁电电容器的结构图。
参见图15，铁电膜03包括多个第一层031和至少一个第二层032，第一层031包括铁电材料，第二层032包括非铁电材料，且第一层031的晶相包括四方相，第一层031中四方相的占比范围为30％～100％。例如，第一层031中四方相的占比为30％、50％、65％、80％或100％。
继续参见图15，第一层031与第二层032交替设置，且第二层032不与第一电极01和第二电极02接触。
可以理解的是，在第一层031包括铁电材料，第二层032包括非铁电材料，且第一层031的晶格常数与第二层032的晶格常数不同的情况下，通过设置第一层031与第二层032交替设置，第一层031与第二层032接触的表面可以形成晶格错配，使得第一层031与第二层032之间产生应力，该应力作用到第一层031中四方相的晶体上，会使四方相的晶体产生晶格畸变，从而在第一层031中形成应变四方相。
并且，由于第二层032包括非铁电材料，通过设置第二层032不与第一电极01和第二电极02接触，可避免第一电极01或第二电极02与非铁电材料接触，避免对铁电存储器的性能产生负面的影响。
示例性地，如图15所示，铁电膜03包括两个第一层031和一个第二层032，相当于，一个第二层032插在两个第一层031之间，可避免第二层032与第一电极01和第二电极02接触。
示例性地，如图16所示，铁电膜03包括多个第一层031和多个第二层032，相当于，多个第二层032插在多个第一层031之间，通过设置多个第一层031和多个第二层032交替设置，多个第一层031与多个第二层032接触的表面均可以形成晶格错配，从而可提高第一层031与第二层032之间的应力，有利于形成应变四方相。
示例性地，第一层031包括铪锆氧，第二层032包括金属氧化物。例如，第二层032可包括氧化钛、氧化镧、氧化镁中的至少一种，即第二层032可包括氧化钛、氧化镧、氧化镁中的一种或多种。
在一些实施例中，在铁电膜03的第一层031包括氧化铪，第二层032包括氧化锆的情况下，或者，在第一层031和第二层032均包括铪锆氧的情况下，或者，在第一层031包括铪锆氧，第二层032包括非铁电材料的情况下，铁电膜03中铪原子的数量占比，小于锆原子的数量占比，这样，在制备铁电膜03的过程中，有利于铁电膜03中生成四方相。
可以理解的是，在第一层031和第二层032均包括铪锆氧(化学式：HfxZr1-xOy)的情况下，有x＜1-x。
示例性地，铁电膜03中铪原子的数量，与铪原子和锆原子的数量的和的比值范围为0.1～0.45，即0.1≤x≤0.45。例如，铪原子的数量，与铪原子和锆原子的数量的和的比值为0.1、0.2、0.275、0.3或0.45。
示例性地，铁电膜03中锆原子的数量，与铪原子和锆原子的数量的和的比值范围为0.55～0.9，即0.55≤1-x≤0.9。例如，锆原子的数量，与铪原子和锆原子的数量的和的比值为0.55、0.6、0.725、0.8或0.9。
在一些实施例中，在铁电膜03的第一层031包括氧化铪，第二层032包括氧化锆的情况下，或者，在第一层031和第二层032均包括铪锆氧的情况下，或者，在第一层031包括铪锆氧，第二层032包括非铁电材料的情况下，铁电膜03中氧原子的数量，与铪原子和锆原子的数量的和的比值范围为1.3～1.9。
可以理解的是，在第一层031和第二层032均包括铪锆氧(化学式：HfxZr1-xOy)的情况下，有1.3≤y≤1.9。例如，氧原子的数量，与铪原子和锆原子的数量的和的比值为1.3、1.5、1.6、1.8或1.9。
相较于铪锆氧(化学式：HfxZr1-xO2)、y＝2，本申请的上述实施例中，通过减少铁电膜03中氧原子的数量占比，可增加铁电膜03中的氧空位的数量，有利于铁电膜03中生成四方相。
在一些实施例中，铁电膜03的厚度范围为4nm～8nm，例如，铁电膜03的厚度为4nm、为5nm、6nm、7nm或8nm。
相关技术中的铁电膜的厚度通常大于10nm，而本申请的上述实施例中铁电膜03的厚度较小，通过减小铁电膜03的厚度，在制备铁电膜03的过程中，有利于铁电膜03中生成四方相。
图17为根据一些实施例的又一种铁电电容器的结构图。
参见图17，铁电电容器C的第一电极01的热膨胀系数与第二电极02的热膨胀系数不同，在制备铁电电容器C的过程中，需要在高温环境下进行，由于第一电极01的热膨胀系数与第二电极02的热膨胀系数不同，第一电极01的体积膨胀率与第二电极02的体积膨胀率不同，使得第一电极01与第二电极02之间产生应力，该应力作用到铁电膜03的四方相的晶体上，会使四方相的晶体产生晶格畸变，形成应变四方相。
示例性地，第一电极01和第二电极02的材料可包括TiN、TaN、Ir、IrOx、Ti、TiCN、TiSiN、WSiN、TiAlN、TaAlN、TiAlCN、W、Pt、Au、Al中的任意两种，且两种材料的热膨胀系数不同。
示例性地，如图17所示，第一电极01的材料包括W，第二电极02的材料包括TiN。
在一些实施例中，铁电电容器C还可包括第三电极04，第三电极04可位于第二电极02的远离铁电膜03的一侧。
示例性地，第三电极04的材料可与第一电极01的材料相同。
示例性地，第三电极04的材料可包括TiN、TaN、Ir、IrOx、Ti、TiCN、TiSiN、WSiN、TiAlN、TaAlN、TiAlCN、W、Pt、Au、Al中的任意一种，例如，第三电极04的材料可包括W。
本申请的实施例所提供的铁电电容器C，其结构可以是二维平面结构，例如，参见图7、图14～图17，第一电极01和第二电极02均为面状电极，第一电极01、铁电膜03的第一层031、第二层032和第二电极02层叠设置，该铁电电容器C的结构简单，易于制备。
示例性地，存储单元200包括一个铁电电容器C和一个晶体管T，铁电电容器C的第一电极01和第二电极02均为面状电极，在此情况下，第一电极01和第二电极02中的一者与晶体管T电连接，以形成存储单元200。
本申请的一些实施例提供了图17示出的铁电电容器C的制备方法，图18A～图18D为根据一些实施例的制备铁电电容器的各步骤图。
如图18A所示，形成第一电极01。
示例性地，可采用物理气相沉积(Physical Vapor Deposition，PVD)工艺，形成第一电极01。
如图18B所示，形成铁电膜03。
示例性地，可采用原子层沉积(Atomic Layer Deposition，ALD)工艺，依次在第一电极01上形成第二层032和第一层031，得到铁电膜03。第一层031和第二层032中的至少一者包括铁电材料，且第一层031的晶格常数与第二层032的晶格常数不同。
如图18C所示，形成第二电极02，第二电极02位于铁电膜03的远离第一电极01的一侧。
示例性地，可采用原子层沉积工艺，形成第二电极02。
示例性地，如图18D所示，在形成第二电极02之后，还可在第二电极02远离铁电膜03的一侧形成第三电极04。
示例性地，可采用物理气相沉积工艺，形成第三电极04。
在形成第二电极02之后，对铁电膜03进行快速热处理(Rapid ThermalProcessing，RTP)，以形成四方相。
本申请的上述实施例所提供的制备方法，依次形成第一电极01、铁电膜03和第二电极02，在形成第二电极02之后，通过对铁电膜03进行快速热处理，以在铁电膜03中形成四方相。
并且，由于第一层031的晶格常数与第二层032的晶格常数不同，二者之间会产生晶格错配，使得第一层031与第二层032之间产生应力，该应力作用到四方相的晶体上，会使四方相的晶体产生晶格畸变，形成应变四方相。
在一些实施例中，对铁电膜03进行快速热处理，快速热处理的温度范围为450℃～650℃，例如，快速热处理的温度为450℃、500℃、550℃、600℃或650℃。
相较于相关技术中，通过较高温度(大于700℃)的快速热处理形成正交相，本申请的上述实施例通过降低快速热处理的温度，有利于在铁电膜03中形成四方相。
本申请的实施例所提供的铁电电容器C，其结构还可以是三维立式结构，图19为根据一些实施例的铁电电容器的一种三维立式结构图。
参见图19，铁电电容器C的第一电极01为面状电极，第二电极02为柱状电极，第二电极02贯穿第一电极01，铁电膜03的第一层031和第二层032围绕第二电极02设置，以将第一电极01与第二电极02隔开。
铁电电容器C采用上述三维立式的结构设计，可减小其在X-Y平面内的占用面积，从而可提高X-Y平面内单位面积的铁电电容器C的设置数量，以提高单位面积的存储单元200的设置数量，有利于提高铁电存储器的存储密度。
示例性地，存储单元200包括一个铁电电容器C和一个晶体管T，铁电电容器C的第一电极01为面状电极，第二电极02为柱状电极，在此情况下，第二电极02与晶体管T电连接，即铁电电容器C的柱状电极与晶体管T电连接，以形成存储单元200。
本申请的一些实施例提供了图19示出的铁电电容器C的制备方法，图20A～图20D为根据一些实施例的制备铁电电容器的各步骤图。
如图20A所示，形成堆叠层，该堆叠层包括交替设置的第一电极01(面状电极)和介质层06，介质层06可将沿方向Z相邻的两个第一电极01隔开，以使相邻两个第一电极01之间绝缘。
如图20B所示，形成贯穿堆叠层的过孔H，该过孔H贯穿堆叠层中的第一电极01和介质层06。
如图20C所示，在过孔H的侧壁上形成铁电膜03的第二层032和第一层031。
如图20D所示，在铁电膜03的内侧形成第二电极02。
本申请的上述制备方法，形成了三维立式结构的铁电电容器C。
图21为根据一些实施例的铁电电容器的另一种三维立式结构图。
参见图21，铁电电容器C的第一电极01内开设有沟槽H，铁电膜03的第二层032设置于沟槽H的内壁上，第一层031设置于第二层032的内侧。第二电极02设置于第二层032的内侧，且第二电极02填平沟槽H。采用该结构的铁电电容器C，也称为沟电容器(TrenchCapacitor)。
铁电电容器C采用上述三维立式的结构设计，也可减小其在X-Y平面内的占用面积，从而可提高X-Y平面内单位面积的铁电电容器C的设置数量，以提高单位面积的存储单元200的设置数量，有利于提高铁电存储器的存储密度。
本申请的一些实施例所提供的存储器及电子设备，包括上述任一实施例所提供的铁电电容器C，其所能达到的有益效果可参考上文中铁电电容器C的有益效果，此处不再赘述。
以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (22)

1.一种铁电存储阵列，其特征在于，包括阵列式排布的多个存储单元，所述存储单元包括铁电电容器和晶体管；
所述铁电电容器包括：
相对设置的第一电极和第二电极；
铁电膜，设置于所述第一电极与所述第二电极之间；
其中，所述铁电膜的晶相包括四方相；
所述铁电膜包括相接触的第一层和第二层，所述第一层和所述第二层中的至少一者包括铁电材料，且所述第一层的晶格常数与所述第二层的晶格常数不同。
2.根据权利要求1所述的铁电存储阵列，其特征在于，所述铁电膜中四方相的晶胞包括氧离子，所述氧离子相对所述晶胞的对称中心偏移。
3.根据权利要求1或2所述的铁电存储阵列，其特征在于，所述第一层和所述第二层均包括铁电材料；
所述第一层和所述第二层的晶相均包括四方相，所述第一层和所述第二层中四方相的占比范围为30％～100％。
4.根据权利要求3所述的铁电存储阵列，其特征在于，所述第一层包括氧化铪，所述第二层包括氧化锆。
5.根据权利要求3所述的铁电存储阵列，其特征在于，所述第一层和所述第二层均包括铪锆氧；
所述第一层中铪原子的数量占比，与所述第二层中铪原子的数量占比不同；
所述第一层中锆原子的数量占比，与所述第二层中锆原子的数量占比不同。
6.根据权利要求3～5中任一项所述的铁电存储阵列，其特征在于，多个第一层和多个第二层交替设置。
7.根据权利要求1或2所述的铁电存储阵列，其特征在于，所述第一层包括铁电材料，所述第二层包括非铁电材料；
所述铁电膜包括多个所述第一层和至少一个所述第二层，所述第一层与所述第二层交替设置，且所述第二层不与所述第一电极和所述第二电极接触；
所述第一层的晶相包括四方相，所述第一层中四方相的占比范围为30％～100％。
8.根据权利要求7所述的铁电存储阵列，其特征在于，所述第一层包括铪锆氧，所述第二层包括金属氧化物。
9.根据权利要求8所述的铁电存储阵列，其特征在于，所述第二层包括氧化钛、氧化镧、氧化镁中的至少一种。
10.根据权利要求4、5、8、9中任一项所述的铁电存储阵列，其特征在于，所述铁电膜中铪原子的数量占比，小于锆原子的数量占比。
11.根据权利要求10所述的铁电存储阵列，其特征在于，所述铁电膜中铪原子的数量，与铪原子和锆原子的数量的和的比值范围为0.1～0.45；
锆原子的数量，与铪原子和锆原子的数量的和的比值范围为0.55～0.9。
12.根据权利要求10或11所述的铁电存储阵列，其特征在于，所述铁电膜中氧原子的数量，与铪原子和锆原子的数量的和的比值范围为1.3～1.9。
13.根据权利要求1～12中任一项所述的铁电存储阵列，其特征在于，所述铁电膜的厚度范围为4nm～8nm。
14.根据权利要求1～13中任一项所述的铁电存储阵列，其特征在于，所述第一电极的热膨胀系数与所述第二电极的热膨胀系数不同。
15.根据权利要求1～14中任一项所述的铁电存储阵列，其特征在于，所述铁电膜的晶相还包括正交相。
16.根据权利要求1～15中任一项所述的铁电存储阵列，其特征在于，所述第一电极和所述第二电极均为面状电极，所述第一电极、所述第一层、所述第二层和所述第二电极层叠设置。
17.根据权利要求1～15中任一项所述的铁电存储阵列，其特征在于，所述第一电极为面状电极，所述第二电极为柱状电极；
所述第二电极贯穿所述第一电极，所述第一层和所述第二层围绕所述第二电极设置。
18.根据权利要求1～17中任一项所述的铁电存储阵列，其特征在于，所述第一电极和所述第二电极均为面状电极，所述第一电极和所述第二电极中的一者与所述晶体管电连接；或，
所述第一电极为面状电极，所述第二电极为柱状电极，所述第二电极与所述晶体管电连接。
19.一种铁电存储阵列的制备方法，其特征在于，包括：
依次形成第一电极、铁电膜和第二电极；所述铁电膜包括第一层和第二层，所述第一层和所述第二层中的至少一者包括铁电材料，且所述第一层的晶格常数与所述第二层的晶格常数不同；和/或，所述第一电极的热膨胀系数与所述第二电极的热膨胀系数不同；
其中，所述形成第二电极之后，还包括：
对所述铁电膜进行快速热处理，以形成四方相。
20.根据权利要求19所述的制备方法，其特征在于，所述快速热处理的温度范围为450℃～650℃。
21.一种存储器，其特征在于，包括：
如权利要求1～18中任一项所述的铁电存储阵列；
控制器，与所述铁电存储阵列电连接。
22.一种电子设备，其特征在于，包括：
电路板；
如权利要求21所述的存储器，所述存储器设置于所述电路板上，且与所述电路板电连接。
CN202211115524.6A 2022-09-14 2022-09-14 铁电存储阵列及其制备方法、存储器、电子设备 Pending CN117769257A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211115524.6A CN117769257A (zh) 2022-09-14 2022-09-14 铁电存储阵列及其制备方法、存储器、电子设备
PCT/CN2023/103464 WO2024055688A1 (zh) 2022-09-14 2023-06-28 铁电存储阵列及其制备方法、存储器、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211115524.6A CN117769257A (zh) 2022-09-14 2022-09-14 铁电存储阵列及其制备方法、存储器、电子设备

Publications (1)

Publication Number Publication Date
CN117769257A true CN117769257A (zh) 2024-03-26

Family

ID=90274157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211115524.6A Pending CN117769257A (zh) 2022-09-14 2022-09-14 铁电存储阵列及其制备方法、存储器、电子设备

Country Status (2)

Country Link
CN (1) CN117769257A (zh)
WO (1) WO2024055688A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901400B2 (en) * 2019-03-29 2024-02-13 Intel Corporation MFM capacitor and process for forming such
CN111627920B (zh) * 2020-06-02 2023-11-14 湘潭大学 一种铁电存储单元
KR20220038918A (ko) * 2020-09-21 2022-03-29 삼성전자주식회사 커패시터 및 이를 포함하는 디램 소자
EP4040488A1 (en) * 2021-02-08 2022-08-10 Imec VZW Ferroelectric device based on hafnium zirconate
CN114927526A (zh) * 2022-06-02 2022-08-19 北京超弦存储器研究院 一种铁电存储器及其铁电电容和制备方法

Also Published As

Publication number Publication date
WO2024055688A1 (zh) 2024-03-21

Similar Documents

Publication Publication Date Title
US11949018B2 (en) Doped polar layers and semiconductor device incorporating same
CN117769257A (zh) 铁电存储阵列及其制备方法、存储器、电子设备
WO2024000324A1 (zh) 铁电存储阵列及其制备方法、存储器、电子设备
CN117794250A (zh) 铁电存储阵列及其制备方法、存储器、电子设备
CN117241589A (zh) 铁电存储器及其制备方法、电子设备
CN116981258A (zh) 一种铁电存储单元、存储器及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication