CN117241589A - 铁电存储器及其制备方法、电子设备 - Google Patents

铁电存储器及其制备方法、电子设备 Download PDF

Info

Publication number
CN117241589A
CN117241589A CN202210621994.3A CN202210621994A CN117241589A CN 117241589 A CN117241589 A CN 117241589A CN 202210621994 A CN202210621994 A CN 202210621994A CN 117241589 A CN117241589 A CN 117241589A
Authority
CN
China
Prior art keywords
electrode
ferroelectric
layer
layers
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210621994.3A
Other languages
English (en)
Inventor
张禹
张恒
于方舟
李悦
孙一鸣
吕杭炳
许俊豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202210621994.3A priority Critical patent/CN117241589A/zh
Priority to PCT/CN2023/095077 priority patent/WO2023231798A1/zh
Publication of CN117241589A publication Critical patent/CN117241589A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/50—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请提供了一种铁电存储器及其制备方法、电子设备，涉及半导体技术领域，可提高铁电存储器的使用寿命。铁电存储器包括铁电电容，铁电电容包括相对设置的第一电极和第二电极，以及设置于第一电极与第二电极之间的多个铁电层，并且，该铁电电容还包括多个阻隔层，多个阻隔层设置于第一电极与第二电极之间，且阻隔层与铁电层交替层叠设置。其中，至少有一个阻隔层位于铁电层与第一电极之间，和/或，至少有一个阻隔层位于铁电层与第二电极之间。该铁电存储器属于随机存取存储器，可作为内存储器应用于电子设备中，以实现数据的读取和写入操作。

Description

铁电存储器及其制备方法、电子设备
技术领域
本申请涉及半导体技术领域，尤其涉及一种铁电存储器及其制备方法、电子设备。
背景技术
目前，铁电随机存取存储器(Ferroelectric Random Access Memory，英文简称：FeRAM，中文简称：铁电存储器)凭借其存储数据非易失性、存取速率快等特点，得到了广泛的应用。
通常，铁电存储器具有多个存储单元，每个存储单元包括铁电电容，该铁电电容包括相对设置的两个电极，以及设置于两个电极之间的铁电材料，即，该铁电电容具有金属-绝缘体-金属(Metal-Insulator-Metal，简称：MIM)结构。铁电材料具有铁电效应，铁电效应是指铁电材料具有自发极化特性，可通过两个电极在铁电材料上施加电场来改变其极化方向，铁电存储器即利用铁电材料的铁电效应实现数据的存储。
然而，当铁电电容长时间处于较高的操作电场下或较高的环境温度时，铁电电容的电极中的金属离子将发生移动，并向铁电材料中扩散形成导电通路，使铁电电容中的漏电流增加，进而导致铁电存储器的使用寿命降低。
发明内容
本申请实施例提供一种铁电存储器及其制备方法、电子设备，可降低铁电电容中的漏电流，提高铁电存储器的使用寿命。
为达到上述目的，本申请的实施例采用如下技术方案：
第一方面，提供了一种铁电存储器，铁电存储器属于随机存取存储器，可作为内存储器，铁电存储器具有存储数据非易失性、存取速率快等特点。铁电存储器包括铁电电容，铁电电容包括相对设置的第一电极和第二电极，以及设置于第一电极与第二电极之间的多个铁电层，并且，该铁电电容还包括多个阻隔层，多个阻隔层设置于第一电极与第二电极之间，且阻隔层与铁电层交替层叠设置。其中，至少有一个阻隔层位于，多个铁电层中最靠近第一电极的铁电层，与第一电极之间。和/或，至少有一个阻隔层位于，多个铁电层中最靠近第二电极的铁电层，与第二电极之间。
本申请的上述实施例，在铁电存储器的铁电电容中，在第一电极与铁电层之间设置阻隔层，或在第二电极与铁电层之间设置阻隔层，或在第一电极与铁电层之间，及第二电极与铁电层之间均设置阻隔层，即第一电极和第二电极中的至少一者不与铁电层直接接触。
通过在电极(第一电极和/或第二电极)与铁电层之间设置阻隔层，该阻隔层可抑制电极中的金属离子向铁电层中扩散，还可抑制铁电层中的氧离子向电极中扩散，以减少铁电层中因氧离子移动而形成的氧空位，减弱电极与氧离子的氧化作用，避免在第一电极和第二电极之间，金属离子和氧空位形成导电通路，降低铁电电容中的漏电流，避免铁电电容击穿，以提高铁电存储器的使用寿命。
并且，铁电层和阻隔层交替层叠设置，相当于，在第一电极和第二电极之间设置有一个铁电薄膜，将多个阻隔层插入铁电薄膜的不同位置，铁电薄膜被多个阻隔层分隔成多个铁电层。多个阻隔层可抑制金属离子和氧离子在相邻铁电层之间的扩散，可减弱电极与氧离子的氧化作用，减少铁电层中氧空位的数量，也可阻断金属离子和氧空位形成导电通路，从而提高铁电存储器的使用寿命。
在一些实施例中，阻隔层的材料包括石墨烯，石墨烯具有以sp2杂化连接的碳原子紧密堆叠成的单层二维蜂窝状晶格结构，该结构使阻隔层具有良好的阻隔性能，可提高阻隔层对金属离子和氧离子扩散的抑制能力。
并且，石墨烯具有低电阻率的特性，可减弱阻隔层的分压能力，有利于降低操作电压在阻隔层上的消耗，提高施加在铁电层上的有效电压(用于铁电畴的翻转)，提高铁电层的正负极化状态的区分度，以便于外部电路识别铁电层的正负极化状态，从而提高铁电存储器对数据的读取或写入的准确性。
在一些实施例中，阻隔层的材料包括单层石墨烯，单层石墨烯的厚度薄、电阻小，可进一步减弱阻隔层的分压能力，降低操作电压在阻隔层上的消耗，提高施加在铁电层上的有效电压，从而提高铁电存储器对数据的读取或写入的准确性。
在一些实施例中，铁电电容包括至少三个铁电层，沿由第一电极指向第二电极的方向，至少三个铁电层的厚度先由小变大、再由大变小。
由于，在靠近第一电极或第二电极的位置，金属离子和氧空位的扩散浓度较大，在远离第一电极或第二电极的位置，金属离子和氧空位的扩散浓度较小，因此，通过上述设置方式，沿由第一电极指向第二电极的方向，使得多个阻隔层的间距先由小变大、再由大变小。多个阻隔层在靠近电极的位置间距较小，在远离电极的位置间距较大，可进一步抑制金属离子和氧离子在相邻铁电层之间的扩散，减弱电极与氧离子的氧化作用，减少铁电层中氧空位的数量，也可避免金属离子和氧空位形成导电通路。
在一些实施例中，阻隔层的厚度范围为0.334nm～0.4nm。阻隔层的厚度较薄，有利于减小阻隔层的电阻，减弱阻隔层的分压能力，降低操作电压在阻隔层上的消耗，提高施加在铁电层上的有效电压。
在一些实施例中，第一电极和所述第二电极中的至少一者的材料包括氮化钛，其材料成本较低。并且，可采用原子层沉积工艺，制备氮化钛薄膜，该工艺与互补式金属氧化物半导体工艺兼容，在刻蚀氮化钛薄膜的过程中，氮化钛不容易造成刻蚀腔室的污染。
在一些实施例中，铁电电容的第一电极和第二电极为面状电极，第一电极与第二电极层叠设置，该铁电电容为二维平面结构，其结构简单，易于制备。
在一些实施例中，铁电存储器包括阵列式排布的多个存储单元，存储单元包括铁电电容和晶体管。在铁电电容的第一电极和第二电极为面状电极的情况下，即铁电电容为二维平面结构，第一电极和第二电极中的一者与晶体管电连接。
第二方面，提供了一种铁电存储器的制备方法，该制备方法包括：形成第一电极。在第一电极上交替形成多个阻隔层和多个铁电层。在多个阻隔层和多个铁电层上形成第二电极。其中，至少有一个阻隔层位于，多个铁电层中最靠近第一电极的铁电层，与第一电极之间；和/或，至少有一个阻隔层位于，多个铁电层中最靠近第二电极的铁电层，与第二电极之间。
本申请的上述实施例所提供的制备方法，在第一电极与铁电层之间形成阻隔层，或在第二电极与铁电层之间形成阻隔层，或在第一电极与铁电层之间，及第二电极与铁电层之间均形成阻隔层，阻隔层可抑制金属离子和氧离子的扩散，减弱电极与氧离子的氧化作用，减少铁电层中氧空位的数量，也可阻断金属离子和氧空位形成导电通路，从而提高铁电存储器的使用寿命。
在一些实施例中，形成阻隔层，包括：采用沉积工艺，在基板上形成阻隔层。将阻隔层转移至第一电极上或铁电层上。阻隔层的材料包括单层石墨烯，该方法可应用于制备单层石墨烯。
第三方面，提供了一种铁电存储器，该铁电存储器的铁电电容中，第一电极为面状电极，第二电极为柱状电极，第二电极贯穿第一电极，多个阻隔层和多个铁电层围绕第二电极设置。即，该铁电电容采用三维立式的结构设计，可减小其在平面内的占用面积，从而可提高平面内单位面积的铁电电容的设置数量，有利于提高铁电存储器的存储密度。
在一些实施例中，铁电存储器包括阵列式排布的多个存储单元，存储单元包括铁电电容和晶体管。在铁电电容的第一电极为面状电极，第二电极为柱状电极的情况下，即铁电电容为三维立式结构，其第二电极与晶体管电连接。
第四方面，提供了一种铁电存储器的制备方法，该制备方法包括：形成第一电极。形成贯穿第一电极的过孔。在过孔的侧壁上交替形成多个阻隔层和多个铁电层。在多个阻隔层和多个铁电层的内侧形成第二电极。其中，至少有一个阻隔层位于，多个铁电层中最靠近第一电极的铁电层，与第一电极之间；和/或，至少有一个阻隔层位于，多个铁电层中最靠近第二电极的铁电层，与第二电极之间。
本申请的上述实施例所提供的制备方法，在第一电极与铁电层之间形成阻隔层，或在第二电极与铁电层之间形成阻隔层，或在第一电极与铁电层之间，及第二电极与铁电层之间均形成阻隔层，阻隔层可抑制金属离子和氧离子的扩散，减弱电极与氧离子的氧化作用，减少铁电层中氧空位的数量，也可阻断金属离子和氧空位形成导电通路，从而提高铁电存储器的使用寿命。
在一些实施例中，形成阻隔层，包括：采用沉积工艺，在过孔的侧壁上或铁电层的内侧形成阻隔层。阻隔层的材料包括单层石墨烯，可采用化学气相沉积工艺，直接在过孔的侧壁或铁电层的内侧形成阻隔层，可简化制备工艺、降低制备成本。
第五方面，提供了一种电子设备，该电子设备包括电路板，以及上述任一实施例所述的铁电存储器，该铁电存储器设置于电路板上，且与电路板电连接。
可以理解地，本申请的上述实施例所提供的电子设备，其所能达到的有益效果可参考上文中铁电存储器的有益效果，此处不再赘述。
附图说明
为了更清楚地说明本申请中的技术方案，下面将对本申请一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本申请实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为根据一些实施例的电子设备的架构图；
图2为根据一些实施例的电子设备的爆炸图；
图3为根据一些实施例的铁电存储器的架构图；
图4为根据一些实施例的存储单元的电路图；
图5为相关技术中的铁电电容的结构图；
图6为铁电电容的铁电层中产生金属细丝的示意图；
图7为铁电电容的铁电层中产生氧空位的示意图；
图8为铁电电容的铁电层的电滞回线的曲线图；
图9为铁电电容的铁电层中氧空位产生导电通路的示意图；
图10为铁电电容的铁电层的翻转次数与2倍剩余极化强度的关系曲线图；
图11A～图11C为根据一些实施例的铁电存储器的多种铁电电容的结构图；
图12为根据一些实施例的阻隔层抑制金属离子和氧离子扩散的示意图；
图13A为根据一些实施例的铁电存储器的另一种铁电电容的结构图；
图13B为根据一些实施例的铁电存储器的又一种铁电电容的结构图；
图14A～图14B为根据一些实施例的制备铁电电容的各流程图；
图15A～图15E为根据一些实施例的制备铁电电容的各步骤图；
图16A～图16C为根据一些实施例的制备铁电电容的各步骤图；
图17为根据一些实施例的铁电电容的三维立式结构图；
图18A～图18B为根据一些实施例的制备铁电电容的各流程图；
图19A～图19D为根据一些实施例的制备铁电电容的各步骤图。
具体实施方式
下面将结合附图，对本申请一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例”、“一些实施例”、“示例性实施例”、“示例性地”或“一些示例”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本申请的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所申请的实施例并不必然限制于本文内容。
“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。
本文中“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
在本申请的内容中，“在……上”、“上方”、和“之上”的含义应当以最宽泛的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还包括其间具有中间特征或层的“在某物上”的含义，并且“上方”或“之上”不仅意味着在某物“上方”或“之上”，还包括其间没有中间特征或层的在某物“上方”或“之上”的含义(即，直接在某物上)。
在本申请的内容中，“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
本申请的一些实施例所涉及的技术术语，具体如下：
晶胞：是由大量微观物质单位(原子、离子、分子等)按一定规则有序排列的结构。
晶粒：结晶物质在生长过程中，结晶成颗粒状，称晶粒，晶粒的内部晶胞方向与位置基本一致。
晶界：晶粒与晶粒之间的接触界面叫做晶界。
铁电相晶体：晶胞的结构使正负电荷中心不重合而出现电偶极矩，产生不等于零的电极化强度，使晶体具有自发极化，且电偶极矩方向可以因外电场而改变，呈现出类似于铁磁体的特点。
铁电材料：其可通过施加电场排列内部电偶极矩而保持自发极化，即使撤去外部施加电场时亦然。换句话说，铁电体是如下的材料：其中极化强度(极化)值(或电场)半永久地保留在其中，即使在施加恒定的电压并且使电压恢复到零伏之后亦然。
本申请的一些实施例提供了一种电子设备，该电子设备例如可以为手机、平板电脑、个人数字助理(Personal Digital Assistant，简称：PDA)、电视、智能穿戴产品(例如，智能手表、智能手环)、虚拟现实(Virtual Reality，简称：VR)终端设备、增强现实(Augmented Reality，简称：AR)终端设备、充电家用小型电器(例如豆浆机、扫地机器人)、无人机、雷达、航空航天设备和车载设备等不同类型的用户设备或者终端设备；该电子设备还可以为基站等网络设备。本申请的实施例对电子设备的具体形式不作特殊限制。
图1为根据一些实施例的电子设备的架构图。
如图1所示，电子设备1包括：存储装置11、处理器12、输入设备13、输出设备14等部件。本领域技术人员可以理解到，图1中示出的电子设备1的架构并不构成对该电子设备1的限定，该电子设备1可以包括比如图1所示的部件更多或更少的部件，或者可以组合如图1所示的部件中的某些部件，或者可以与如图1所示的部件布置不同。
其中，存储装置11用于存储软件程序以及模块。存储装置11主要包括存储程序区和存储数据区，其中，存储程序区可存储和备份操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据电子设备1的使用所创建的数据(比如音频数据、图像数据、电话本等)等。此外，存储装置11包括外存储器111和内存储器112。外存储器111和内存储器112存储的数据可以相互传输。外存储器111例如可以包括硬盘、U盘、软盘等。内存储器112例如可以包括随机存取存储器(Random Access Memory，简称：RAM)、只读存储器(Read-Only Memory，简称：ROM)等，其中，随机存取存储器例如可以包括铁电存储器、相变存储器或磁性存储器等。
处理器12是该电子设备1的控制中心，利用各种接口和线路连接整个电子设备1的各个部分，通过运行或执行存储在存储装置11内的软件程序和/或模块，以及调用存储在存储装置11内的数据，执行电子设备1的各种功能和处理数据，从而对电子设备1进行整体监控。可选的，处理器12可以包括一个或多个处理单元。例如，处理器12可以包括应用处理器(Application Processor，简称：AP)，调制解调处理器，图形处理器(Graphics ProcessingUnit，简称：GPU)等。其中，不同的处理单元可以是独立的器件，也可以集成在一个或多个处理器中。例如，处理器12可集成应用处理器和调制解调处理器，其中，应用处理器主要处理操作系统、用户界面和应用程序等，调制解调处理器主要处理无线通信。可以理解的是，上述调制解调处理器也可以不集成到处理器12中。上述的应用处理器例如可以为中央处理器(Central Processing Unit，简称：CPU)。图1中以处理器12为CPU为例，CPU可以包括运算器121和控制器122。运算器121获取内存储器112存储的数据，并对内存储器112存储的数据进行处理，处理后的结果通常送回内存储器112。控制器122可以控制运算器121对数据进行处理，控制器122还可以控制外存储器置111和内存储器112读取或写入数据。
输入设备13用于接收输入的数字或字符信息，以及产生与电子设备的用户设置以及功能控制有关的键信号输入。示例的，输入设备13可以包括触摸屏以及其他输入设备。触摸屏，也称为触摸面板，可收集用户在触摸屏上或附近的触摸操作(比如用户使用手指、触笔等任何适合的物体或附件在触摸屏上或在触摸屏附近的操作)，并根据预先设定的程式驱动相应的连接装置。上述处理器12中的控制器122还可以控制输入设备13接收输入的信号或不接收输入的信号。此外，输入设备13接收到的输入的数字或字符信息，以及产生与电子设备的用户设置以及功能控制有关的键信号输入可以存储在内存储器112中。
输出设备14用于输出输入设备13的输入，并存储在内存储器112中的数据对应的信号。例如，输出设备14输出声音信号或视频信号。上述处理器12中的控制器122还可以控制输出设备14输出信号或不输出信号。
需要说明的是，图1中的粗箭头用于表示数据的传输，粗箭头的方向表示数据传输的方向。例如，输入设备13和内存储器112之间的单箭头表示输入设备13接收到的数据向内存储器112传输。又例如，运算器121和内存储器112之间的双箭头表示内存储器112存储的数据可以向运算器121传输，且运算器121处理后的数据可以向内存储器112传输。图1中的细箭头表示控制器122可以控制的部件。示例性地，控制器122可以对外存储器置111、内存储器112、运算器121、输入设备13和输出设备14等进行控制。
为了方便进一步对电子设备1的结构进行说明，以下以电子设备1为手机为例进行示例性介绍。
图2为根据一些实施例的电子设备的爆炸图。
参见图2，电子设备1还可以包括中框15、后壳16以及显示屏17。后壳16和显示屏17分别位于中框15的相对两侧，且中框15和显示屏17设置于后壳16内。中框15包括用于承载显示屏17的承载板150，以及绕承载板150一周的边框151。
继续参见图2，电子设备1还可以包括电路板18，该电路板18设置于承载板150的靠近后壳16的一侧，电子设备1中的内存储器112可以设置于电路板18上，内存储器112与电路板18电连接。
目前，铁电存储器凭借其存储数据非易失性、存取速率快等特点，成为主流的内存储器之一。本文的以下实施例以内存储器112为铁电存储器为例进行介绍，图3为根据一些实施例的铁电存储器的架构图。
参见图3，内存储器112包括存储阵列210、译码器220、驱动器230、时序控制器240、缓存器250和输入输出接口260。存储阵列210包括阵列式排布的多个存储单元200。
图4为根据一些实施例的存储单元的电路图。
参见图4，存储单元200包括基于铁电电容的电路架构，该存储单元200具有1T1C(1-transistor-1-capacitor)结构，即存储单元200包括一个晶体管T和一个铁电电容C，晶体管T的源极与位线(Bit Line，简称：BL)电连接，漏极与铁电电容C的一个电极电连接，栅极与字线(Word Line，简称：WL)电连接，铁电电容C的另一个电极与板线(Plate Line，简称：PL)电连接，本申请的实施例中的存储单元200的电路架构不限于此。
基于此，上述译码器220可根据接收到的地址进行译码，以确定需要访问的存储阵列210中的存储单元200。驱动器230用于根据译码器220输出的译码结果生成控制信号，该控制信号通过字线WL传输至存储单元200中晶体管T的栅极，以控制晶体管T导通或截止，从而实现对指定存储单元200的访问。缓存器250通过板线PL接收存储单元200输出的数据信号，用于将数据信号进行缓存，例如可以采用先入先出(First-In First-Out，简称：FIFO)来进行缓存。时序控制器240用于控制缓存器250的时序，以及控制驱动器230驱动存储阵列210。输入输出接口260用于传输数据信号，例如接收数据信号或发送数据信号。
上述存储阵列210、译码器220、驱动器230、时序控制器240、缓存器250和输入输出接口260可以集成于一个芯片中，也可以分别集成于多个芯片中。
下面结合铁电电容的结构，对铁电存储器的工作原理进行介绍。
图5为相关技术中的铁电电容的结构图；图6为铁电电容的铁电层中产生金属细丝的示意图；图7为铁电电容的铁电层中产生氧空位的示意图；图8为铁电电容的铁电层的电滞回线的曲线图；图9为铁电电容的铁电层中氧空位产生导电通路的示意图；图10为铁电电容的铁电层的翻转次数与2倍剩余极化强度的关系曲线图。
参见图5，该铁电电容C＇包括相对设置的第一电极01＇和第二电极02＇，以及设置于第一电极01＇和第二电极02＇之间的铁电层03＇，该铁电电容C＇具有MIM结构。铁电层03＇包括铁电材料，铁电材料具有自发极化特性，具体地，铁电材料中具有铁电相晶体，在第一电极01＇和第二电极02＇接收电压信号并产生电场的情况下，该电场施加在铁电层03＇上，铁电材料中铁电相晶体的中心原子顺着电场移动并停在低能量状态，大量中心原子在晶体单胞中移动耦合形成铁电畴，铁电畴在电场作用下形成极化电荷。
在第一电极01＇和第二电极02＇所产生的电场反转的情况下，中心原子顺着电场的方向在晶体里移动并停在另一低能量状态，即铁电畴在反转电场的作用下定向翻转，并且，铁电畴在电场反转前后所形成的极化电荷能量高低不同，这种二元稳定状态(正负极化状态)，会使得铁电电容C＇发生充放电，进而能够被外部电路所识别，来判别存储单元200处于“0”或“1”的存储状态，进而实现铁电存储器对数据的读取或写入。
然而，如图6所示，第一电极01＇和第二电极02＇包括金属材料，由于铁电层03＇与第一电极01＇和第二电极02＇直接接触，在第一电极01＇和第二电极02＇接收的电压较高的情况下，或在较高温度的环境下，第一电极01＇和第二电极02＇中的金属离子会发生移动，并向铁电层03＇中扩散，金属离子的扩散浓度由靠近电极(第一电极01＇和第二电极02＇)向铁电层03＇内部逐渐降低，金属离子累积会形成“金属细丝”(也称导电通路)，使铁电电容C＇中的漏电流增加，容易导致铁电电容C＇击穿(breakdown)，进而导致铁电存储器的使用寿命降低。
并且，如图7所示，铁电层03＇的材料包括含氧化合物，在高压或高温的环境下，铁电层03＇中的氧离子会发生移动，并向第一电极01＇和第二电极02＇中扩散，即铁电层03＇作为氧离子施体，第一电极01＇和第二电极02＇作为氧离子受体，使得在铁电层03＇内部产生带正电的氧空位。
在铁电层03＇中，氧空位会对铁电畴的畴壁造成钉扎而产生极化疲劳(fatigue)。“极化疲劳”是指铁电畴在多次定向翻转之后，极化强度降低的现象。具体地，铁电存储器在读写数据时会进行大量的编辑/擦除操作，铁电层03＇中的铁电畴不断地翻转，循环多次后，铁电层03＇中铁电畴的剩余极化强度降低，矫顽场增大，“0”或“1”两态越来越接近，导致铁电层03＇的正负极化状态的区分度降低，最后变得难以区分，增加了铁电存储器读写数据的错误率。
图8示出了铁电电容C＇的铁电层03＇的电滞回线的曲线图，其中，横坐标表示对铁电层03＇施加的电场强度E；纵坐标表示铁电层03＇的极化强度P；曲线“1”为未产生氧空位的铁电层03＇的电滞回线；曲线“2”为产生氧空位的铁电层03＇的电滞回线。
可见，曲线“1”以坐标原点为中心，呈中心对称；曲线“2”不以坐标原点为对称中心。即，铁电层03＇产生氧空位后，其电滞回线的对称性变差，产生印记效应(imprint)。“印记效应”是指铁电层03＇中的电荷产生一个内建电场，阻碍铁电畴的翻转，表现为矫顽场的漂移和铁电翻转时间的增加，并且，铁电畴的剩余极化强度也会随之减小。在矫顽场的漂移超过了存储器的“0”态和“1”态的阀值电压的情况下，会产生数据读写错误，且剩余极化强度的减小会减弱数据信号的强度，增加读写数据的错误率。
而且，如图9所示，在铁电层03＇中，氧空位的扩散浓度由靠近电极(第一电极01＇和第二电极02＇)向内部逐渐降低，氧空位逐渐累积也会形成导电通路，使铁电电容C＇中的漏电流增加，容易导致铁电电容C＇击穿，进而导致铁电存储器的使用寿命降低。
图10示出了铁电电容C＇的铁电层03＇的翻转次数与2倍剩余极化强度的关系曲线图，其中，横坐标表示铁电层03＇极化的翻转次数，纵坐标对应于铁电层03＇每次翻转过程的2倍剩余极化强度Pr。可见，随着铁电层03＇极化的翻转次数增加，铁电层03＇中的金属离子和/或氧空位逐渐累积形成导电通路，铁电层03＇最后一次极化翻转的过程中，铁电层03＇的2倍剩余极化强度Pr陡增，表征铁电层03＇发生了击穿。
为解决上述问题，本申请的一些实施例提供了一种铁电存储器，图11A～图11C为根据一些实施例的铁电存储器的多种铁电电容的结构图；图12为根据一些实施例的阻隔层抑制金属离子和氧离子扩散的示意图。
参见图11A～图11C，铁电电容C包括相对设置的第一电极01和第二电极02，及多个铁电层03和多个阻隔层04。多个铁电层03和多个阻隔层04设置于第一电极01与第二电极02之间，且铁电层03和阻隔层04交替层叠设置。
示例性地，铁电层03的材料包括锆掺杂二氧化铪，又称铪锆氧(化学式：HfZrOx)，这种材料具有稳定的铁电翻转性质，可提高该铁电电容C的充放电性能。
其中，参见图11A，至少有一个阻隔层04位于，多个铁电层03中最靠近第一电极01的铁电层03与第一电极01之间。即，在第一电极01与铁电层03之间设置有阻隔层04，使得第一电极01不与铁电层03直接接触。
参见图11B，至少有一个阻隔层04位于，多个铁电层03中最靠近第二电极02的铁电层03与第二电极02之间。即，在第二电极02与铁电层03之间设置有阻隔层04，使得第二电极02不与铁电层03直接接触。
参见图11C，至少有一个阻隔层04位于，多个铁电层03中最靠近第一电极01的铁电层03与第一电极01之间，并且，至少有一个阻隔层04位于，多个铁电层03中最靠近第二电极02的铁电层03与第二电极02之间。即，在第一电极01与铁电层03之间，及第二电极02与铁电层03之间均设置有阻隔层04，使得第一电极01和第二电极02均不与铁电层03直接接触。
本申请的上述实施例所提供的铁电电容C，在第一电极01与铁电层03之间设置阻隔层04，或在第二电极02与铁电层03之间设置阻隔层04，或在第一电极01与铁电层03之间，及第二电极02与铁电层03之间均设置阻隔层04，即第一电极01和第二电极02中的至少一者不与铁电层03直接接触。
参考图12，通过在电极(第一电极01和/或第二电极02)与铁电层03之间设置阻隔层04，该阻隔层04可抑制电极中的金属离子向铁电层03中扩散，还可抑制铁电层03中的氧离子向电极中扩散，以减少铁电层03中因氧离子移动而形成的氧空位，减弱电极与氧离子的氧化作用，避免在第一电极01和第二电极02之间，金属离子和氧空位形成导电通路，降低铁电电容C中的漏电流，避免铁电电容C击穿，以提高铁电存储器的使用寿命。由于铁电层03中的氧空位减少，还可改善因氧空位所带来的极化疲劳和印记效应，提高铁电存储器读写数据的准确性。
并且，上述铁电电容C在第一电极01和第二电极02之间设置多个铁电层03和多个阻隔层04，且铁电层03和阻隔层04交替层叠设置，相当于，在第一电极01和第二电极02之间设置有一个铁电薄膜，将多个阻隔层04插入铁电薄膜的不同位置，铁电薄膜被多个阻隔层04分隔成多个铁电层03。多个阻隔层04可抑制金属离子和氧离子在相邻铁电层03之间的扩散，可减弱电极与氧离子的氧化作用，减少铁电层03中氧空位的数量，也可阻断金属离子和氧空位形成导电通路，改善因氧空位所带来的极化疲劳和印记效应，从而提高铁电存储器的使用寿命、及读写数据的准确性。
在一些实施例中，如图11C所示，铁电电容C包括两个铁电层03，第一电极01与铁电层03之间设置有一个阻隔层04，第二电极02与铁电层03之间设置有一个阻隔层04，两个铁电层03之间设置有一个阻隔层04，即铁电电容C共包括三个阻隔层04。相当于，第一电极01和第二电极02之间设置有一个铁电薄膜，该铁电薄膜中插入一个阻隔层04，以将铁电薄膜分隔成两个铁电层03，该阻隔层04可抑制金属离子和氧离子在铁电薄膜中的扩散，减少铁电薄膜内氧空位的数量，也可阻断金属离子和氧空位形成导电通路。
本申请的以下实施例还提供了两种铁电电容，图13A为根据一些实施例的铁电存储器的另一种铁电电容的结构图；图13B为根据一些实施例的铁电存储器的又一种铁电电容的结构图。
在一些实施例中，如图13A所示，铁电电容C包括至少三个铁电层03，第一电极01与铁电层03之间设置有一个阻隔层04，第二电极02与铁电层03之间设置有一个阻隔层04。至少三个铁电层03中，每相邻的两个铁电层03之间设置有一个阻隔层04。本申请的实施例，对铁电电容C中阻隔层04的数量不做限定。
相当于，第一电极01和第二电极02之间设置有一个铁电薄膜，该铁电薄膜中插入至少两个阻隔层04，以将铁电薄膜分隔成至少三个铁电层03，通过在铁电薄膜中插入多个阻隔层04，可进一步抑制金属离子和氧离子在相邻铁电层03之间的扩散，减少铁电层03中氧空位的数量，也可避免金属离子和氧空位形成导电通路。
示例性地，如图13A所示，铁电电容C包括四个铁电层03，相应地，铁电电容C共包括五个阻隔层04，其中，第一电极01与铁电层03之间设置有一个阻隔层04，第二电极02与铁电层03之间设置有一个阻隔层04，四个铁电层03中插入有三个阻隔层04。
在一些实施例中，如图13B所示，在铁电电容C包括至少三个铁电层03的情况下，沿由第一电极01指向第二电极02的方向Z，至少三个铁电层03的厚度先由小变大、再由大变小。
示例性地，如图13B所示，铁电电容C包括四个铁电层03，沿由第一电极01指向第二电极02的方向Z，四个铁电层03的厚度先由小变大、再由大变小。
根据前文所述，结合图6和图9，铁电电容C＇的铁电层03＇中，金属离子和氧空位的扩散浓度由靠近电极(第一电极01＇和第二电极02＇)向内部逐渐降低，即沿由第一电极01指向第二电极02的方向，铁电层03＇中的金属离子和氧空位的扩散浓度先由大变小、再由小变大。
基于此，根据上述金属离子和氧空位的扩散浓度在铁电层03＇中的分布规律，参见图13B，通过设置多个铁电层03沿方向Z的厚度先由小变大、再由大变小，使得多个阻隔层04沿方向Z的间距先由小变大、再由大变小。
相当于，第一电极01与第二电极02之间设置有一个铁电薄膜，在铁电薄膜靠近电极的位置插入阻隔层04的间距较小，在远离电极的位置插入阻隔层04的间距较大，即，在金属离子和氧空位的扩散浓度较大的位置，阻隔层04的间距较小，在金属离子和氧空位的扩散浓度较小的位置，阻隔层04的间距较大，这样针对性地插入阻隔层04，可进一步抑制金属离子和氧离子在相邻铁电层03之间的扩散，减弱电极与氧离子的氧化作用，减少铁电层03中氧空位的数量，也可避免金属离子和氧空位形成导电通路。
在一些实施例中，阻隔层04的材料包括石墨烯(Graphene)，石墨烯具有以sp2杂化连接的碳原子紧密堆叠成的单层二维蜂窝状晶格结构，该结构使阻隔层04具有良好的阻隔性能，可提高阻隔层04对金属离子和氧离子扩散的抑制能力。
并且，石墨烯具有低电阻率的特性，可减弱阻隔层04的分压能力，有利于降低操作电压(第一电极01与第二电极02之间的电压)在阻隔层04上的消耗，提高施加在铁电层03上的有效电压(用于铁电畴的翻转)，提高铁电层03的正负极化状态的区分度，以便于外部电路识别铁电层03的正负极化状态，来判别该铁电电容C所在的存储单元200处于“0”或“1”的存储状态，从而提高铁电存储器对数据的读取或写入的准确性。
在一些实施例中，阻隔层04的材料包括单层石墨烯。
可以理解的是，石墨烯可包括单层石墨烯和多层石墨烯，其中，单层石墨烯由一层以苯环结构(即六角形蜂巢结构)周期性紧密堆叠的碳原子构成。多层石墨烯又称“厚层石墨烯”，多层石墨烯由十层以上的以苯环结构周期性紧密堆叠的碳原子构成。
本申请的上述实施例，阻隔层04采用单层石墨烯制备而成，相较于多层石墨烯，单层石墨烯的厚度更薄，在阻隔层04的其它参数(例如，阻隔层04的延展面的面积)相同的情况下，单层石墨烯的电阻更小，可进一步减弱阻隔层04的分压能力，降低操作电压在阻隔层04上的消耗，提高施加在铁电层03上的有效电压，从而提高铁电存储器对数据的读取或写入的准确性。
在一些实施例中，阻隔层04的厚度小于铁电层03的厚度。
示例性地，阻隔层04的厚度范围为0.334nm～0.4nm，例如，阻隔层04的厚度为0.334nm、0.34nm、0.36nm、0.38nm或0.4nm。
阻隔层04的厚度较薄，有利于减小阻隔层04的电阻，减弱阻隔层04的分压能力，降低操作电压在阻隔层04上的消耗，提高施加在铁电层03上的有效电压。
本申请的一些实施例所提供的铁电电容C，其结构可以是二维平面结构，例如，参见图11A～图11C、图13A及图13B，第一电极01和第二电极02为面状电极，第一电极01与第二电极02层叠设置，多个铁电层03和多个阻隔层04层叠设置于第一电极01与第二电极02之间，该铁电电容C的结构简单，易于制备。
示例性地，存储单元200包括一个晶体管T和一个铁电电容C，且第一电极01和第二电极02均为面状电极，在此情况下，第一电极01和第二电极02中的一者与晶体管T电连接。
在相关技术中，铁电电容的电极通常采用惰性金属(例如，钌、铂、金等)制备而成，由于惰性金属的稳定性较强，其中的金属离子不易移动、扩散，可改善电极中的金属离子向铁电层中扩散的现象。
然而，在制备铁电电容的电极的过程中，需要先沉积金属薄膜，之后采用干法刻蚀工艺对金属薄膜进行刻蚀，以形成具有特定图案的电极。其中，在刻蚀金属薄膜的过程中，金属薄膜中的惰性金属会溅射到刻蚀腔室内部，且惰性金属不易与清洁气体发生反应，造成刻蚀腔室的污染。并且，惰性金属的材料成本较高，导致铁电电容及铁电存储器的器件成本较高。
为解决上述问题，在一些实施例中，第一电极01和第二电极02中的至少一者的材料包括氮化钛，例如，第一电极01的材料包括氮化钛，或第二电极02的材料包括氮化钛，或第一电极01和第二电极02的材料均包括氮化钛。
需要说明的是，第一电极01和第二电极02中的至少一者的材料包括氮化钛，其材料成本较低。
并且，可采用原子层沉积(Atomic Layer Deposition，简称：ALD)工艺，制备氮化钛薄膜，该工艺与互补式金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，简称：CMOS)工艺兼容，在刻蚀氮化钛薄膜的过程中，氮化钛不容易造成刻蚀腔室的污染。
本申请的一些实施例提供了图11C示出的铁电电容C的制备方法，图14A～图14B为根据一些实施例的制备铁电电容的各流程图；图15A～图15E为根据一些实施例的制备铁电电容的各步骤图。
参见图14A，铁电电容C的制备方法包括如下S10～S30：
S10：如图15A所示，形成第一电极01。
示例性地，第一电极01的材料包括氮化钛，在此情况下，可采用原子层沉积工艺，以氯化钛(化学式：TiCl4)作为Ti离子的前驱体，氨气(化学式：NH3)作为N离子的前驱体，向成膜的腔室内交替通入氯化钛和氨气来形成氮化钛薄膜。然后，刻蚀该氮化钛薄膜，以形成图案化的第一电极01。
示例性地，第一电极01的厚度范围为35nm～45nm，例如，第一电极01的厚度为35nm、38nm、40nm、42nm或45nm。
S20：如图15B～图15D所示，在第一电极01上交替形成多个阻隔层04和多个铁电层03。
参见图14B，形成阻隔层04，包括如下S21～S22：
S21：采用沉积工艺，在基板上形成阻隔层04。
示例性地，阻隔层04的材料包括单层石墨烯，在此情况下，以铜板作为基板，将基板放置于成膜的腔室内，采用化学气相沉积(Chemical Vapor Deposition，简称：CVD)工艺，向成膜的腔室内通入还原气体(例如氢气)、保护气体(例如氩气)和反应气体(例如甲烷)，以在基板上形成单层石墨烯。
S22：如图15B所示，将阻隔层04转移至第一电极01上。
示例性地，可采用湿法转移工艺，将基板刻蚀掉，将保留下来的阻隔层04转移至第一电极01上。
如图15C所示，形成铁电层03，包括如下步骤：
首先，将图15B中的结构放置于成膜的腔室内，采用臭氧对阻隔层04的表面进行吹扫，以提高阻隔层04的表面清洁度。
然后，在铁电层03的材料包括铪锆氧的情况下，可采用原子层沉积工艺，以四二甲胺基铪(TDMA-Hf)作为铪的前驱体、四二甲胺基锆(TDMA-Zr)作为锆的前驱体、臭氧作为氧源，向成膜的腔室内循环通入四二甲胺基铪、四二甲胺基锆和臭氧，以在阻隔层04的表面形成铪锆氧薄膜。
示例性地，铁电层03厚度范围为3.8nm～4.2nm，例如，铁电层03厚度为3.8nm、3.9nm、4.0nm、4.1nm或4.2nm。
在一些示例中，如图15D所示，采用上述制备方法，交替形成多个阻隔层04和多个铁电层03之后，最上方的膜层为阻隔层04。
S30：如图15E所示，在多个阻隔层04和多个铁电层03上形成第二电极02。
示例性地，第二电极02的材料也包括氮化钛，在此情况下，也可采用原子层沉积工艺制备第二电极02，其制备方法与第一电极01的制备方法相同，此处不再赘述。
本申请的上述实施例所提供的制备方法，在第一电极01与铁电层03之间，第二电极02与铁电层03之间，及相邻两个铁电层03之间均形成有阻隔层04，阻隔层04可抑制金属离子和氧离子的扩散，减弱电极与氧离子的氧化作用，减少铁电层03中氧空位的数量，也可阻断金属离子和氧空位形成导电通路，改善因氧空位所带来的极化疲劳和印记效应，从而提高铁电存储器的使用寿命、及读写数据的准确性。
本申请的一些实施例还提供了图13A示出的铁电电容C的制备方法，图16A～图16C为根据一些实施例的制备铁电电容的各步骤图。
该制备方法与图11C示出的铁电电容C的制备方法类似，相同之处不再赘述。该制备方法包括如下步骤：
如图16A所示，形成第一电极01。
如图16B所示，在第一电极01上交替形成多个阻隔层04和多个铁电层03。
相较于图11C示出的铁电电容C，图16B中阻隔层04和铁电层03的层数更多，且铁电层03的厚度更薄。例如，铁电层03厚度范围为1.8nm～2.2nm，例如，铁电层03厚度为1.8nm、1.9nm、2.0nm、2.1nm或2.2nm。
S30：如图16C所示，在多个阻隔层04和多个铁电层03上形成第二电极02。
本申请的上述实施例所提供的制备方法，通过在第一电极01上形成更多的阻隔层04，可提高对金属离子和氧离子的抑制作用，减弱电极与氧离子的氧化作用，减少铁电层03中氧空位的数量，也可避免金属离子和氧空位形成导电通路。
此外，本申请的一些实施例所提供的铁电电容C，其结构还可以是三维立式结构，图17为根据一些实施例的铁电电容的三维立式结构图。
参见图17，铁电电容C的第一电极01为面状电极，第二电极02为柱状电极，第二电极02贯穿第一电极01，多个阻隔层04和多个铁电层03围绕第二电极02设置，且阻隔层04与铁电层03交替围绕第二电极02，以将第一电极01与第二电极02隔开。
铁电电容C采用上述三维立式的结构设计，可减小其在X-Y平面内的占用面积，从而可提高X-Y平面内单位面积的铁电电容C的设置数量，以提高单位面积的存储单元200的设置数量，有利于提高铁电存储器的存储密度。
示例性地，存储单元200包括一个晶体管T和一个铁电电容C，且第一电极01为面状电极，第二电极02为柱状电极，在此情况下，第二电极02与晶体管T电连接，即铁电电容C的柱状电极与晶体管T电连接。
本申请的一些实施例提供了图17示出的铁电电容C的制备方法，图18A～图18B为根据一些实施例的制备铁电电容的各流程图；图19A～图19D为根据一些实施例的制备铁电电容的各步骤图。
参见图18A，铁电电容C的制备方法包括如下S40～S70：
S40：如图19A所示，形成第一电极01。
示例性地，如图19A所示，可交替形成第一电极01和绝缘层06，以形成三维堆叠结构，绝缘层06可将相邻两个第一电极01隔开。
并且，第一电极01的材料可包括氮化钛，可采用原子层沉积工艺制备第一电极01。
S50：如图19B所示，形成贯穿第一电极01的过孔H。
示例性地，可采用刻蚀工艺，刻蚀第一电极01和绝缘层06，形成贯穿第一电极01和绝缘层06的过孔H。
S60：如图19C所示，在过孔H的侧壁上交替形成多个阻隔层04和多个铁电层03。
参见图18B，形成阻隔层04，包括如下S61：
S61：采用沉积工艺，在过孔H的侧壁上形成阻隔层04。
示例性地，阻隔层04的材料包括单层石墨烯，在此情况下，采用化学气相沉积工艺，直接在过孔H的侧壁上形成阻隔层04，可简化制备工艺、降低制备成本。
如图19C所示，形成铁电层03，包括如下步骤：
首先，采用臭氧对阻隔层04的内侧表面进行吹扫，以提高阻隔层04的内侧表面清洁度。
然后，在铁电层03的材料包括铪锆氧的情况下，可采用原子层沉积工艺，在阻隔层04的表面形成铪锆氧薄膜。
在一些示例中，如图19C所示，采用上述制备方法，在过孔H的侧壁上交替形成多个阻隔层04和多个铁电层03之后，最内侧的膜层为阻隔层04。
S70：如图19D所示，在多个阻隔层04和多个铁电层03的内侧形成第二电极02。
示例性地，第二电极02的材料包括氮化钛，可采用原子层沉积工艺制备第二电极02。
本申请的上述实施例所提供的制备方法，在第一电极01与铁电层03之间，第二电极02与铁电层03之间，及相邻两个铁电层03之间均形成有阻隔层04，阻隔层04可抑制金属离子和氧离子的扩散，减弱电极与氧离子的氧化作用，减少铁电层03中氧空位的数量，也可阻断金属离子和氧空位形成导电通路，改善因氧空位所带来的极化疲劳和印记效应，从而提高铁电存储器的使用寿命、及读写数据的准确性。
本申请的一些实施例所提供的铁电存储器及电子设备1，包括上述任一实施例所提供的铁电电容C，其所能达到的有益效果可参考上文中铁电电容C的有益效果，此处不再赘述。
以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种铁电存储器，其特征在于，所述铁电存储器包括铁电电容；
所述铁电电容包括：
相对设置的第一电极和第二电极；
多个阻隔层和多个铁电层，设置于所述第一电极与所述第二电极之间，所述阻隔层与所述铁电层交替层叠设置；
其中，至少有一个阻隔层位于，所述多个铁电层中最靠近所述第一电极的铁电层，与所述第一电极之间；和/或，至少有一个阻隔层位于，所述多个铁电层中最靠近所述第二电极的铁电层，与所述第二电极之间。
2.根据权利要求1所述的铁电存储器，其特征在于，所述阻隔层的材料包括石墨烯。
3.根据权利要求1或2所述的铁电存储器，其特征在于，所述阻隔层的材料包括单层石墨烯。
4.根据权利要求1～3中任一项所述的铁电存储器，其特征在于，所述铁电电容包括至少三个所述铁电层；
沿由所述第一电极指向所述第二电极的方向，至少三个所述铁电层的厚度先由小变大、再由大变小。
5.根据权利要求1～4中任一项所述的铁电存储器，其特征在于，所述阻隔层的厚度范围为0.334nm～0.4nm。
6.根据权利要求1～5中任一项所述的铁电存储器，其特征在于，所述第一电极和所述第二电极中的至少一者的材料包括氮化钛。
7.根据权利要求1～6中任一项所述的铁电存储器，其特征在于，所述第一电极和所述第二电极为面状电极，所述第一电极与所述第二电极层叠设置。
8.根据权利要求1～6中任一项所述的铁电存储器，其特征在于，所述第一电极为面状电极，所述第二电极为柱状电极；
所述第二电极贯穿所述第一电极，所述多个阻隔层和所述多个铁电层围绕所述第二电极设置。
9.根据权利要求1～8中任一项所述的铁电存储器，其特征在于，所述铁电存储器包括阵列式排布的多个存储单元，所述存储单元包括所述铁电电容和晶体管；
所述第一电极和所述第二电极为面状电极，所述第一电极和所述第二电极中的一者与所述晶体管电连接；或，所述第一电极为面状电极，所述第二电极为柱状电极，所述第二电极与所述晶体管电连接。
10.一种铁电存储器的制备方法，其特征在于，包括：
形成第一电极；
在所述第一电极上交替形成多个阻隔层和多个铁电层；
在所述多个阻隔层和所述多个铁电层上形成第二电极；
其中，至少有一个阻隔层位于，所述多个铁电层中最靠近所述第一电极的铁电层，与所述第一电极之间；和/或，至少有一个阻隔层位于，所述多个铁电层中最靠近所述第二电极的铁电层，与所述第二电极之间。
11.根据权利要求10所述的制备方法，其特征在于，形成所述阻隔层，包括：
采用沉积工艺，在基板上形成所述阻隔层；
将所述阻隔层转移至所述第一电极上或所述铁电层上。
12.一种铁电存储器的制备方法，其特征在于，包括：
形成第一电极；
形成贯穿所述第一电极的过孔；
在所述过孔的侧壁上交替形成多个阻隔层和多个铁电层；
在所述多个阻隔层和所述多个铁电层的内侧形成第二电极；
其中，至少有一个阻隔层位于，所述多个铁电层中最靠近所述第一电极的铁电层，与所述第一电极之间；和/或，至少有一个阻隔层位于，所述多个铁电层中最靠近所述第二电极的铁电层，与所述第二电极之间。
13.根据权利要求12所述的制备方法，其特征在于，形成所述阻隔层，包括：
采用沉积工艺，在所述过孔的侧壁上或所述铁电层的内侧形成所述阻隔层。
14.一种电子设备，其特征在于，包括：
电路板；
如权利要求1～9中任一项所述的铁电存储器，所述铁电存储器设置于所述电路板上，且与所述电路板电连接。
CN202210621994.3A 2022-06-02 2022-06-02 铁电存储器及其制备方法、电子设备 Pending CN117241589A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210621994.3A CN117241589A (zh) 2022-06-02 2022-06-02 铁电存储器及其制备方法、电子设备
PCT/CN2023/095077 WO2023231798A1 (zh) 2022-06-02 2023-05-18 铁电存储器及其制备方法、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210621994.3A CN117241589A (zh) 2022-06-02 2022-06-02 铁电存储器及其制备方法、电子设备

Publications (1)

Publication Number Publication Date
CN117241589A true CN117241589A (zh) 2023-12-15

Family

ID=89026943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210621994.3A Pending CN117241589A (zh) 2022-06-02 2022-06-02 铁电存储器及其制备方法、电子设备

Country Status (2)

Country Link
CN (1) CN117241589A (zh)
WO (1) WO2023231798A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO322192B1 (no) * 2002-06-18 2006-08-28 Thin Film Electronics Asa Fremgangsmate til fremstilling av elektrodelag av ferroelektriske minneceller i en ferroelektrisk minneinnretning, samt ferroelektrisk minneinnretning
KR100729231B1 (ko) * 2005-08-03 2007-06-15 삼성전자주식회사 강유전체 구조물, 강유전체 구조물의 형성 방법, 강유전체구조물을 구비하는 반도체 장치 및 그 제조 방법
WO2007029289A1 (ja) * 2005-09-01 2007-03-15 Fujitsu Limited 強誘電体メモリ装置およびその製造方法、半導体装置の製造方法
CN103515535A (zh) * 2013-10-10 2014-01-15 中国科学院苏州纳米技术与纳米仿生研究所 相变存储器接触电极的制备方法及相变存储器接触电极
CN211628705U (zh) * 2020-03-19 2020-10-02 珠海拍字节信息科技有限公司 一种多层链式铁电存储器
CN114930530A (zh) * 2020-05-29 2022-08-19 华为技术有限公司 一种三维铁电存储器、制作方法及电子设备
CN113113537B (zh) * 2021-04-08 2023-04-18 华中科技大学 一种阈值转变器件及其制备方法
CN113130498A (zh) * 2021-04-09 2021-07-16 无锡拍字节科技有限公司 一种铁电存储器的结构及其制造方法

Also Published As

Publication number Publication date
WO2023231798A1 (zh) 2023-12-07
WO2023231798A9 (zh) 2024-02-01

Similar Documents

Publication Publication Date Title
US11871584B1 (en) Multi-level hydrogen barrier layers for memory applications
US11854593B2 (en) Ferroelectric memory device integrated with a transition electrode
US12108608B1 (en) Memory devices with dual encapsulation layers and methods of fabrication
US20190348537A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN117241589A (zh) 铁电存储器及其制备方法、电子设备
US12069866B2 (en) Pocket integration process for embedded memory
WO2022188040A1 (zh) 一种铁电晶体管、存储阵列、存储器及制备方法
WO2024055688A1 (zh) 铁电存储阵列及其制备方法、存储器、电子设备
US11832451B1 (en) High density ferroelectric random access memory (FeRAM) devices and methods of fabrication
WO2023042022A1 (ja) 半導体装置、記憶装置
WO2024000324A1 (zh) 铁电存储阵列及其制备方法、存储器、电子设备
US11955512B1 (en) Dual hydrogen barrier layer for trench capacitors integrated with low density film for logic structures and methods of fabrication
US11765908B1 (en) Memory device fabrication through wafer bonding
WO2023115547A1 (zh) 芯片和终端
CN117794250A (zh) 铁电存储阵列及其制备方法、存储器、电子设备
KR20240154578A (ko) 기억 장치
CN118475130A (zh) 三维存储阵列及其制备方法、存储器、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication