CN111627920B - 一种铁电存储单元 - Google Patents

一种铁电存储单元 Download PDF

Info

Publication number
CN111627920B
CN111627920B CN202010489524.7A CN202010489524A CN111627920B CN 111627920 B CN111627920 B CN 111627920B CN 202010489524 A CN202010489524 A CN 202010489524A CN 111627920 B CN111627920 B CN 111627920B
Authority
CN
China
Prior art keywords
ferroelectric
gate
layer
electrode
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010489524.7A
Other languages
English (en)
Other versions
CN111627920A (zh
Inventor
彭强祥
胡万清
廖敏
周益春
曾斌建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangtan University
Original Assignee
Xiangtan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangtan University filed Critical Xiangtan University
Priority to CN202010489524.7A priority Critical patent/CN111627920B/zh
Publication of CN111627920A publication Critical patent/CN111627920A/zh
Application granted granted Critical
Publication of CN111627920B publication Critical patent/CN111627920B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/40Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the peripheral circuit region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种铁电存储单元,包括:铁电栅场效应晶体管和选通管(11),铁电栅场效应晶体管包括:衬底(1),衬底(1)的源区设置有漏电极(10)和源电极(9);在衬底(1)的绝缘区上依次垂直延伸有栅绝缘层(4)、浮栅电极层(5)、铁电层(6)、控制栅电极层(7);选通管(11)设置在浮栅电极(5)和源电极(9)之间;当控制栅电极层(7)进行擦写工作时,选通管(11)打开并接地,防止电荷从衬底(1)隧穿进入栅绝缘层(4)和铁电层(6),避免信号写入和擦除动作过程中绝缘层承载较大的电压降,从而减小铁电层存储信号改变过程中导致的电子隧穿失效影响,提高铁电栅场效应晶体管的可靠性。

Description

一种铁电存储单元
技术领域
本发明涉及铁电存储技术领域,特别涉及一种铁电存储单元。
背景技术
AI和5G核心技术的发展驱动了新的智能应用,亟需读写速度快、功耗低和存储密度高的非挥发性存储器。铁电存储器作为下一代新型的存储技术之一,具有超快的擦写速度、极低的工作电压、优异的反复擦写能力等优点。
据预测,铁电存储器世界市场规模可达到每年100亿美元,世界上几乎所有大的半导体公司都已加入开发行列,先后研制出了一系列高性能产品,应用于仪表、汽车、通讯、消费电子、计算机、工业、医疗等领域。
根据器件结构及工作原理的不同,FeRAM(Ferroelectric RAM,随机存取存储器)可以分为两大类:1个晶体管1个电容器型(1T1C)和1个晶体管型(1T)。目前基于1T1C结构的FeRAM已经实现了商业化生产,日本东芝公司于2009年初开发的“全球最大容量(128Mbit)”,“全球最高速度(1.6GB/s)”的1T1C结构的FeRAM已经实现了商业化生产。
1T1C结构的FeRAM已经实现了商业化生产,1T型的FeRAM也即铁电场效应晶体管(Ferroelectric-gate field eddect transistor),简称为FeFET,目前未实现商业化生产,但是从其器件结构及工作原理分析,FeFET不仅具有1T1C型的所有优点,而且其读出是非破坏性的,结构也较1T1C型的简单,预期比已经商业化的1T1C型FeRAM具有更高的集成密度、更低的能量消耗以及生产成本。
在2015年的国际半导体技术路线图ITRS(Internationl Technology Roadmapfor Semiconductors)中,FeFET与相转变存储器、磁阻存储器和电阻存储器等列为下一代的新型存储器。
与目前商业化的NAND闪存比较,它有如下的优点:1)由于采用铁电极化来存储数据,可以集成于10nm工艺以下;2)操作电压只需5V左右,远低于NAND闪存所需要的15~20V;3)能耗可以降低9~16倍;4)反复擦写能力达到109。可以说FeFET相对目前商业化的NAND闪存具有非常大的性能优势,在下一代高密度存储技术中具有非常广阔的应用前景。
目前,FeFET存储器的结构主要可分为两种,一是浮栅型FeFET,其栅结构为金属电极(M)/铁电薄膜(F)/金属电极(M)/缓冲层(I)/半导体(S),即MFMIS;另一种是MFIS-FET,即栅结构为金属电极(M)/铁电薄膜(F)/缓冲层(I)/半导体(S),即MFIS。相比MFIS-FET存储器,MFMIS-FET存储器具有更好的保持性能,且能利用调节浮栅电极和控制栅电极的面积增加器件的存储窗口、降低擦写电压和提高疲劳性能。
而FeFET一直处于研究阶段,界面问题也一直是FeFET最突出的问题,研究工作也主要围绕改善界面状态展开。现有技术中存在的浮栅型铁电栅场效应晶体管在传统的工作模式下,存在如下缺陷:在循环电压极化铁电薄膜(即信号写入或擦除)时,极易引起电子在绝缘层中反复隧穿,导致绝缘层产生新缺陷、介电性能退化。此外,绝缘层/硅界面与边界的缺陷密度增大,也将降低硅表面电子散射并产生阈值电压漂移现象,且这一现象会随晶体管服役时间日趋严重,并最终导致晶体管失效。
发明内容
(一)发明目的
本发明的目的是提供一种铁电存储单元,在铁电栅场效应晶体管的浮栅电极和源电极之间连通选通管,避免信号写入和擦除动作过程中绝缘层承载较大的电压降,从而减小铁电层存储信号改变过程导致的电子隧穿失效影响,以提高铁电栅场效应晶体管的可靠性。
(二)技术方案
为解决上述问题,本发明提供了一种铁电存储单元,其特征在于,包括:铁电栅场效应晶体管,铁电栅场效应晶体管包括:衬底,在衬底的源区设置有漏电极和源电极;在衬底的绝缘区上依次垂直延伸有栅绝缘层、浮栅电极层、铁电层和控制栅电极层;选通管,选通管的一端接地,且选通管设置在浮栅电极和源电极之间;其中,当铁电栅场效应晶体管的控制栅电极层进行擦写工作时,选通管打开并接地,用于防止电荷从衬底隧穿进入栅绝缘层和铁电层。
进一步的,还包括:第一连线,其设置在浮栅电极和选通管的源电极之间;第二连线,其设置在漏电极和选通管的漏电极之间;第一连线和第二连线用于连通铁电栅场效应晶体管和选通管。
进一步的,选通管为场效应晶体管或具有开关功能的电子元器件。
进一步的,控制栅电极层的上表面还设有栅金属电极层,以形成金属覆盖电极。
进一步的,浮栅电极层和控制栅电极层的厚度1~100nm;铁电层的厚度为0.5~100nm;源电极和漏电极的厚度为1~100nm。
进一步的,浮栅电极层和控制栅电极层为多晶硅、非晶硅、W、TaN、TiN或HfNX(0<x≤1.1)中的一种或多种。
进一步的,铁电层为铁电材料、有机铁电材料、氧化铪或掺杂其他元素的氧化铪系铁电材料;其他元素为锆(Zr)、铝(Al)、硅(Si)、钇(Y)、锶(Sr)、镧(La)、镥(Lu)、钆(Gd)、钪(Sc)、钕(Nd)、锗(Ge)或氮(N)中的一种或多种。
进一步的,还包括:缓冲层,其设置在栅绝缘层和浮栅电极层之间。
进一步的,缓冲层包括SiO2、SiON、Al2O3、La2O3、HfO2、HfON、HfSiON或ZrO2中的一种或多种。
进一步的,栅金属电极层、源电极、漏电极、第一连线或第二连线的组成材料为钨、镍、铜、铝或金的一种或多种。
(三)有益效果
本发明的上述技术方案具有如下有益的技术效果:
铁电栅场效应晶体管的浮栅电极和源电极之间连通有选通管,当铁电栅场效应晶体管的控制栅电极施加正电压(擦除操作)信号或负电压(编程操作)信号时,选通管开启,使绝缘层上下表面的电势相等,从而达到防止电荷从衬底或控制栅电极层隧穿进入绝缘层和铁电层,减缓绝缘层与铁电层的电荷注入和新缺陷产生,降低铁电栅场效应晶体管存储信号擦/写所导致的栅极可靠性失效问题,达到提高铁电晶体管抗疲劳性能的有益效果,使铁电存储单元具备高可靠性。
附图说明
图1是本发明提供的铁电存储单元的截面结构示意图;
图2是本发明提供的铁电存储单元的工作原理示意图;
图3是本发明提供的步骤一制备的铁电存储单元的截面结构图;
图4是本发明提供的步骤二制备的铁电存储单元的截面结构图;
图5是本发明提供的步骤三制备的铁电存储单元的截面结构图;
图6是本发明提供的步骤四制备的铁电存储单元的截面结构图。
附图标记:
1-衬底;2-源极区;3-漏极区;4-栅绝缘层;5-浮栅电极层;6-铁电层;7-控制栅电极层;8-栅金属电极层;9-源电极;10-漏电极;11-选通管;12-第一连线;13-第二连线。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了,下面结合具体实施方式并参照附图,对本发明进一步详细说明。应该理解,这些描述只是示例性的,而并非要限制本发明的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本发明的概念。
在附图中示出了根据本发明实施例的结构示意图。这些图并非是按比例绘制的,可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的,实际中可能由于制造公差或技术限制而有所偏差,并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
以下将参照附图更详细地描述本发明。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。
图1是本发明提供的铁电存储单元的截面结构示意图,请查看图1。
一实施例中,本发明提供了一种铁电存储单元,包括:铁电栅场效应晶体管和选通管11。
其中,铁电栅场效应晶体管包括:衬底1,衬底1的源区形成有源极区2和漏极区3,源区为铁电场效应晶体管工作的区域,位于衬底1的两侧;漏极区3上设置有漏电极10,源极区2上设置有源电极9。衬底1的绝缘区位于衬底1的中部,且位于源极区2和漏极区3之间,衬底1的绝缘区上依次垂直延伸有栅绝缘层4、浮栅电极层5、铁电层6、控制栅电极层7和栅金属电极层8。
选通管11设置在浮栅电极5和源电极9之间,当铁电栅场效应晶体管的控制栅电极层7进行擦写工作时,选通管11打开并接地,用于防止电荷从衬底1隧穿进入栅绝缘层4和铁电层6。
可选的,选通管11为场效应晶体管或具有开关功能的电子元器件。优选的,具有开关功能的电子元器件包括但不限于:MOS场效应晶体管、隧道结、二极管等。
可选的,当选通管11为场效应晶体管为时,还包括第一连线12和第二连线13。第一连线12设置在浮栅电极5和选通管11的源电极之间,第二连线13设置在漏电极10和选通管11的漏电极之间。第一连线12和第二连线13用于连通铁电栅场效应晶体管和选通管11。
具体地,图2是本发明提供的铁电存储单元结构示意图,请查看图2。图2中的GND为接地端,表示选通管11的一端接地,图2中的S表示源电极,D表示漏电极。
当铁电栅场效应晶体管的控制栅电极层7施加正电压(擦除操作)信号或负电压(编程操作)信号时,选通管11打开工作并接地,此时绝缘层4上下表面电势差为零,从而能够防止电荷从衬底1隧穿进入绝缘层4和铁电层6,减缓绝缘层4与铁电层6的电荷注入和新缺陷产生,降低了铁电栅场效应晶体管存储信号擦/写所导致的栅极可靠性失效问题,以提高提高铁电晶体管抗疲劳性能,使铁电存储单元具备高可靠性。
一实施例中,还包括:缓冲层,其设置在栅绝缘层4和浮栅电极层5之间。缓冲层的材料包括但不限于SiO2、SiON、Al2O3、La2O3、HfO2、HfON、HfSiON或ZrO2中的一种或多种,且缓冲层的厚度为0.1~20nm。
可选的,浮栅电极层5和控制栅电极层7的材料包括但不限于多晶硅、非晶硅、W、TaN、TiN或HfNX(0<x≤1.1)中的一种或多种。
铁电层6的材料包括但不限于PZT、SBT等传统铁电材料、有机铁电材料、氧化铪或掺杂其他元素的氧化铪系铁电材料,其他元素包括但不限于锆(Zr)、铝(Al)、硅(Si)、钇(Y)、锶(Sr)、镧(La)、镥(Lu)、钆(Gd)、钪(Sc)、钕(Nd)、锗(Ge)或氮(N)中的一种或多种。
栅金属电极层8、源电极9、漏电极10、第一连线12或第二连线13的组成材料包括但不限于钨、镍、铜、铝或金的一种或多种。
可选的,浮栅电极层5和控制栅电极层7的厚度1~100nm;铁电层6的厚度为0.5~100nm;源电极9和漏电极10的厚度为1~100nm。
一实施例中,本发明还提供了一种铁电栅场效应晶体管的制备方法,包括以下步骤:
步骤一:清洗衬底1,在衬底1的源区采用利用离子注入法形成源极区2和漏极区3并激活,图3是步骤一制备的铁电存储单元的截面结构图,请查看图3。
步骤二:在衬底1上形成多层薄膜结构,图4是步骤二制备的铁电存储单元的截面结构图,请查看图4,多层薄膜结构包括依次设置的栅绝缘层4、缓冲层、浮栅电极层5、铁电层6、控制栅电极层7和栅金属电极层8。
步骤三:刻蚀多层薄膜结构,形成栅堆垛结构;图5是步骤三制备的铁电存储单元的截面结构图,请查看图5,刻蚀多层薄膜结构的两侧,以露出衬底1上的源极区2和漏极区3,形成栅堆垛结构。
步骤四:在衬底1上的源极区2和漏极区3上分别沉积电极金属;图6是步骤四制备的铁电存储单元的截面结构图,请查看图6,在源极区2上沉积源电极9,在漏极区3上沉积漏电极10。
步骤五:进行快速热退火,以形成铁电相;退火后刻蚀电极金属,只留下金属电极部分,金属电极包括源电极9、漏电极10和栅金属电极层8,最终得到铁电栅场效应晶体管。
具体地,步骤二中,在衬底1上形成多层薄膜结构包括:
在衬底1的上表面依次形成栅绝缘层4和缓冲层;优选的,形成栅绝缘层4和缓冲层的工艺为原子层沉积工艺、化学气相沉积工艺、化学氧化工艺或热氧化工艺。
在缓冲层的上表面形成浮栅电极层5;优选的,形成浮栅电极层5的工艺为原子层沉积工艺、化学气相沉积工艺或磁控溅射工艺。
在浮栅电极层5的上表面形成铁电层6;优选的,形成铁电层6的工艺为原子层沉积工艺、金属有机物化学气相沉积工艺或磁控溅射工艺。
在铁电层6的上表面形成控制栅电极层7;优选的,形成控制栅电极层7的工艺为磁控溅射工艺、化学气相沉积工艺、或原子层沉积工艺。
在控制栅电极层7的上表面形成栅金属电极层8;优选的,形成栅金属电极层8的工艺为磁控溅射工艺或化学气相沉积工艺。
可选的,在步骤三中,采用反应离子刻蚀工艺刻蚀多层薄膜结构,形成栅结构。
可选的,在步骤四中,在衬底1上的源极区2和漏极区3上分别沉积电极金属的工艺为磁控溅射工艺或化学气相沉积工艺。
可选的,在步骤五中,快速热退火操作在真空或惰性气体中进行,优选的,惰性气体为N2或Ar。
实施例:
本实施例提供了制备一种铁电存储单元的具体实施步骤。
首先制备铁电场效应晶体管,包括:采用p型硅材料制备衬底1,在衬底1上形成源区,源区为铁电场效应晶体管工作的区域,其位于衬底1的两侧区域,衬底1的中间区域为绝缘区。
利用离子注入法在源区上形成源极区2和漏极区3,源极区2和漏区3由高掺杂浓度的n型硅材料组成。具体方法为:在基板上旋涂光刻胶,利用紫外线曝光将掩膜版上的图形转移到光刻胶上,设定注入参数为:杂质为P,剂量为5×1017cm-3,加速电压为20keV,完成源漏区的离子注入。然后通过ICP-RIE法以及化学溶液完全去除基板表面的光刻胶,最后通过快速退火炉在温度为900℃,氛围为N2的环境中进行离子激活20min,形成源极区2和漏极区3。
在绝缘区上形成绝缘层4,绝缘层4为氧化铪(HfO2)材料,厚度为3nm。具体地,通过等离子溅射在室温下制备HfO2绝缘层。
在绝缘层4上形成浮栅电极层5,浮栅电极层5为TiN,厚度为10nm。具体地,在绝缘层4上通过磁控溅射法沉积TiN电极覆盖层,继而在温度为600℃的N2气氛中退火1min,完成浮栅电极层5的沉积。
在浮栅电极层5上形成铁电层6,铁电层6为锆掺杂的氧化铪铁电薄膜(HZO),厚度为12nm。具体地,在室温下,利用磁控溅射法在浮栅电极层5上沉积锆掺杂的氧化铪铁电薄膜(HZO),锆的掺杂浓度为50%,最终完成铁电层6的沉积。
在铁电层6上形成控制栅电极层7,控制栅电极层7为TiN,厚度为10nm。具体地,在铁电层6上通过磁控溅射法沉积TiN电极覆盖层,其中TiN用来稳定HZO退火结晶中形成的铁电相。最后在温度为600℃的N2气氛中退火1min,完成控制栅电极层7的沉积。
在控制栅电极层7上形成栅金属电极层8,栅金属电极层8为Al,厚度为40nm,该层用于防止后续刻蚀时对TiN电极的损伤。具体地,利用热蒸发法制备Al电极,完成栅金属电极层8的沉积。
刻蚀栅绝缘层4、浮栅电极层5、铁电层6、控制栅电极层7和栅金属电极层8,露出衬底1上的源极区2和漏极区3,形成栅堆垛结构,该结构的形成保证了晶体管栅极的独立控制电路。具体地,利用光刻技术,将设计的栅图案转移到光刻胶上,利用H3PO4:HNO3=50:3的化学溶液刻蚀Al,然后利用RIE对HfO2-TiN-HZO-TiN结构进行刻蚀。其中,刻蚀时只需保证TiN在除了栅堆垛结构的地方被完全除去即可。
在源极区2、漏极区3上分别形成源电极9、漏电极10,本实例中源电极9、漏电极10均为Al。具体地,通过光刻技术,将掩膜版上的图案转移到基板上,在基板上形成独立的源电极9以及漏电极10金属焊盘,最终完成铁电场效应晶体管的制备。
最后连通选通管11,包括:利用热蒸发法在铁电栅场效应晶体管的浮栅电极层5与选通管11的漏电极之间沉积第一连线12,在铁电栅场效应晶体管的源电极9与选通管11的源电极之间沉积第二连线13,以连通铁电场效应晶体管和选通管11。其中,第一连线12和第二连线13均为Al,横截面积为50nm*50nm。
本发明旨在保护一种铁电存储单元,包括:铁电栅场效应晶体管和选通管11。铁电栅场效应晶体管包括:衬底1,衬底1上形成有源极区2和漏极区3,漏极区3上设置有漏电极10,源极区2上设置有源电极9。衬底1的绝缘区依次垂直延伸有栅绝缘层4、浮栅电极层5、铁电层6和控制栅电极层7。浮栅电极5和源电极9之间设置有选通管11;当铁电栅场效应晶体管的控制栅电极层7进行擦写工作时,选通管11打开并接地,用于防止电荷从衬底1隧穿进入栅绝缘层4和铁电层6。因此本发明中铁电栅场效应晶体管的浮栅电极和源电极之间连通有选通管,当铁电栅场效应晶体管的控制栅电极施加正电压(擦除操作)信号或负电压(编程操作)信号时,选通管开启,使绝缘层上下表面的电势相等,从而达到防止电荷从衬底或控制栅电极层隧穿进入绝缘层和铁电层,减缓绝缘层与铁电层的电荷注入和新缺陷产生,降低铁电栅场效应晶体管存储信号擦/写所导致的栅极可靠性失效问题,达到提高铁电晶体管抗疲劳性能的有益效果,使铁电存储单元具备高可靠性。
应当理解的是,本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理,而不构成对本发明的限制。因此,在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。此外,本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (10)

1.一种铁电存储单元,其特征在于,包括:
铁电栅场效应晶体管,所述铁电栅场效应晶体管包括:衬底(1),在所述衬底(1)的源区设置有源电极(9)和漏电极(10);
在所述衬底(1)的绝缘区上依次垂直延伸有栅绝缘层(4)、浮栅电极层(5)、铁电层(6)和控制栅电极层(7);
选通管(11),所述选通管(11)的一端接地,且所述选通管(11)设置在所述浮栅电极层(5)和所述源电极(9)之间;
其中,当所述铁电栅场效应晶体管的所述控制栅电极层(7)进行擦写工作时,所述选通管(11)打开并接地,用于防止电荷从所述衬底(1)隧穿进入所述栅绝缘层(4)和所述铁电层(6)。
2.根据权利要求1所述的铁电存储单元,其特征在于,还包括:
第一连线(12),其设置在所述浮栅电极(5)和所述选通管(11)的源电极之间;
第二连线(13),其设置在所述漏电极(10)和所述选通管(11)的漏电极之间;
所述第一连线(12)和所述第二连线(13)用于连通所述铁电栅场效应晶体管和所述选通管(11)。
3.根据权利要求1所述的铁电存储单元,其特征在于,
所述选通管(11)为场效应晶体管或具有开关功能的电子元器件。
4.根据权利要求2所述的铁电存储单元,其特征在于,
所述控制栅电极层(7)的上表面还设有栅金属电极层(8),以形成金属覆盖电极。
5.根据权利要求1所述的铁电存储单元,其特征在于,
所述浮栅电极层(5)和所述控制栅电极层(7)的厚度1~100nm;
所述铁电层(6)的厚度为0.5~100nm;
所述源电极(9)和所述漏电极(10)的厚度为1~100nm。
6.根据权利要求1所述的铁电存储单元,其特征在于,
所述浮栅电极层(5)和所述控制栅电极层(7)为多晶硅、非晶硅、W、TaN、TiN或HfNX(0<x≤1.1)中的一种或多种。
7.根据权利要求1所述的铁电存储单元,其特征在于,
所述铁电层(6)为铁电材料、有机铁电材料、氧化铪或掺杂其他元素的氧化铪系铁电材料;
所述其他元素为锆(Zr)、铝(Al)、硅(Si)、钇(Y)、锶(Sr)、镧(La)、镥(Lu)、钆(Gd)、钪(Sc)、钕(Nd)、锗(Ge)或氮(N)中的一种或多种。
8.根据权利要求1所述的铁电存储单元,其特征在于,还包括:
缓冲层,其设置在所述栅绝缘层(4)和所述浮栅电极层(5)之间。
9.根据权利要求8所述的铁电存储单元,其特征在于,
所述缓冲层为SiO2、SiON、Al2O3、La2O3、HfO2、HfON、HfSiON或ZrO2中的一种或多种。
10.根据权利要求4所述的铁电存储单元,其特征在于,
所述栅金属电极层(8)、所述源电极(9)、所述漏电极(10)、所述第一连线(12)或所述第二连线(13)的组成材料为钨、镍、铜、铝或金的一种或多种。
CN202010489524.7A 2020-06-02 2020-06-02 一种铁电存储单元 Active CN111627920B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010489524.7A CN111627920B (zh) 2020-06-02 2020-06-02 一种铁电存储单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010489524.7A CN111627920B (zh) 2020-06-02 2020-06-02 一种铁电存储单元

Publications (2)

Publication Number Publication Date
CN111627920A CN111627920A (zh) 2020-09-04
CN111627920B true CN111627920B (zh) 2023-11-14

Family

ID=72272863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010489524.7A Active CN111627920B (zh) 2020-06-02 2020-06-02 一种铁电存储单元

Country Status (1)

Country Link
CN (1) CN111627920B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112054034A (zh) * 2020-09-15 2020-12-08 中国科学院微电子研究所 一种存储器件
CN116745847A (zh) * 2021-05-21 2023-09-12 华为技术有限公司 铁电存储器及其控制方法、电子设备
CN117769257A (zh) * 2022-09-14 2024-03-26 华为技术有限公司 铁电存储阵列及其制备方法、存储器、电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940705A (en) * 1997-01-10 1999-08-17 Samsung Electronics Co., Ltd. Methods of forming floating-gate FFRAM devices
CN1325549A (zh) * 1998-09-07 2001-12-05 因芬尼昂技术股份公司 铁电晶体管、其在存储单元系统内的应用及其制法
US6420742B1 (en) * 2000-06-16 2002-07-16 Micron Technology, Inc. Ferroelectric memory transistor with high-k gate insulator and method of fabrication
JP2002270784A (ja) * 2001-03-09 2002-09-20 Sharp Corp 不揮発性記憶装置およびその製造方法
WO2009081290A1 (en) * 2007-12-20 2009-07-02 Nxp B.V. A memory cell, a memory array and a method of programming a memory cell
CN103026416A (zh) * 2010-08-06 2013-04-03 株式会社半导体能源研究所 半导体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940705A (en) * 1997-01-10 1999-08-17 Samsung Electronics Co., Ltd. Methods of forming floating-gate FFRAM devices
CN1325549A (zh) * 1998-09-07 2001-12-05 因芬尼昂技术股份公司 铁电晶体管、其在存储单元系统内的应用及其制法
US6420742B1 (en) * 2000-06-16 2002-07-16 Micron Technology, Inc. Ferroelectric memory transistor with high-k gate insulator and method of fabrication
JP2002270784A (ja) * 2001-03-09 2002-09-20 Sharp Corp 不揮発性記憶装置およびその製造方法
WO2009081290A1 (en) * 2007-12-20 2009-07-02 Nxp B.V. A memory cell, a memory array and a method of programming a memory cell
CN103026416A (zh) * 2010-08-06 2013-04-03 株式会社半导体能源研究所 半导体装置

Also Published As

Publication number Publication date
CN111627920A (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
CN111627920B (zh) 一种铁电存储单元
Vorotilov et al. Ferroelectric memory
CN107134487B (zh) 一种基于氧化铪的铁电栅结构及其制备工艺
US6998667B2 (en) Scalable gate and storage dielectric
TW201222550A (en) Semiconductor device
CN111223873B (zh) 非对称的铁电功能层阵列、铁电隧道结多值存储单元的制备方法
WO2021112247A1 (ja) 不揮発性記憶装置、不揮発性記憶素子及びその製造方法
EP1587146A2 (en) Metal thin film and method of manufacturing the same, dielectric capacitor and method of manufacturing the same, and semiconductor memory device
TWI765812B (zh) 鐵電電容器、鐵電記憶體及其製造方法
US20220139932A1 (en) Memory cell, capacitive memory structure, and methods thereof
CN111211135B (zh) 一种非对称铁电隧穿结多值存储单元的调制方法
Ohmi et al. Effect of Kr/O 2-Plasma Reactive Sputtering on Ferroelectric Nondoped HfO₂ Formation for MFSFET With Pt Gate Electrode
JP2010062221A (ja) 強誘電体ゲート電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート電界効果トランジスタの製造方法
Kim et al. Ferroelectric gate field-effect transistors with 10nm thick nondoped HfO 2 utilizing pt gate electrodes
CN108538850B (zh) 一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺
CN113363384B (zh) 一种HfO2基铁电隧道结器件及其制备方法
CN114141880A (zh) 基于反铁电栅介质与氧化物半导体沟道的FeFET及其制备方法
JP2010062222A (ja) 強誘電体ゲート有機電界効果トランジスタ、それを用いたメモリ素子及び強誘電体ゲート有機電界効果トランジスタの製造方法
Yan et al. Multilevel Cell Ferroelectric HfZrO FinFET With High Speed and Large Memory Window Using AlON Interfacial Layer
US11903217B2 (en) Ferroelectric memory device with a metal layer having a crystal orientation for improving ferroelectric polarization and method for forming the ferroelectric memory device
US20230262991A1 (en) Ferroelectric memory device with leakage barrier layers
US11818895B2 (en) Semiconductor device including ferroelectric layer and metal particles embedded in metal-organic framework layer
KR102479391B1 (ko) 분극 가능한 물질을 이용한 메모리 소자
US11690228B2 (en) Annealed seed layer to improve ferroelectric properties of memory layer
US11818896B2 (en) Cocktail layer over gate dielectric layer of FET FeRAM

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant