KR102479391B1 - 분극 가능한 물질을 이용한 메모리 소자 - Google Patents
분극 가능한 물질을 이용한 메모리 소자 Download PDFInfo
- Publication number
- KR102479391B1 KR102479391B1 KR1020210048981A KR20210048981A KR102479391B1 KR 102479391 B1 KR102479391 B1 KR 102479391B1 KR 1020210048981 A KR1020210048981 A KR 1020210048981A KR 20210048981 A KR20210048981 A KR 20210048981A KR 102479391 B1 KR102479391 B1 KR 102479391B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide storage
- storage layer
- layer
- memory cell
- polarizable material
- Prior art date
Links
- 239000000463 material Substances 0.000 title claims abstract description 173
- 238000003860 storage Methods 0.000 claims abstract description 169
- 239000000654 additive Substances 0.000 claims description 27
- 230000000996 additive effect Effects 0.000 claims description 27
- 230000010287 polarization Effects 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 229910052799 carbon Inorganic materials 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- 229910052718 tin Inorganic materials 0.000 claims description 7
- 229910052726 zirconium Inorganic materials 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052712 strontium Inorganic materials 0.000 claims description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 5
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 claims description 4
- AIRCTMFFNKZQPN-UHFFFAOYSA-N AlO Inorganic materials [Al]=O AIRCTMFFNKZQPN-UHFFFAOYSA-N 0.000 claims description 4
- 229910020055 NbON Inorganic materials 0.000 claims description 4
- 229910019899 RuO Inorganic materials 0.000 claims description 4
- 229910018103 ScO Inorganic materials 0.000 claims description 4
- 229910010037 TiAlN Inorganic materials 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- 229910052741 iridium Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052702 rhenium Inorganic materials 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052791 calcium Inorganic materials 0.000 claims description 3
- RSEIMSPAXMNYFJ-UHFFFAOYSA-N europium(III) oxide Inorganic materials O=[Eu]O[Eu]=O RSEIMSPAXMNYFJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052745 lead Inorganic materials 0.000 claims description 3
- 229910052749 magnesium Inorganic materials 0.000 claims description 3
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 3
- 229910052788 barium Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 243
- 238000000034 method Methods 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 9
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 238000002425 crystallisation Methods 0.000 description 8
- 230000008025 crystallization Effects 0.000 description 8
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000002243 precursor Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000011247 coating layer Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- -1 YO Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910000311 lanthanide oxide Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000012686 silicon precursor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H01L27/11502—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H01L27/11585—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
- H01L2924/1435—Random access memory [RAM]
- H01L2924/1441—Ferroelectric RAM [FeRAM or FRAM]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
분극 가능한 물질을 이용한 메모리 셀 및 이를 기반으로 하는 메모리 소자가 개시된다. 일 실시예에 따르면, 분극 가능한 물질을 이용한 메모리 셀은 분극 가능한 물질(Polarizable material)로 형성되는 제1 산화물 저장층과 제2 산화물 저장층; 및 상기 제1 산화물 저장층과 상기 제2 산화물 저장층 사이에 개재되는 결정질층을 포함할 수 있다.
Description
아래의 실시예들은 분극 가능한 물질(Polarizable material)을 이용한 메모리 소자에 대한 것이다.
많은 전자 장치 및 시스템에는 정보를 저장 및 감지하는 기능을 구현하기 위하여, 고속 및 대용량 데이터 저장을 가능하게 하는 DRAM, ROM, 강유전성 메모리 소자 및 MRAM 등의 다양한 메모리 소자가 사용되고 있다.
이 중 강유전성 메모리 소자는 커패시터의 형태인 FeRAM 또는 트랜지스터의 형태인 FeFET로 나뉘며, 분극 가능한 물질(Polarizable material)로 형성되는 분극 물질층(Polarizable material layer)에서의 분극 상태로 정보를 저장하는 바 분극 물질을 이용한 메모리 소자로 명명될 수 있다. 보다 상세하게, 분극 물질을 이용한 메모리 소자는 커패시터의 형태인 FeRAM의 유전체 또는 트랜지스터의 형태인 FeFET의 게이트 산화물을 대체하는 저장 구성요소로 분극 물질층을 사용하며, 트랜지스터 게이트와 채널 사이의 전압을 통해 전기장을 적용하여 스위칭 동작을 발생시킬 수 있다. 일례로, 분극 물질을 이용한 메모리 소자는 n 채널 트랜지스터의 경우, 양의 전압 펄스를 적용한 후 스위칭 동작을 통해 문턱 전압을 음의 값으로 이동시키며, p 채널 트랜지스터의 경우 음의 전압 펄스를 적용한 후 스위칭 동작을 통해 문턱 전압을 양의 값으로 이동시킬 수 있다.
이와 같이 동작하는 분극 물질을 이용한 메모리 소자는, 문턱 전압 값의 변화를 향상시키기 위해 분극 물질층의 두께를 증가시키게 됨에 따라 강유전체 특성이 약화되는 문제를 가질 수 있다. 이처럼 분극 물질층이 두께가 증가되면, 강유전체 특성이 약화될 뿐만 아니라 계면층의 조기 파괴로 인해 분극 물질을 이용한 메모리 소자의 수명이 감소되는 문제가 야기될 수 있다.
따라서, 분극 물질을 이용한 메모리 소자의 강유전체 특성을 개선하며 내구성 및 수명을 증가시키는 기술이 제안될 필요가 있다.
일 실시예들은 분극 가능한 물질로 형성되는 산화물 저장층들의 분극 특성을 개선하고 내구성 및 수명을 증가시키고자, 산화물 저장층들 사이에 결정질층을 삽입하는 구조를 갖는 분극 가능한 물질을 이용한 메모리 셀을 제안한다.
다만, 본 발명이 해결하고자 하는 기술적 과제들은 상기 과제로 한정되는 것이 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다.
일 실시예에 따르면, 분극 가능한 물질을 이용한 메모리 셀은, 분극 가능한 물질로 형성되는 제1 산화물 저장층과 제2 산화물 저장층; 및 상기 제1 산화물 저장층과 상기 제2 산화물 저장층 사이에 개재되는 결정질층을 포함할 수 있다.
일측에 따르면, 상기 결정질층은, 2eV이상의 밴드 갭(Band gap)을 갖는 물질로 형성되는 것을 특징으로 할 수 있다.
다른 일측에 따르면, 상기 결정질층은, TiO2, Nb2O5, Ta2O5, SrO, BaO, Ce2O3, Pr2O3, nd2O3, Sm2O3, Eu2O3, Tb2O3, Dy2O3, Ho2O3, YbO, Lu2O3, Yb2O3, Er2O3 또는 Y2O3 중 적어도 하나의 물질을 포함하도록 형성되는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 결정질층은, 1 내지 100 옹스트롬(Angstrom)의 두께를 갖는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 분극 가능한 물질은, Hf 또는 Zr 중 적어도 하나의 물질을 포함하는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 제1 산화물 저장층과 상기 제2 산화물 저장층은, 동일한 두께 또는 서로 상이한 두께로 형성되는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 제1 산화물 저장층 또는 상기 제2 산화물 저장층 중 적어도 하나는, 2nm 내지 50nm 범위 내의 두께를 갖는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 제1 산화물 저장층 또는 상기 제2 산화물 저장층 중 적어도 하나는, 상기 결정질층과의 경계에서 발생되는 누설 전류를 감소시키기 위한 첨가제를 포함하도록 형성되는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 첨가제는, C, Si, Al, Ge, Sn, Sr, Pb, Mg, Ca, Sr, Ba, Ti, Zr 또는 희토류 원소 중 적어도 하나의 물질을 포함하는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 첨가제는, Hf 이상의 원자 반경을 갖는 상기 적어도 하나의 물질을 포함하는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 첨가제는, Hf와 동일한 원자가를 갖는 상기 적어도 하나의 물질을 포함하는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 첨가제는, 0.05 at % 내지 30 at %의 농도로 상기 제1 산화물 저장층 또는 상기 제2 산화물 저장층 중 적어도 하나에 포함되는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 분극 가능한 물질을 이용한 메모리 셀은, 상기 제1 산화물 저장층에서 상기 결정질층이 맞닿는 면의 반대면 또는 상기 제2 산화물 저장층에서 상기 결정질층이 맞닿는 면의 반대면 중 적어도 하나의 면에 배치되는 적어도 하나의 전도층을 더 포함하는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 분극 가능한 물질을 이용한 메모리 셀은, 상기 제1 산화물 저장층과 상기 적어도 하나의 전도층 사이 또는 상기 제2 산화물 저장층과 상기 적어도 하나의 전도층 사이 중 적어도 하나의 사이에 배치되는 적어도 하나의 커버층을 더 포함하는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 커버층은, TiN, TaN, TaCN, WCN, Ru, Re, RuO, Pt, Ir, IrO, Ti, TiAlN, TaAIN, W, WN, C, Si, Ge, SiGe, NbON, SiO, AlO, ScO, YO, BaO, MgO, SrO, TaO, NbO 또는 TiO 중 적어도 하나의 물질을 포함하도록 형성되는 것을 특징으로 할 수 있다.
일 실시예에 따르면, 분극 가능한 물질을 이용한 메모리 셀의 제조 방법은 분극 가능한 물질로 제1 산화물 저장층을 형성하는 단계; 상기 제1 산화물 저장층의 상부에 결정질층을 형성하는 단계; 및 상기 결정질층의 상부에 상기 분극 가능한 물질로 제2 산화물 저장층을 형성하는 단계를 포함할 수 있다.
다른 일 실시예에 따르면, 분극 가능한 물질을 이용한 메모리 셀은 분극 가능한 물질로 형성되는 제1 산화물 저장층; 및 상기 제1 산화물 저장층의 상부에 형성되는 복수의 이중 구조층들을 포함하고, 상기 이중 구조층들 각각은, 하부에 배치되는 결정질층; 및 상부에 배치되는 제2 산화물 저장층을 포함할 수 있다.
다른 일 실시예에 따르면, 분극 가능한 물질을 이용한 메모리 셀의 제조 방법은, 분극 가능한 물질로 제1 산화물 저장층을 형성하는 단계; 및 상기 제1 산화물 저장층의 상부에 복수의 이중 구조층들-상기 복수의 이중 구조층들 각각은 하부에 배치되는 결정질층 및 상부에 배치되는 제2 산화물 저장층을 포함함-을 형성하는 단계를 포함할 수 있다.
일 실시예들은 분극 가능한 물질로 형성되는 산화물 저장층들 사이에 결정질층을 삽입하는 구조를 통해, 산화물 저장층들의 분극 특성을 개선하고 내구성 및 수명을 증가시키는 분극 가능한 물질을 이용한 메모리 셀을 제안할 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다.
도 1은 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀을 도시한 단면도이다.
도 2는 다른 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀을 도시한 단면도이다.
도 3은 또 다른 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀을 도시한 단면도이다.
도 4a 내지 4f는 도 1 내지 3에 도시된 분극 가능한 물질을 이용한 메모리 셀이 갖는 이점들을 설명하기 위한 도면이다.
도 5는 도 1에 도시된 분극 가능한 물질을 이용한 메모리 셀을 포함하는 1T 메모리 소자를 도시한 단면도이다.
도 6은 도 2에 도시된 분극 가능한 물질을 이용한 메모리 셀을 포함하는 1T-1C 메모리 소자를 도시한 단면도이다.
도 7a 내지 7b는 도 1 내지 3에 도시된 분극 가능한 물질을 이용한 메모리 셀이 수행하는 메모리 동작에서의 펄스 시퀀스에 대한 전압 대 시간의 플롯을 도시한 도면이다.
도 2는 다른 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀을 도시한 단면도이다.
도 3은 또 다른 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀을 도시한 단면도이다.
도 4a 내지 4f는 도 1 내지 3에 도시된 분극 가능한 물질을 이용한 메모리 셀이 갖는 이점들을 설명하기 위한 도면이다.
도 5는 도 1에 도시된 분극 가능한 물질을 이용한 메모리 셀을 포함하는 1T 메모리 소자를 도시한 단면도이다.
도 6은 도 2에 도시된 분극 가능한 물질을 이용한 메모리 셀을 포함하는 1T-1C 메모리 소자를 도시한 단면도이다.
도 7a 내지 7b는 도 1 내지 3에 도시된 분극 가능한 물질을 이용한 메모리 셀이 수행하는 메모리 동작에서의 펄스 시퀀스에 대한 전압 대 시간의 플롯을 도시한 도면이다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(Terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 시청자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 예컨대, 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 본 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 발명의 다양한 실시 예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 기술적 사상 및 범위를 벗어나지 않으면서 다른 실시 예로 구현될 수 있다. 또한, 제시된 각각의 실시예 범주에서 개별 구성요소의 위치, 배치, 또는 구성은 본 발명의 기술적 사상 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다.
도 1은 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀을 도시한 단면도이고, 도 2는 다른 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀을 도시한 단면도이며, 도 3은 또 다른 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀을 도시한 단면도이고, 도 4a 내지 4f는 도 1 내지 3에 도시된 분극 가능한 물질을 이용한 메모리 셀이 갖는 이점들을 설명하기 위한 도면이다.
이하 설명되는 분극 가능한 물질을 이용한 메모리 셀(100)은 적어도 일부분이 강유전성 특성을 갖도록 분극 가능한 물질(Polarizable material)로 형성되는 제1 산화물 저장층(110)과 제2 산화물 저장층(120), 그리고 제1 산화물 저장층(110)과 제2 산화물 저장층(120) 사이에 개재되는 결정질층(130)을 포함하는 것을 전제로, 도 1 내지 2에 도시된 것처럼 캐리어 구조물(140), 적어도 하나의 전도층(150)을 더 포함하는 것과 같이 다양하게 변형된 구조를 가질 수 있다. 또한, 이에 제한되거나 한정되지 않고 분극 가능한 물질을 이용한 메모리 셀(100)은 도 3에 도시된 바와 같이 하나의 제1 산화물 저장층(110)의 상부에 하부의 결정질층(130) 및 상부의 제2 산화물 저장층(120)으로 구성되는 복수의 이중 구조층들(105)이 배치되는 구조를 가질 수도 있다.
도 1을 참조하면, 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀(100)은 기판과 같은 캐리어 구조물(140) 상에 제1 산화물 저장층(110), 결정질층(130), 제2 산화물 저장층(120) 및 전도층(150)을 포함하는 구조를 갖는 바, MFS(금속-강유전체-반도체) 구조로 명명될 수 있다.
캐리어 구조물(140)로는 SiGe 또는 SOI와 같은 Si 화합물, GaAS와 같은 III-V 반도체 화합물 등의 반도체 재료를 기반으로 하는 기판이 사용될 수 있으나, 이에 제한되거나 한정되지 않고 제1 산화물 저장층(110), 결정질층(130), 제2 산화물 저장층(120) 및 전도층(150)을 지지하며 산화물 저장층들(110, 120)과 전기적으로 연결될 수 있는 다양한 물질로 형성되는 층(Layer)이 사용될 수 있다.
제1 산화물 저장층(110) 및 제2 산화물 저장층(120) 각각은, 강유전성(Ferroelectric) 특성 또는 반강유전성(Antiferroelectric) 특성을 보여 적어도 두 개 이상의 분극 상태 중 임의로 설정 가능한 분극 상태를 갖는 물질층으로, HfO2 또는 ZrO 기반의 물질, 이들의 화합물 또는 다른 원소가 도핑된 물질로 형성됨으로써(예컨대, 주성분으로 산소와 Hf 또는 Zr 중 적어도 하나의 물질을 포함하는 분극 가능한 물질로 형성됨으로써), 적어도 일부분이 강유전성 상태로 있을 수 있다. 예를 들어, 제1 산화물 저장층(110) 및 제2 산화물 저장층(120) 각각은, 주성분들로 Hf 또는 Zr 중 적어도 하나의 물질과 산소가 임의의 비율로 결합되어 형성될 수 있다(HfOx 또는 ZrOx, x<1). 이하, 제1 산화물 저장층(110) 및 제2 산화물 저장층(120)이 동일한 분극 가능한 물질로 형성되는 것으로 설명되나 이에 제한되거나 한정되지 않고 서로 상이한 분극 가능한 물질로 형성될 수도 있다.
이 때, 제1 산화물 저장층(110) 및 제2 산화물 저장층(120) 각각은, 2nm 내지 50nm 범위 내의 두께로 형성될 수 있으며, 결정질층(130)으로부터 동일한 거리에 위치하도록 동일한 두께로 형성됨을 특징으로 할 수 있다. 그러나 제1 산화물 저장층(110) 및 제2 산화물 저장층(120) 각각은 이에 제한되거나 한정되지 않고 서로 상이한 두께로 형성되어, 결정질층(130)으로부터 서로 다른 거리에 위치하게 될 수도 있다.
또한, 제1 산화물 저장층(110) 또는 제2 산화물 저장층(120) 중 적어도 하나는, 결정질층(130)과의 경계에서 발생되는 누설 전류를 감소시키기 위한 첨가제를 포함하도록 형성될 수 있다. 예를 들어, 제1 산화물 저장층(110) 또는 제2 산화물 저장층(120) 중 적어도 하나에는, 전구체 물질, C, Si, Al, Ge, Sn, Sr, Pb, Mg, Ca, Sr, Ba, Ti, Zr 또는 희토류 원소 중 적어도 하나의 물질을 포함하는 첨가제가 포함될 수 있다. 더 구체적인 예를 들면, 첨가제로는 Hf 이상의 원자 반경을 갖거나 Hf와 동일한 원자가를 갖는 적어도 하나의 물질이 사용될 수 있다. Hf 이상의 원자 반경을 갖는 첨가제가 사용될 경우, 첨가제가 포함되는 산화물 저장층(110, 120)에서 반강유전성 특성이 유발되는 것을 방지하며, 강유전성 특성을 유지하도록 할 수 있다. Hf와 동일한 원자가를 갖는 첨가제가 사용될 경우, 첨가제가 포함되는 산화물 저장층(110, 120)의 전하 트래핑을 감소시킬 수 있다.
여기서, 첨가제의 농도는 첨가제가 포함되는 산화물 저장층(110, 120)의 두께에 의존하여 조절될 수 있다. 즉, 첨가제가 포함되는 산화물 저장층(110, 120)의 두께가 증가될 경우, 첨가제가 포함되는 산화물 저장층(110, 120)의 강유전체 특성 구현과 결정화를 위하여 첨가제의 농도 역시 증가될 수 있다. 예컨대, 첨가제의 농도는 첨가제 원자 대비 분극 가능한 물질 원자의 비율로 측정된 원자 퍼센트로, 0.05 at % 내지 30 at %의 범위 내에서 조절될 수 있다.
제1 산화물 저장층(110) 및 제2 산화물 저장층(120) 각각이 형성되는 공정과 관련하여, 제1 산화물 저장층(110) 및 제2 산화물 저장층(120) 각각은 분극 가능한 물질이 원자층 증착법(ALD), 금속 유기 원자층 증착(MOALD), 물리 기상 증착법(PVD), 화학 기상 증착법(CVD), 금속 유기 화학 기상 증착법(MOCVD), 분자 빔 에피 택시(MBE) 증착법 또는 졸-겔 증착법 중 적어도 하나의 방식을 통해 증착되어 형성될 수 있다. 그러나 제1 산화물 저장층(110) 및 제2 산화물 저장층(120) 각각이 형성되는 공정은 설명된 방식을 활용하는 것으로 제한되거나 한정되지 않고, 전구체를 사용하는 증착법과 같이 다양한 증착법을 활용할 수 있다.
결정질층(130)은 제1 산화물 저장층(110)과 제2 산화물 저장층(120)과 비교하여 매우 얇은 두께(예컨대, 1 내지 1000 옹스트롬(Angstrom)의 두께)로 결정화 온도에서 결정질의 상태를 갖는 물질로 형성될 수 있다. 특히, 결정질층(130)은 제1 산화물 저장층(110)과 제2 산화물 저장층(120) 각각을 형성하는 물질이 갖는 밴드 갭과 유사한 밴드 갭을 갖는 물질로 형성될 수 있다. 예를 들어, 결정질층(130)은 2eV이상의 밴드 갭(Band gap)을 갖는 물질로 형성될 수 있다. 보다 구체적인 예를 들면, 결정질층(130)은 2eV 내지 6.5eV 범위 내의 밴드 갭을 갖는 TiO2, Nb2O5, Ta2O5와 같은 Transition metal oxide, SrO, BaO와 같은 Crystalline oxide, Ce2O3, Pr2O3, nd2O3, Sm2O3, Eu2O3, Tb2O3, Dy2O3, Ho2O3, YbO, Lu2O3, Yb2O3, Er2O3와 같은 Lanthanide oxide 또는 Y2O3 중 적어도 하나의 물질로 형성될 수 있다.
이에, 결정질층(130)은 분극 가능한 물질을 이용한 메모리 셀(100) 내의 결정 형성을 방지하는 역할을 할 수 있고, 이에 따라 누설 전류 및 전하 트래핑을 감소시켜 분극 가능한 물질을 이용한 메모리 셀(100)의 내구성과 수명을 향상시킬 수 있다.
이상 설명된 제1 산화물 저장층(110), 제2 산화물 저장층(120) 및 결정질층(130)은 분극 가능한 물질을 이용한 구조물을 이룰 수 있으며, 제1 산화물 저장층(110), 제2 산화물 저장층(120) 및 결정질층(130) 각각이 형성되는 두께는 예시로 제한되거나 한정되지 않고, 분극 가능한 물질을 이용한 구조물의 전체 두께가 3nm 내지 1000nm 범위 내에 포함되는 것을 전제로 다양하게 조절될 수 있다.
결정질층(130)이 형성되는 공정과 관련하여, 결정질층(130)은 결정질 산화물이 원자층 증착법(ALD), 금속 유기 원자층 증착(MOALD), 물리 기상 증착법(PVD), 화학 기상 증착법(CVD), 금속 유기 화학 기상 증착법(MOCVD), 분자 빔 에피 택시(MBE) 증착법 또는 졸-겔 증착법 중 적어도 하나의 방식을 통해 증착되어 형성될 수 있다. 그러나 제 결정질층(130)이 형성되는 공정은 설명된 방식을 활용하는 것으로 제한되거나 한정되지 않고, 전구체를 사용하는 증착법과 같이 다양한 증착법을 활용할 수 있다.
이처럼 제1 산화물 저장층(110) 및 제2 산화물 저장층(120) 각각이 적어도 일부분이 강유전성 상태로 있는 강유전성 도메인을 생성하고, 결정질층(130)이 상이한 쌍극자 모멘트를 나타냄에 따라, 분극 가능한 물질을 이용한 구조물 전체에 걸친 전도도에 영향이 미쳐질 수 있다. 즉, 결정질층(130)에서 쌍극자 모멘트의 배향은 외부 전압의 도움으로 조정되며 정보 상태의 저장에 이용될 수 있다. 이에 대한 상세한 설명은 아래의 도 5 내지 6을 참조하여 기재하기로 한다.
전도층(150)은 제2 산화물 저장층(120)이 결정질층(130)과 맞닿는 면의 반대면에 배치되도록 TiN, TaN, TaCN, WCN, Ru, Re, RuO, Pt, Ir, IrO, Ti, TiAlN, TaAIN, W, WN, C, Si, Ge, SiGe, NbON, SiO, AlO, ScO, YO, BaO, MgO, SrO, TaO, NbO 또는 TiO과 같은 전도성 금속으로 형성될 수 있다. 전도층(150)의 두께는 2nm 내지 500nm 범위 내에서 적절하게 조절될 수 있다. 이하 전도층(150)은 분극 가능한 물질을 이용한 구조물을 보호하는 피복층의 역할 또는 분극 가능한 물질을 이용한 구조물에 대한 전극층의 역할을 담당할 수 있다.
전도층(150)이 형성되는 공정과 관련하여, 전도층(150)은 제2 산화물 저장층(120)이 결정질층(130)과 맞닿는 면의 반대면 상에 전도성 금속이 원자층 증착법(ALD), 금속 유기 원자층 증착(MOALD), 물리 기상 증착법(PVD), 화학 기상 증착법(CVD) 또는 금속 유기 화학 기상 증착법(MOCVD) 중 적어도 하나의 방식을 통해 증착되어 형성될 수 있다.
또한, 도면에는 도시되지 않았으나, 제 제2 산화물 저장층(110)과 전도층(150) 사이에는 커버층(미도시)이 배치될 수 있다. 커버층은 TiN, TaN, TaCN, WCN, Ru, Re, RuO, Pt, Ir, IrO, Ti, TiAlN, TaAIN, W, WN, C, Si, Ge, SiGe, NbON, SiO, AlO, ScO, YO, BaO, MgO, SrO, TaO, NbO 또는 TiO 중 적어도 하나의 물질을 포함하도록 형성될 수 있다.
커버층이 형성되는 공정과 관련하여, 커버층은 전도층(150)이 형성되기 이전에 제2 산화물 저장층(120)과 동일한 증착 프로세스로 형성될 수 있다. 일례로, 커버층은 제2 산화물 저장층(120)의 증착 프로세스에서 소스 및 전구 물질의 공급만을 변경함으로써 형성될 수 있다. 더 구체적인 예를 들면, 커버층은 제2 산화물 저장층(120)이 형성되는 과정에서 공급되는 산소 전구체 가스가 실리콘 전구체 가스로 전환되어 형성될 수 있다.
이와 같은 구조의 분극 가능한 물질을 이용한 메모리 셀(100)은 캐리어 구조물(140) 상에 제1 산화물 저장층(110), 결정질층(130), 제2 산화물 저장층(120) 및 전도층(150)이 적층된 이후, 분극 가능한 구조물을 이용한 구조물을 결정화하는 결정화 공정이 수행되어 제조될 수 있다. 여기서, 결정화 공정은 결정질층(130)의 결정화 온도보다 높은 온도(예컨대, 400
내지 1200
)로 0.01초 내지 12시간 범위의 시간 동안 어닐링 공정과 같이 가열하여 분극 가능한 물질을 이용한 구조물의 적어도 일부분을 비정질 상태에서 결정질 상태로 변경할 수 있다. 결정화 공정에서의 온도 및 시간 조건은 분극 가능한 물질을 이용한 구조물 내에서 도펀트의 확산을 최소로 유지하며 제1 산화물 저장층(110) 및 제2 산화물 저장층(120) 각각의 부분 결정화를 유도하도록 적절하게 조절될 수 있다.
또한, 분극 가능한 물질을 이용한 메모리 셀(100)은 결정화 공정 이전 또는 이후에 분극 가능한 물질을 이용한 메모리 셀(100)의 용도에 따라 패턴화되는 패터닝 공정(예컨대, 에칭 마스크를 사용하는 에칭 공정)이 수행되어 제조될 수 있다. 일례로, 분극 가능한 물질을 이용한 메모리 셀(100)은 1T 메모리 소자(FeFET)의 게이트 스택을 정의하기 위해 패턴화되거나, 1T-1C 메모리 소자(FeRAM)의 커패시터 유전체를 정의하기 위해 패턴화될 수 있다. 이러한 경우, 분극 가능한 물질을 이용한 메모리 셀(100)이 1T 메모리 소자 또는 1T-1C 메모리 소자와 통합되기 위한 구성요소는 분극 가능한 물질을 이용한 메모리 셀(100)의 형성 이전 또는 이후에 수행되는 공정을 통해 형성될 수 있다.
이처럼 분극 가능한 물질을 이용한 메모리 셀(100)은, 산화물 저장층들(110, 120) 사이에 결정질층(130)이 삽입되는 구조를 통해 산화물 저장층들(110, 120)의 분극 특성을 개선하고 내구성 및 수명을 증가시킬 수 있다.
예를 들어, 산화물 저장층만이 포함되는 경우 A, 비정질층(SiO)이 삽입된 경우 B, 결정질층(TiO)이 삽입된 경우 C 각각의 구조를 촬영한 TEM 사진인 도 4a를 참조하면, 결정질층이 삽입된 경우 C의 구조에서 결정질층이 600
의 열처리를 통해 결정화된 상태를 유지하고, 비정질층이 삽입된 경우 B의 구조에서 비정질층은 높은 결정화 온도에 의해 비정질 상태를 유지할 수 있다. 이에, 분극-전기장에 따른 그래프를 도시한 도 4b를 참조하면, 결정질층이 삽입된 경우 C의 구조가 산화물 저장층만이 포함되는 경우 A의 구조 및 비정질층이 삽입된 경우 B의 구조보다 개선된 강유전체 특성을 갖는 것을 알 수 있다. 또한, 잔류 분극-스위칭 횟수에 따른 그래프를 도시한 도 4c를 참조하면, 결정질층이 삽입된 경우 C의 구조가 산화물 저장층만이 포함되는 경우 A의 구조 및 비정질층이 삽입된 경우 B의 구조보다 개선된 수명을 갖는 것을 알 수 있다. 또한, 표준화된 스위칭 전하량-유지 시간에 따른 그래프를 도시한 도 4d를 참조하면, 산화물 저장층만이 포함되는 경우 A의 구조 및 비정질층이 삽입된 경우 B의 구조는 시간에 따라 저장하고 있는 전하량이 감소되는 유지 특성을 보이는 반면, 결정질층이 삽입된 경우 C의 구조는 시간에 따라 저장하고 있는 전하량이 감소되지 않는 유지 특성을 보이는 것을 알 수 있다. 또한, 열처리 전후의 스트레스 측정을 통한 잔류 스트레스를 도시한 그래프인 도 4e를 참조하면, 결정질층이 삽입된 경우 C의 구조가 응력이 가장 크게 작용하여 잔류 분극 값이 가장 큰 것을 알 수 있다. 또한, 소자 온도가 600
에 도달했을 때 소자의 박막에 인가되는 응력의 크기를 나타낸 도면인 도 4f를 참조하면, 결정질층이 삽입된 경우 C의 구조가 가장 큰 응력을 갖고 있음을 알 수 있다.
도 2를 참조하면, 다른 일 실시예에 다른 분극 가능한 물질을 이용한 메모리 셀(100)은 도 1에 도시된 구조에 더해 제1 산화물 저장층(110)에서 결정질층(130)이 맞닿는 면의 반대면에 배치되는 상부 전도층(151)을 포함하는 것을 특징으로 한다. 상부 전도층(151) 역시 제2 산화물 저장층(120)이 결정질층(130)과 맞닿는 면의 반대면에 배치되는 하부 전도층(150)과 동일하게 형성될 수 있으며, 분극 가능한 물질을 이용한 구조물을 보호하는 피복층의 역할 또는 분극 가능한 물질을 이용한 구조물에 대한 전극층의 역할을 담당할 수 있다.
이처럼 다른 일 실시예에 다른 분극 가능한 물질을 이용한 메모리 셀(100)은 전도층들(150, 151) 사이에 분극 가능한 물질을 이용한 구조물이 개재되는 구조를 갖는 바, MFM(금속- 분극 가능한 물질을 이용한 구조물-금속) 구조로 명명될 수 있다.
상부 전도층(151)을 제외한 다른 구성요소들은 도 1에 도시된 구조의 것들과 모두 동일하므로 다른 구성요소들에 대한 상세한 설명은 생략하기로 한다.
도 3을 참조하면, 또 다른 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀(100)은 도 2에 도시된 구조와 유사하나, 결정질층(130) 및 제2 산화물 저장층(120)이 복수의 개 구비되어 복수의 세트들인 이중 구조층들을 생성하는 것을 특징으로 한다.
즉, 또 다른 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀(100)은 도면에 도시된 바와 같이 캐리어 구조물(140), 제1 산화물 저장층(110) 및 복수의 이중 구조층들(제1 이중 구조층, 제2 이중 구조층, 제3 이중 구조층, 제4 이중 구조층 등)의 구조를 가질 수 있다. 복수의 이중 구조층들 각각은 하부의 결정질층(130)과 상부의 제2 산화물 저장층(120)으로 구성될 수 있으며, 복수의 이중 구조층들은 적층 배열로 연속적으로 배치될 수 있다. 도면에는 복수의 이중 구조층들의 개수가 4개인 것으로 도시되었으나, 이에 제한되거나 한정되지 않고 5개, 10개, 20개, 30개, 100개 등과 같이 분극 가능한 물질을 이용한 메모리 셀(100)의 기능에 악영향을 미치지 않는 선에서 자유롭게 조절될 수 있다.
이와 같은 구조의 또 다른 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀(100)은, 상부 전도층(151)을 최상위에 위치하는 이중 구조층 중 제2 산화물 저장층(120)의 일면에 배치하는 바, 전도층들(150, 151) 사이에 분극 가능한 물질을 이용한 구조물이 개재되는 구조일 수 있다. 따라서, 또 다른 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀(100) 역시 MFM(금속- 분극 가능한 물질을 이용한 구조물-금속) 구조로 명명될 수 있다.
또 다른 일 실시예에 따른 분극 가능한 물질을 이용한 메모리 셀(100)에서 복수의 이중 구조층들 각각을 구성하는 하부의 결정질층(130)과 상부의 제2 산화물 저장층(120)은 도 1 및 2에 도시된 구조에서의 결정질층(130)과 제2 산화물 저장층(120)과 동일하므로 이에 대한 상세한 설명은 생략하기로 한다. 그 외 구성요소들인 캐리어 구조물(140), 제1 산화물 저장층(110), 전도층들(150, 151) 역시 도 1 및 2에 도시된 구조에서의 것들과 동일하므로 이에 대한 상세한 설명도 생략하기로 한다.
이상 분극 가능한 물질을 이용한 메모리 셀(100)은 아래와 같은 제조 공정을 통해 제조될 수 있다. 예를 들어, 제1 산화물 저장층(110), 제2 산화물 저장층(120) 및 결정질층(130)을 포함하는 구조를 나타낸 도 1 및 2에 도시된 분극 가능한 물질을 이용한 메모리 셀(100)의 경우, 자동화 및 기계화된 제조 시스템이 적어도 일부분이 강유전성 특성을 갖도록 분극 가능한 물질로 제1 산화물 저장층(110)을 형성하고, 제1 산화물 저장층(110)의 상부에 결정질층(130)을 형성한 뒤, 결정질층(130)의 상부에 적어도 일부분이 강유전성 특성을 갖도록 분극 가능한 물질로 제2 산화물 저장층(120)을 형성함으로써 제조될 수 있다. 다른 예를 들면, 복수의 이중 구조층들을 포함하는 구조를 나타낸 도 3에 도시된 분극 가능한 물질을 이용한 메모리 셀(100)의 경우, 자동화 및 기계화된 제조 시스템이 적어도 일부분이 강유전성 특성을 갖도록 분극 가능한 물질로 제1 산화물 저장층(110)을 형성한 뒤, 제1 산화물 저장층(110)의 상부에 복수의 이중 구조층들(복수의 이중 구조층들 각각은 하부에 배치되는 결정질층(130) 및 상부에 배치되는 제2 산화물 저장층(120)을 포함함)을 형성함으로써 제조될 수 있다.
도 5는 도 1에 도시된 분극 가능한 물질을 이용한 메모리 셀을 포함하는 1T 메모리 소자를 도시한 단면도이다.
도 5를 참조하면, 1T 메모리 소자(500)는 소스 영역(510) 및 드레인 영역(520)을 포함하는 기판(505) 상에서, 소스 영역(510) 및 드레인 영역(520) 사이의 게이트 스택을 대체하여 도 1에 도시된 분극 가능한 물질을 이용한 메모리 셀(100)을 포함함을 특징으로 할 수 있다. 이러한 경우 1T 메모리 소자(500)의 채널 전도도는 분극 가능한 물질을 이용한 메모리 셀(100)의 쌍극자 배향에 의존하게 된다.
분극 가능한 물질을 이용한 메모리 셀(100)에 포함되는 상부 전도층(150)은 Gate metal의 역할을 수행할 수 있고 하부 전도층(151)은 Inter-metal의 역할을 수행할 수 있으며, 캐리어 구조물(140)에 해당되는 기판(505)과 분극 가능한 물질을 이용한 메모리 셀(100) 사이에는 SiO 또는 SiON과 같은 물질로 형성되는 유전체층(Dielectric)(530)이 배치될 수 있다.
도면과 같이 1T 메모리 소자(500)에는 분극 가능한 물질을 이용한 메모리 셀(100)이 한 개 포함되는 것뿐만 아니라, 이에 제한되거나 한정되지 않고 분극 가능한 물질을 이용한 메모리 셀(100)이 어레이를 이루며 포함될 수 있다.
또한, 도면에 도시되지 않았으나 1T 메모리 소자(500)는 메모리 동작을 수행하기 위한 추가 구성요소들을 더 포함할 수 있다. 일례로, 1T 메모리 소자(500)에는 워드 라인 드라이브 회로, 비트 라인 드라이브 회로, 소스 라인 드라이브 회로, 감지 회로, 제어 회로 등에 더해, 집적 회로에 통상적으로 포함되는 반도체 구성요소들(예컨대, 다이오드, 바이폴라 트랜지스터, 확산 저항기, 실리콘 제어 정류기, 전계 효과 트랜지스터 등), 그리고 각종 배선 구성요소들이 더 포함될 수 있다.
1T 메모리 소자(500)는 도시된 구조로 제한되거나 한정되지 않고, 분극 가능한 물질을 이용한 메모리 셀(100)을 포함하는 것을 전제로, 종래의 메모리 소자가 갖는 다양한 구조를 갖도록 구성될 수 있다.
도 6은 도 2에 도시된 분극 가능한 물질을 이용한 메모리 셀을 포함하는 1T-1C 메모리 소자를 도시한 단면도이다.
도 6을 참조하면, 1T-1C 메모리 소자(600)는 게이트 전극(610), 유전체층(620), 소스 영역(630) 및 드레인 영역(640)을 포함하는 기판(605) 상에서, 커패시터를 대체하여 도 2에 도시된 분극 가능한 물질을 이용한 메모리 셀(100)을 포함함을 특징으로 할 수 있다. 이러한 경우 1T-1C 메모리 소자(600)에서 감지 동작 동안의 비트 라인 상 과도 전류 및 전압 레벨은, 분극 가능한 물질을 이용한 메모리 셀(100)의 쌍극자 배향에 의해 결정되게 된다(1T-1C 메모리 소자(600)에서 분극 가능한 물질을 이용한 메모리 셀(100)이 비트 라인에 연결됨).
분극 가능한 물질을 이용한 메모리 셀(100)에 포함되는 전도층들(150, 151)은 각각 Gate metal 및 metal의 역할을 수행할 수 있으며, 소스 영역(630) 및 드레인 영역(640)과 분극 가능한 물질을 이용한 메모리 셀(100)은 상호 접촉 구조물(650)(예컨대, 콘택 플러그)을 통해 연결될 수 있다.
도면과 같이 1T 메모리 소자(600)에는 분극 가능한 물질을 이용한 메모리 셀(100)이 한 개 포함되는 것뿐만 아니라, 이에 제한되거나 한정되지 않고 분극 가능한 물질을 이용한 메모리 셀(100)이 어레이를 이루며 포함될 수 있다.
도면에는 1T-1C 메모리 소자(600)에 분극 가능한 물질을 이용한 메모리 셀(100)이 적용된 것으로 도시되었으나, 이에 제한되거나 한정되지 않고 분극 가능한 물질을 이용한 메모리 셀(100)은 2T-2C 메모리 소자에도 적용될 수 있다.
또한, 도면에 도시되지 않았으나 1T-1C 메모리 소자(600)는 메모리 동작을 수행하기 위한 추가 구성요소들을 더 포함할 수 있다.
이상, 분극 가능한 물질을 이용한 메모리 셀(100)이 메모리 소자들(500, 600)에 사용되는 것으로 설명되었으나, 이에 제한되거나 한정되지 않고 압전 특성을 갖는 것을 기반으로 압전 소자가 포함되는 다양한 장치들에 사용될 수 있다.
도 7a 내지 7b는 도 1 내지 3에 도시된 분극 가능한 물질을 이용한 메모리 셀이 수행하는 메모리 동작에서의 펄스 시퀀스에 대한 전압 대 시간의 플롯을 도시한 도면이다. 보다 상세하게, 도 7a는 소거의 기록 동작과 감지 동작에서의 펄스 시퀀스에 대한 전압 대 시간의 플롯을 도시한 도면이며, 도 7b는 프로그램의 기록 동작과 감지 동작에서의 펄스 시퀀스에 대한 전압 대 시간의 플롯을 도시한 도면이다.
이하, 분극 가능한 물질을 이용한 메모리 셀(100)의 기록 동작은 메모리 상태 중 높은 문턱 전압 값으로 "1"의 상태로 설정하는 것(프로그램 동작) 또는 낮은 문턱 전압 값으로 "0"으로 설정하는 것(소거 동작) 중 어느 하나의 동작을 의미할 수 있다.
또한, 이하, 분극 가능한 물질을 이용한 메모리 셀(100)은 메모리 동작을 수행하기 위한 전압원(산화물 저장층들(110, 120)에 전압 펄스를 인가하기 위한 전압원)을 포함하는 것을 전제로 하며, 후술되는 메모리 동작(기록 동작 또는 감지 동작)은 전압원으로부터 전압 펄스가 인가되어 전압 펄스 시퀀스가 적용됨을 전제로 한다. 전압 펄스 시퀀스는 산화물 저장층들(110, 120)의 극성을 변경하기에 충분한 보자력 전압과 동일하거나 더 높은 진폭을 갖는 펄스일 수 있다. 여기서, 보자력 전압은 분극 가능한 물질의 극성을 변경하는데 요구되는 전압으로서, 분극 가능한 물질의 종류에 따라 결정될 수 있다.
도 7a를 참조하면, 분극 가능한 물질을 이용한 메모리 셀(100)을 포함하는 메모리 소자에는 양의 전압 펄스(예컨대, 100ns의 펄스 폭)를 포함하는 기록 펄스 시퀀스가 적용됨으로써, 산화물 저장층들(110, 120)의 분극 반전이 보장되어 메모리 소자의 소거 동작이 수행될 수 있다. 보다 상세하게, 메모리 소자의 게이트 전극과 소스 영역, 드레인 영역, 벌크 영역 사이에 양의 보자력 전압이 인가됨에 따라 산화물 저장층들(110, 120)에는 "0"의 상태가 기록될 수 있다. 이에, 분극 가능한 물질을 이용한 메모리 셀(100)을 포함하는 메모리 소자는 소거 및 감지 동작에서의 오류 가능성을 회피할 수 있다.
도 7b를 참조하면, 분극 가능한 물질을 이용한 메모리 셀(100)을 포함하는 메모리 소자에는 음의 전압 펄스(예컨대, 100ns의 펄스 폭)를 포함하는 기록 펄스 시퀀스가 적용됨으로써, 산화물 저장층들(110, 120)의 분극 반전이 보장되어 메모리 소자의 프로그램 동작이 수행될 수 있다. 보다 상세하게, 메모리 소자의 게이트 전극과 소스 영역, 드레인 영역, 벌크 영역 사이에 음의 보자력 전압이 인가됨에 따라 산화물 저장층들(110, 120)에는 "1"의 상태가 기록될 수 있다. 이에, 분극 가능한 물질을 이용한 메모리 셀(100)을 포함하는 메모리 소자는 프로그램 및 감지 동작에서의 오류 가능성을 회피할 수 있다.
이러한 소거 동작 및 프로그램 동작은 감지 동작의 감지 시간을 감소시킬 수 있는 효과를 도모할 수 있다.
특히, 전술된 분극 가능한 물질을 이용한 메모리 셀(100)은 메모리 소자에서의 누설 전류와 전하 트래핑을 감소시키고 내구성 및 수명을 향상시킬 수 있기 때문에, 메모리 소자의 메모리 동작 신뢰성을 더욱 개선할 수 있다.
도 7a 내지 7b 각각에서 감지 동작은 0.1V 또는 1V의 드레인 전압이 드레인 영역에 인가되고 소스 영역 및 벌크 영역이 접지됨에 의한 드레인 전류를 감지하여 수행될 수 있으며, 소거 동작 이후의 감지 결과는 "0"의 값을 프로그램 동작 이후의 감지 결과는 "1"의 값을 출력할 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
100: 분극 가능한 물질을 이용한 메모리 셀
110: 제1 산화물 저장층
120: 제2 산화물 저장층
130: 결정질층
140: 캐리어 구조물
150, 151: 전도층
110: 제1 산화물 저장층
120: 제2 산화물 저장층
130: 결정질층
140: 캐리어 구조물
150, 151: 전도층
Claims (18)
- 분극 가능한 물질을 이용한 메모리 셀에 있어서,
분극 가능한 물질(Polarizable material)로 형성되는 제1 산화물 저장층과 제2 산화물 저장층; 및
상기 제1 산화물 저장층과 상기 제2 산화물 저장층 사이에 개재되는 결정질층
을 포함하고,
상기 메모리 셀 내의 결정 형성을 방지하는 상기 결정질층은,
상기 제1 산화물 저장층 및 상기 제2 산화물 저장층의 분극 특성을 개선하기 위해, 상기 제1 산화물 저장층 및 상기 제2 산화물 저장층 각각을 형성하는 물질이 갖는 2eV이상의 밴드 갭(Band gap)과 동일한 밴드 갭을 갖는 물질로 형성되는 것을 특징으로 하며,
상기 제1 산화물 저장층 또는 상기 제2 산화물 저장층 중 적어도 하나는,
상기 결정질층과의 경계에서 발생되는 누설 전류를 감소시키는 동시에 반강유전 특성이 유발되는 것을 방지하기 위한 첨가제를 포함하도록 형성되는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀. - 삭제
- 제1항에 있어서,
상기 결정질층은,
TiO2, Nb2O5, Ta2O5, SrO, BaO, Ce2O3, Pr2O3, nd2O3, Sm2O3, Eu2O3, Tb2O3, Dy2O3, Ho2O3, YbO, Lu2O3, Yb2O3, Er2O3 또는 Y2O3 중 적어도 하나의 물질을 포함하도록 형성되는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀. - 제1항에 있어서,
상기 결정질층은,
1 내지 100 옹스트롬(Angstrom)의 두께를 갖는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀. - 제1항에 있어서,
상기 분극 가능한 물질은,
Hf 또는 Zr 중 적어도 하나의 물질을 포함하는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀. - 제1항에 있어서,
상기 제1 산화물 저장층과 상기 제2 산화물 저장층은,
동일한 두께 또는 서로 상이한 두께로 형성되는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀. - 제1항에 있어서,
상기 제1 산화물 저장층 또는 상기 제2 산화물 저장층 중 적어도 하나는,
2nm 내지 50nm 범위 내의 두께를 갖는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀. - 삭제
- 제1항에 있어서,
상기 첨가제는,
C, Si, Al, Ge, Sn, Sr, Pb, Mg, Ca, Sr, Ba, Ti, Zr 또는 희토류 원소 중 적어도 하나의 물질을 포함하는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀. - 제9항에 있어서,
상기 첨가제는,
Hf 이상의 원자 반경을 갖는 상기 적어도 하나의 물질을 포함하는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀. - 제9항에 있어서,
상기 첨가제는,
Hf와 동일한 원자가를 갖는 상기 적어도 하나의 물질을 포함하는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀. - 제1항에 있어서,
상기 첨가제는,
0.05 at % 내지 30 at %의 농도로 상기 제1 산화물 저장층 또는 상기 제2 산화물 저장층 중 적어도 하나에 포함되는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀. - 제1항에 있어서,
상기 제1 산화물 저장층에서 상기 결정질층이 맞닿는 면의 반대면 또는 상기 제2 산화물 저장층에서 상기 결정질층이 맞닿는 면의 반대면 중 적어도 하나의 면에 배치되는 적어도 하나의 전도층
을 더 포함하는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀. - 제13항에 있어서,
상기 제1 산화물 저장층과 상기 적어도 하나의 전도층 사이 또는 상기 제2 산화물 저장층과 상기 적어도 하나의 전도층 사이 중 적어도 하나의 사이에 배치되는 적어도 하나의 커버층
을 더 포함하는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀. - 제14항에 있어서,
상기 적어도 하나의 커버층은,
TiN, TaN, TaCN, WCN, Ru, Re, RuO, Pt, Ir, IrO, Ti, TiAlN, TaAIN, W, WN, C, Si, Ge, SiGe, NbON, SiO, AlO, ScO, YO, BaO, MgO, SrO, TaO, NbO 또는 TiO 중 적어도 하나의 물질을 포함하도록 형성되는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀. - 분극 가능한 물질을 이용한 메모리 셀의 제조 방법에 있어서,
분극 가능한 물질(Polarizable material)로 제1 산화물 저장층을 형성하는 단계;
상기 제1 산화물 저장층의 상부에 결정질층을 형성하는 단계; 및
상기 결정질층의 상부에 상기 분극 가능한 물질로 제2 산화물 저장층을 형성하는 단계
를 포함하고,
상기 메모리 셀 내의 결정 형성을 방지하는 상기 결정질층은,
상기 제1 산화물 저장층 및 상기 제2 산화물 저장층의 분극 특성을 개선하기 위해, 상기 제1 산화물 저장층 및 상기 제2 산화물 저장층 각각을 형성하는 물질이 갖는 2eV이상의 밴드 갭(Band gap)과 동일한 밴드 갭을 갖는 물질로 형성되는 것을 특징으로 하며,
상기 제1 산화물 저장층 또는 상기 제2 산화물 저장층 중 적어도 하나는,
상기 결정질층과의 경계에서 발생되는 누설 전류를 감소시키는 동시에 반강유전 특성이 유발되는 것을 방지하기 위한 첨가제를 포함하도록 형성되는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀의 제조 방법. - 분극 가능한 물질을 이용한 메모리 셀에 있어서,
분극 가능한 물질(Polarizable material)로 형성되는 제1 산화물 저장층; 및
상기 제1 산화물 저장층의 상부에 형성되는 복수의 이중 구조층들
을 포함하고,
상기 이중 구조층들 각각은,
하부에 배치되는 결정질층; 및
상부에 배치되는 제2 산화물 저장층
을 포함하고,
상기 메모리 셀 내의 결정 형성을 방지하는 상기 결정질층은,
상기 제1 산화물 저장층 및 상기 제2 산화물 저장층의 분극 특성을 개선하기 위해, 상기 제1 산화물 저장층 및 상기 제2 산화물 저장층 각각을 형성하는 물질이 갖는 2eV이상의 밴드 갭(Band gap)과 동일한 밴드 갭을 갖는 물질로 형성되는 것을 특징으로 하며,
상기 제1 산화물 저장층 또는 상기 제2 산화물 저장층 중 적어도 하나는,
상기 결정질층과의 경계에서 발생되는 누설 전류를 감소시키는 동시에 반강유전 특성이 유발되는 것을 방지하기 위한 첨가제를 포함하도록 형성되는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀. - 분극 가능한 물질을 이용한 메모리 셀의 제조 방법에 있어서,
분극 가능한 물질(Polarizable material)로 제1 산화물 저장층을 형성하는 단계; 및
상기 제1 산화물 저장층의 상부에 복수의 이중 구조층들-상기 복수의 이중 구조층들 각각은 하부에 배치되는 결정질층 및 상부에 배치되는 제2 산화물 저장층을 포함함-을 형성하는 단계
를 포함하고,
상기 메모리 셀 내의 결정 형성을 방지하는 상기 결정질층은,
상기 제1 산화물 저장층 및 상기 제2 산화물 저장층의 분극 특성을 개선하기 위해, 상기 제1 산화물 저장층 및 상기 제2 산화물 저장층 각각을 형성하는 물질이 갖는 2eV이상의 밴드 갭(Band gap)과 동일한 밴드 갭을 갖는 물질로 형성되는 것을 특징으로 하며,
상기 제1 산화물 저장층 또는 상기 제2 산화물 저장층 중 적어도 하나는,
상기 결정질층과의 경계에서 발생되는 누설 전류를 감소시키는 동시에 반강유전 특성이 유발되는 것을 방지하기 위한 첨가제를 포함하도록 형성되는 것을 특징으로 하는 분극 가능한 물질을 이용한 메모리 셀의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210048981A KR102479391B1 (ko) | 2021-04-15 | 2021-04-15 | 분극 가능한 물질을 이용한 메모리 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210048981A KR102479391B1 (ko) | 2021-04-15 | 2021-04-15 | 분극 가능한 물질을 이용한 메모리 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220142663A KR20220142663A (ko) | 2022-10-24 |
| KR102479391B1 true KR102479391B1 (ko) | 2022-12-21 |
Family
ID=83805869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210048981A KR102479391B1 (ko) | 2021-04-15 | 2021-04-15 | 분극 가능한 물질을 이용한 메모리 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102479391B1 (ko) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210033346A (ko) * | 2019-09-18 | 2021-03-26 | 삼성전자주식회사 | 전자 소자 및 그 제조방법 |
-
2021
- 2021-04-15 KR KR1020210048981A patent/KR102479391B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20220142663A (ko) | 2022-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10600808B2 (en) | Ferroelectric memory cell for an integrated circuit | |
| US9053802B2 (en) | Ferroelectric memory cell for an integrated circuit | |
| US10475813B2 (en) | Ferroelectric memory device and method of manufacturing the same | |
| US10388786B2 (en) | Nonvolatile memory device | |
| US10043567B2 (en) | Multilevel ferroelectric memory cell for an integrated circuit | |
| US11508846B2 (en) | Ferroelectric memory device | |
| US20190189627A1 (en) | Ferroelectric memory cells including ferroelectric crystalline materials having polar and chiral crystal structures, and related memory devices | |
| US10475801B2 (en) | Ferroelectric memory device and cross-point array apparatus including the same | |
| US10903363B2 (en) | Ferroelectric semiconductor device | |
| US10923501B2 (en) | Ferroelectric memory device and method of manufacturing the same | |
| US11469043B2 (en) | Electronic device comprising conductive material and ferroelectric material | |
| JP2008270313A (ja) | 半導体記憶素子 | |
| KR20190008047A (ko) | 강유전성 메모리 소자 | |
| US10847541B2 (en) | Ferroelectric memory device and a method of manufacturing the same | |
| KR102479391B1 (ko) | 분극 가능한 물질을 이용한 메모리 소자 | |
| TW202243262A (zh) | 鐵電場效電晶體裝置 | |
| JP2023044116A (ja) | 記憶装置 | |
| US11818895B2 (en) | Semiconductor device including ferroelectric layer and metal particles embedded in metal-organic framework layer | |
| US20230200078A1 (en) | Ferroelectric Device | |
| US20230403862A1 (en) | Ferroelectric tunnel junctions with conductive electrodes having asymmetric nitrogen or oxygen profiles | |
| US20240145571A1 (en) | Inserting inhibition layer for inducing antiferroelectricity to ferroelectric structure | |
| US20230099330A1 (en) | Semiconductor device including ferroelectric layer and insulation layer with metal particles and methods of manufacturing the same | |
| TW202415250A (zh) | 半導體裝置 | |
| KR20050038658A (ko) | 강유전 반도체를 이용한 비휘발성 메모리 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right |