CN108538850B - 一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺 - Google Patents

一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺 Download PDF

Info

Publication number
CN108538850B
CN108538850B CN201810348937.6A CN201810348937A CN108538850B CN 108538850 B CN108538850 B CN 108538850B CN 201810348937 A CN201810348937 A CN 201810348937A CN 108538850 B CN108538850 B CN 108538850B
Authority
CN
China
Prior art keywords
ferroelectric
field effect
effect transistor
fatigue resistance
transistor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810348937.6A
Other languages
English (en)
Other versions
CN108538850A (zh
Inventor
廖佳佳
曾斌建
彭强祥
廖敏
周益春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangtan University
Original Assignee
Xiangtan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangtan University filed Critical Xiangtan University
Priority to CN201810348937.6A priority Critical patent/CN108538850B/zh
Publication of CN108538850A publication Critical patent/CN108538850A/zh
Application granted granted Critical
Publication of CN108538850B publication Critical patent/CN108538850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40111Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺,通过在源/漏区以及绝缘层形成之前,通过硅表面平坦化技术,优化器件制备工艺,从而达到提高绝缘层质量,改善绝缘层与硅界面,提高氧化铪基铁电栅场效应晶体管存储器抗疲劳性能的效果。

Description

一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺
技术领域
本发明属于集成电路制造领域,涉及一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺。
背景技术
铁电存储器是当前信息高新技术的重要前沿和研究热点之一,因其具有非易失性、低功耗、耐疲劳、读写速度快、抗辐射等优点,被称为下一代存储器中最有潜力的存储器之一。
铁电栅场效应晶体管存储器(FeFET)是铁电存储器中非常重要的一类,其特点是用铁电薄膜替代晶体管的栅介质层,通过改变铁电薄膜的极化方向来控制沟道电流的导通和截止。该类结构具有制备工艺简单、非破坏性读出、存储密度大的优势,自1957年提出以来备受科研界和产业界的关注和研究,但目前仍处于研发阶段。主要的限制因素是:1)传统钙钛矿结构的铁电薄膜与CMOS工艺线不兼容;2)厚度小于50nm时铁电薄膜性能急剧降低;3)工艺复杂。
氧化铪基铁电薄膜(HfO2)为FeFET的应用带来了全新、巨大的发展机遇。其厚度可微缩至10nm、与CMOS工艺线完全兼容、制备技术成熟等优点,弥补了传统钙钛矿结构材料体系的缺点,从材料选择上为铁电存储器的发展提供了新的技术途径。目前基于28nm工艺线的氧化铪基铁电栅场效应晶体管(HfO2-FeFET)已经被制备出来,但抗疲劳性能较差(<106次),限制了该结构进一步向成熟产品的转化。由于氧化铪基铁电薄膜本身展现了优异的抗疲劳性能(>109次),因此HfO2-FeFET的疲劳性失效并非由于氧化铪基铁电薄膜的失效。研究表明,金属-铁电层-绝缘层-硅(MFIS)栅结构的失效是导致晶体管存储器失效的根本原因。电荷在循环电压作用下不断地隧穿于绝缘层中,导致绝缘层缺陷密度增大、介电性能退化。此外,绝缘层/硅界面与边界的缺陷密度增大,也将降低MFIS栅结构的电学稳定性。综上,HfO2-FeFET的失效将先于氧化铪基铁电薄膜的失效发生。
总结可得,铁电栅结构中,优化绝缘层的介电性能、改善绝缘层与硅的界面对提高氧化铪基铁电栅场效应晶体管存储器的抗疲劳性有重要的意义,也是目前亟待解决的问题。
发明内容
基于此,本发明的目的在于克服目前器件性能的不足之处而提出一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺。
为实现上述目的,本发明所采用的技术方案为:
提供一种高抗疲劳性的铁电栅场效应晶体管存储器的制备工艺,包括:
提供衬底;
在所述衬底上形成的隔离层;
在所述衬底上形成的有源区;
在所述有源区上形成经过平坦化的表面;
在所述平坦化过的有源区上形成的源区和漏区;
所述平坦化过的硅表面形成的沟道层;
在所述沟道层上形成的绝缘层-铁电层-电极(MFIS)栅堆垛结构;
在所述源区和漏区上形成的金属焊盘Pad。
优选地,硅表面平坦化工艺实施在源区及漏区的离子注入之前。
优选地,平坦化工艺包括将Si在Ar中退火,将Si在Ar与H2混合气体中退火(其中H2浓度常低于5%),在经过HF处理过的Si在H2中退火,将Si在H2O与O2含量极低的真空炉中退火,在Si上形成SiO2牺牲层然后在Ar中退火等。
优选地,平坦化处理温度为700-1200℃,经过平坦化工艺后,基板表面的粗糙度将≤0.01nm。
优选地,基板为硅基板、SOI基板等。
优选地,栅结构为经过表面平坦化的Si-绝缘层-铁电层-金属。
优选地,绝缘层包括SiO2、SiON、HfO2、HfSiON等。
优选地,绝缘层的厚度为0.7nm-5nm。
优选地,电层为HfO2、ZrO2以及含Al、Si、Y、Sr、La、Lu、Gd、Sc、Nd、Ga、N中一种或多种杂质的HfO2基或者ZrO2铁电薄膜。
优选地,铁电层的厚度为5-30nm。
优选地,当隔离技术为LOCOS时,隔离层为场氧层SiO2,厚度为300-400nm。
优选地,所述沟道的长度为0.028-0.18μm。
绝缘层沉积在经过平坦化的硅表面,平坦化工艺可以减小硅表面载流子的散射,提高器件的响应速度;此外,所述平坦化工艺可使硅表面达到原子级别的平坦程度,对于沉积在沟道上的绝缘层的性能有重要的改善作用,尤其当绝缘层厚度为纳米级别时。
相比目前已有的技术,本发明的优势在于:
本发明通过在源/漏区以及绝缘层形成之前,通过硅表面平坦化技术,优化器件制备工艺,从而达到提高绝缘层质量,改善绝缘层与硅界面,提高氧化铪基铁电栅场效应晶体管存储器抗疲劳性能的效果。
附图说明
图1为本发明所述的铁电栅场效应晶体管存储器结构的剖面示意图。
图2为本发明所述的铁电栅场效应晶体管存储器的简易制备流程图。
图3为硅表面平坦化工艺后制备的MOS电容的结构示意图。
图4为硅表面平坦化前后的硅表面原子力显微镜图。
图5为硅表面平坦化工艺后制备的MOS电容的TDDB结果对比图。
附图标记:图中有有自定义的标号(如1、2)如此表述:1-p型硅基板,2-场氧层SiO2,3-平坦化过的沟道层,4-n型源区,5-n型漏区,,6-绝缘层HfO2,7-铁电层HZO,8-栅电极Al,9-金属电极Al,10-源极金属焊盘Al,11-漏极金属焊盘Al。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
实施例1
本发明所述的一种高抗疲劳性的铁电栅场效应晶体管存储器一种实施例,本实施例提出的铁电栅场效应晶体管的一种截面图,包括:
衬底1,衬底1由p型硅材料组成;
在所述衬底1上形成的场氧层2,场氧层2为SiO2材料;
在所述场氧层2上形成的有源区;有源区为晶体管工作的区域;
在所述有源区上形成经过平坦化技术的硅表面,其区域包括沟道层3、源区4和漏区5;
在所述平坦化过的有源区上形成的源区4和漏区5,由掺杂浓度为5×1015cm-3的n型硅材料组成;所述源区4和漏区5之间的区域定义为沟道层3;
在所述沟道层上形成的绝缘层6,本实例中绝缘层6为氧化铪(HfO2)材料,厚度为3nm;
在所述绝缘层上形成的铁电层7,本实例中铁电层为锆掺杂的氧化铪铁电薄膜(HZO),厚度为17nm;
在所述铁电层上形成的上电极8,本实例中上电极为TiN,厚度为10nm;
在所述上电极上形成的电极覆盖层9,本实例中电极覆盖层为Al,厚度为40nm,该层在用于防止后续刻蚀对TiN电极的损伤;
在所述绝缘层6-铁电层7-电极8、9上形成的栅堆垛结构,该结构的形成保证了晶体管栅极的独立控制电路;
在所述源区4、漏区5和栅电极9上分别形成的源极10、漏极11以及栅极9,本实例中源极10、漏极11以及栅极9为Al。
本发明所述的一种高抗疲劳性的铁电栅场效应晶体管存储器的制备工艺的实施例,所述的铁电场效应晶体管的制备流程,包括:
步骤1,场氧层的形成。
在清洁过的硅衬底上利用湿法热氧化法,在1050℃下形成厚度为350nm的氧化硅薄膜;图2(a)为n型硅基板的结构示意图,图2(b)为生长了SiO2场氧层的结构示意图。
步骤2,有源区硅表面平坦化处理。
在Ar/1%H2的混合氛围中,温度为925℃下对有源区硅表面处理10分钟。
步骤3,晶体管源区和漏区的形成。
利用离子注入法在有源区上形成源区和漏区,具体方法为:在基板上旋涂光刻胶,利用紫外线曝光将掩膜版上的图形转移到光刻胶上,通过设定注入参数为:杂质为P,剂量为5×1015cm-3,加速电压为20keV完成源漏区的离子注入。然后通过ICP-RIE法,以及化学溶液完全去除基板表面的光刻胶。最后,通过快速退火炉在温度为900℃,氛围为N2中进行离子激活20分钟。形成源/漏区的结构示意图如图2(c)。
步骤4,绝缘层的形成。
通过电子回旋共振等离子溅射在室温下制备HfO2绝缘层,薄膜厚度为3nm。完成缓冲层制备的结构示意图如图2(d)。
步骤5,铁电层的形成。
利用射频磁控溅射法室温下在绝缘层上沉积锆掺杂的氧化铪铁电薄膜(HZO),薄膜厚度为17nm,锆的掺杂浓度为50%,完成铁电层的沉积后的结构示意图为图2(e)。
步骤6,覆盖电极的形成。
在铁电层上沉积TiN电极覆盖层。通过磁控溅射法制备TiN,厚度为10nm,TiN用来稳定HZO退火结晶中形成的铁电相。继而,在温度为600℃的N2气氛中退火1分钟。完成上电极的沉积后的结构示意图为图2(f)。
步骤7,金属覆盖电极的形成。
在上述TiN上利用热蒸发法制备Al电极,厚度为40nm。完成Al的沉积后的结构示意图为图2(g)。
步骤8,独立栅结构的形成。
在上述结构的基础上再一次利用光刻技术,将设计的栅图案转移到光刻胶上。利用H3PO4:HNO3=50:3的化学溶液刻蚀Al,然后利用RIE对HfO2-HZO-TiN结构进行刻蚀。本实例中,刻蚀时只需保证TiN在除了栅结构的地方被完全除去即可。形成栅结构的结构示意图如图2(h)。
步骤9,栅极、源极、漏极电极金属焊盘Pad的形成。
利用热蒸发法在基板上沉积Al电极,厚度为40nm。再一次通过光刻技术,将掩膜版上的图案转移到基板上,在基板上形成独立的栅电极、源区电极以及漏区金属焊盘。最终形成的铁电场效应晶体管的结如图2(i)。
为验证本发明所提出的利用平坦化工艺改善铁电栅场效应晶体管抗疲劳性的效果,本发明利用平坦化工艺改善金属-氧化物-硅MOS电容中绝缘层质量,制备的电容结构如图3。
该实验包括以下步骤:
步骤1,硅基板的清洗。
利用H2SO4+H2O2(SPM)溶液、DHF溶液以及去离子水对p型硅衬底(12)依次清洗,然后用氮气枪吹干表面。
步骤2,硅表面平坦化处理。
将一批硅片样品放在Ar/1%H2的混合氛围中,925℃下处理10分钟。为验证平坦化对绝缘层性能的优化作用,该实例中设置了对照实验,即同时预留一批硅片样品不经过步骤2。通过原理力显微镜对硅样品的表面进行扫描,AFM表面形貌图如图4所示,未经平坦化的硅样品的平均表面粗糙度Rms为0.13nm,而经过平坦化的硅样品的平均表面粗糙度Rms降低至0.075nm,已经实现原子级别的平坦程度。
步骤3,淀积绝缘层。
利用电子回旋共振等离子溅射法,在上述两批硅片样品表面沉积HfO2绝缘膜(13),薄膜厚度为5nm。
步骤4,制备电极。
利用蒸发法,在掩膜版的覆盖下,在上述两批样品上形成金属电极Al(14),厚度为40nm,电极直径为300μm。以及背面电极Al(14),即形成实施例2所述的MOS电容结构。
对上述MOS电容结构进行时间依赖性介电击穿(TDDB)测试,结果如图5所示。
图5表明,未经硅表面平坦化制备出的MOS电容结构的TDDB击穿电场为15.3MV/cm;经过硅表面平坦化工艺后,TDDB击穿电场增大至16.4MV/cm。该结果证明硅表面平坦化工艺有利于改善绝缘层-硅的界面性能,并且提高绝缘层的介电性能。
通过MOS电容结构稳定的测试,验证了平坦化工艺对MOS电容结构中绝缘层电学性能的改善作用。同时从侧面表明,将该结构与铁电薄膜结合,可达到增加铁电栅结构稳定性、提高其抗疲劳性的效果。
综上所述,本发明提出一种利用平坦化工艺,提高绝缘层与硅界面稳定性,优化绝缘层的电学性能,从而达到改善铁电栅场效应晶体管抗疲劳性的效果。
如熟悉此技术的人员所了解的,以上所述仅为本发明的一个实施例而已,用于使相关技术人员更加了解本发明提出的工艺过程,以及用作本发明的理论支撑,并非用于限定本发明的权利要求,凡其他未脱离本发明所揭示的构思下的所完成的等效改变或构思,均应包含在下述的权利要求内。

Claims (11)

1.一种高抗疲劳性的铁电栅场效应晶体管存储器的制备工艺,其特征在于,具体步骤包括:
提供衬底;
在所述衬底上形成的隔离层;
在所述衬底上形成的有源区;
在所述有源区上形成经过平坦化的表面;
在所述平坦化过的有源区上形成的源区和漏区;
所述平坦化过的硅表面形成的沟道层;
在所述沟道层上形成的绝缘层-铁电层-电极(MFIS)栅堆垛结构;
在所述源区和漏区上形成的金属焊盘Pad。
2.根据权利要求1中所述的高抗疲劳性的铁电栅场效应晶体管存储器的制备工艺,其特征在于:平坦化工艺实施在源区及漏区的离子注入之前。
3.根据权利要求1中高抗疲劳性的铁电栅场效应晶体管存储器的制备工艺,其特征在于:平坦化工艺中包括Ar中退火、Ar/H2混合气体中退火、HF处理+H2中退火、H2O与O2含量极低的真空炉中退火、形成薄SiO2牺牲层+Ar中退火等中至少一种工艺方法。
4.根据权利要求1中所述的高抗疲劳性的铁电栅场效应晶体管存储器的制备工艺,其特征在于:平坦化处理温度为700-1200℃。
5.根据权利要求1中所述的高抗疲劳性的铁电栅场效应晶体管存储器的制备工艺,其特征在于:衬底为硅基板、SOI基板。
6.根据权利要求1中所述的高抗疲劳性的铁电栅场效应晶体管存储器的制备工艺,其特征在于:栅堆垛结构为经过表面平坦化的Si-绝缘层-铁电层-金属。
7.根据权利要求6中所述的高抗疲劳性的铁电栅场效应晶体管存储器的制备工艺,其特征在于:绝缘层包括SiO2、SiON、HfO2、HfSiON。
8.根据权利要求6中所述的高抗疲劳性的铁电栅场效应晶体管存储器的制备工艺,其特征在于:绝缘层的厚度为0.7nm-5nm。
9.根据权利要求6中所述的高抗疲劳性的铁电栅场效应晶体管存储器的制备工艺,其特征在于:铁电层为HfO2、ZrO2、或含Al、Si、Y、Sr、La、Lu、Gd、Sc、Nd、Ga、N中一种或多种杂质的HfO2基或者ZrO2铁电薄膜。
10.根据权利要求6中所述的高抗疲劳性的铁电栅场效应晶体管存储器的制备工艺,其特征在于:铁电层的厚度为5-30nm。
11.一种高抗疲劳性的铁电栅场效应晶体管存储器,起特征在于,由如权利要求1-10任一所述的高抗疲劳性的铁电栅场效应晶体管存储器的制备工艺制备而得。
CN201810348937.6A 2018-04-18 2018-04-18 一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺 Active CN108538850B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810348937.6A CN108538850B (zh) 2018-04-18 2018-04-18 一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810348937.6A CN108538850B (zh) 2018-04-18 2018-04-18 一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺

Publications (2)

Publication Number Publication Date
CN108538850A CN108538850A (zh) 2018-09-14
CN108538850B true CN108538850B (zh) 2020-11-03

Family

ID=63477786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810348937.6A Active CN108538850B (zh) 2018-04-18 2018-04-18 一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺

Country Status (1)

Country Link
CN (1) CN108538850B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081761B (zh) * 2019-12-16 2022-05-03 电子科技大学 具有抗辐射加固结构的低功耗晶体管器件及其制备方法
CN112259552A (zh) * 2020-10-20 2021-01-22 湘潭大学 一种铁电场效应晶体管存储器及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031403A (ja) * 1999-06-16 2000-01-28 Seiko Epson Corp 強誘電体記憶装置及び半導体記憶装置
CN1306599C (zh) * 2002-03-26 2007-03-21 松下电器产业株式会社 半导体装置及其制造方法
JP4887481B2 (ja) * 2002-08-20 2012-02-29 独立行政法人産業技術総合研究所 半導体強誘電体記憶デバイス
CN100550459C (zh) * 2007-01-12 2009-10-14 中国科学院上海硅酸盐研究所 提高脉冲触发电阻式随机存储器抗疲劳特性的方法

Also Published As

Publication number Publication date
CN108538850A (zh) 2018-09-14

Similar Documents

Publication Publication Date Title
US7235822B2 (en) Transistor with silicon and carbon layer in the channel region
CN106910776B (zh) 基于高k栅介质的大面积二硫化钼场效应晶体管及其制备
US20100065824A1 (en) Method for reducing fermi-level-pinning in a non-silicon channel mos device
TW591132B (en) Method of growing SiGe epitaxy
CN112151602A (zh) 氧化铪基铁电薄膜和氧化铪基铁电薄膜制备方法
CN108538850B (zh) 一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺
CN111554745B (zh) 一种铁电电容和铁电场效应晶体管及制备方法
TW484174B (en) Multiple-thickness gate oxide formed by oxygen implantation
CN107919396B (zh) 基于WO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN102569066B (zh) 栅控二极管半导体器件的制备方法
CN111627920A (zh) 一种铁电存储单元
CN101924030B (zh) 一种改善高阻soi衬底上高介电常数栅介质性能的方法
CN108305897A (zh) 一种半导体器件及其制造方法
JP4367599B2 (ja) 高誘電率薄膜の成膜方法
CN101488451A (zh) 在厚膜soi材料顶层硅与介质埋层界面处形成图形化半导体埋层的方法
CN101399209B (zh) 非挥发存储器的制备方法
US20050064716A1 (en) Plasma removal of high k metal oxide
JP2003257968A (ja) 半導体装置およびその製造方法
JP2000164592A (ja) 界面に窒素を取り込む積層型又は複合型ゲ―ト誘電体
CN104022153B (zh) 带有张应变薄膜应变源的双栅场效应晶体管及其制备方法
CN113241373B (zh) 基于铁电掺杂的场效应晶体管及其制备方法
CN108417488B (zh) 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法
CN115425074A (zh) 一种铁电负电容场效应晶体管及其制备方法
CN116825812A (zh) 一种氧化铪基铁电存储晶体管及其制备方法
CN118231471A (zh) 一种基于预先热处理的ZrO2中间层的氧化铪基铁电器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant