CN106910776B - 基于高k栅介质的大面积二硫化钼场效应晶体管及其制备 - Google Patents

基于高k栅介质的大面积二硫化钼场效应晶体管及其制备 Download PDF

Info

Publication number
CN106910776B
CN106910776B CN201710229913.4A CN201710229913A CN106910776B CN 106910776 B CN106910776 B CN 106910776B CN 201710229913 A CN201710229913 A CN 201710229913A CN 106910776 B CN106910776 B CN 106910776B
Authority
CN
China
Prior art keywords
gate dielectric
molybdenum disulfide
thickness
effect transistor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710229913.4A
Other languages
English (en)
Other versions
CN106910776A (zh
Inventor
张礼杰
赵梅
董幼青
邹超
黄少铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wenzhou University
Original Assignee
Wenzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wenzhou University filed Critical Wenzhou University
Priority to CN201710229913.4A priority Critical patent/CN106910776B/zh
Publication of CN106910776A publication Critical patent/CN106910776A/zh
Application granted granted Critical
Publication of CN106910776B publication Critical patent/CN106910776B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02414Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02568Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441Deposition of conductive or insulating materials for electrodes
    • H01L21/443Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Abstract

本发明公开了基于高k栅介质的大面积二硫化钼场效应晶体管及其制备,该场效应晶体管包括依次层叠的Si衬底、薄膜表面粗糙度为0.21~0.65nm的HfO2栅介质层和场效应厚度为0.7~1.0nm的单层二硫化钼三角片导电沟道,以及在导电沟道上的金属源漏电极。其中,厚度可控的HfO2栅介质层是在Si衬底上ALD生长制得,单层大面积的MoS2三角片导电沟道是在栅介质上面直接CVD生长制得。该场效应晶体管具有良好的背栅栅压调控特性,场效应迁移率有很大的提升,且MoS2尺寸大、可重复性好、产量高、耗时短,有望实现MoS2大规模集成电路的制备和工业化生产。

Description

基于高k栅介质的大面积二硫化钼场效应晶体管及其制备
技术领域
本发明属半导体器件制造技术领域,具体涉及基于高k栅介质的大面积二硫化钼场效应晶体管及其制备。
背景技术
基于硅的金属-氧化物-半导体场效应晶体管(MOSFET)被广泛应用于各种电子产品中。根据摩尔定律,芯片的集成度每18个月至2年提高一倍,即加工线宽缩小一半。硅材料的加工极限一般认为是10纳米线宽,利用尺寸不断减小的硅基半导体材料来延长摩尔定律的发展道路逐渐接近终点。随着集成电路技术按摩尔定律持续发展,集成度不断提高,晶体管特征尺寸不断缩小,硅材料逐渐接近其加工的极限。因此,随着硅基材料集成电路的发展受到物理尺寸限制,目前急需制造出超越硅基材料物理尺寸限制的、体积更小的、性能更加优异的场效应晶体管器件,来适应集成电路技术的发展,满足生产生活的需要。
场效应晶体管的性能受到两个最重要因素的影响:一个是材料性质,它决定了器件性能的潜力;另一个就是栅介质材料,由于它与沟道材料直接接触,因此栅介质材料的性能会直接影响整个器件的性能。
一方面,为了进一步提升器件的性能,必须采用新的具有高迁移率的半导体材料来取代传统的硅沟道层。近年来,二硫化钼(MoS2)作为二维层状过渡金属硫属化合物半导体材料的典型代表,由于其优异的电学、光学、机械等性能得到了越来越广泛的关注研究,其体材料的禁带宽度为1.2eV,而单层禁带宽度可达1.8eV,这使得MoS2在低静态功耗和高开关比器件上具有良好的应用前景。理论预测和实验结果均表明,MoS2具有很高的场效应载流子迁移率,正是由于其较高的电子传输性使发展MoS2基的晶体管和集成电路成为可能,并有可能取代硅基半导体材料成为新一代的主流半导体材料。
如,中国发明专利申请201410546599.9公开了一种基于二硫化钼薄膜的PVDF基铁电场效应管的制备方法:采用机械剥离或化学气相沉积的方法在285±5nm的SiO2衬底上制备MoS2薄膜,在热氧化生长SiO2的Si衬底上制备MoS2薄膜,然后采用光刻、lift off方法刻蚀出场效应管结构的源漏电极,再将聚偏氟乙烯基有机铁电聚合物薄膜转移至有源漏电极的MoS2薄膜上,经过退火处理,去除界面残留溶剂及保证薄膜具有良好结晶特性。最后再通过光刻、刻蚀方法制备金属栅电极从而制备完成MoS2铁电场效应晶体管器件。
另一方面,高性能的场效应晶体管要求栅介质材料具有绝缘性能好、介电常数高、抗击穿能力强、热稳定性好等特点。随着集成电路的集成度不断提高,MOSFET的特征尺寸不断减小,相应的栅氧化层厚度也不断减小。如果仍采用传统的二氧化硅(SiO2)栅介质材料,由电子隧穿效应引起的栅极漏电流将随栅氧化层厚度的减小呈指数规律急剧增加,增加到难以接受的水平,由此引起的高功耗和可靠性问题越来越严峻,从而使器件无法正常工作;同时过薄的栅氧化层也不足以挡住栅介质衬底中杂质的散射,造成阈值电压漂移,影响器件性能。研究发现:二氧化铪作为栅极介电质材料因其具有良好的热稳定性、相对较高的介电常数、宽的带隙,以及与硅具有良好的化学稳定性等优越的性能,在保持电容密度不变的同时栅介质可以有较大的厚度,从而进一步缩小等效氧化层厚度,解决了二氧化硅因为接近物理厚度极限而产生的问题。因此,采用二氧化铪(HfO2)高介电常数介质作为新型栅介质获得了广泛的研究。
基于以上的考虑,研究人员非常希望能够制备二氧化铪(HfO2)高介电常数介质作为栅介质的二硫化钼场效应晶体管。但是,目前来看,在实际应用中二氧化铪存在界面不佳的问题,而对该界面形成的基本认识仍然是不清晰并且有很多争论,所以尚无文献报道在二氧化铪表面上直接生长二硫化钼,现有技术中二氧化铪栅介质的场效应晶体管,多是将其它方法生长的石墨烯或MoS2转移到二氧化铪栅介质上,如中国专利申请201110388714.0公开了一种场效应晶体管及其制作方法,依次:在硅衬底上用原子层淀积方法形成一层HfO2层作为底栅介质层;采用微机械剥离制备MoS2,再将MoS2转移到具有HfO2层的硅衬底上;在源区和漏区制作源电极和漏电极;用原子层淀积方法形成一层HfO2层作为顶栅介质层。可见,在HfO2底栅介质层上的MoS2沟道,是通过机械剥离制备MoS2后转移到具有HfO2层的硅衬底上实现的。由于机械剥离方法制备的MoS2的尺寸小、产量低、可重复性差、且定位困难,所得到的样品厚度也不能控制,只能随机挑选,而且制备工艺耗时久,难以实现MoS2的大规模化生产和集成化加工。因此,基于高介电常数二氧化铪(HfO2)栅介质的二硫化钼场效应晶体管中,在HfO2栅介质上制备大面积、高质量二硫化钼,是目前的技术难点,也是实现二硫化钼大规模集成电路的最大挑战。
发明内容
为克服上述现有方法技术的不足,本发明的目的在于提供基于高k栅介质的大面积二硫化钼场效应晶体管及其制备,该基于高k栅介质的大面积二硫化钼场效应晶体管具有良好的背栅栅压调控特性,场效应迁移率较之之前文献中的背栅结构的单层MoS2-FET有显著的提升,且制备所得MoS2尺寸大、可重复性好、产量高、耗时短,可实现基于高k栅介质的大面积二硫化钼场效应晶体管的大规模制备和工业化生产。
为达到上述目的,本发明采用如下技术方案:
基于高k栅介质的二硫化钼场效应晶体管,包括依次层叠的Si衬底、HfO2栅介质层和二硫化钼导电沟道,以及在导电沟道上的金属源电极和金属漏电极,其中,所述HfO2栅介质层的薄膜表面粗糙度(即均方根粗糙度,RMS)为0.21~0.65nm;所述二硫化钼导电沟道为单层的二硫化钼三角片,其场效应厚度为0.7~1.0nm;所述的金属源电极为铬/金堆叠结构,所述的金属漏电极为铬/金堆叠结构。
优选的技术方案中,所述Si衬底的厚度为625μm±25μm。
优选的技术方案中,所述Si衬底为N型磷掺杂的单抛光硅衬底,(100)晶向,电阻率小于0.0015Ω.cm,厚度为625μm±25μm;
优选的技术方案中,所述HfO2栅介质层的厚度为50~120nm,最优选为120nm。
优选的技术方案中,HfO2栅介质层表面粗糙度为0.65nm,厚度为120nm。
优选的技术方案中,所述的二硫化钼导电沟道的场效应厚度为1.0nm。
优选的技术方案中,所述铬/金堆叠结构中,铬层厚度为5~20nm,金层厚度为40~80nm;最优选:铬层厚度为5nm,金层厚度为50nm。
此外,本发明还提供了上述基于高k栅介质的二硫化钼场效应晶体管的制备方法,包括以下步骤:
(1)依次使用丙酮、异丙醇、去离子水将Si衬底超声清洗各10~30分钟,再用氮气枪吹干备用;
(2)在所述Si衬底上采用原子层沉积方法(ALD)的方式生长厚度可控的HfO2作为高介电常数栅介质层,HfO2栅介质层的薄膜表面粗糙度(即均方根粗糙度,RMS)为0.21~0.65nm:
(3)利用常压化学气相沉积法(CVD)在前述的HfO2/Si上面直接生长单层的MoS2三角片导电沟道,其场效应厚度为0.7~1.0nm;
(4)采用电子束曝光工艺和电子束蒸发的方式,在所述MoS2三角片导电沟道上制备金属源漏电极,所采用的金属为Cr/Au堆叠结构,得到基于高k栅介质的二硫化钼场效应晶体管器件。
优选的技术方案中,所述Si衬底的厚度为625μm±25μm。
优选的技术方案中,所述Si衬底为N型磷掺杂的单抛光硅衬底,(100)晶向,电阻率小于0.0015Ω.cm,厚度为625μm±25μm;
优选的技术方案中,HfO2栅介质层的厚度为50~120nm。
优选的技术方案中,HfO2栅介质层表面粗糙度为0.65nm,厚度为120nm。
优选的技术方案中,HfO2栅介质层由ALD方法生长制得,具体参数设置如下:分别使用TDMAH(四(二甲氨基)铪)和氧等离子体作为铪源和氧源,将铪源加热到70℃,腔体温度为200℃,产生氧等离子体的氧等离子发生器的功率为200W,O2的流量为150sccm,使用流量为20sccm的N2作为载气和冲洗气体,脉冲顺序和相应时间分别为15s TDMAH、5s O2、2s N2
设置不同的镀膜循环数,制备所得HfO2栅介质层的厚度不同。换言之,通过调节镀膜循环数,可以控制HfO2栅介质层的厚度。
优选的技术方案中,所述的二硫化钼导电沟道的场效应厚度为1.0nm。
优选的技术方案中,所述单层二硫化钼三角片导电沟道是根据以下步骤进行常压化学气相沉积生长制得:
将3~6mg的MoO3固体粉末放在石墨槽中作为钼源,200~300mg的S固体粉末放在石英舟作为硫源,将步骤(2)得到的HfO2/Si衬底作为生长基底倒扣在装有MoO3固体粉末的石墨槽上面,将所述石墨槽置于双温区管式炉(2英寸直径石英管)的高温区;
通入500~1000sccm氩气(Ar)清洗石英管,持续30~60min,以排出石英管内空气;
调节氩气(Ar)流量为50~100sccm,加热20~30min使得所述双温区管式炉的两个温区同时到达其设定温度(高温区设定温度为800℃,低温区设定温度为300℃),此时利用磁力拉杆快速把S粉推进所述双温区管式炉的低温区开始反应,反应时生长压强为105Pa,生长时间为3~5min;
反应结束时,立即打开炉盖,利用磁力拉杆快速把S粉拉出所述双温区管式炉的低温区,将Ar流量调节到500~1000sccm,快速降温。
优选的技术方案中,铬/金堆叠结构中,铬层厚度为5~20nm,金层厚度为40~80nm;最优选铬层厚度为5nm,金层厚度为50nm。
对于本发明的基于高k栅介质的二硫化钼场效应晶体管进行性能测试,结果显示:MoS2与金属电极之间形成了良好的欧姆接触,晶体管背栅调控特性良好。在转移曲线中,计算出的电流开关比为106,场效应迁移率约为9.75cm2V-1S-1。这一迁移率数值较之之前文献(Li H,Yin Z,He Q,et al.Fabrication of Single-and Multilayer MoS2 Film-BasedField-Effect Transistors for Sensing NO at Room Temperature[J].small,2012,8(1):63-67)中的背栅结构的单层MoS2-FET同样在空气中测量的10-2级别的数值有非常大的提升。
本发明直接利用原子层沉积(ALD)的方式,在Si衬底上生长高介电常数(high-k)HfO2栅介质材料,这样避免了MoS2沟道下方SiO2介质散射的影响,进一步提高MoS2的电子迁移率;该HfO2栅介质材料具有介电常数高、禁带宽度大、绝缘性能良好、电击穿强度高、低漏电流和热稳定性好等优点,使得栅介质的厚度可以大大降低,减小器件的尺寸,并且使操作电压大大下降,达到低功耗,从而达到提高器件电学性能的目的;这种高k栅介质材料及其制备方法简单可靠,制作工艺可应用于规模化生产,与现有的大规模半导体生产工艺匹配,很有希望取代现在的SiO2形成广泛应用,从而对半导体、集成电路产业起到促进作用。同时,本发明利用常压化学气相沉积法在HfO2/Si衬底上直接生长大面积原子层厚度的MoS2薄膜,然后直接在HfO2/Si衬底上制备出以HfO2作为背栅的背栅结构的MoS2场效应晶体管,相对于另一种常用于制备超薄二维材料的机械剥离方法,该方法简单可行,制取的MoS2尺寸大、产量高、重复性好、耗时短,可用于大面积批量化生产基于高k栅介质上MoS2场效应晶体管,实现基于高k栅介质上MoS2场效应晶体管的大规模制备和工业化生产,可以延长摩尔定律的寿命,使发展MoS2基的晶体管和大规模集成电路成为可能,并有可能取代硅基半导体材料在集成电路中的地位,成为新一代场效应晶体管中的主流半导体材料。
与现有技术中的场效应晶体管相比,本发明具有以下有益的技术效果:
(1)本发明的基于高k栅介质的大面积MoS2场效应晶体管的制备方法,操作简单、快速可靠、成本低、产量高、重复性好,易于大规模化批量生产,有望将MoS2场效应晶体管用于大规模集成电路;
(2)本发明的基于高k栅介质的大面积MoS2场效应晶体管中,具有原子层厚度的单层MoS2材料以及HfO2栅介质可以避免传统SiO2栅介质的杂质散射,提高了MoS2的电子迁移率,从而改善其电学性能,同时使得栅介质的厚度大幅降低,缩小晶体管特征尺寸,提高集成电路的集成度,解决集成电路受到物理尺寸限制而发展严重受限的问题。
附图说明
图1为本发明的基于高k栅介质的MoS2场效应晶体管的结构示意图。
图2为本发明的一具体实施例中制备基于高k栅介质的MoS2场效应晶体管中用于单层MoS2生长的CVD装置示意图。
图3为本发明的一具体实施例中基于高k栅介质的MoS2场效应晶体管器件的SEM照片。
图4为本发明的一具体实施例的基于高k栅介质的MoS2场效应晶体管器件中HfO2背栅介质层的AFM照片。
图5为本发明的一具体实施例的基于高k栅介质的MoS2场效应晶体管器件中HfO2背栅介质层的SEM照片。
图6为本发明的一具体实施例的基于高k栅介质的MoS2场效应晶体管器件中单层二硫化钼三角片导电沟道的AFM照片。
图7为本发明的一具体实施例中基于高k栅介质的MoS2场效应晶体管器件的与背栅电压(Vg)相关的输出特性曲线,源漏电流-源漏电压(Ids-Vds)之间的线性关系。
图8为本发明的一具体实施例中基于高k栅介质的MoS2场效应晶体管器件的转移特性曲线(Ids-Vg),使用的偏置电压(Vds)为1.0V。
具体实施方式
为了更好地说明本发明,并方便理解本发明的技术方案,下面结合具体实施例和附图,对本发明作进一步详细说明。应理解,下述的实施实例仅用于说明本发明,并不代表或限制本发明的保护范围,本发明的保护范围以权利要求书为准。
以下实施例中所用试剂或仪器未注明生产厂商者,均为可以通过市场购得的常规产品。
本发明的基于高k栅介质的二硫化钼场效应晶体管,其结构示意图如图1所示,包括:依次层叠的Si衬底、高介电常数(high-k)的HfO2栅介质层、MoS2导电沟道,以及在导电沟道上的金属源电极和金属漏电极。
其中,HfO2栅介质层的薄膜表面粗糙度(即均方根粗糙度,RMS)为0.21~0.65nm,厚度为50~120nm;二硫化钼导电沟道为单层二硫化钼三角片,其场效应厚度为0.7~1.0nm;金属源漏电极均为铬/金堆叠结构,铬层厚度为5~20nm,金层厚度为40~80nm。
为了更加具体地说明本发明的内容,以下将给出二硫化钼场效应晶体管器件及其制备的一具体实例进行阐述。
(1)依次使用丙酮、异丙醇、去离子水将Si衬底超声清洗各30分钟,以去除表面有机物等杂质,再用氮气枪吹干备用;
其中,Si衬底为N型磷掺杂的单抛光硅衬底,(100)晶向,电阻率小于0.0015Ω.cm,厚度为625μm±25μm;
(2)在前述Si衬底上采用原子层沉积(ALD)的方式生长厚度可控的HfO2作为高介电常数栅介质层,HfO2栅介质层的薄膜表面粗糙度(即均方根粗糙度,RMS)为0.65nm,厚度为120nm;具体参数设置如下:
分别使用TDMAH(四(二甲氨基)铪)和氧等离子体作为铪源和氧源,将铪源加热到70℃,腔体温度为200℃,产生氧等离子体的氧等离子发生器的功率为200W,O2的流量为150sccm,使用流量为20sccm的N2作为载气和冲洗气体,脉冲顺序和相应时间分别为15sTDMAH、5s O2、2s N2,镀膜循环数为1000循环(cycle)。根据测试结果计算,生长速率为0.12nm每循环(cycle);
原子层沉积(ALD)在商业化的ALD系统中进行,例如,德国Sentech公司制造的Sentech SI ALD原子层淀积系统;
(3)利用常压化学气相沉积法(CVD)在前述的HfO2/Si上面直接生长单层的MoS2三角片导电沟道,二硫化钼导电沟道的厚度为1nm;具体步骤如下:
在如图2所示的CVD装置中按以下步骤进行常压化学气相沉积生长MoS2
将5mg的MoO3固体粉末放在石墨槽中作为钼源,200mg的S固体粉末放在石英舟作为硫源,将步骤(2)得到的HfO2/Si衬底作为生长基底倒扣在装有MoO3固体粉末的石墨槽上面,将所述石墨槽置于双温区管式炉(2英寸直径石英管)的高温区;
通入500sccm氩气(Ar)清洗石英管,持续30min,以排出石英管内空气;
调节氩气(Ar)流量到100sccm,加热20min使得双温区管式炉的两个温区同时到达其设定温度(高温区设定温度为800℃,低温区设定温度为300℃),此时利用磁力拉杆快速把S粉推进双温区管式炉(2英寸直径石英管)的低温区开始反应,反应时生长压强为105Pa,生长时间为5min;
反应结束时,立即打开炉盖,利用磁力拉杆快速把S粉拉出石英管的低温区,将Ar流量调节到500sccm,快速降温;
(4)采用电子束曝光工艺和电子束蒸发的方式,在前述MoS2导电沟道上制备金属源漏电极,所采用的金属为Cr(5nm)/Au(50nm)堆叠结构,得到基于高k栅介质的二硫化钼场效应晶体管器件。
由上述方法制得的基于高k栅介质的二硫化钼场效应晶体管器件,其SEM照片如图3所示,包括:依次层叠的Si衬底、高介电常数(high-k)的HfO2栅介质层、单层二硫化钼三角片导电沟道,以及在导电沟道上的金属源电极和金属漏电极。
其中,
Si衬底为N型磷掺杂的单抛光硅衬底,(100)晶向,电阻率小于0.0015Ω.cm,厚度为625μm±25μm;
高介电常数(high-k)的HfO2背栅介质层的薄膜表面粗糙度(即均方根粗糙度,RMS)为0.65nm(由AFM测得,AFM照片如图4所示),HfO2背栅介质层的厚度为120nm(由SEM测得,SEM照片如图5所示,由图5也可以看出沉积的HfO2薄膜均匀,没有孔洞等明显的缺陷,此外,也没有观察到明显的岛状生长现象,这表明基底已经被HfO2全部覆盖了);
单层二硫化钼三角片导电沟道场效应厚度约为1.0nm(由AFM测得,AFM照片如图6所示,1.0nm的厚度表明二硫化钼确实为单层),沟道长度为2.1μm,沟道宽度为0.8μm;
金属源电极为Cr(5nm)/Au(50nm)堆叠结构,金属漏电极为Cr(5nm)/Au(50nm)堆叠结构。
使用Keithley 4200半导体分析仪测试上述二硫化钼场效应晶体管器件的Ids-Vds输出特性曲线(如图7所示)和Ids-Vg转移特性曲线(如图8所示)。
在器件的Ids-Vds输出特性曲线中,Vg自下向上即沿Ids的正方向上分别为-10V-5V、0V、5V、10V、20V和30V,可见,在不同的栅压下,源漏电流-源漏电压(Ids–Vds)之间的线性关系证明MoS2与金属电极之间形成了良好的欧姆接触。
在器件的Ids-Vg转移特性曲线中,可以看出晶体管背栅调控特性良好。
在转移曲线中,计算出的电流开关比为106,场效应迁移率约为9.75cm2V-1S-1。这一迁移率数值较之之前文献(如Li H,Yin Z,He Q,et al.Fabrication of Single-andMultilayer MoS2 Film-Based Field-Effect Transistors for Sensing NO at RoomTemperature[J].small,2012,8(1):63-67)中的背栅结构的单层MoS2-FET同样在空气中测量的10-2级别的数值有非常大的提升。
本发明中,可以通过调节镀膜循环数来控制HfO2栅介质层的厚度。因此,设置不同的镀膜循环数,制备所得HfO2栅介质层的厚度不同。例如,设置镀膜循环数为400时,HfO2栅介质层的厚度为50nm,HfO2栅介质层的薄膜表面粗糙度(即均方根粗糙度,RMS)为0.21nm。
本发明中,成功地实现了在HfO2/Si衬底上面直接CVD生长单层的MoS2三角片导电沟道,由于CVD法可以实现大面积、高质量MoS2三角片的生长,因此,本发明的二硫化钼场效应晶体管为基于高k栅介质的大面积二硫化钼场效应晶体管,有望实现规模化生产,可以直接用于二硫化钼大规模集成电路的生产。
应当注意的是,以上所述的实施例仅用于解释本发明,并不构成对本发明的任何限制,通过参照典型实施例对本发明进行了描述,但应当理解为其中所用的词语为描述性和解释性词汇,而不是限定性词汇。可以按规定在本发明权利要求的范围内对本发明作出修改,以及在不背离本发明的范围和精神内对本发明进行修订。尽管其中描述的本发明涉及特定的方法、材料和实施例,但是并不意味着本发明限于其中公开的特定例,相反,本发明可扩展至其他所有具有相同功能的方法和应用。

Claims (10)

1.基于高k栅介质的二硫化钼场效应晶体管,其特征在于,包括依次层叠的Si衬底、HfO2栅介质层和二硫化钼导电沟道,以及在导电沟道上的金属源电极和金属漏电极,其中,所述HfO2栅介质层的薄膜表面粗糙度为0.21~0.65nm;所述二硫化钼导电沟道为单层的二硫化钼三角片,所述二硫化钼导电沟道的厚度为0.7~1.0nm,所述二硫化钼导电沟道是通过常压化学气相沉积法在所述HfO2栅介质层/Si衬底上直接生长得到的;所述的金属源电极为铬/金堆叠结构,所述的金属漏电极为铬/金堆叠结构。
2.如权利要求1所述的基于高k栅介质的二硫化钼场效应晶体管,其特征在于,所述Si衬底的厚度为625μm±25μm。
3.如权利要求1所述的基于高k栅介质的二硫化钼场效应晶体管,其特征在于,所述Si衬底为N型磷掺杂的单抛光硅衬底,(100)晶向,电阻率小于0.0015Ω.cm,厚度为625μm±25μm。
4.如权利要求1所述的基于高k栅介质的二硫化钼场效应晶体管,其特征在于,所述HfO2栅介质层的厚度为50~120nm。
5.如权利要求4所述的基于高k栅介质的二硫化钼场效应晶体管,其特征在于,所述HfO2栅介质层的厚度为120nm。
6.如权利要求1所述的基于高k栅介质的二硫化钼场效应晶体管,其特征在于,所述HfO2栅介质层表面粗糙度为0.65nm,厚度为120nm。
7.如权利要求1所述的基于高k栅介质的二硫化钼场效应晶体管,其特征在于,所述的二硫化钼导电沟道的厚度为1.0nm。
8.如权利要求1所述的基于高k栅介质的二硫化钼场效应晶体管,其特征在于,所述铬/金堆叠结构中,铬层厚度为5~20nm,金层厚度为40~80nm。
9.如权利要求8所述的基于高k栅介质的二硫化钼场效应晶体管,其特征在于,所述铬/金堆叠结构中,铬层厚度为5nm,金层厚度为50nm。
10.如权利要求1~9中任一项所述的基于高k栅介质的二硫化钼场效应晶体管的制备方法,包括以下步骤:
(1)依次使用丙酮、异丙醇、去离子水将Si衬底超声清洗各10~30分钟,再用氮气枪吹干备用;
(2)在所述Si衬底上采用原子层沉积方法的方式生长HfO2作为高介电常数栅介质层,HfO2栅介质层的薄膜表面粗糙度为0.21~0.65nm:
(3)利用常压化学气相沉积法在所述的HfO2/Si上面直接生长单层的MoS2三角片导电沟道,所述MoS2三角片导电沟道的厚度为0.7~1.0nm;
(4)采用电子束曝光工艺和电子束蒸发的方式,在所述MoS2三角片导电沟道上制备金属源漏电极,所采用的金属为Cr/Au堆叠结构,得到基于高k栅介质的二硫化钼场效应晶体管。
CN201710229913.4A 2017-04-10 2017-04-10 基于高k栅介质的大面积二硫化钼场效应晶体管及其制备 Active CN106910776B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710229913.4A CN106910776B (zh) 2017-04-10 2017-04-10 基于高k栅介质的大面积二硫化钼场效应晶体管及其制备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710229913.4A CN106910776B (zh) 2017-04-10 2017-04-10 基于高k栅介质的大面积二硫化钼场效应晶体管及其制备

Publications (2)

Publication Number Publication Date
CN106910776A CN106910776A (zh) 2017-06-30
CN106910776B true CN106910776B (zh) 2019-08-13

Family

ID=59194604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710229913.4A Active CN106910776B (zh) 2017-04-10 2017-04-10 基于高k栅介质的大面积二硫化钼场效应晶体管及其制备

Country Status (1)

Country Link
CN (1) CN106910776B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768432A (zh) * 2017-09-05 2018-03-06 华中科技大学 一种二维二硫化钼底栅型tft器件结构及其制备方法
CN107833940B (zh) * 2017-10-20 2020-06-30 浙江大学 一种基于二维二硫化钼-二硫化铼异质结的光电子器件、制备方法及应用
EP3503199A1 (en) 2017-12-22 2019-06-26 IMEC vzw A method for forming a ferroelectric field-effect transistor
CN108365012A (zh) * 2018-01-23 2018-08-03 东南大学 一种基于原子层沉积制备二硫化钼场效应管的方法
CN108831950A (zh) * 2018-05-23 2018-11-16 北京科技大学 一种超短沟道金属-半导体-金属型光探测器及制作方法
CN108987408A (zh) * 2018-07-25 2018-12-11 长江存储科技有限责任公司 一种3d nand存储器及其制造方法
CN110335819B (zh) * 2019-06-25 2021-04-30 杭州电子科技大学 一种二维过渡金属硫族化合物能谷极化特性的调控方法
CN111584655B (zh) * 2020-05-20 2021-02-19 魔童智能科技(扬州)有限公司 一种改善欧姆接触的方法
CN111969058B (zh) * 2020-07-30 2022-07-01 电子科技大学中山学院 一种二硫化钼场效应晶体管及其制备方法和应用
CN112563330B (zh) * 2020-12-06 2022-10-28 南开大学 一种垂直单分子场效应晶体管集成器件及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202373587U (zh) * 2011-10-11 2012-08-08 京东方科技集团股份有限公司 一种晶体管、阵列基板和液晶显示器
CN103137691A (zh) * 2011-11-29 2013-06-05 西安电子科技大学 场效应晶体管及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2975652B1 (en) * 2014-07-15 2019-07-17 Fundació Institut de Ciències Fotòniques Optoelectronic apparatus and fabrication method of the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202373587U (zh) * 2011-10-11 2012-08-08 京东方科技集团股份有限公司 一种晶体管、阵列基板和液晶显示器
CN103137691A (zh) * 2011-11-29 2013-06-05 西安电子科技大学 场效应晶体管及其制作方法

Also Published As

Publication number Publication date
CN106910776A (zh) 2017-06-30

Similar Documents

Publication Publication Date Title
CN106910776B (zh) 基于高k栅介质的大面积二硫化钼场效应晶体管及其制备
Wang et al. Floating gate memory‐based monolayer MoS2 transistor with metal nanocrystals embedded in the gate dielectrics
Ma et al. Low voltage operation of IGZO thin film transistors enabled by ultrathin Al2O3 gate dielectric
US8618612B2 (en) Integrated circuits based on aligned nanotubes
JP2022514126A (ja) トランジスタデバイス、単一層二硫化モリブデン強誘電体電界効果トランジスタおよび不揮発性メモリセルの製造方法
CN109727846B (zh) 大面积制备金属相与半导体相接触的二维碲化钼面内异质结的方法及应用
CN104766888A (zh) 高介电常数栅介质复合沟道场效应晶体管及其制备方法
CN107611033B (zh) 基于铁电栅介质的负电容二硫化钼晶体管及其制备方法
Liu et al. Atomic layer deposited 2D MoS 2 atomic crystals: From material to circuit
Chung et al. Low-voltage and short-channel pentacene field-effect transistors with top-contact geometry using parylene-C shadow masks
CN111969058B (zh) 一种二硫化钼场效应晶体管及其制备方法和应用
Nourbakhsh et al. 15-nm channel length MoS 2 FETs with single-and double-gate structures
CN107731924A (zh) 一种黑磷场效应晶体管及其制备方法
CN107818921A (zh) 一种基于二维平面异质结增强型场效应管的制备方法
CN109196651A (zh) 场效应晶体管结构及其制作方法
CN111446288B (zh) 基于二维材料的ns叠层晶体管及其制备方法
Samanta et al. Fabrication of amorphous indium–gallium–zinc–oxide thin-film transistor on flexible substrate using a polymer electrolyte as gate dielectric
CN111463289A (zh) 一种场效应晶体管及其制备方法和应用
CN103943511A (zh) 低功耗薄背栅石墨烯场效应晶体管的制备方法
Yang et al. Scaling MoS 2 NCFET to 83 nm with Record-low Ratio of SS ave/SS Ref.= 0.177 and Minimum 20 mV Hysteresis
CN108735820A (zh) 以光刻胶为栅绝缘层的碳纳米管薄膜晶体管及制作和应用
Ji et al. Polymer mask-weakening grain-boundary effect: towards high-performance organic thin-film transistors with mobility closing to 20 cm 2 V− 1 s− 1
Nourbakhsh et al. Serially connected monolayer MoS 2 FETs with channel patterned by a 7.5 nm resolution directed self-assembly lithography
CN108400165A (zh) 低功耗氮化镓基负电容场效应晶体管及制备方法
CN105679785B (zh) 一种基于多层氮化硼的rram器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant