CN107768432A - 一种二维二硫化钼底栅型tft器件结构及其制备方法 - Google Patents
一种二维二硫化钼底栅型tft器件结构及其制备方法 Download PDFInfo
- Publication number
- CN107768432A CN107768432A CN201710791037.4A CN201710791037A CN107768432A CN 107768432 A CN107768432 A CN 107768432A CN 201710791037 A CN201710791037 A CN 201710791037A CN 107768432 A CN107768432 A CN 107768432A
- Authority
- CN
- China
- Prior art keywords
- silicon chip
- thickness
- preparation
- temperature
- stove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052982 molybdenum disulfide Inorganic materials 0.000 title claims abstract description 53
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 title claims abstract description 35
- 238000002360 preparation method Methods 0.000 title claims abstract description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 82
- 238000000034 method Methods 0.000 claims abstract description 29
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 26
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 26
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 26
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 26
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 26
- 229910052961 molybdenite Inorganic materials 0.000 claims abstract description 25
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 238000005566 electron beam evaporation Methods 0.000 claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 118
- 229910052710 silicon Inorganic materials 0.000 claims description 109
- 239000010703 silicon Substances 0.000 claims description 109
- 239000010453 quartz Substances 0.000 claims description 48
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 43
- 229910052750 molybdenum Inorganic materials 0.000 claims description 43
- 239000011733 molybdenum Substances 0.000 claims description 43
- 239000000843 powder Substances 0.000 claims description 33
- 239000003708 ampul Substances 0.000 claims description 32
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 28
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims description 25
- 239000005864 Sulphur Substances 0.000 claims description 25
- 238000010438 heat treatment Methods 0.000 claims description 25
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 238000004528 spin coating Methods 0.000 claims description 21
- 238000011144 upstream manufacturing Methods 0.000 claims description 21
- 239000008367 deionised water Substances 0.000 claims description 20
- 229910021641 deionized water Inorganic materials 0.000 claims description 20
- SZVJSHCCFOBDDC-UHFFFAOYSA-N iron(II,III) oxide Inorganic materials O=[Fe]O[Fe]O[Fe]=O SZVJSHCCFOBDDC-UHFFFAOYSA-N 0.000 claims description 20
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 18
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 16
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 16
- JKQOBWVOAYFWKG-UHFFFAOYSA-N molybdenum trioxide Inorganic materials O=[Mo](=O)=O JKQOBWVOAYFWKG-UHFFFAOYSA-N 0.000 claims description 12
- 229910052757 nitrogen Inorganic materials 0.000 claims description 12
- 238000004140 cleaning Methods 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 229910052786 argon Inorganic materials 0.000 claims description 9
- 238000007654 immersion Methods 0.000 claims description 9
- 238000001816 cooling Methods 0.000 claims description 8
- 229910001868 water Inorganic materials 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 5
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 4
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000011161 development Methods 0.000 claims description 4
- 239000002245 particle Substances 0.000 claims description 4
- 238000002604 ultrasonography Methods 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 238000010792 warming Methods 0.000 claims description 2
- WTFXARWRTYJXII-UHFFFAOYSA-N iron(2+);iron(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[Fe+2].[Fe+3].[Fe+3] WTFXARWRTYJXII-UHFFFAOYSA-N 0.000 claims 1
- 239000005416 organic matter Substances 0.000 claims 1
- 238000010422 painting Methods 0.000 claims 1
- 238000004506 ultrasonic cleaning Methods 0.000 claims 1
- 239000007772 electrode material Substances 0.000 abstract description 8
- 238000013459 approach Methods 0.000 abstract description 2
- 230000008569 process Effects 0.000 abstract description 2
- 238000010276 construction Methods 0.000 abstract 1
- 150000002739 metals Chemical class 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 description 44
- 238000005229 chemical vapour deposition Methods 0.000 description 24
- 239000010931 gold Substances 0.000 description 21
- 239000010408 film Substances 0.000 description 18
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 14
- 235000012431 wafers Nutrition 0.000 description 8
- 238000005303 weighing Methods 0.000 description 8
- 230000005611 electricity Effects 0.000 description 5
- 230000008020 evaporation Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000009423 ventilation Methods 0.000 description 2
- 238000004073 vulcanization Methods 0.000 description 2
- -1 Transition-metal sulphides Chemical class 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种二维二硫化钼底栅型TFT器件结构及其制备方法；TFT器件结构包括：从下往上依次设置的p/n型单晶硅、SiO2层、MoS2薄膜层和Ti/Ni/Au源漏电极；p/n型单晶硅厚度为(200～500)微米；SiO2层的厚度为(50～300)nm；MoS2薄膜层的厚度为(0.7～2.1)nm；Ti/Ni/Au源漏电极厚度为：Ti为(5～15)nm，Ni为(5～15)nm，Au为(50～70)nm。源、漏电极材料为Ti/Ni/Au复合金属，使用电子束蒸发工艺制备而成，此电极材料与二维二硫化钼功函数接近，接触电阻小。本发明结构简单、性能稳定，而且载流子迁移率高、开关比大。
Description
技术领域
本发明属于微电子技术领域，更具体地，涉及一种二维二硫化钼底栅型TFT器件结构及其制备方法。
背景技术
面对半导体工业的飞速发展，电子元器件高度集成进一步加大，以及对摩尔定律极限的逼近，传统半导体的应用已经越发显得捉襟见肘。与此同时，物理特性丰富多彩的二维层状超薄材料凭借优越的性能以及与平面半导体工艺相匹配的特点，有望模块化相互配合代替传统半导体材料，设计成性能优异的新型光电子器件和集成电路，在后摩尔电路时代，开辟一条崭新的应用发展道路。
在众多二维材料中过渡族金属硫化物(TMDs)尤其是二硫化钼(MoS2)最具有代表性，采用化学气相沉积(CVD)方法已经可以合成大尺寸单层薄膜。硫化钼场效应管(TFT)拥有高达108的开关电流比和陡峭的亚阈值摆幅(74mV/decade)。可以在平板显示、传感和集成电路方面得到广泛应用。
发明内容
针对现有技术的缺陷，本发明的目的在于提供一种二维二硫化钼底栅型TFT器件结构及其制备方法，旨在解决有源层二硫化钼薄膜可控生长的问题。
本发明提供了一种二维二硫化钼底栅型TFT器件结构，从下往上依次为p/n型单晶硅、SiO2层、MoS2薄膜层和Ti/Ni/Au源漏电极；p/n型单晶硅厚度为200微米～500微米；SiO2层的厚度为50纳米～300纳米；MoS2薄膜层的厚度为0.7纳米～2.1纳米。
更进一步地，Ti/Ni/Au源漏电极厚度分别为:Ti为5nm～15nm，Ni为5nm～15nm，Au为50nm～70nm。
本发明还提供了一种二维二硫化钼底栅型TFT器件结构的制备方法，包括下述步骤：
S1：将硫粉置于钼舟C上，在钼舟C上游端夹有两个小磁石，并将钼舟C置于上游区炉子外部的石英管内；且将所述硫粉在距离炉子7cm～9cm范围内铺开；
S2：将MoO3粉末平铺于清洗后的硅片B上，将硅片B置于石英舟D中央，将清洗后的硅片A倒扣于硅片B之上，使硅片A与硅片B之间留有间距；将放好硅片的石英舟置于炉子加热区正中央，并采用法兰封好石英管管口；
S3：在单温区管式炉CVD系统中通入氩气，且整个反应期间一直保持通气；对炉子进行升温至预设的温度后保持恒温一段时间再自然降温至室温；
S4：当炉温达到所述预设的温度时，采用磁石在石英管外吸住管内钼舟C上的磁石，将其向下游移动，推到炉子边缘，钼舟内硫粉上游端距离炉子边缘0cm～2cm；
S5：待CVD系统降温至室温后取出硅片A，在MoS2上旋涂光刻胶，并置于加热板进行加热；对硅片A进行曝光和显影后再用去离子水冲洗并用氮气吹干完成光刻；
S6：采用电子束蒸发的方法制备材料为Ti/Ni/Au的源漏电极，并将硅片A浸泡在40℃～60℃的异丙醇溶液浸泡不少于5h，去掉光刻胶以及光刻胶表面的电极后形成以SiO2为底栅结构的TFT。
更进一步地，在步骤S2之前，还包括清洗硅片A和硅片B的步骤，具体为：
(1)用金刚刀裁取两片尺寸大小不同的SiO2/Si方型硅片，分别记为硅片A和硅片B，其中硅片A长为2cm，宽为2cm～2.2cm，硅片B长为2cm，宽为1.3cm～1.6cm；采用丙酮溶液对硅片A和硅片B进行超声清洗，去除硅片表面的有机污垢，并采用酒精对所述硅片进行超声清洗去除所述硅片表面的丙酮，去离子水冲洗3次；
(2)采用浓度为5％～10％的NH4OH:H2O2:H2O溶液清洗上述硅片，去除表面颗粒有机物，然后去离子水冲洗3次；采用浓度为5％～10％的HCl:H2O2:H2O溶液清洗上述硅片，去除表面金属，然后用去离子水冲洗、超声，并用氮气吹干。
更进一步地，在步骤S2中，硅片A与硅片B之间留有的间距为1.9mm～2.2mm。
更进一步地，在步骤S3中，在单温区管式炉CVD系统中通入氩气之前，将石英管内抽真空；且通入氩气的流量控制在75sccm～200sccm之间；对炉子以升温速率为15℃/min～20℃/min的速度从室温升到所述预设的温度，且保持恒温5分钟～10分钟，所述预设的温度为800℃～850℃。
更进一步地，在步骤S5中，旋涂光刻胶的旋涂转速为4000rpm～5000rpm，时间60s～80s；在加热板中进行加热的工艺参数包括：加热温度为110℃～180℃，加热时间为60s～80s；所述曝光的时间为60s～120s；所述显影的浸泡时间为30s～60s。
更进一步地，硅片A和硅片B为p/n型单晶硅片，厚度为200微米～500微米，电阻率为0.001Ω·cm～0.05Ω·cm，氧化层厚度为50nm～300nm。
更进一步地，金属氧化物MoO3的纯度为大于99.95％，硫粉S的纯度为大于99.95％。
更进一步地，磁石为直径8mm的耐高温磁石。
本发明中，对SiO2层表面进行栅绝缘层保护处理工艺，可以提高界面性能。同时在不同温度时刻移动装有硫粉的钼舟C到炉子边缘不同位置可以控制硫化钼薄膜的厚度和大小。
本发明利用化学气相沉积(CVD)方法可制得大面积、均匀的层状二硫化钼二维晶态膜，并且本发明可控制硫化钼的尺寸和层数(厚度)。单层二硫化钼是直接带隙半导体，仅有几个原子层厚，因此将其作为电子器件时可以在提高能效的同时，还能降低成本和重量。同时，二硫化钼的表面没有悬挂键且电荷杂质少，其二维层状结构特点也与硅工业兼容，因此二硫化钼被认为是一类非常有前途的电子器件材料。本发明制备的TFT结构简单，工艺步骤少，重复性好，对有源层材料二硫化钼实现厚度和大小可控，能够制备出高开关比的TFT。
通过本发明所构思的以上技术方案，与现有技术相比，由于可以控制生长二硫化钼薄膜的层数和大小，能够取得可控的制备出高开关比的TFT有益效果。
附图说明
图1是本发明实施例提供的MoS2/SiO2底栅TFT结构示意图。
图2是本发明实施例提供的二维二硫化钼底栅型TFT器件结构的制备方法的实现流程图。
其中，1为金属Au层，2为金属Ni层，3为金属Ti层，4为二硫化钼膜，5为SiO2层，6为p/n型单晶硅。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明提供的二维MoS2底栅型TFT器件结构及其制备方法可以实现TFT高的开关比。本发明采用单温区管式炉方法制备MoS2，衬底为具有致密SiO2薄膜的硅片，可直接在SiO2上生长出高性能MoS2薄膜，有利于制备底栅结构的TFT器件，其特征在于工艺简单、成本低、对MoS2单晶薄膜尺寸和厚度可控。
本发明实施例提供的一种二维MoS2底栅型TFT器件制备方法，包括以下步骤：
(1)用金刚刀裁取两片尺寸大小不同的SiO2/Si方形硅片，分别记为A和B，其中A片长为2cm，宽为2cm～2.2cm，B片长为2cm，宽为1.3cm～1.6cm采用丙酮溶液对A、B硅片进行超声清洗，去除硅片表面的有机污垢，并采用酒精对所述硅片进行超声清洗去除所述硅片表面的丙酮，去离子水冲洗3次。
(2)采用浓度为5～10％的Ⅰ号液(NH4OH:H2O2:H2O)清洗上述硅片，去除表面颗粒有机物，然后去离子水冲洗3次；采用浓度为5～10％的Ⅱ号液(HCl:H2O2:H2O)清洗上述硅片，去除表面金属，然后用去离子水冲洗、超声，并用氮气吹干。
(3)称量500mg硫粉置于钼舟C上，钼舟C上游端夹有两个小磁石，钼舟C置于上游区炉子外部的石英管内(此处温度接近室温)；硫粉在距离炉子6cm～10cm范围内铺开。
(4)称量3mgMoO3粉末平铺于硅片B上，将硅片B置于石英舟D中央，将硅片A倒扣于硅片B之上，使A、B之间留有大约1.9mm～2.2mm的间距。将放好硅片的石英舟置于炉子加热区正中央。用法兰封好石英管管口。
(5)通气前，将石英管内抽真空，然后在单温区管式炉CVD系统中通入氩气，流量控制在75sccm～200sccm，整个反应期间一直保持通气。炉子以升温15℃/min～20℃/min的升温速率从室温升到800℃～850℃之间，并且恒温5分钟～10分钟，然后自然降温到室温。
(6)当炉温达到800～850℃时用磁石在石英管外吸住管内钼舟C上的磁石，将其向下游移动，推到炉子边缘，钼舟内硫粉上游端距离炉子边缘0～2cm。
(7)待CVD系统降温后取出A片，在MoS2上面旋涂上光刻胶，旋涂转速为4000rpm～5000rpm，时间60～80s；然后置于加热板上在110℃～180℃下加热60s～80s；将A片置于光刻机内曝光60s～120s；然后将A片置于显影液中浸泡30s～60s实现显影，最后用去离子水冲洗并用氮气吹干完成光刻；源漏电极采用电子束蒸发的方法制备，电极材料为Ti/Ni/Au；将A片浸泡在40℃～60℃的异丙醇溶液浸泡超过5h，去掉光刻胶以及光刻胶表面的电极以后形成以SiO2为底栅结构的TFT。
其中，所述SiO2/Si硅片为p/n型单晶硅片，厚度为200微米～500微米，电阻率为0.001Ω·cm～0.05Ω·cm，其上氧化层厚度为50nm～300nm。
其中，步骤(3)和步骤(4)所用金属氧化物MoO3的纯度为大于99.95％，硫粉S的纯度为大于99.95％。
其中，步骤(3)中，磁石为直径8mm的耐高温磁石。
其中，步骤(6)中，在炉子显示的不同温度时刻移动装有硫粉的钼舟C到炉子边缘不同位置可以控制硫化钼薄膜的层数即厚度。
本发明提供了一种采用上述的制备方法获得的TFT，从下往上依次为p/n型单晶硅、SiO2层、MoS2薄膜层、Ti/Ni/Au源漏电极。
其中所述p/n型单晶硅厚度为200微米～500微米；SiO2层厚度50纳米～300纳米；MoS2薄膜层厚度为0.7纳米～2.1纳米；Ti/Ni/Au源漏电极厚度分别为：Ti为5nm～15nm，Ni为5nm～15nm，Au为50nm～70nm。
本发明提供的制备方法能够得到大面积、均匀、高结晶性能、厚度和大小可控的二硫化钼层，将其应用于TFT的制备，可以有效实现高开关比。该方法简单易行，成本低，可控性强，具有良好的应用前景。
本发明提供了一种SiO2/MoS2底栅结构TFT制备方法，化学气相沉积(CVD)方法可制得大面积、均匀的薄层二硫化钼二维晶态膜，该材料具有较高的载流子迁移率，且带隙可调控，制备的SiO2/MoS2底栅结构TFT具有工艺简单、成本低、开关比高等特点。
图1是本发明实施例提供的SiO2/MoS2底栅结构TFT结构示意图。本发明采用化学气相沉积(CVD)制备二硫化钼薄膜，由于硫化钼薄膜为单层或者少层二维结构，载流子迁移率很大，而且其厚度只有0.7nm～2.1nm厚，载流子在源漏电极下表面聚集所经过的有源层厚度要小很多，有效提高了导电性。本发明采用光刻和电子束蒸发的方法镀Ti/Ni/Au电极，其功函数与二硫化钼接近，减少了其与二硫化钼的接触电阻。
电池结构如图1所示，从下往上依次为p/n型单晶硅6、SiO2层5、MoS2薄膜层4、Ti/Ni/Au源漏电极3、2和1；所述p/n型单晶硅5厚度为200微米～500微米；SiO2层4厚度为50纳米～300纳米；MoS2薄膜层3厚度为0.7纳米～2.1纳米；Ti/Ni/Au源漏电极3、2和1厚度：Ti金属层3厚度为5纳米～15纳米，Ni金属层2厚度为5纳米～15纳米，Au金属层1厚度为50纳米～70纳米。
本发明的MoS2/SiO2底栅TFT的制备方法，包括以下步骤：
(1)用金刚刀裁取两片尺寸大小不同SiO2/Si方形硅片，分别记为A和B，其中A片长为2cm，宽为2cm～2.2cm，B片长为2cm，宽为1.3cm～1.6cm。采用丙酮溶液对A、B硅片进行超声清洗，去除硅片表面的有机污垢，并采用酒精对所述硅片进行超声清洗去除所述硅片表面的丙酮，去离子水冲洗3次。
(2)采用浓度为5～10％的Ⅰ号液(NH4OH：H2O2：H2O)清洗上述硅片，去除表面颗粒有机物，然后去离子水冲洗3次；采用浓度为5～10％的Ⅱ号液(HCl：H2O2：H2O)清洗上述硅片，去除表面金属，然后用去离子水冲洗、超声，并用氮气吹干。
(3)称量500mg的硫粉置于钼舟C上，钼舟C上游端夹有两个小磁石，钼舟C置于上游区炉子外部的石英管内(此处温度接近室温)；硫粉在距离炉子7cm～9cm范围内铺开。
(4)称量3mg的MoO3粉末平铺于硅片B上，将硅片B置于石英舟D中央，将硅片A倒扣于硅片B之上，使A、B之间留有大约1.9mm～2.2mm的间距。将放好硅片的石英舟置于炉子加热区正中央。将法兰封好石英管。
(5)通气前，将石英管内抽真空，然后在单温区管式炉CVD系统中通入氩气，流量控制在75sccm～200sccm，整个反应过程中一直保持通气。炉子以升温15℃/min～20℃/min的升温速率从室温升到800℃～850℃之间，并且恒温5分钟～10分钟，然后自然降温到室温。
(6)当炉温达到800℃～850℃时用磁石在石英管外吸住管内钼舟C上的磁石，将其向下游移动，推到炉子边缘，钼舟内硫粉上游端距离炉子边缘0cm～2cm。
(7)待CVD系统降温后取出A片，在MoS2上面旋涂上光刻胶，旋涂转速为4000～5000rpm，时间60～80s；然后置于加热板上在110～180℃下加热60～80s；将A片置于光刻机内曝光60～120s；然后将A片置于显影液中浸泡30～60s实现显影，最后用去离子水冲洗并用氮气吹干完成光刻；源漏电极采用电子束蒸发的方法制备，电极材料为Ti/Ni/Au；将A片浸泡在40～60℃的异丙醇溶液浸泡超过5h，去掉光刻胶以及光刻胶表面的电极以后形成以SiO2为底栅结构的TFT。
现借助具体实例进一步详细说明本发明提供的MoS2/SiO2底栅TFT制备技术：
实例1：
(1)用金刚刀裁取两片SiO2/Si方形硅片，分别记为A和B,其中A的尺寸分别为2×2cm，B的尺寸为2×1.3cm。按上述方案完成SiO2/Si硅片的清洗，其中硅片厚度为500微米，电阻率为0.01～0.02Ω·cm，氧化硅厚度为300纳米。
(2)称量500mg的硫粉置于钼舟C上，钼舟C上游端夹有两个小磁石，钼舟C置于上游区炉子外部的石英管内(此处温度接近室温)；硫粉在距离炉子加热区边缘7cm-9cm范围内铺开。
(4)称量3mg的MoO3粉末平铺于硅片B上，将硅片B置于石英舟D中央，将硅片A倒扣于硅片B之上，使A、B之间留有大约2.1mm的间距。将放好硅片的石英舟置于炉子加热区正中央。用法兰封好石英管管口。
(5)通气前，将石英管内抽真空，然后在单温区管式炉CVD系统中通入Ar，流量控制在75sccm，反应过程中一直保持通气。炉子升温过程为以19℃/min的升温速度从室温升到850℃，恒温在850℃5分钟，然后自然降温到室温。
(6)在炉温达到800℃时用磁石在石英管外吸住管内钼舟C上的磁石将其推到距离炉子加热区边缘0cm位置处。
(7)待CVD系统降温后取出A片，使用上述光刻步骤和镀电极方法在MoS2表面按上述方法旋涂上光刻胶，旋涂转速为4000rpm，旋涂时间为60s，在加热板上用180℃的温度加热60s，在光刻机下曝光120s，在显影液中显影30s后，用去离子水冲净，用氮气吹干后，用电子束蒸发的方法镀上源极和漏极，电极材料为Ti/Ni/Au，其中Ti层为5nm，Ni层为5nm，Au层为50nm。用异丙醇溶液浸泡掉光刻胶以及光刻胶表面的电极以后形成以SiO2为底栅结构的TFT。
实例2：
(1)用金刚刀裁取两片SiO2/Si方形硅片，分别记为A和B，其中A的尺寸分别为2×2cm，B的尺寸为2×1.3cm。按上述方案完成SiO2/Si硅片的清洗，其中硅片厚度为500微米，电阻率为0.01～0.02Ω·cm，氧化硅厚度为100纳米。
(2)称量500mg的硫粉置于钼舟C上，钼舟C上游端夹有两个小磁石，钼舟C置于上游区炉子外部的石英管内(此处温度接近室温)；硫粉在距离炉子加热区边缘7cm-9cm范围内铺开。
(4)称量3mg的MoO3粉末平铺于硅片B上，将硅片B置于石英舟D中央，将硅片A倒扣于硅片B之上，使A、B之间留有大约2.1mm的间距。将放好硅片的石英舟置于炉子加热区正中央。用法兰封好石英管管口。
(5)通气前，将石英管内抽真空，然后在单温区管式炉CVD系统中通入Ar，流量控制在150sccm，整个反应过程中一直爆出通气。炉子升温过程为19℃/min的升温速度从室温升到850℃，恒温在850℃5分钟，然后自然降温到室温。
(6)在炉温达到830℃时用磁石在石英管外吸住管内钼舟C上的磁石将其推到距离炉子加热区边缘1.5cm位置处。
(7)待CVD系统降温后取出A片，使用上述光刻步骤和镀电极方法在MoS2表面按上述方法旋涂上光刻胶，旋涂转速为4500rpm，旋涂时间为70s，在加热板上用150℃的温度加热70s，在光刻机下曝光80s，在显影液中显影40s后，用去离子水冲净，用氮气吹干后，用电子束蒸发的方法镀上源极和漏极，电极材料为Ti/Ni/Au，其中Ti层为10nm，Ni层为10nm，Au层为60nm。用异丙醇溶液浸泡掉光刻胶以及光刻胶表面的电极以后形成以SiO2为底栅结构的TFT。
实例3：
(1)用金刚刀裁取两片SiO2/Si方型硅片，分别记为A、B，其中A的尺寸分别为2×2cm，B的尺寸为2×1.3cm。按上述方案完成SiO2/Si硅片的清洗，其中硅片厚度为500微米，电阻率为0.01Ω·cm～0.02Ω·cm，氧化硅厚度为50纳米。
(2)称量500mg的硫粉置于钼舟C上，钼舟C上游端夹有两个小磁石，钼舟C置于上游区炉子外部的石英管内(此处温度接近室温)；硫粉在距离炉子加热区边缘7cm～9cm范围内铺开。
(4)称量3mg的MoO3粉末平铺于硅片B上，将硅片B置于石英舟D中央，将硅片A倒扣于硅片B之上，使A、B之间留有大约2.1mm的间距。将放好硅片的石英舟置于炉子加热区正中央。用法兰封好石英管管口。
(5)通气前，将石英管内抽真空，然后在单温区管式炉CVD系统中通入Ar，流量控制在200sccm，反应过程中一尺保持通气。炉子升温过程为以19℃/min的升温速度从室温升到850℃，恒温保持在850℃且保持5分钟，然后自然降温到室温。
(6)在炉温达到850℃时用磁石在石英管外吸住管内钼舟C上的磁石将其推到距离炉子加热区边缘2cm位置处。
(7)待CVD系统降温后取出A片，使用上述光刻步骤和镀电极方法在MoS2表面按上述方法旋涂上光刻胶，旋涂转速为5000rpm，旋涂时间为80s，在加热板上用110℃的温度加热60s，在光刻机下曝光60s，在显影液中显影60s后，用去离子水冲净，用氮气吹干后，用电子束蒸发的方法镀上源极和漏极，电极材料为Ti/Ni/Au，其中Ti层为15nm，Ni层为15nm，Au层为70nm。用异丙醇溶液浸泡掉光刻胶以及光刻胶表面的电极以后形成以SiO2为底栅结构的TFT。
实例4：
(1)用金刚刀裁取两片SiO2/Si方型硅片，分别记为A、B，其中A的尺寸分别为2×2.1cm，B的尺寸为2×1.5cm。按上述方案完成SiO2/Si硅片的清洗，其中硅片厚度为500微米，电阻率为0.01～0.02Ω·cm，氧化硅厚度为300纳米。
(2)称量500mg硫粉置于钼舟C上，钼舟C上游端夹有两个小磁石，钼舟C置于上游区炉子外部的石英管内(此处温度接近室温)；硫粉在距离炉子加热区边缘7cm-9cm范围内铺开。
(3)称量3mgMoO3粉末平铺于硅片B上，将硅片B置于石英舟D中央，将硅片A倒扣于硅片B之上，使A、B之间留有大约2.0mm的间距。将放好硅片的石英舟置于炉子加热区正中央。将法兰封好石英管。
(4)通气前，将石英管内抽真空，然后在单温区管式炉CVD系统中通入氩气，流量控制在75sccm，整个反应过程一直保持通气。炉子升温过程为以19℃/min的升温速度从室温升到850℃，恒温在850℃保持5分钟，然后自然降温到室温。
(5)在炉温为800℃时用磁石在石英管外吸住管内钼舟C上的磁石将其推到距离炉子加热区边缘0位置处。
(6)待CVD系统降温后取出A片，使用上述光刻步骤和镀电极方法在MoS2表面按上述方法旋涂上光刻胶，旋涂转速为4000rpm，旋涂时间为60s，在加热板上用180℃的温度加热80s，在光刻机下曝光120s，在显影液中显影30s后，用去离子水冲净，用氮气吹干后，用电子束蒸发的方法镀上源极和漏极，电极材料为Ti/Ni/Au，其中Ti层为5nm，Ni层为5nm，Au层为50nm。用异丙醇溶液浸泡掉光刻胶以及光刻胶表面的电极以后形成以SiO2为底栅结构的TFT。
由于制备TFT的步骤是相同的，各个实施例之间的区别仅仅是各个参数的区别的，为了节省篇幅，上述实例仅仅给出了个别实施例中的参数；具体实例如下表1所示，表1示出了MoS2/SiO2底栅TFT的制备方法实施例。
表1
本发明公开了一种二维MoS2底栅型TFT器件结构及其制备方法，利用化学气相沉积(CVD)方法可制得大面积、均匀的层状二硫化钼二维晶态膜，并且本发明可控制硫化钼的尺寸和层数(厚度)。单层二硫化钼是直接带隙半导体，仅有几个原子层厚，因此将其作为电子器件时可以在提高能效的同时，还能降低成本和重量。同时，二硫化钼的表面没有悬挂键且电荷杂质少，其二维层状结构特点也与硅工业兼容，因此二硫化钼被认为是一类非常有前途的电子器件材料。本发明制备的TFT结构简单，工艺步骤少，重复性好，对有源层材料二硫化钼实现厚度和大小可控，能够制备出高开关比的TFT。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种二维二硫化钼底栅型TFT器件结构，其特征在于，包括：从下往上依次设置的p/n型单晶硅、SiO2层、MoS2薄膜层和Ti/Ni/Au源漏电极；
所述p/n型单晶硅厚度为200微米～500微米；所述SiO2层的厚度为50纳米～300纳米；所述MoS2薄膜层的厚度为0.7纳米～2.1纳米。
2.如权利要求1所述的二维二硫化钼底栅型TFT器件结构，其特征在于，所述Ti/Ni/Au源漏电极厚度分别为:Ti为5nm～15nm，Ni为5nm～15nm，Au为50nm～70nm。
3.一种二维二硫化钼底栅型TFT器件结构的制备方法，其特征在于，包括下述步骤：
S1：将硫粉置于钼舟C上，在所述钼舟C上游端夹有两个小磁石，并将钼舟C置于上游区炉子外部的石英管内；且将所述硫粉在距离炉子上游加热区边缘7cm～9cm范围内铺开；
S2：将MoO3粉末平铺于清洗后的硅片B上，将硅片B置于石英舟D中央，将清洗后的硅片A倒扣于硅片B之上，使硅片A与硅片B之间留有间距；将放好硅片的石英舟置于炉子加热区正中央，并采用法兰封好石英管管口；
S3：在单温区管式炉CVD系统中通入氩气，且整个反应期间一直保持通气；对炉子进行升温至预设的温度后保持恒温一段时间再自然降温至室温；
S4：当炉温达到所述预设的温度时，采用磁石在石英管外吸住管内钼舟C上的磁石，将其向下游移动，推到炉子边缘，钼舟内硫粉上游端距离炉管加热区边缘0cm～2cm；
S5：待CVD系统降温至室温后取出硅片A，在MoS2上旋涂光刻胶，并置于加热板进行加热；对硅片A进行曝光和显影后再用去离子水冲洗并用氮气吹干完成光刻；
S6：采用电子束蒸发的方法制备材料为Ti/Ni/Au的源漏电极，并将硅片A浸泡在40℃～60℃的异丙醇溶液浸泡不少于5h，去掉光刻胶以及光刻胶表面的电极后形成以SiO2为底栅结构的TFT。
4.如权利要求3所述的制备方法，其特征在于，在步骤S2之前，还包括清洗硅片A和硅片B的步骤，具体为：
(1)用金刚刀裁取两片尺寸大小不同的SiO2/Si方型硅片，分别记为硅片A和硅片B，其中硅片A长为2cm，宽为2cm～2.2cm，硅片B长为2cm，宽为1.3cm～1.6cm；采用丙酮溶液对硅片A和硅片B进行超声清洗，去除硅片表面的有机污垢，并采用酒精对所述硅片进行超声清洗去除所述硅片表面的丙酮，去离子水冲洗3次；
(2)采用浓度为5％～10％的NH4OH：H2O2：H2O溶液清洗上述硅片，去除表面颗粒有机物，然后去离子水冲洗3次；采用浓度为5％～10％的HCl：H2O2：H2O溶液清洗上述硅片，去除表面金属，然后用去离子水冲洗、超声，并用氮气吹干。
5.如权利要求3所述的制备方法，其特征在于，在步骤S2中，所述硅片A与所述硅片B之间留有的间距为1.9mm～2.2mm。
6.如权利要求3所述的制备方法，其特征在于，在步骤S3中，在单温区管式炉CVD系统中通入氩气之前，将石英管内抽真空；且通入氩气的流量控制在75sccm～200sccm之间；对炉子以升温速率为15℃/min～20℃/min的速度从室温升到所述预设的温度，且保持恒温5分钟～10分钟，所述预设的温度为800℃～850℃。
7.如权利要求3-6任一项所述的制备方法，其特征在于，在步骤S5中，旋涂光刻胶的旋涂转速为4000rpm～5000rpm，时间60s～80s；在加热板中进行加热的工艺参数包括：加热温度为110℃～180℃，加热时间为60s～80s；所述曝光的时间为60s～120s；所述显影的浸泡时间为30s～60s。
8.如权利要求3-7任一项所述的制备方法，其特征在于，所述硅片A和所述硅片B为p/n型单晶硅片，厚度为200微米～500微米，电阻率为0.001Ω·cm～0.05Ω·cm，氧化层厚度为50nm～300nm。
9.如权利要求3-8任一项所述的制备方法，其特征在于，金属氧化物MoO3的纯度为大于99.95％，硫粉S的纯度大于99.95％。
10.如权利要求3-9任一项所述的制备方法，其特征在于，磁石为直径8mm的耐高温磁石。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710791037.4A CN107768432A (zh) | 2017-09-05 | 2017-09-05 | 一种二维二硫化钼底栅型tft器件结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710791037.4A CN107768432A (zh) | 2017-09-05 | 2017-09-05 | 一种二维二硫化钼底栅型tft器件结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107768432A true CN107768432A (zh) | 2018-03-06 |
Family
ID=61265418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710791037.4A Pending CN107768432A (zh) | 2017-09-05 | 2017-09-05 | 一种二维二硫化钼底栅型tft器件结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107768432A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108666375A (zh) * | 2018-04-20 | 2018-10-16 | 华中科技大学 | 一种纳米层状横向同质pn二极管及其制备方法与应用 |
| CN109378384A (zh) * | 2018-09-27 | 2019-02-22 | 华中科技大学 | 一种硫化钼钙钛矿复合柔性光探测阵列器件及其制备方法 |
| CN109825817A (zh) * | 2019-03-29 | 2019-05-31 | 广东第二师范学院 | 基于cvd制备二硫化钼的方法及在晶体场效应管的应用 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140131698A1 (en) * | 2012-11-15 | 2014-05-15 | Samsung Electronics Co., Ltd. | Channel layer and thin film transistor including the same |
| CN105244414A (zh) * | 2015-10-20 | 2016-01-13 | 华中科技大学 | 一种二硫化钼/硅异质结太阳能电池及其制备方法 |
| US20160093491A1 (en) * | 2014-09-29 | 2016-03-31 | University Of North Texas | LARGE SCALE AND THICKNESS-MODULATED MoS2 NANOSHEETS |
| CN105514121A (zh) * | 2016-01-26 | 2016-04-20 | 武汉华星光电技术有限公司 | 一种tft阵列基板及其制作方法 |
| CN106910776A (zh) * | 2017-04-10 | 2017-06-30 | 温州大学 | 基于高k栅介质的大面积二硫化钼场效应晶体管及其制备 |
-
2017
- 2017-09-05 CN CN201710791037.4A patent/CN107768432A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140131698A1 (en) * | 2012-11-15 | 2014-05-15 | Samsung Electronics Co., Ltd. | Channel layer and thin film transistor including the same |
| US20160093491A1 (en) * | 2014-09-29 | 2016-03-31 | University Of North Texas | LARGE SCALE AND THICKNESS-MODULATED MoS2 NANOSHEETS |
| CN105244414A (zh) * | 2015-10-20 | 2016-01-13 | 华中科技大学 | 一种二硫化钼/硅异质结太阳能电池及其制备方法 |
| CN105514121A (zh) * | 2016-01-26 | 2016-04-20 | 武汉华星光电技术有限公司 | 一种tft阵列基板及其制作方法 |
| CN106910776A (zh) * | 2017-04-10 | 2017-06-30 | 温州大学 | 基于高k栅介质的大面积二硫化钼场效应晶体管及其制备 |
Non-Patent Citations (1)
| Title |
|---|
| 王巍: "CVD制备MoS_2及其传感器研究", 《中国优秀硕士论文全文数据库 信息科技辑》 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108666375A (zh) * | 2018-04-20 | 2018-10-16 | 华中科技大学 | 一种纳米层状横向同质pn二极管及其制备方法与应用 |
| CN108666375B (zh) * | 2018-04-20 | 2019-08-13 | 华中科技大学 | 一种纳米层状横向同质pn二极管及其制备方法与应用 |
| CN109378384A (zh) * | 2018-09-27 | 2019-02-22 | 华中科技大学 | 一种硫化钼钙钛矿复合柔性光探测阵列器件及其制备方法 |
| CN109825817A (zh) * | 2019-03-29 | 2019-05-31 | 广东第二师范学院 | 基于cvd制备二硫化钼的方法及在晶体场效应管的应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Bark et al. | Large-area niobium disulfide thin films as transparent electrodes for devices based on two-dimensional materials | |
| CN101213671B (zh) | 利用金属氧化物纳米粒子制备电子器件的方法 | |
| Si et al. | Scalable preparation of high-density semiconducting carbon nanotube arrays for high-performance field-effect transistors | |
| Sazonov et al. | Low-temperature materials and thin film transistors for flexible electronics | |
| WO2020252841A1 (zh) | 一种过渡金属硫族化合物薄层材料及其制备方法和应用 | |
| Liu et al. | Lithography-free fabrication of silicon nanowire and nanohole arrays by metal-assisted chemical etching | |
| JP4228204B2 (ja) | 有機トランジスタの製造方法 | |
| CN107768432A (zh) | 一种二维二硫化钼底栅型tft器件结构及其制备方法 | |
| Su et al. | Side‐Gated In2O3 Nanowire Ferroelectric FETs for High‐Performance Nonvolatile Memory Applications | |
| CN108910953A (zh) | 一种Fe掺杂单层MoS2化学气相沉积制备方法 | |
| CN111463289B (zh) | 一种场效应晶体管及其制备方法和应用 | |
| CN107230615B (zh) | 一种石墨烯电极的制备方法 | |
| Liu et al. | Induced crystallization of rubrene with diazapentacene as the template | |
| Trinh et al. | Solution-processed cupric oxide p-type channel thin-film transistors | |
| Lin et al. | Dielectric material technologies for 2-D semiconductor transistor scaling | |
| CN103280454B (zh) | 基于导电纳米带电极的微纳单晶场效应晶体管及制备方法 | |
| Wu et al. | Au modified ZnO nanowires for ethanol gas sensing | |
| CN110117771A (zh) | 一种在二维过渡金属碲化物上制备金纳米粒子的方法 | |
| CN115207127A (zh) | 一种基于层间滑移的多电导态铁电晶体管器件及制备方法 | |
| CN103840003B (zh) | 以三氧化二铝为栅介质的双栅石墨烯晶体管及其制备方法 | |
| CN107991353B (zh) | No2化学电阻式气体传感器及其制备方法 | |
| Wu et al. | Enhanced performance of In2O3 nanowire field effect transistors with controllable surface functionalization of Ag nanoparticles | |
| CN110212025A (zh) | 一种基于二硒化铂半导体的场效应管阵列及制备方法 | |
| CN111540786B (zh) | 一种二硫化钼纳米带及其制备方法、场效应晶体管的电极材料 | |
| CN105529242B (zh) | 一种制备珠串形单晶硅纳米线的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180306 |