TW201836006A - 半導體元件製造方法 - Google Patents

半導體元件製造方法 Download PDF

Info

Publication number
TW201836006A
TW201836006A TW106142987A TW106142987A TW201836006A TW 201836006 A TW201836006 A TW 201836006A TW 106142987 A TW106142987 A TW 106142987A TW 106142987 A TW106142987 A TW 106142987A TW 201836006 A TW201836006 A TW 201836006A
Authority
TW
Taiwan
Prior art keywords
metal
film
metal dichalcogenide
mos
layer
Prior art date
Application number
TW106142987A
Other languages
English (en)
Inventor
林時彥
陳冠超
李嗣涔
潘正聖
Original Assignee
台灣積體電路製造股份有限公司
國立臺灣大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司, 國立臺灣大學 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201836006A publication Critical patent/TW201836006A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J27/00—Catalysts comprising the elements or compounds of halogens, sulfur, selenium, tellurium, phosphorus or nitrogen; Catalysts comprising carbon compounds
    • B01J27/02—Sulfur, selenium or tellurium; Compounds thereof
    • B01J27/04—Sulfides
    • B01J27/043—Sulfides with iron group metals or platinum group metals
    • B01J27/045—Platinum group metals
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G39/00—Compounds of molybdenum
    • C01G39/06—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C01B32/186—Preparation by chemical vapour deposition [CVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Nanotechnology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種製造半導體元件的方法包括藉由將電漿施加到複數個金屬二硫族化物膜，來電漿蝕刻設置在基板上的複數個金屬二硫族化物膜的一部分，此複數個金屬二硫族化物膜包含金屬和硫族元素的化合物。在電漿蝕刻之後，將硫族元素施加到複數個金屬二硫族化物膜的剩餘部分，以修復電漿蝕刻對複數個金屬二硫族化物膜的剩餘部分的損傷。所述硫族元素是S、Se或Te。

Description

半導體元件製造方法
本揭示係關於用於半導體元件的二維(2D)材料，並且更特別地係關於2D晶體異質結構及其製造方法。
二維半導體(亦稱為2D半導體)是一種具有原子尺度厚度的天然半導體。2D單層半導體是值得注意的，因為它表現出比傳統使用的體形式更強的壓電耦合，此使得能夠在用於感測和致動的新電子部件中進行2D材料應用。過渡金屬二硫族化物(Transition metal dichalcogenides)已經用於2D元件。用於元件應用的單2D過渡金屬二硫族化物材料的效能正達到上限。因為2D材料非常薄，如單個單層一般薄，所以蝕刻2D材料難以在不損壞2D材料的剩餘未蝕刻部分的情況下進行。
一種製造半導體元件的方法包括藉由將電漿施加到複數個金屬二硫族化物膜，來電漿蝕刻設置在基板上的複數個金屬二硫族化物膜的一部分，此複數個金屬二硫族化物膜包 含金屬和硫族元素的化合物。在電漿蝕刻之後，將硫族元素施加到複數個金屬二硫族化物膜的剩餘部分，以修復電漿蝕刻對複數個金屬二硫族化物膜的剩餘部分的損傷。所述硫族元素是S、Se或Te。
10‧‧‧基板
15‧‧‧第一金屬二硫族化物膜
20‧‧‧凹陷
25‧‧‧第二金屬二硫族化物膜
30‧‧‧硫族元素
35‧‧‧源/汲電極
40‧‧‧介電層
45‧‧‧閘電極
50‧‧‧溝道區域
100‧‧‧半導體元件
當結合附圖閱讀時，從以下詳細描述可以最好地理解本揭示案。應強調的是，根據行業中的標準慣例，各個特徵並未按比例繪製並且僅用於說明目的。事實上，為了論述的清楚性，可以任意地增大或縮小各個特徵件的尺寸。
第1A圖和第1B圖繪示根據本揭示的一個實施方式的半導體元件的平面圖和剖面圖。
第2圖繪示了暴露於蝕刻劑達不同時間段的MoS2膜的拉曼光譜。
第3圖繪示了在暴露於蝕刻劑之後經歷再硫化達不同時間段的MoS2膜的拉曼光譜。
第4圖繪示了暴露於蝕刻劑達不同時間段的MoS2膜的X射線光電子光譜曲線。
第5圖繪示了在暴露於蝕刻劑之後經歷再硫化達不同時間段的MoS2膜的光致發光光譜。
第6圖繪示了根據本揭示的實施方式的元件的汲極電壓對汲極電流。
第7A圖和第7B圖是根據本揭示的一個實施方式的用於形成半導體元件的方法的順序級的平面圖和剖面圖。
第8A圖和第8B圖是根據本揭示的一個實施方式的用於形成半導體元件的方法的順序級的平面圖和剖面圖。
第9A圖和第9B圖是根據本揭示的一個實施方式的用於形成半導體元件的方法的順序級的平面圖和剖面圖。
第10圖是根據本揭示的一個實施方式的用於形成半導體元件的方法的順序級的剖面圖。
第11A圖和第11B圖是根據本揭示的一個實施方式的用於形成半導體元件的方法的順序級的平面圖和剖面圖。
第12圖繪示了根據本揭示的實施方式的元件的閘極電壓對汲極電流。
應當理解，以下揭示內容提供了用於實施本揭露的不同特徵的許多不同實施方式或實例。下文描述了部件和佈置的特定實施方式或實例以簡化本揭示案。此等當然僅僅是實例，而並非意欲為限制性的。例如，元件的尺寸不限於所揭示的範圍或值，而是可以取決於元件的製程條件和/或所需的特性。此外，在接下來的描述中在第二特徵上方或之上形成第一特徵可以包括其中第一和第二特徵形成為直接接觸的實施方式，並且亦可以包括其中可以在第一和第二特徵之間插置有額外特徵，使得第一和第二特徵可以不是直接接觸的實施方式。為了簡單和清楚起見，可以以不同的尺度任意繪製各種特徵。
此外，在本文中可以出於描述目的使用諸如「在……下方」、「在……下面」、「低於……」、「在…… 上方」、「在……上面」等之類的空間相對術語，從而描述一個元件或特徵與另一元件或特徵的關係，如圖所示。空間相對術語意欲涵蓋除了附圖所繪示的取向之外，設備在使用或操作中的不同取向。此元件可以以其他方式取向(旋轉90度或在其他取向上)，並且本文中所使用的空間相對描述詞同樣可以相應被解釋。另外，術語「由......製成」可以意謂「包含」或「由......組成」。
在本揭示的一些實施方式中，2D材料是具有約0.5nm至約10nm的層厚度的金屬二硫族化物，(金屬二硫族化物不包含金屬氧化物)。在一些實施方式中，金屬二硫族化物是過渡金屬二硫族化物。在一些實施方式中，過渡金屬二硫族化物選自由以下項組成的群組：MoS2、WS2、MoSe2、WSe2、MoTe2以及WTe2。
最近已經在2D晶體異質結構領域中有增強2D元件效能方面的研究。2D晶體異質結構能夠提供相較於單材料2D結構改良的元件效能。可以藉由使用化學氣相沉積(chemical vapor deposition,CVD)生長或對預沉積的過渡金屬進行硫化來垂直地建立2D晶體異質結構。例如，與MoS2電晶體相比，觀察到了WS2/MoS2異質結構元件的顯著汲極電流增加。具有MoS2和WS2/MoS2異質結構作為溝道的兩個元件的場效應遷移率值分別為0.27cm2/V˙s和0.69cm2/V˙s。此結果指示II型帶對準、從WS2到MoS2的電子注入、以及在熱平衡下較高電子濃度的通道的形成可能是此種現象的原因。I型結構是產生強烈光致發光的單一材料單層，而II型結構由於 II型異質結構的低得多的光學重組機率而產生顯著更少的光致發光。
第1A圖和第1B圖中繪示根據本揭示的一個實施方式的頂閘2D晶體異質結構半導體元件100。第1A圖是平面圖，而第1B圖是半導體元件100的根據第1A圖的線A-A的剖面圖。半導體元件100包括形成在基板10上的第一金屬二硫族化物膜15。第二金屬二硫族化物膜25形成在第一金屬二硫族化物膜15上。源/汲電極35形成在第二金屬二硫族化物膜25中。在本揭示中使用的源/汲電極35用於設計為源電極或汲電極。介電層40覆蓋在第二金屬二硫族化物膜25、源/汲電極35和基板10上方。閘電極45形成在介電層40的頂部上。
在一些實施方式中，基板10包括絕緣體，諸如氧化矽或氧化鋁基板。在一些實施方式中，合適的氧化矽基板包含矽上二氧化矽。在某些實施方式中，矽基板是導電基板，諸如p型摻雜的矽。在其他實施方式中，合適的氧化鋁基板包括藍寶石。
在一些實施方式中，第一金屬二硫族化物膜15和第二金屬二硫族化物膜25的厚度為約0.5nm至約10nm。在一些實施方式中，第一金屬二硫族化物膜15和第二金屬二硫族化物膜25是彼此包含不同組成的過渡金屬二硫族化物膜，組成選自以下項組成的群組：MoS2、WS2、MoSe2、WSe2、MoTe2和WTe2。在一些實施方式中，藉由化學氣相沉積形成第一金屬二硫族化物膜15或第二金屬二硫族化物膜25。在其他實施方式中，在基板10上形成金屬膜，隨後金屬膜與除氧之外的硫 族元素反應以形成第一金屬二硫族化物膜15或第二金屬二硫族化物膜25。
源/汲電極35和閘電極45可以由包括多晶矽、石墨烯和金屬的任何合適的導電材料形成。源/汲電極35可以藉由化學氣相沉積、原子層沉積(atomic layer deposition,ALD)、物理氣相沉積(physical vapor deposition,PVD)(濺射)、電鍍或其他合適的方法形成。
在一些實施方式中，介電層40是氧化矽，諸如二氧化矽。在其他實施方式中，介電層40是一層或更多層氮化矽或高介電常數介電層。介電層40可以藉由化學氣相沉積、原子層沉積或任何合適的方法形成。在一些實施方式中，介電層40的厚度在約1nm至約10nm的範圍內。
在一些實施方式中，源/汲電極35形成在第二金屬二硫族化物膜25中的凹陷20(諸如接觸窗開口)中。使用光刻和蝕刻操作在第二金屬二硫族化物膜25中形成凹陷20。因為2D金屬硫族化物膜非常薄(例如為單層)，所以使用逐層蝕刻操作來蝕刻2D膜。
將由本文闡述金屬二硫族化物膜的形成和金屬二硫族化物蝕刻損傷的修復。為了形成金屬二硫族化物膜，在本揭示的一些實施方式中，藉由使用射頻濺射(rapid frequency sputtering,RF sputtering)系統將具有不同厚度的金屬膜沉積在基板10上。隨後將金屬膜轉變成金屬二硫族化物膜。例如，在一些實施方式中，藉由在約5×10-2托至約5×10-4托的背景壓力下使用約10sccm至約100sccm的Ar氣流以約10至約 100W的功率濺射，來將金屬(如鉬)沉積在基板(如藍寶石)上。金屬沉積後，將樣品置於熱爐的中心進行硫族元素化(chalcogenization)，諸如硫化。在硫化過程中，使用流率為約40sccm至約200sccm的Ar氣體作為載氣，並且爐壓在約0.1托至約10托的範圍內。樣品的硫化溫度為約400℃至約1200℃。在爐上游將約0.5g至約2g的S粉末在氣流中加熱至其約120℃至約200℃的蒸發溫度。在一些實施方式中，再硫化操作以與硫化相同的方式進行(例如，相同的溫度、壓力、氣體流量等)。
在一個特定實施方式中，藉由在約5×10-3托的背景壓力下使用約40sccm的Ar氣流以約40W的功率濺射，在藍寶石基板上沉積鉬。硫化操作在約800℃的爐中以約130sccm的Ar流率和約0.7托的爐壓進行。將S粉末(約1.5g)放置在爐上游的氣流中，並加熱至其約120℃的蒸發溫度。使用相同的硫化程序製備具有0.5nm和1.0nm不同Mo膜厚度的兩個樣品。藉由使用此種生長技術可以在藍寶石基板上獲得大面積的MoS2膜。
在一些實施方式中，代替用於形成S基材料(MoS2、WS2等)的硫化操作或逆轉蝕刻損傷的再硫化；進行硒化或再硒化以分別形成或修復Se基材料，諸如MoSe2和WSe2；或者進行碲化或再碲化以分別形成或修復Te基材料，諸如MoTe2和WTe2。根據需要調節硫族元素化或再硫族元素化操作的參數(例如溫度、壓力)，以用於硒基或碲基材料。
在一些實施方式中，執行對2D材料的逐層蝕刻以避免損傷2D材料的未蝕刻部分。藉由將低功率氧電漿施加到2D材料，隨後進行再硫族元素化操作來進行逐層蝕刻。然而，仍然會發生對未蝕刻部分的某種損傷。
為了證明對金屬硫族化物膜進行逐層蝕刻的可行性，在某些實施方式中，藉由硫化在藍寶石基板上所沉積的Mo膜來生長2層MoS2樣品。樣品的剖面高分辨透射電子顯微鏡法(high resolution transmission electron microscopy,HRTEM)顯示形成了雙層MoS2。在雙層MoS2樣品上進行20W低功率氧電漿處理5秒和10秒，並且在每次電漿處理後記錄拉曼光譜圖。如第2圖的拉曼光譜圖所示，在20W低功率氧電漿處理5秒後，對於5秒氧電漿處理後的樣品未觀察到△k差，此表明沒有MoS2被從雙層MoS2膜蝕刻掉。在另一方面，對於使用10秒氧電漿處理的樣品，△k值從22.2cm-1降低到20.9cm-1。結果表明使用10秒氧電漿處理的樣品的層數減少，亦即移除(蝕刻掉)一個層。然而，如第2圖所示，氧電漿處理後的兩個樣品的拉曼強度降低，此表明部分MoS2轉變為Mo氧化物。對於使用10秒氧電漿處理的樣品，儘管一MoS2層明顯被蝕刻掉，但剩餘的MoS2的部分可能轉化成Mo氧化物。
為了將Mo氧化物轉化回MoS2，在本揭示的一些實施方式中進行對Mo氧化物的再硫化。若由氧電漿造成的損傷是MoS2的氧化，則根據本揭示的實施方式，可以藉由再硫化操作來逆轉或修復損傷。
使用5秒和10秒氧電漿處理、隨後是硫化程序的樣品的拉曼光譜如第3圖所示。如第3圖所示，對於使用5秒電漿處理的樣品，在再硫化程序之後觀察到了與未處理樣品相似的拉曼光譜。結果表明，再硫化後，部分Mo氧化物被轉化回MoS2。因此，在再硫化程序之後，對於5秒電漿樣品將觀察到與未蝕刻樣品相同的拉曼光譜。然而，對於10秒電漿處理樣品，拉曼光譜的較低△k值指示對於此樣品仍然觀察到了減少的層數。樣品的剖面高分辨透射電子顯微鏡法圖像顯示在10秒電漿處理樣品的藍寶石基板上僅留下1層MoS2。
藉由對未處理的樣品(無氧電漿處理)、10秒氧電漿處理後的樣品、以及再硫化程序後的相同樣品進行X射線光電子能譜(x-ray photoelectron spectroscopy,XPS)來展示氧電漿蝕刻損傷的逆轉。XPS曲線如第4圖所示。如第4圖所示，Mo6+3d3/2峰僅在10秒氧電漿處理後的樣品觀察到。由於該峰表示Mo氧化物的出現，所以再硫化後的樣品和未經歷氧電漿處理的樣品的相似XPS曲線表明氧電漿處理將部分剩餘的MoS2轉變為Mo氧化物。基於此等結果，並且不希望被任何理論所束縛，所以看來蝕刻過程是一個自限制的過程。第一MoS2層的蝕刻速度比第二MoS2層快。在蝕刻掉第一層之後，第二層或第三層MoS2傾向於被氧化而不是被蝕刻掉。然而，在再硫化程序之後，Mo6+3d3/2峰消失，此指示Mo氧化物轉變回MoS2。因此，作為再硫化操作的結果，在MoS2樣品上基本上不含Mo氧化物。換言之，沒有諸如藉由XPS偵測到Mo氧化 物。因此，MoS2膜的單層蝕刻和修復操作(再硫化)可以施加至剩餘的MoS2以恢復其材料特性。
根據本揭示，光致發光(phtoluminescence,PL)光譜提供對MoS2的逐層蝕刻的進一步支持。使用5秒和10秒氧電漿處理、隨後是再硫化程序的樣品的PL光譜如第5圖所示。與未處理的樣品(無氧電漿處理)相比，對於使用5秒電漿處理的樣品未觀察到明顯的PL強度變化。然而，對於具有10秒電漿處理的樣品觀察到了大的PL強度變化。減少MoS2層數將使材料從II型材料改變為I型材料，並且PL強度將隨著層數的減少而顯著增加。PL光譜結果與10秒氧電漿處理後的先前觀察一致，MoS2膜的層數從2變為1。
關於MoS2的逐層(分層)蝕刻和隨後的再硫化的另一個問題是在每個蝕刻製程之後是否可以獲得類似的載流子傳輸特性。3層MoS2樣品的製備，係藉由使用本文所揭示的相同生長方法硫化沉積Mo膜。將Au/Ti電極沉積在沒有電漿處理的膜上、一次氧電漿蝕刻/再硫化程序的膜上以及兩次氧電漿蝕刻/再硫化程序的膜上，並量測電流-電壓特性，如第6圖所示。如第6圖所示，5.0V時的三個樣品的電流分別為1.3×10-9、9.5×10-10和4.3×10-10A。電流值與預期的MoS2層數3(未處理)、2(蝕刻和再硫化一次)和1(蝕刻和再硫化兩次)成正比。結果表明，蝕刻和修復(再硫化)程序適用於金屬二硫族化物的分層和選擇性蝕刻的應用中。
第7A圖至第11B圖中揭示根據本揭示的一個實施方式的形成半導體元件100的方法。第7A圖至第11B圖的製 造流程描述了藉由使用根據本揭示的一些實施方式的氧電漿蝕刻/再硫化操作來形成第1A圖和第1B圖所示的頂閘異質結構電晶體半導體元件100的操作。
如第7A圖和第7B圖所示，金屬二硫族化物異質結構包括形成在基板10上的第一金屬二硫族化物膜15和形成在第一金屬二硫族化物膜15上的第二金屬二硫族化物膜25。第7A圖是平面圖，而第7B圖是沿著第7A圖的線B-B的剖面圖。在一些實施方式中藉由化學氣相沉積形成第一金屬二硫族化物膜15和第二金屬二硫族化物膜25。在其他實施方式中，藉由物理氣相沉積(濺射)或原子層沉積形成第一金屬膜，隨後藉由將金屬膜與硫族元素反應來將第一金屬膜轉變為第一金屬二硫族化物膜15。在一些實施方式中隨後藉由以下步驟在第一金屬二硫族化物膜15上方形成第二金屬二硫族化物膜25：藉由物理氣相沉積(濺射)或原子層沉積形成第二金屬膜，隨後藉由使第二金屬膜與硫族元素反應來將第二金屬膜轉變成第二金屬二硫族化物膜25。在一些實施方式中，第一金屬二硫族化物膜15和第二金屬二硫族化物膜25各自具有約0.5nm至約10nm的厚度。在某些實施方式中，第一金屬二硫族化物膜15和第二金屬二硫族化物膜25中的一者或兩者是單層膜。在一些實施方式中，第一金屬二硫族化物和第二金屬二硫族化物是不同的過渡金屬二硫族化物。在一些實施方式中，過渡金屬二硫族化物選自由以下項組成的群組：MoS2、WS2、MoSe2、WSe2、MoTe2和WTe2。在某些實施方式中，提供 了包括形成在藍寶石基板上的MoS2膜和形成在MoS2膜上的WS2膜的WS2/MoS2異質結構。
在一些實施方式中，除了金屬氧化物膜之外的金屬二硫族化物膜直接形成在元件基板10上，而在其他實施方式中，金屬二硫族化物膜形成在另一基板上，隨後轉移到元件基板10上。例如，在第一基板上形成除了厚度為約0.5nm至約10nm的的第一金屬二硫族化物膜15(不包含金屬氧化物膜)。在一些實施方式中，藉由化學氣相沉積形成第一金屬二硫族化物膜15。在其他實施方式中，藉由濺射或原子層沉積形成第一金屬膜，隨後藉由將金屬膜與除了氧之外的硫族元素反應來將此金屬膜轉變為第一金屬二硫族化物膜15。隨後在第一金屬二硫族化物膜15上形成厚度在約100nm至約5μm的範圍內的聚合物膜。在一些實施方式中，聚合物膜是聚(甲基丙烯酸甲酯)(methyl methacrylate,PMMA)。在形成聚合物膜之後，例如藉由將樣品放置在加熱板上來加熱樣品。樣品可以在約70℃至約200℃的溫度下加熱約30秒至約20分鐘。加熱之後，例如藉由使用鑷子將第一金屬二硫族化物膜15的角部從基板上剝離，並將樣品浸沒在溶液中以促進第一金屬二硫族化物膜15與第一基板的分離。在一些實施方式中，溶液是鹼性水溶液。將第一金屬二硫族化物膜和聚合物膜轉移到第二基板上。在一些實施方式中，在將第一金屬二硫族化物膜15施加到第二基板之後，可以將樣品靜置30分鐘至24小時。在一些實施方式中，第二基板包括氧化矽或氧化鋁基板。在一些實施方式中，合適的氧化矽基板包括在矽層上形成的二氧化矽層。在其他實施方 式中，合適的氧化鋁基板包括藍寶石。使用合適的溶劑從第一金屬二硫族化物膜15移除聚合物膜。在一些實施方式中，將第二基板/第一金屬二硫族化物膜15/聚合物膜結構浸沒在合適的溶劑中，直到聚合物膜溶解。可以使用適於溶解聚合物膜的任何溶劑。例如，在一些實施方式中，當聚合物膜是甲基丙烯酸甲酯膜時，使用丙酮作為溶劑。在一些實施方式中，第一金屬二硫族化物膜15和第二基板隨後藉由在約200℃至約500℃的溫度下的烘箱中加熱約30分鐘至約5小時進行退火，以將轉移的第一金屬二硫族化物膜15提供在第二基板上。
在一個實施方式中，2D金屬硫化物晶體膜的膜轉移操作如下進行：(1)將1.5μm厚的PMMA層旋塗到2D金屬硫化物晶體膜上；(2)將樣品在120℃的加熱板上加熱5分鐘；(3)將PMMA/2D晶體膜的角部處的一小部分用鑷子從藍寶石基板上剝離下來；(4)將樣品浸沒在KOH溶液中，並將PMMA/2D晶體膜完全剝離；(5)將PMMA/2D晶體膜放置在300nm的SiO2/Si基板上；(6)將樣品在大氣條件下靜置8小時；(7)將樣品浸沒在丙酮中以移除PMMA；以及(8)將樣品在350℃的爐中退火2小時，以留下保留在SiO2/Si基板的表面上的2D金屬硫化物晶體膜。
藉由使用光刻和蝕刻操作，第一金屬二硫族化物膜15和第二金屬二硫族化物膜25被圖案化以形成溝道區域50，如第8A圖和第8B圖所示。第8A圖是平面圖，而第8B圖是沿著第8A圖的線C-C的剖面圖。光刻和蝕刻操作使圍繞圖案 化的第一金屬二硫族化物膜15和第二金屬二硫族化物膜25的基板10暴露。
藉由使用本揭示的氧電漿蝕刻操作，在第二金屬二硫族化物膜25中形成凹陷20，從而暴露出第一金屬二硫族化物膜15，如第9A圖和第9B圖所示。第9A圖是平面圖，而第9B圖是沿著第9A圖的線D-D的剖面圖。在一些實施方式中，氧電漿的功率在約20W至約60W的範圍內，並且蝕刻時間在約5秒至約60秒的範圍內。在一些實施方式中，在電漿蝕刻期間使用其他電漿替代氧電漿，包括氫、氬或反應性離子蝕刻(reactive ion etch,RIE)蝕刻氣體。
在進行蝕刻操作以形成凹陷20之後，如本揭示所述進行再硫族元素化。將第一金屬二硫族化物膜15和第二金屬二硫族化物膜25的剩餘蝕刻部分暴露於硫族元素30(諸如硫、硒或碲蒸氣)，以修復對剩餘的第一金屬二硫族化物膜15以及剩餘的第二金屬二硫族化物膜25(若存在對第二金屬二硫族化物膜25的任何損傷的話)的損傷，如第10圖所示。在一些實施方式中，將元件放置在減壓爐中，並且硫族元素30藉由加熱而蒸發。使用惰性載氣將蒸發的硫族元素30施加到元件上。
再硫族元素化操作將藉由蝕刻操作在第一金屬二硫族化物膜15或第二金屬二硫族化物膜25中形成的實質上所有金屬氧化物分別轉換回第一金屬二硫族化物膜15或第二金屬二硫族化物膜25。作為本揭示的再硫族元素化操作的結果，在第一金屬二硫族化物膜15或第二金屬二硫族化物膜25上實 質上不存在第一金屬或第二金屬的氧化物。實質上沒有第一金屬或第二金屬的氧化物意謂未由適當的偵測手段(諸如由X射線光電子能譜)偵測到第一或第二金屬氧化物。
在一些實施方式中，硫族元素30是硫，並且在硫化過程中，使用流率為約40sccm至約200sccm的Ar氣體作為載氣，並且爐壓在約0.1托至約10托的範圍內。樣品的再硫化溫度為約400℃至約1200℃。在爐上游將約0.5g至約2g的S粉末在氣流中加熱至其約120℃至約200℃的蒸發溫度。
如第11A圖和第11B圖所示，在凹陷20中的暴露的MoS2層上沉積導電層，以形成源/汲電極35。第11A圖是平面圖，而第11B圖是沿著第11A圖的線E-E的剖面圖。源/汲電極35可以由任何合適的導電材料形成，包括多晶矽、石墨烯以及金屬，包括一層或更多層鋁、銅、鈦、鉭、鎢、鈷、鉬、鎳、錳、銀、鈀、錸、銥、釕、鉑、鋯、氮化鉭、矽化鎳、矽化鈷、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、金屬合金、其他合適的材料，及/或其組合。在一些實施方式中，石墨烯用作2D材料的歐姆接觸材料。源/汲電極35可以藉由化學氣相沉積、原子層沉積、物理氣相沉積(濺射)、電鍍或其他合適的方法形成。
如第1A圖和第1B圖所示，隨後在源/汲電極35、第二金屬二硫族化物膜25、第一金屬二硫族化物膜15和基板10上方形成介電層40。隨後在介電層40上方形成導電層以形成閘電極45，從而形成頂閘異質結構電晶體半導體元件100。 因此，在一些實施方式中，可以在不使用金屬二硫族化物膜轉移操作的情況下製造2D異質結構電晶體。
在一些實施方式中，介電層40是氧化矽，諸如二氧化矽。在其他實施方式中，介電層40是一層或更多層氮化矽或高介電常數介電層。高介電常數介電材料的實例包括HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化鋯、氧化鋁、氧化鈦、二氧化鉿-氧化鋁(HfO2-Al2O3)合金、其他合適的高介電常數介電材料，及/或其組合。介電層40可以藉由化學氣相沉積、原子層沉積或任何合適的方法形成。在一些實施方式中，介電層40的厚度在約1nm至約10nm的範圍內。
閘電極45可以由任何合適的導電材料形成，包括多晶矽、石墨烯以及金屬，包括一層或更多層鋁、銅、鈦、鉭、鎢、鈷、鉬、鎳、錳、銀、鈀、錸、銥、釕、鉑、鋯、氮化鉭、矽化鎳、矽化鈷、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、金屬合金、其他合適的材料，及/或其組合。閘電極45可以藉由化學氣相沉積、原子層沉積、物理氣相沉積(濺射)、電鍍或其他合適的方法形成。
作為根據本揭示的製造半導體元件100的方法的結果，在源/汲電極35和第一金屬二硫族化物膜15之間的介面處實質上不存在第一金屬的氧化物。實質上沒有第一金屬的氧化物意謂未由適當的偵測手段(諸如由X射線光電子能譜)偵測到第一金屬氧化物。
根據本揭示形成的2D晶體異質結構半導體元件100提供改良的電氣效能。根據本文揭示的方法製備具有5層MoS2結構或4層WS2/5層MoS2異質結構的底閘電晶體作為溝道。VDS=10V時的5層MoS2溝道和4層WS2/5層MoS2異質結構溝道電晶體的比較ID-VGS曲線如第12圖所示。與MoS2電晶體相比，觀察到了異質結構元件的顯著汲極電流增加。自曲線提取的具有MoS2和WS2/MoS2異質結構作為溝道的兩個元件的場效應遷移率值分別為0.27cm2/V˙s和0.69cm2/V˙s。II型帶對準在WS2/MoS2異質結構中發生，從而導致從WS2到MoS2的電子注入。
在一些實施方式中，分層蝕刻包括同時的雙層或三層蝕刻。
在一些實施方式中，本文所述的蝕刻/再硫化技術適用於對2D晶體異質結構的選擇性蝕刻，2D晶體異質結構為諸如MoS2、WS2、MoSe2、WSe2、WTe2和MoTe2的不同材料的組合。此外，在一些實施方式中，本文所述的低功率氧電漿蝕刻技術用於蝕刻石墨烯觸點。
應當理解，半導體元件經歷進一步的製造製程以形成各種特徵，諸如觸點/通孔、互連金屬層、介電層、鈍化層等。在半導體元件上執行的額外操作可以包括光刻、蝕刻、化學機械研磨、熱處理(包括快速熱退火)、沉積、摻雜(包括離子植佈、光致抗蝕劑灰化以及液體溶劑清洗)。
藉由使用本揭示的氧電漿蝕刻和癒合(再硫化)操作，可以在不使用膜轉移操作的情況下製造WS2/MoS2異質 結構電晶體。本揭示亦提供了單層膜的逐層蝕刻技術和修復蝕刻期間對單層膜的損傷的方法。因此，本揭示提供了2D半導體元件的改良產率。
應當理解，並不是所有的優點都必須在本文中論述，對於所有的實施方式或實例而言不要求特別的優點，並且其他實施方式或實例可以提供不同的優點。
本揭示的一個實施方式是一種製造半導體元件的方法，包括藉由將電漿施加到複數個金屬二硫族化物膜，來電漿蝕刻設置在基板上的複數個金屬二硫族化物膜的一部分，此複數個金屬二硫族化物膜包含金屬和硫族元素的化合物。在電漿蝕刻之後，將硫族元素施加到複數個金屬二硫族化物膜的剩餘部分，以修復電漿蝕刻對複數個金屬二硫族化物膜的剩餘部分的損傷。所述硫族元素是S、Se或Te。在一個實施方式中，電漿選自由以下項組成的組：氧、氬、氫和反應性離子蝕刻氣體。在一個實施方式中，金屬二硫族化物膜包含選自由以下項組成的組的金屬二硫族化物：WS2、MoS2、WSe2、MoSe2、WTe2和MoTe2。在一個實施方式中，基板包含矽、氧化矽或氧化鋁。在一個實施方式中，電漿功率在約20W至約60W的範圍內，並且蝕刻時間在約5秒至約60秒的範圍內。在一個實施方式中，將硫族元素施加到複數個金屬二硫族化物膜的剩餘部分是將蒸發的硫施加到複數個金屬二硫族化物膜的剩餘部分的再硫化操作。在一個實施方式中，金屬二硫族化物膜的厚度為約0.5nm至約10nm。在一個實施方式中，在電漿蝕刻之前，在基板上形成包含第一金屬二硫族化物的第一金屬二硫族化 物膜；以及在第一金屬二硫族化物膜上形成包含第二金屬二硫族化物的第二金屬二硫族化物膜，以形成複數個金屬二硫族化物膜，其中第一金屬二硫族化物和第二金屬二硫族化物組成不同。在一個實施方式中，電漿蝕刻移除了第二金屬二硫族化物膜的一部分，從而暴露了第一金屬二硫族化物膜的一部分。在一個實施方式中，電漿是氧電漿，硫族元素是硫，並且向複數個金屬二硫族化物層的剩餘部分施加額外量的硫族元素將在電漿蝕刻期間形成的金屬氧化物轉化為金屬硫化物。
本揭示的另一個實施方式是一種製造半導體元件的方法，包括在基板上形成包含第一金屬與第一硫族元素的化合物的第一金屬二硫族化物膜，以及在第一金屬二硫族化物膜上形成包含第二金屬與第二硫族元素的化合物的第二金屬二硫族化物膜。圖案化第一金屬二硫族化物膜和第二金屬二硫族化物膜以形成包括第一金屬二硫族化物膜和第二金屬二硫族化物膜的溝道區域。選擇性地蝕刻溝道區域的間隔開部分以移除第二金屬二硫族化物膜的部分，從而暴露第一金屬二硫族化物膜的部分。向第一金屬二硫族化物膜的至少暴露部分施加額外量的第一硫族元素。將第一導電層沉積在第一金屬二硫族化物膜的暴露部分上。將介電層沉積在第二金屬二硫族化物膜和第一導電層上方，並在介電層上方形成第二導電層。第一和第二硫族元素是S、Se或Te。在一個實施方式中，蝕刻是使用電漿的電漿蝕刻，並且電漿選自由以下項組成的組：氧、氬、氫和反應性離子蝕刻氣體。在一個實施方式中，電漿的功率在約20W至約60W的範圍內，並且蝕刻時間在約5秒至約60秒的範 圍內。在一個實施方式中，電漿是氧電漿，硫族元素是硫，並且向至少第一金屬二硫族化物膜施加額外量的第一硫族元素將在電漿蝕刻期間形成的金屬氧化物轉化為金屬硫化物。在一個實施方式中，第一和第二金屬二硫族化物選自由以下項組成的組：WS2、MoS2、WSe2、MoSe2、WTe2和MoTe2。在一個實施方式中，基板包含矽、氧化矽或氧化鋁。在一個實施方式中，向至少第一金屬二硫族化物膜施加額外量的第一硫族元素是將蒸發的硫族元素施加到第一金屬二硫族化物膜的再硫族元素化操作。在一個實施方式中，第一和第二金屬二硫族化物層的厚度為約0.5nm至約10nm。
本揭示的另一個實施方式是一種半導體元件，此半導體元件包括第一金屬二硫族化物單層和第二金屬二硫族化物單層，設置在基板上的第一金屬二硫族化物單層包含第一金屬和第一硫族元素的化合物，並且設置在第一金屬二硫族化物單層上的第二金屬二硫族化物單層包括第二金屬和第二硫族元素。源電極和汲電極設置在第一金屬二硫族化物單層上，在第二金屬二硫族化物單層的相對側上。介電層設置在第二金屬二硫族化物單層以及源電極和汲電極上。閘電極設置在與第二金屬二硫族化物單層對準的介電層上。第一金屬二硫族化物單層和第二金屬二硫族化物單層包含不同的金屬二硫族化物。第一和第二硫族元素是S、Se或Te。實質上沒有第一金屬的氧化物存在於源電極和汲電極與第一金屬二硫族化物單層之間的介面處。在一個實施方式中，基板包括藍寶石，第一金 屬二硫族化物包括MoS2、MoSe2或MoTe2，而第二金屬二硫族化物包括WS2、WSe2或WTe2。
上文概述了若干實施方式或實例的特徵，使得本領域的技藝人士可以更好地理解本揭示內容的各態樣。本領域的技藝人士應當理解，他們可以容易地將本揭示內容用作設計或修改用於執行本文介紹的實施方式或實例的相同目的和/或實現相同優點的其他製程和結構的基礎。本領域的技藝人士亦應此意識到，此類等效的結構不脫離本揭示案的精神和範疇，並且在不脫離本揭示案的精神和範疇的情況下，本領域的技藝人士可以在此進行各種改變、替換和變更。

Claims (1)

  1. 一種半導體元件製造方法，包括：藉由將一電漿施加到複數個金屬二硫族化物膜，來電漿蝕刻設置在一基板上的該些金屬二硫族化物膜的一部分，該些金屬二硫族化物膜包含一金屬和一硫族元素的一化合物；以及在該電漿蝕刻之後，將一額外量的該硫族元素施加到該些金屬二硫族化物膜的複數個剩餘部分，以修復該電漿蝕刻對該些金屬二硫族化物膜的該些剩餘部分的損傷，其中該硫族元素是S、Se或Te。
TW106142987A 2017-03-17 2017-12-07 半導體元件製造方法 TW201836006A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762472658P 2017-03-17 2017-03-17
US62/472,658 2017-03-17
US15/726,038 US10269564B2 (en) 2017-03-17 2017-10-05 Method of forming a semiconductor device using layered etching and repairing of damaged portions
US15/726,038 2017-10-05

Publications (1)

Publication Number Publication Date
TW201836006A true TW201836006A (zh) 2018-10-01

Family

ID=63520184

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106142987A TW201836006A (zh) 2017-03-17 2017-12-07 半導體元件製造方法

Country Status (3)

Country Link
US (3) US10269564B2 (zh)
CN (1) CN108630761A (zh)
TW (1) TW201836006A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI765492B (zh) * 2019-12-31 2022-05-21 台灣積體電路製造股份有限公司 半導體裝置及製造半導體裝置的方法
TWI833121B (zh) * 2021-10-14 2024-02-21 瑞礱科技股份有限公司 半導體元件

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
EP3642604A4 (en) * 2017-06-20 2021-04-21 The Government of the United States of America, as represented by the Secretary of the Navy GRAPHENE-BASED GRAPHENE-BASED SULFUR DETECTOR FOR FUEL
KR101853588B1 (ko) * 2017-08-01 2018-04-30 성균관대학교산학협력단 반도체 소자, 광전 소자, 및 전이금속 디칼코게나이드 박막의 제조 방법
TWI626775B (zh) * 2017-08-22 2018-06-11 研能科技股份有限公司 致動器
JP7012347B2 (ja) * 2017-11-01 2022-02-14 国立研究開発法人産業技術総合研究所 二次元層状材料の積層体
EP3648146A1 (en) * 2018-11-05 2020-05-06 IMEC vzw Removing an organic sacrificial material from a 2d material
KR20210016859A (ko) 2019-08-05 2021-02-17 삼성전자주식회사 전이금속 칼코게나이드 박막의 형성방법
US20230243030A1 (en) * 2020-06-30 2023-08-03 Agency For Science, Technology And Research Method of growing monolayer transition metal dichalcogenides via sulfurization and subsequent sublimation
US20220102495A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Transistors including two-dimensional materials
US11527659B2 (en) * 2020-10-14 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4220253B2 (ja) * 2001-05-18 2009-02-04 ケンブリッジ・ユニバーシティ・テクニカル・サービシズ・リミテッド エレクトロルミネセンス装置
DE102012205377A1 (de) * 2012-04-02 2013-10-02 Robert Bosch Gmbh Mehrschicht-Rückelektrode für eine photovoltaische Dünnschichtsolarzelle, Verwendung der Mehrschicht-Rückelektrode für die Herstellung von Dünnschichtsolarzellen und -modulen, photovoltaische Dünnschichtsolarzellen und -module enthaltend die Mehrschicht-Rückelektrode sowie ein Verfahren zur Herstellung photovoltaischer Dünnschichtsolarzellen und -module
KR20140062884A (ko) * 2012-11-15 2014-05-26 삼성전자주식회사 박막 트랜지스터
US9748371B2 (en) * 2014-03-21 2017-08-29 Intel Corporation Transition metal dichalcogenide semiconductor assemblies
JP6037083B2 (ja) * 2014-04-18 2016-11-30 富士電機株式会社 半導体装置の製造方法
KR101526555B1 (ko) * 2014-08-22 2015-06-09 서울대학교산학협력단 재구성 가능한 전자 소자 및 이의 동작 방법
KR102412965B1 (ko) * 2014-12-30 2022-06-24 삼성전자주식회사 2차원 물질층을 포함하는 전자소자 및 잉크젯 프린팅을 이용한 전자소자의 제조방법
US10163932B1 (en) * 2015-07-24 2018-12-25 Nutech Ventures Memory device based on heterostructures of ferroelectric and two-dimensional materials
WO2017095400A1 (en) * 2015-12-02 2017-06-08 Intel Corporation Techniques for co-integrating transition metal dichalcogenide (tmdc)-based and iii-n semiconductor-based transistor devices
US9812568B2 (en) * 2016-02-04 2017-11-07 Board Of Regents, The University Of Texas System Ionic barristor
US9899537B2 (en) * 2016-05-31 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with transition metal dichalocogenide hetero-structure
US10403753B2 (en) * 2016-11-21 2019-09-03 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Controlling structural phase transitions and properties of two-dimensional materials by integrating with multiferroic layers
US10777410B2 (en) * 2017-02-03 2020-09-15 University Of South Carolina Synthesis and fabrication of transition metal dichalcogenide structures

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI765492B (zh) * 2019-12-31 2022-05-21 台灣積體電路製造股份有限公司 半導體裝置及製造半導體裝置的方法
US11430666B2 (en) 2019-12-31 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US11923203B2 (en) 2019-12-31 2024-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing semiconductor device
TWI833121B (zh) * 2021-10-14 2024-02-21 瑞礱科技股份有限公司 半導體元件

Also Published As

Publication number Publication date
US10269564B2 (en) 2019-04-23
US10636652B2 (en) 2020-04-28
US20190237328A1 (en) 2019-08-01
CN108630761A (zh) 2018-10-09
US20180269059A1 (en) 2018-09-20
US10985019B2 (en) 2021-04-20
US20200266059A1 (en) 2020-08-20

Similar Documents

Publication Publication Date Title
TW201836006A (zh) 半導體元件製造方法
TWI789380B (zh) 具有二維側邊異質結構之半導體裝置及其製造方法
TWI765492B (zh) 半導體裝置及製造半導體裝置的方法
US10147603B2 (en) Method of manufacturing a FET using a two dimensional transition metal dichalcogenide including a low power oxygen plasma treatment
CN105862009A (zh) 硫属化物薄膜的制造方法
CN106816411A (zh) 晶体管的制造方法
US11832458B2 (en) Tunable doping of carbon nanotubes through engineered atomic layer deposition
US10541132B2 (en) Forming semiconductor structures with two-dimensional materials
Tak et al. All-sputtered oxide thin-film transistors fabricated at 150° C using simultaneous ultraviolet and thermal treatment
US20150079727A1 (en) Amorphous IGZO Devices and Methods for Forming the Same
Rodriguez-Davila et al. Hot carrier stress investigation of zinc oxide thin film transistors with an Al2O3 gate dielectric
Ruzgar et al. Electrical performance of ZnO thin film transistors having different active layer thickness
JP5704546B2 (ja) 金属電極及びこれを用いた半導体素子
US20230104966A1 (en) Method for atomically manipulating an artificial two-dimensional material and apparatus therefor
TW202315129A (zh) 半導體裝置
Khaderbad et al. Bottom-up method for work function tuning in high-k/metal gate stacks in advanced CMOS technologies
TW202326805A (zh) 半導體元件的形成方法
KR101923649B1 (ko) 산화물 반도체 박막의 제조방법
Alshammari Multilayer Dielectrics and Semiconductor Channels for Thin Film Transistor Applications
JP5940124B2 (ja) トランジスタの作製方法
TW565885B (en) Method for growing gate dielectrics with a high dielectric constant by liquid phase anode oxidation technique
KR20180092436A (ko) 박막 트랜지스터의 제조방법