TWI765492B - 半導體裝置及製造半導體裝置的方法 - Google Patents

半導體裝置及製造半導體裝置的方法 Download PDF

Info

Publication number
TWI765492B
TWI765492B TW109145988A TW109145988A TWI765492B TW I765492 B TWI765492 B TW I765492B TW 109145988 A TW109145988 A TW 109145988A TW 109145988 A TW109145988 A TW 109145988A TW I765492 B TWI765492 B TW I765492B
Authority
TW
Taiwan
Prior art keywords
metal
layer
film
semiconductor device
dichalcogenide
Prior art date
Application number
TW109145988A
Other languages
English (en)
Other versions
TW202127540A (zh
Inventor
褚志彪
李明洋
李連忠
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202127540A publication Critical patent/TW202127540A/zh
Application granted granted Critical
Publication of TWI765492B publication Critical patent/TWI765492B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種製造一半導體裝置的方法包括將電漿施加至金屬二硫族化物膜的一部分。金屬二硫族化物膜包括第一金屬及選自由S、Se、Te及其組合所組成之群組的硫族元素。在施加電漿之後，在金屬二硫族化物膜的部分上方形成包括第二金屬的金屬層。

Description

半導體裝置及製造半導體裝置的方法
本揭露內容關於一種半導體裝置及製造半導體裝置的方法。
二維半導體(亦被稱為2D半導體)係具有原子級厚度的一類天然半導體。過渡金屬二硫族化物已用於2D裝置中。用於裝置應用的單一2D過渡金屬二硫族化物材料的效能達到上限。源極/汲極區域與源極/汲極電極觸點的接合面處的電阻係2D裝置中的效能限制因素。
本揭示之一態樣是提供一種製造半導體裝置的方法，此方法包含以下步驟。將電漿施加至金屬二硫族化物膜的一部分，其中金屬二硫族化物膜包含第一金屬及選自由S、Se、Te及其組合所組成之群組的硫族元素。在施加 電漿之後，在金屬二硫族化物膜的所述部分上方形成包含第二金屬的金屬層。
本揭示之一態樣是提供一種製造半導體裝置的方法，此方法包含以下步驟。在基板上方形成金屬二硫族化物膜，其中金屬二硫族化物膜包含第一金屬及選自由S、Se、Te及其組合所組成之群組的硫族元素。在金屬二硫族化物膜上方形成緩衝層。圖案化緩衝層以暴露金屬二硫族化物膜的多個部分。自金屬二硫族化物膜的該些暴露部分的表面層電漿剝離硫族元素。在電漿剝離後，在金屬二硫族化物膜的該些暴露部分上方形成包含第二金屬的金屬層。
本揭示之一態樣是提供一種半導體裝置，其包含金屬硫族化物膜以及金屬層。金屬硫族化物膜設置在基板上方，其中金屬硫族化物膜包含第一金屬及選自由S、Se、Te及其組合所組成之群組的硫族元素，且金屬硫族化物膜具有第一表面部分及第二表面部分。金屬層設置在金屬硫族化物膜上方，其中金屬層包含第二金屬。金屬層設置在第一表面部分上方且未設置在第二表面部分上方，且金屬層為化學鍵合至金屬硫族化物膜。
10:基板
15:第一金屬二硫族化物膜
15a:金屬二硫族化物單層膜
15b:金屬二硫族化物單層膜
15c:金屬二硫族化物單層膜
20:接觸窗開口
25:第二金屬二硫族化物膜
55:緩衝層
60:開口
65:表面部分
70:第一金屬層
75:第二金屬層
80:閘極介電層
85:閘極電極層
90:電漿
100:凡得瓦縫隙
105:合金層
110:通道區域
120:源極/汲極區域
125:金屬硫化物單層膜MX
135:合金層
200:方法
S210:操作
S220:操作
S230:操作
300:方法
S310:操作
S320:操作
S330:操作
S340:操作
S350:操作
S360:操作
400:方法
S410:操作
S420:操作
S430:操作
S440:操作
S450:操作
S460:操作
S470:操作
500:方法
S510:操作
S520:操作
S530:操作
S540:操作
S550:操作
在結合附圖閱讀時自以下詳細描述最好地理解本揭露。要強調的是，根據產業中的標準作法，各種特徵未必按比例繪製且僅用於說明目的。實際上，為論述清楚起 見，可任意地增大或減小各種特徵的尺寸。
第1A圖及第1B圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的等角視圖及橫截面圖。
第2A圖及第2B圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的等角視圖及橫截面圖。
第3A圖及第3B圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的等角視圖及橫截面圖。
第4A圖及第4B圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的等角視圖及橫截面圖。
第5A圖及第5B圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的等角視圖及橫截面圖。
第6A圖及第6B圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的等角視圖及橫截面圖。
第7A圖及第7B圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的等角視圖及橫截面圖。
第8圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的示意性橫截面圖。
第9圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的示意性橫截面圖。
第10圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的示意性橫截面圖。
第11圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的示意性橫截面圖。
第12圖係根據本揭露的一實施例的製造半導體裝置 的順序方法的一階段的示意性橫截面圖。
第13A圖及第13B圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的平面圖及橫截面圖。
第14A圖及第14B圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的平面圖及橫截面圖。
第15A圖及第15B圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的平面圖及橫截面圖。
第16圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的橫截面圖。
第17A圖及第17B圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的平面圖及橫截面圖。
第18A圖及第18B圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的平面圖及橫截面圖。
第19圖係根據本揭露的一實施例的半導體裝置的示意性橫截面圖。
第20圖係根據本揭露的一實施例的半導體裝置的示意性橫截面圖。
第21圖係根據本揭露的一實施例的半導體裝置的示意性橫截面圖。
第22圖係說明根據本揭露的一實施例的製造半導體裝置的方法的流程圖。
第23圖係說明根據本揭露的一實施例的製造半導體裝置的方法的流程圖。
第24圖係說明根據本揭露的一實施例的製造半導體 裝置的方法的流程圖。
第25圖係說明根據本揭露的一實施例的製造半導體裝置的方法的流程圖。
將理解，以下揭示內容提供用於實施本揭露的不同特徵的許多不同實施例或實例。在下文描述組件及配置的特定實施例或實例以簡化本揭露。當然，此等僅為實例且不欲為限制性的。舉例而言，元件的尺寸不限於揭示的範圍或值，但可視製程條件及/或裝置的所要性質而定。此外，在以下描述中的在第二特徵上方或上形成第一特徵可包括第一特徵及第二特徵直接接觸地形成的實施例，且亦可包括可形成插入第一特徵及第二特徵的額外特徵，使得第一特徵及第二特徵可不直接接觸的實施例。為簡單及清楚起見，各種特徵可以不同比例任意地繪製。
此外，諸如「在......下」、「在......之下」、「下部」、「在......之上」、「上方」及類似者的空間相關術語可為了易於描述而在本文中使用，以描述如圖中所圖示的一個元件或特徵與另外(多個)元件或特徵的關係。空間相關術語意欲涵蓋除了圖中所描繪的定向之外的裝置在使用或操作時的不同定向。裝置可以另外定向(旋轉90度或處於其他定向)，且本文中所使用的空間相關描述詞可以同樣相應地解釋。另外，術語「由......製成」可意味「包含」或「由......組成」。
第1A圖及第1B圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的等角視圖及橫截面圖。如第1A圖及第1B圖所示，在一些實施例中，2D金屬硫族化物膜15在基板10上方形成。在一些實施例中，2D材料係具有約0.5nm至約10nm的層厚度的金屬硫族化物，諸如金屬二硫族化物，但金屬氧化物除外。在一些實施例中，金屬二硫族化物為過渡金屬二硫族化物。在一些實施例中，金屬係選自由Mo、W、Pd及Hf所組成之群組。在一些實施例中，硫族元素X係選擇由S、Se及Te所組成之群組中的一或多者。在一些實施例中，過渡金屬二硫族化物係選自由MoS2、WS2、MoSe2、WSe2、MoTe2及WTe2所組成之群組。
在一些實施例中，基板10係導電材料，諸如矽摻雜或本質矽(intrinsic silicon)。在一些實施例中，基板係絕緣體，諸如氧化矽或氧化鋁。在一些實施例中，基板包括上面形成有絕緣體層的導電材料。在一些實施例中，基板二氧化矽設置在矽晶圓上方。在其他實施例中，合適的氧化鋁基板包括藍寶石。
在一些實施例中，金屬二硫族化物膜15為單層膜。在其他實施例中，金屬二硫族化物膜15包括多個堆疊配置的單層膜。
在一些實施例中，由MX2表示的金屬二硫族化物膜15係藉由轉移操作、化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、分子束磊晶(molecular beam epitaxy，MBE)或相轉移操作所形成。為了形成金屬二硫族化物膜，在本揭露的一些實施例中，藉由使用RF濺射系統在一基板上沉積一金屬膜。隨後將此金屬膜轉換成金屬二硫族化物膜。舉例而言，在一些實施例中，藉由用約10sccm至約100sccm的氣流在約5×10-2托至約5×10-4托的背景壓力下以在約10W至約100W範圍內的功率進行濺射，在諸如藍寶石的基板上沉積諸如鉬的金屬。在金屬沉積之後，將基板置放在熱熔爐的中心以進行硫族化(chalcogenization)，諸如硫化(sulfurization)。在硫化程序期間，使用流動速率為約40sccm至約200sccm的Ar氣體作為載體氣體，且熔爐壓力在約0.1托至約10托的範圍內。硫化溫度為約400℃至約1200℃。在一些實施例中，在熔爐的上游，在約120℃至約200℃的氣流中將約0.5g至約2g的S粉末加熱至其蒸發溫度。
在一特定實施例中，藉由用約40sccm的Ar氣流在約5×10-3托的背景壓力下以約40W的功率進行濺射而在藍寶石基板上沉積鉬。硫化操作在約800℃的熔爐中以約130sccm的Ar流動速率及約0.7托的熔爐壓力條件下進行。將S粉末(約1.5g)在熔爐的上游置放在氣流中，且將S粉末加熱到約120℃的蒸發溫度。藉由使用此生長技術，可在藍寶石基板上獲得大面積MoS2膜。
在一些實施例中，替代用於形成S基材料(MoS2、 WS2等)的硫化操作；執行硒化(selenization)以形成Se基材料，諸如MoSe2及WSe2；或執行碲化(tellurization)以形成Te基材料，諸如MoTe2及WTe2。視硒或碲基材料的需要對硫族化操作的參數(例如，溫度、壓力)進行調整。
在一些實施例中，直接在裝置基板上形成除金屬氧化物膜外的金屬二硫族化物膜，而在其他實施例中，在另一基板上形成金屬二硫族化物膜，然後將金屬二硫族化物膜轉移至裝置基板。舉例而言，在第一基板上形成除了金屬氧化物膜外之具有約0.5nm至約10nm厚度的第一金屬二硫族化物膜。在一些實施例中，藉由化學氣相沉積(chemical vapor deposition，CVD)形成第一金屬二硫族化物膜。在其他實施例中，藉由濺射或原子層沉積形成第一金屬膜，然後藉由使金屬膜與除氧外的硫族元素反應將金屬膜轉換成金屬二硫族化物。隨後在第一金屬二硫族化物膜上形成具有在約100nm至約5μm範圍內厚度的聚合物膜。在一些實施例中，聚合物膜為聚(甲基丙烯酸甲酯)(PMMA)。在形成聚合物膜之後，諸如藉由將樣本置放在熱板上將樣本加熱。在約70℃至約200℃的溫度下將樣本加熱約30秒至約20分鐘。在加熱之後，諸如藉由使用鑷子，自基板剝離第一金屬二硫族化物膜的一角，且將樣本浸沒在一溶液中以利於自第一基板分離第一金屬二硫族化物膜。在一些實施例中，溶液為水基溶液。將第一金屬二硫族化物膜及聚合物膜轉移至第二基板。在一些實施 例中，在將第一金屬二硫族化物膜施加至第二基板之後，樣本可直立30分鐘至24小時。在一些實施例中，第二基板包括氧化矽或氧化鋁基板。在一些實施例中，合適的氧化矽基板包括形成於矽層上的二氧化矽層。在其他實施例中，合適的氧化鋁基板包括藍寶石。使用合適的溶劑自第一金屬二硫族化物膜移除聚合物膜。在一些實施例中，將第二基板/第一金屬二硫族化物膜/聚合物膜結構浸沒在合適的溶劑中，直至聚合物膜溶解。可使用適合溶解聚合物膜的任何溶劑。舉例而言，在一些實施例中，當聚合物膜為PMMA膜時，使用丙酮作為溶劑。在一些實施例中，隨後藉由在處於約200℃至約500℃的溫度下的烤箱中加熱約30分鐘至約5小時來將第一金屬二硫族化物膜及第二基板退火，以在第二基板上提供轉移的金屬二硫族化物膜。
在一個實施例中，2D金屬硫化物晶體膜的膜轉移操作執行如下：(1)在2D金屬硫化物晶體膜上旋塗1.5μm厚的聚(甲基丙烯酸甲酯)(PMMA)層；(2)在120℃下的熱板上將樣本加熱5分鐘；(3)用鑷子自藍寶石基板剝離PMMA/2D晶體膜一角處的小部分；(4)將樣本浸沒在KOH溶液中，且將PMMA/2D晶體膜完全剝離；(5)將PMMA/2D晶體膜放置在300nm SiO2/Si基板上；(6)使樣本在大氣條件下直立8小時；(7)然後將樣本浸沒在丙酮中以移除PMMA；以及(8)在350℃下的熔爐中使樣本退火2小時，以留下在SiO2/Si基板的表面上剩餘的2D金屬硫化物晶體膜。
第2A圖及第2B圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的等角視圖及橫截面圖。如第2A圖及第2B圖所示，在2D金屬二硫族化物層15上方形成緩衝層55。在一些實施例中，緩衝層為光阻劑或絕緣層，諸如氧化層。在一些實施例中，氧化層為諸如SiO2的氧化矽，或諸如Al2O3的氧化鋁。在一些實施例中，緩衝層55的厚度在約5nm至約100nm範圍內。在一些實施例中，緩衝層55的厚度在約10nm至約50nm範圍內。在一些實施例中，緩衝層係藉由光阻劑沉積操作、CVD或PVD操作形成。
第3A圖及第3B圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的等角視圖及橫截面圖。如第3A圖及第3B圖所示，對緩衝層55進行圖案化，以在緩衝層中形成開口60。這些開口暴露出金屬二硫族化物層15的一部分。在一些實施例中，金屬二硫族化物層15的這些暴露部分為半導體裝置的源極/汲極區域。當緩衝層55係光阻層時，藉由光微影技術對光阻劑進行圖案化，包括使光阻層選擇性地曝光於光化輻射及顯影該選擇性曝光的光阻層。在一些實施例中，當緩衝層55為氧化層時，在緩衝層上方形成一光阻層，且執行光微影及蝕刻操作以在緩衝層55中形成開口60，接著藉由合適的光阻劑剝離或灰化操作移除光阻層。
第4A圖及第4B圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的等角視圖及橫截面圖。 如第4A圖及第4B圖所示，將電漿90施加至裝置。電漿90與金屬二硫族化物層15的暴露部分相互作用。在一些實施例中，電漿90係氫電漿。在一些實施例中，在金屬二硫族化物層15的表面部分65移除MX2的硫族元素X且用氫進行置換以形成金屬硫族化物氫化物MXH。在一些實施例中，氫置換係使用電漿剝離操作執行。在電漿剝離操作的實施例中，將氫電漿施加至金屬二硫族化物膜的表面。氫電漿剝離曝露於氫電漿的金屬二硫族化物膜的表面的部分65處的硫族元素，且電漿中的氫置換自金屬二硫族化物膜的表面移除的硫族元素。氫置換硫族元素所在的金屬二硫族化物層的表面的部分65係金屬硫族化物的最外層的硫族元素(參見第9圖)。
在一些實施例中，以在約10毫托至約500毫托範圍內的壓力施加電漿。在一些實施例中，以在約20毫托至約300毫托範圍內的壓力施加電漿，在其他實施例中，以在約50毫托至約200毫托範圍內的壓力施加電漿。在一些實施例中，以在約10W至約150W範圍內的功率施加電漿。在一些實施例中，以在約20W至約100W範圍內的功率施加電漿，而在其他實施例中，以在約30W至約50W範圍內的功率施加電漿。
第5A圖及第5B圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的等角視圖及橫截面圖。如第5A圖及第5B圖所示，在裝置上方形成第一金屬層70。第一金屬層70係由第二金屬製成，其中金屬二硫族 化物的金屬係第一金屬。在一些實施例中，第二金屬係不同於第一金屬的金屬。在一些實施例中，第二金屬在反應性上比金屬二硫族化物層15的金屬(第一金屬)強。將反應金屬(第二金屬)施加至用電漿處理的金屬硫族化物膜的表面65。將反應金屬施加到金屬硫族化物氫化物膜MXH自MXH膜移除氫，且用反應金屬置換氫，從而形成膜MXM2，其中M係金屬硫族化物膜的金屬，X係硫族元素，且M2係反應金屬(第二金屬)70。在一些實施例中，反應金屬與金屬硫族化物膜的第一金屬化學鍵合。在一些實施例中，反應金屬與金屬硫族化物膜的金屬形成合金，以形成合金層105。在一些實施例中，反應金屬係選自由Ni、Mo、In、Ti、W、Sc、Pd、Pt、Co及Ru所組成之群組中的一或多者。在一些實施例中，金屬二硫族化物膜MX2及金屬硫族化物氫化物膜MXH係單層膜。膜MXM2係組合且合金結合的金屬硫族化物膜及第一金屬層的一部分。
在反應金屬與金屬硫族化物膜的金屬之間的界面處形成金屬-反應金屬合金105形成電阻減小的界面。換言之，歸因於完全金屬接觸，在界面處形成金屬-反應金屬合金105提供半導體材料與電觸點之間的高導電性接觸。金屬反應金屬合金105消除金屬接觸層與金屬硫族化物半導體層之間的凡得瓦氣隙。將反應金屬用作為黏膠，以在頂部金屬墊與反應金屬之間及反應金屬與金屬硫族化物層MX之間形成金屬合金。金屬-反應金屬界面亦提供半導體裝置的源極/汲極區域與通道區域之間的MX-MXM2的無 縫邊緣接觸。
在一些實施例中，第一金屬層70的厚度在約1nm至約25nm範圍內。在其他實施例中，第一金屬層70的厚度在約2nm至約15nm範圍內。
在一實施例中，在處於100℃至300℃範圍內的一溫度下形成第一金屬層70，或在形成該第一金屬層之後，將該裝置加熱至處於100℃至300℃範圍內的一溫度(在處於100℃至300℃範圍內的一溫度下退火)。
在一些實施例中，在第一金屬層70上方形成第二金屬層75。第二金屬層75係由第三金屬製成，該第三金屬在反應性上低於該第二金屬。因為第一金屬層70的第二金屬反應性更大，所以第二金屬更容易氧化。第二金屬層15較不容易氧化且保護觸點免於氧化及由氧化導致的電阻率增大。
在一些實施例中，第二金屬層75係由Au、Pt、Cu或TiN形成。在一些實施例中，第二金屬層75的厚度在約10nm至約100nm範圍內。在其他實施例中，第二金屬層75的厚度在約20nm至約50nm範圍內。
因為反應金屬層70(第一金屬層)可在空氣中氧化，所以在一些實施例中，在反應金屬層上方形成電阻率低於反應金屬層的保護金屬層75(第二金屬層)。
第6A圖及第6B圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的等角視圖及橫截面圖。如第6A圖及第6B圖所示，在除源極/汲極區域外的裝置 的區域中移除緩衝層55、在緩衝層55上方的第一金屬層70及第二金屬層75。該些層係藉由合適的光微影或蝕刻操作、諸如藉由濕式蝕刻的提離(lift-off)操作移除。
第7A圖及第7B圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的等角視圖及橫截面圖。如第7A圖及第7B圖所示，隨後在2D層15上方形成閘極介電層80，且在半導體裝置的通道區域110中的閘極介電層上方形成閘極電極層85。第7A圖及第7B圖中圖示的半導體裝置係頂部閘極裝置。如所示，通道區域110位於一對對置的源極/汲極區域120之間。
在一些實施例中，閘極介電層80係氧化層，諸如二氧化矽。在其他實施例中，閘極介電層80係一或多層氮化矽，或高k介電層。高k介電材料的實例包括HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化鋯、氧化鋁、氧化鈦、二氧化鉿-氧化鋁(HfO2-Al2O3)合金、其他合適的高k介電材料及/或其組合。閘極介電層80可藉由化學氣相沉積(chemical vapor deposition；CVD)、原子層沉積(atomic layer deposition；ALD)或任何合適方法形成。在一些實施例中，閘極介電層80的厚度在約1nm至約10nm範圍內。
閘極電極85可由任何合適的導電材料形成，包括多晶矽、石墨烯，及金屬，包括一或多層鋁、銅、鈦、鉭、鎢、鈷、鉬、鎳、錳、銀、鈀、錸、銥、釕、鉑、鋯、氮化鉭、矽化鎳、矽化鈷、TiN、WN、TiAl、TiAlN、TaCN、 TaC、TaSiN、金屬合金、其他合適的材料及/或其組合。閘極電極85可藉由化學氣相沉積(chemical vapor deposition；CVD)、原子層沉積(atomic layer deposition；ALD)、物理氣相沉積(physical vapor deposition；PVD)(濺射)、電鍍或其他合適方法形成。
將參考第8圖至第12圖更詳細地描述本揭露的實施例。如第8圖所示，在基板10上方形成金屬二硫族化物層15。金屬二硫族化物包含金屬M及硫族元素X。在金屬二硫族化物層15上方形成圖案化的緩衝層55，從而暴露金屬二硫族化物層15的部分。
接著，將氫電漿90施加至金屬二硫族化物層15的暴露部分，如第9圖所示。以本文中先前所論述的範圍的功率及壓力施加氫電漿。如所示，氫置換金屬二硫族化物膜的表面部分65中的硫族元素，以形成金屬硫族化物氫化物MXH。
第10圖展示金屬層70在金屬硫族化物膜的暴露部分上方形成，及在金屬層與金屬硫族化物膜15之間存在凡得瓦縫隙100。在本揭露的實施例中，凡得瓦縫隙被消除，且提供半導體裝置的源極/汲極區域與金屬觸點之間的較低電阻界面，此係因為金屬層70直接化學鍵合至金屬硫族化物膜15。如第11圖所示，金屬層70的反應金屬置換MXH膜的氫90，從而形成具有合金結合區域105的膜MXM2，在合金結合區域中，金屬層70直接結合至金屬硫族化物膜MX。
在一些實施例中，在第一金屬層70上方沉積第二金屬層75，如第12圖所示。第二金屬層75在反應性上低於第一金屬層70，且保護第一金屬層70免於氧化。在一些實施例中，第二金屬層75在第一金屬層及第二金屬層的界面處與第一金屬層70形成合金結合。
在一些實施例中，半導體裝置係2D晶體異質結構。參考第13A圖至第18B圖描述根據本揭露的實施例的形成2D晶體異質結構的方法。在一些實施例中，2D晶體異質結構提供與單個單層裝置相比具有增大的汲極電流及場效移動率的半導體裝置。
第13A圖及第13B圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的平面圖及橫截面圖。如第13A圖及第13B圖所示，金屬二硫族化物異質結構包括形成於基板10上的第一金屬二硫族化物膜15及形成於第一金屬二硫族化物膜15上的第二金屬二硫族化物膜25。在一些實施例中，藉由化學氣相沉積(chemical vapor deposition；CVD)來形成第一金屬二硫族化物膜15及第二金屬二硫族化物膜25。在其他實施例中，藉由物理氣相沉積(濺射)或原子層沉積(atomic layer deposition；ALD)形成一第一金屬膜，然後藉由使該金屬膜與一硫族元件反應而將該第一金屬膜轉換成一金屬硫族化物。在一些實施例中，隨後藉由經由物理氣相沉積(濺射)或原子層沉積(atomic layer deposition；ALD)形成一第二金屬膜而在第一金屬二硫族化物膜15上方形 成第二金屬硫族化物膜25，然後藉由使該第二金屬膜與一硫族元素反應而將該第二金屬膜轉換成一金屬二硫族化物。在一些實施例中，第一金屬二硫族化物膜15及第二金屬二硫族化物膜25各自具有約0.5nm至約10nm的厚度。在特定實施例中，第一金屬及第二金屬二硫族化物膜15、25中的一者或兩者係單層膜。在一些實施例中，第一金屬及第二金屬二硫族化物係不同的過渡金屬二硫族化物。在一些實施例中，過渡金屬二硫族化物係選自由MoS2、WS2、PdS2、HfS2、MoSe2、WSe2、PdSe2、HfSe2、MoTe2、WTe2、PdTe2及HfTe2所組成之群組。在特定實施例中，提供WS2/MoS2異質結構，該異質結構包括作為膜15的形成於藍寶石基板上的MoS2膜及作為膜25的形成於MoS2膜上的WS2膜。
第14A圖及第14B圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的平面圖及橫截面圖。使用光微影及蝕刻操作，對第一金屬及第二金屬二硫族化物膜15、25進行圖案化，以形成通道區域110及源極/汲極區域120，如第14A圖及第14B圖所示。光微影及蝕刻操作暴露圍繞圖案化的第一金屬及第二金屬二硫族化物膜15、25的基板10。
第15A圖及第15B圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的平面圖及橫截面圖。在第二金屬二硫族化物層25上方形成緩衝層55，如第15A圖及第15B圖所示。如先前所論述，緩衝層55可為 光阻層或氧化層。使用合適的光微影及蝕刻操作，在緩衝層55及第二金屬二硫族化物膜25中形成接觸窗開口20，從而暴露第一金屬二硫族化物膜15，如第15A圖及第15B圖所示。
接著，將電漿90施加至暴露的第一二硫族化物層15的部分，如第16圖所示。如先前所論述，電漿90與金屬二硫族化物層15的暴露部分相互作用。在一些實施例中，電漿係氫電漿。在金屬二硫族化物的表面部分65移除硫族元素，且用氫置換該硫族元素以形成金屬硫族化物氫化物MXH。在一些實施例中，以在約10毫托至約500毫托範圍內的壓力施加電漿。在一些實施例中，以在約20毫托至約300毫托範圍內的壓力施加電漿，在其他實施例中，以在約50毫托至約200毫托範圍內的壓力施加電漿。在一些實施例中，以在約10W至約150W範圍內的功率施加電漿。在一些實施例中，以在約20W至約100W範圍內的功率施加電漿，在其他實施例中，以在約30W至約50W範圍內的功率施加電漿。
第17A圖及第17B圖係根據本揭露的一實施例的製造半導體裝置的順序方法的一階段的平面圖及橫截面圖。在一些實施例中，在移除緩衝層55之後，在接觸窗開口20中在暴露的第一金屬二硫族化物層15上方形成金屬層70，如第17A圖及第17B圖所示，以形成源極/汲極觸點。如先前所描述，該金屬層自MXH膜移除氫且用金屬置換氫，從而形成膜MXM2，其中M係金屬硫族化物膜的金 屬，X係硫族元素，且M2係反應金屬。在一些實施例中，反應金屬與金屬硫族化物膜的金屬形成合金以形成合金層105。在一些實施例中，反應金屬係選自由Ni、Mo、In、Ti、W、Sc、Pd、Pt、Co及Ru所組成之群組中的一或多者。
在一實施例中，在處於100℃至300℃範圍內的一溫度下形成金屬層70，或在形成金屬層70之後，將該裝置加熱至處於100℃至300℃範圍內的一溫度(或在處於100℃至300℃範圍內的一溫度下退火)。
在一些實施例中，在第一金屬層70上方形成一第二金屬層(第17A圖及第17B圖中未示出)。該第二金屬層係由第三金屬製成。該第三金屬在反應性上低於該第二金屬。在一些實施例中，該第二金屬層係由Au、Pt、Cu或TiN製成。
如第18A圖及第18B圖所示，隨後在金屬層70、第二金屬硫族化物膜25、第一金屬硫族化物膜15及基板10上方形成閘極介電層80。接著在介電層80上方形成閘極電極層85，且源極/汲極電極形成以用於連接至第一金屬層70，以形成頂部閘控的異質結構電晶體。
在一些實施例中，閘極介電層80係氧化矽，諸如二氧化矽。在其他實施例中，閘極介電層80係一或多層氮化矽，或高k介電層。高k介電材料的實例包括HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化鋯、氧化鋁、氧化鈦、二氧化鉿-氧化鋁(HfO2-Al2O3)合金、 其他合適的高k介電材料及/或其組合。閘極介電層80可藉由化學氣相沉積(chemical vapor deposition；CVD)、原子層沉積(atomic layer deposition；ALD)或任何合適的方法形成。
閘極電極85可由任何合適的導電材料形成，包括多晶矽、石墨烯及金屬，包括一或多層鋁、銅、鈦、鉭、鎢、鈷、鉬、鎳、錳、銀、鈀、錸、銥、釕、鉑、鋯、氮化鉭、矽化鎳、矽化鈷、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、金屬合金、其他合適的材料及/或其組合。閘極電極85可藉由化學氣相沉積(chemical vapor deposition；CVD)、原子層沉積(atomic layer deposition；ALD)、物理氣相沉積(physical vapor deposition；PVD)(濺射)、電鍍或其他合適方法形成。
第19圖係根據本揭露的一實施例的半導體裝置的示意性橫截面圖。在一些實施例中，通道區域110包括單一的金屬二硫族化物單層膜15。源極/汲極區域120包括：金屬硫族化物單層膜MX 125，包括金屬M及除氧外的硫族元素X；合金層105，包括第一金屬層70與金屬硫族元素單層膜125的合金；第一金屬層70；合金層135，包括第一金屬層70與第二金屬層75的合金；及第二金屬層75。
第20圖係根據本揭露的一實施例的半導體裝置的示意性橫截面圖。在一些實施例中，通道區域110包括複數個金屬二硫族化物單層膜15a、15b、15c。源極/汲極 區域120包括：複數個金屬二硫族化物單層膜15a、15b；金屬硫族化物單層膜MX 125，包括金屬M及除氧外的硫族元素X；合金層105，包括第一金屬層70與金屬硫族元素單層膜125的合金；第一金屬層70；合金層135，包括第一金屬層70與第二金屬層75的合金；及第二金屬層75。通道區域110中的金屬二硫族化物膜的數目不限於如所示的三，而可為四個或更多個金屬二硫族化物膜。
第21圖係根據本揭露的一實施例的半導體裝置的示意性橫截面圖。在一些實施例中，通道區域110包括單一的金屬二硫族化物單層膜15a。源極/汲極區域120包括：複數個金屬二硫族化物單層膜15a、15b；金屬硫族化物單層膜MX 125，包括金屬M及除氧外的硫族元素X；合金層105，包括第一金屬層70與金屬硫族元素單層膜125的合金；第一金屬層70；合金層135，包括第一金屬層70與第二金屬層75的合金；及第二金屬層75。源極/汲極區域120中的金屬二硫族化物膜的數目不限於如所示的二，而可為三個或更多個金屬二硫族化物膜。
第22圖係說明根據本揭露的一實施例的製造半導體裝置的方法200的流程圖。方法200包括將電漿90施加至金屬二硫族化物膜15的一部分的操作S210。在一些實施例中，金屬二硫族化物膜15包括一第一金屬及選自由S、Se、Te及其組合所組成之群組的一硫族元素。在操作S220中，在施加電漿90之後，在金屬二硫族化物膜15的該部分上方形成包括一第二金屬的金屬層70。在一些實 施例中，電漿90係氫電漿。在一些實施例中，該方法包括在金屬層70上方形成包括第三金屬的第二金屬層75的操作S230。
第23圖係說明根據本揭露的一實施例的製造半導體裝置的方法300的流程圖。方法300包括在基板10上方形成金屬二硫族化物膜15的操作S310。在一些實施例中，金屬二硫族化物膜15包括一第一金屬及選自由S、Se、Te及其組合所組成之群組的一硫族元素。隨後在操作S320中，在金屬二硫族化物膜15上方形成緩衝層55，且在操作S330中，對緩衝層55進行圖案化以暴露金屬二硫族化物膜15的部分。接著，在操作S340中，自金屬二硫族化物膜15的暴露部分的表面層65電漿剝離該硫族元素。在操作S350中，在該電漿剝離之後，在金屬二硫族化物膜15的暴露部分上方形成包括第二金屬的金屬層70。在一些實施例中，以在10毫托至500毫托範圍內的電漿壓力及在10W至150W範圍內的功率執行該電漿剝離。在一些實施例中，在操作S360中，在金屬層70上方形成包括第三金屬的第二金屬層75。該第三金屬在反應性上低於該第二金屬。
第24圖係說明根據本揭露的一實施例的製造半導體裝置的方法400的流程圖。該方法包括在基板10上方形成第一金屬二硫族化物單層膜15的操作S410，及在第一金屬二硫族化物單層膜15上方形成第二金屬二硫族化物單層膜25的操作S420。第一金屬及第二金屬二硫族化 物膜15、25包括一第一金屬及選自由S、Se、Te及其組合所組成之群組的一硫族元素。在操作S430中，對第二金屬二硫族化物單層膜25進行圖案化以暴露第一金屬二硫族化物單層膜15的部分。在操作S440中，隨後將電漿90施加至第一金屬二硫族化物單層膜15的暴露部分。接著，在操作S450中，在施加電漿90之後，在第一金屬二硫族化物單層膜15的暴露部分上方形成包括第二金屬的金屬層70。在一些實施例中，方法500包括在對第二二硫族化物單層進行圖案化之前，在第二金屬二硫族化物單層膜25上方形成緩衝層55的操作S460。在一些實施例中，方法400包括在金屬層70上方形成包含第三金屬的第二金屬層75。
第25圖係說明根據本揭露的一實施例的製造半導體裝置的方法500的流程圖。方法500包括用氫置換金屬硫族化物膜15的硫族元素以形成具有包含氫的表面層的金屬硫族化物的操作S510。金屬硫族化物膜15包括一第一金屬及選自由S、Se、Te及其組合所組成之群組的一硫族元素。接著，在操作S520中，用第二金屬置換金屬硫族化物的表面層65的氫，以形成具有包括第二金屬的表面層105的金屬硫族化物膜。在一些實施例中，方法500包括在操作S530中，在置換硫族元素之前，在半導體基板10上方形成金屬硫族化物膜15。在一些實施例中，方法500包括在操作S540中，在置換硫族元素之前，在金屬硫族化物膜15上方形成緩衝層55。在一些實施例中，用 氫置換金屬硫族化物膜的硫族元素包括將氫電漿90施加至金屬硫族化物膜15。在一些實施例中，以在10毫托至500毫托的範圍內的電漿壓力及在10W至150W的範圍內的功率施加氫電漿。在一些實施例中，該第一金屬係選自由Mo、W、Pd及Hf所組成之群組中的一或多者。在一些實施例中，該第二金屬係選自由Ni、Mo、In、Ti、W、Sc、Pd、Pt、Co及Ru所組成之群組中的一或多者。在一些實施例中，方法500包括在金屬層70上方形成包含第三金屬的第二金屬層75的操作S550，其中該第三金屬在反應性上低於該第二金屬。
將理解，半導體裝置經歷另外的製造製程以形成特徵，諸如觸點/介層窗、互連金屬層、介電層、鈍化層等。對半導體裝置執行的額外操作可包括光微影術、蝕刻、化學機械拋光、包括快速熱退火的熱處理、沉積、包括離子植入的摻雜、光阻劑灰化及液體溶劑清洗。
在一些實施例中，根據本揭露的金屬合金界面減少界面處的缺陷形成，且防止費米級釘紮效應。本揭露的金屬合金界面結構實現經由金屬至通道的高電流密度。在本揭露的實施例中，自金屬觸點至金屬硫族化物MX2層的電子傳輸不會遇到任何凡得瓦縫隙。因此，接觸電阻藉由無縫合金邊緣接觸結構減小。
將理解，並非全部優點有必要在本文中論述，無特定優點係所有實施例或實例所需的，且其他實施例或實例可提供不同優點。
本揭露的一實施例係一種製造一半導體裝置的方法，該方法包括將一電漿施加至一金屬二硫族化物膜的一部分。該金屬二硫族化物膜包括一第一金屬及選自由S、Se、Te及其組合所組成之群組的一硫族元素。在施加該電漿之後，在該金屬二硫族化物膜的該部分上方形成包括一第二金屬的一金屬層。在一實施例中，該電漿係一氫電漿。在一實施例中，該電漿的壓力在10毫托至500毫托範圍內，且以在10W至150W範圍內的一功率施加該電漿。在一實施例中，該第一金屬係選自由Mo、W、Pd及Hf所組成之群組中的一或多者。在一實施例中，該第二金屬係選自由Ni、Mo、In、Ti、W、Sc、Pd、Pt、Co及Ru所組成之群組中的一或多者。在一實施例中，在處於100℃至300℃範圍內的一溫度下形成該金屬層，或在形成該金屬層之後，將該裝置加熱至處於100℃至300℃範圍內的一溫度。在一實施例中，該方法包括在該金屬層上方形成包括一第三金屬的一第二金屬層。在一實施例中，該第三金屬在反應性上低於該第二金屬。在一實施例中，該第三金屬係選自由Au、Pt、Cu及TiN所組成之群組中的一或多者。在一實施例中，該第二金屬層具有在10nm至100nm範圍內的一厚度。在一實施例中，該第一金屬層具有在1nm至25nm範圍內的一厚度。
本揭露的另一實施例係一種製造一半導體裝置的方法，該方法包括在一基板上方形成一金屬二硫族化物膜，其中該金屬二硫族化物膜包括一第一金屬及選自由S、Se、 Te及其組合所組成之群組的一硫族元素。在該金屬二硫族化物膜上方形成一緩衝層。圖案化該緩衝層以暴露該金屬二硫族化物膜的部分。自該金屬二硫族化物膜的該些暴露部分的一表面層電漿剝離該硫族元素。在該電漿剝離之後，在該金屬二硫族化物膜的該些暴露部分上方形成包括一第二金屬的一金屬層。在一實施例中，該緩衝層係一光阻層或一氧化層。在一實施例中，該電漿剝離包括用氫置換該金屬二硫族化物膜之該些暴露部分的該表面層中的該硫族元素。在一實施例中，該形成一金屬層包括用該第二金屬置換該氫。在一實施例中，以在10毫托至500毫托範圍內的一電漿壓力及在10W至150W範圍內的一功率執行該電漿剝離。在一實施例中，該第一金屬係選自由Mo、W、Pd及Hf所組成之群組中的一或多者。在一實施例中，該第二金屬係選自由Ni、Mo、In、Ti、W、Sc、Pd、Pt、Co及Ru所組成之群組中的一或多者。在一實施例中，該方法包括在該金屬層上方形成包含一第三金屬的一第二金屬層，其中該第三金屬在反應性上低於該第二金屬。在一實施例中，該第三金屬係選自由Au、Pt、Cu及TiN所組成之群組中的一或多者。在一實施例中，該第二金屬層具有在10nm至100nm範圍內的一厚度。在一實施例中，該第一金屬層具有在1nm至25nm範圍內的一厚度。在一實施例中，該金屬二硫族化物膜包含選自由WS2、MoS2、WSe2、MoSe2、WTe2及MoTe2所組成之群組的一金屬二硫族化物。在一實施例中，該基板包括矽、氧化矽或氧 化鋁。
本揭露的另一實施例係一種製造一半導體裝置的方法，該方法包括在一基板上方形成一第一金屬二硫族化物單層膜，及在該第一金屬二硫族化物單層膜上方形成一第二金屬二硫族化物單層膜。該第一金屬二硫族化物膜及該第二金屬二硫族化物膜包括一第一金屬及選自由S、Se、Te及其組合所組成之群組的一硫族元素。對該第二金屬二硫族化物單層膜進行圖案化以暴露該第一金屬二硫族化物單層膜的部分。將一電漿施加至該第一金屬二硫族化物單層膜的該些暴露部分。在施加該電漿之後，在該第一金屬二硫族化物單層膜的該些暴露部分上方形成包括一第二金屬的一金屬層。在一實施例中，該方法包括在對該第二二硫族化物單層進行圖案化之前，在該第二金屬二硫族化物單層膜上方形成一緩衝層。在一實施例中，該電漿係一氫電漿。在一實施例中，該電漿的壓力在10毫托至500毫托範圍內，且以在10W至150W範圍內的一功率施加該電漿。在一實施例中，該第一金屬係選自由Mo、W、Pd及Hf所組成之群組中的一或多者。在一實施例中，該第二金屬係選自由Ni、Mo、In、Ti、W、Sc、Pd、Pt、Co及Ru所組成之群組中的一或多者。在一實施例中，在處於100℃至300℃範圍內的一溫度下形成該金屬層，或在形成該金屬層之後，將該裝置加熱至處於100℃至300℃範圍內的一溫度。在一實施例中，該方法包括在該金屬層上方形成包含一第三金屬的一第二金屬層。在一實 施例中，該第三金屬在反應性上低於該第二金屬。在一實施例中，該第三金屬係選自由Au、Pt、Cu及TiN所組成之群組中的一或多者。
另一實施例係一種製造一半導體裝置的方法，該方法包括在一基板上方形成一第一金屬二硫族化物單層膜，及在該第一金屬二硫族化物單層膜上方形成一第二金屬二硫族化物單層膜。該第一金屬二硫族化物膜及該第二金屬二硫族化物膜包括一第一金屬及選自由S、Se、Te及其組合所組成之群組的一硫族元素。移除該第二金屬二硫族化物單層膜的一第一部分以暴露該第一金屬二硫族化物單層膜的一第一部分。將一電漿施加至該第二金屬二硫族化物單層膜的第二部分。在施加該電漿之後，在該第二金屬二硫族化物單層膜的該些第二部分上方形成包含一第二金屬的一金屬層。在一實施例中，該第一金屬二硫族化物單層膜的該第一部分係該半導體裝置之一通道區域。在一實施例中，該第二金屬二硫族化物單層膜的該些第二部分係該半導體裝置的源極/汲極區域。在一實施例中，該電漿係一氫電漿。在一實施例中，該電漿的壓力在10毫托至500毫托範圍內，且以在10W至150W範圍內的一功率施加該電漿。在一實施例中，該第一金屬及該第二金屬係不同金屬。在一實施例中，該第一金屬係選自由Mo、W、Pd及Hf所組成之群組中的一或多者。在一實施例中，該第二金屬係選自由Ni、Mo、In、Ti、W、Sc、Pd、Pt、Co及Ru所組成之群組中的一或多者。在一實施例中，在 處於100℃至300℃範圍內的一溫度下形成該金屬層，或在形成該金屬層之後，將該裝置加熱至處於100℃至300℃範圍內的一溫度。在一實施例中，該方法包括在該金屬層上方形成包含一第三金屬的一第二金屬層。在一實施例中，該第三金屬在反應性上低於該第二金屬。在一實施例中，該第三金屬係選自由Au、Pt、Cu及TiN所組成之群組中的一或多者。
本揭露的另一實施例係一種製造一半導體裝置的方法，包括用氫置換一金屬硫族化物膜的硫族元素以形成一金屬硫族化物，該金屬硫族化物具有包含氫的一表面層。該金屬硫族化物膜包括一第一金屬及選自由S、Se、Te及其組合所組成之群組的一硫族元素。用該第二金屬置換該金屬硫族化物的該表面層的該氫以形成一金屬硫族化物膜，該金屬硫族化物膜具有包括該第二金屬的一表面層。在一實施例中，該方法包括在置換該硫族元素之前，在一半導體基板上方形成該金屬硫族化物膜。在一實施例中，該方法包括在置換該硫族元素之前，在該金屬硫族化物膜上方形成一緩衝層。在一實施例中，該緩衝層係一光阻層或一氧化層。在一實施例中，該氧化層包括氧化矽或氧化鋁。在一實施例中，該用氫置換該金屬硫族化物膜的該硫族元素包括將一氫電漿施加至該金屬硫族化物膜。在一實施例中，以在10毫托至500毫托範圍內的一電漿壓力及在10W至150W範圍內的一功率施加該氫電漿。在一實施例中，該第一金屬係選自由Mo、W、Pd及Hf所組成之群 組中的一或多者。在一實施例中，該第二金屬係選自由Ni、Mo、In、Ti、W、Sc、Pd、Pt、Co及Ru所組成之群組中的一或多者。在一實施例中，該方法包括在該金屬層上方形成包含一第三金屬的一第二金屬層，其中該第三金屬在反應性上低於該第二金屬。
本揭露的另一實施例係一種製造一半導體裝置的方法，該方法包括在一基板上方形成一金屬二硫族化物膜，其中該金屬二硫族化物膜包括一第一金屬及選自由S、Se、Te及其組合所組成之群組的一硫族元素。在該金屬二硫族化物膜上方形成一緩衝層。圖案化該緩衝層以暴露該金屬二硫族化物膜的部分。用氫置換該金屬二硫族化物膜的該些暴露部分的一表面層中的該硫族元素，且用不同於該第一金屬的一第二金屬置換該金屬二硫族化物膜的該些暴露部分的該表面層中的該氫。在一實施例中，該緩衝層係一光阻層或一氧化層。在一實施例中，該氧化層包括氧化矽或氧化鋁。在一實施例中，該用氫置換該金屬二硫族化物膜的該些暴露部分的該表面層中的硫族元素包括將一氫電漿施加至該金屬二硫族化物膜。在一實施例中，以在10毫托至500毫托範圍內的一電漿壓力及在10W至150W範圍內的一功率施加該氫電漿。在一實施例中，該第一金屬係選自由Mo、W、Pd及Hf所組成之群組中的一或多者。在一實施例中，該第二金屬係選自由Ni、Mo、In、Ti、W、Sc、Pd、Pt、Co及Ru所組成之群組中的一或多者。在一實施例中，該方法包括在該金屬層上方形成包 含一第三金屬的一第二金屬層，其中該第三金屬在反應性上低於該第二金屬。在一實施例中，該第三金屬係選自由Au、Pt、Cu及TiN所組成之群組。
本揭露的另一實施例係一種半導體裝置，該半導體裝置包括設置在一基板上方的一金屬硫族化物膜，其中該金屬硫族化物膜包括一第一金屬及選自由S、Se、Te及其組合所組成之群組的一硫族元素。該金屬硫族化物膜具有一第一表面部分及一第二表面部分。一金屬層設置在該金屬硫族化物膜上方，其中該金屬層包含一第二金屬。該金屬層設置在該第一表面部分上方且未設置在該第二表面部分上方，且該金屬層化學鍵合至該金屬硫族化物膜。在一實施例中，該第一金屬係選自由Mo、W、Pd及Hf所組成之群組中的一或多者。在一實施例中，該第二金屬係選自由Ni、Mo、In、Ti、W、Sc、Pd、Pt、Co及Ru所組成之群組中的一或多者。在一實施例中，包括一第三金屬的一第二金屬層設置在該金屬層上方。在一實施例中，該第三金屬在反應性上低於該第二金屬。在一實施例中，該第三金屬係選自由Au、Pt、Cu及TiN所組成之群組中的一或多者。在一實施例中，該第二金屬層具有在10nm至100nm範圍內的一厚度。在一實施例中，該第一金屬層具有在1nm至25nm範圍內的一厚度。在一實施例中，該金屬二硫族化物膜包括W或Mo。在一實施例中，該基板包括矽、氧化矽或氧化鋁。
本揭露的另一實施例係一種半導體裝置，該半導體 裝置包括設置在一基板上方的一第一金屬硫族化物單層膜。一第二金屬硫族化物單層膜係設置在該第一金屬硫族化物單層膜上方。該第一金屬硫族化物單層膜及該第二金屬硫族化物單層膜各自包括一第一金屬及選自由S、Se、Te及其組合所組成之群組的一硫族元素。該第二金屬硫族化物單層膜經圖案化，使得該第一金屬硫族化物單層膜的部分經由該第二金屬硫族化物單層膜的圖案化部分暴露。一金屬層設置在經由該第二金屬硫族化物單層膜暴露的該第一金屬硫族化物單層膜的部分上方，其中該金屬層包含一第二金屬，且該金屬層化學鍵合至該第一金屬硫族化物單層膜。在一實施例中，該第一金屬係選自由Mo、W、Pd及Hf所組成之群組中的一或多者。在一實施例中，該第二金屬係選自由Ni、Mo、In、Ti、W、Sc、Pd、Pt、Co及Ru所組成之群組中的一或多者。在一實施例中，該半導體裝置包括設置在該金屬層上方的包含一第三金屬的一第二金屬層。在一實施例中，該第三金屬在反應性上低於該第二金屬。在一實施例中，該第三金屬係選自由Au、Pt、Cu及TiN所組成之群組中的一或多者。在一實施例中，該第二金屬層具有在10nm至100nm範圍內的一厚度。在一實施例中，該第一金屬層具有在1nm至25nm範圍內的一厚度。
本揭露的另一實施例係一種半導體裝置，該半導體裝置包括設置在一半導體基板的一第一區域上方的一通道區域，其中該通道區域包括一或多個金屬二硫族化物單層。 源極/汲極區域設置在該半導體基板的一第二區域上方，其中該半導體基板的該些第二區域在該半導體基板的該第一區域的對置側上。該些源極/汲極區域包括一或多個金屬硫族化物單層。該些金屬硫族化物單層中的每一者包括該第一金屬及選自由S、Se、Te及其組合所組成之群組的一硫族元素。包括一第二金屬的一金屬層設置在該些源極/汲極區域上方，且該金屬層在該第二區域中化學鍵合至該金屬硫族化物單層。在一實施例中，該第一金屬係選自由Mo、W、Pd及Hf所組成之群組中的一或多者。在一實施例中，該第二金屬係選自由Ni、Mo、In、Ti、W、Sc、Pd、Pt、Co及Ru所組成之群組中的一或多者。在一實施例中，該半導體裝置包括設置在該金屬層上方的包括一第三金屬的一第二金屬層。在一實施例中，該第三金屬在反應性上低於該第二金屬。在一實施例中，該第三金屬係選自由Au、Pt、Cu及TiN所組成之群組中的一或多者。在一實施例中，該第二金屬層具有在10nm至100nm範圍內的一厚度。在一實施例中，該第一金屬層具有在1nm至25nm範圍內的一厚度。在一實施例中，該通道區域係由單一的金屬二硫族化物單層形成，且該些源極/汲極區域包括兩個或更多個金屬硫族化物單層。在一實施例中，該通道區域係由兩個或更多個金屬二硫族化物單層形成，且該些源極/汲極區域係由單一的金屬硫族化物單層形成。在一實施例中，該些金屬二硫族化物膜包括選自由WS2、MoS2、WSe2、MoSe2、WTe2及MoTe2所組成之群組的一金屬二硫族 化物。在一實施例中，該半導體基板包括矽、氧化矽或氧化鋁。在一實施例中，該些金屬二硫族化物膜具有0.5nm至10nm的一厚度。
前文概述幾個實施例或實例的特徵，使得熟習此項技術者可更好地理解本揭露的態樣。熟習此項技術者應瞭解，該些熟習此項技術者可容易使用本揭露作為用於設計或修改用於實現相同目的及/或達成在本文中引入的實施例或實例的相同優點的其他製程及結構的基礎。熟習此項技術者亦將認識到，此等等效構造不背離本揭露的精神及範疇，且熟習此項技術者可在不背離本揭露的精神及範疇的情況下作出本文中的各種改變、取代及更改。
10:基板
15:第一金屬二硫族化物膜
70:第一金屬層
75:第二金屬層
80:閘極介電層
85:閘極電極層
105:合金層
110:通道區域
120:源極/汲極區域

Claims (10)

  1. 一種製造半導體裝置的方法，包含：將一電漿施加至一金屬二硫族化物膜的一部分，其中該金屬二硫族化物膜包含一第一金屬及選自由S、Se、Te及其組合所組成之群組的一硫族元素，並且該電漿剝離該金屬二硫族化物膜的該部分的一表面層的該硫族元素；以及在施加該電漿之後，在該金屬二硫族化物膜的該部分上方形成包含一第二金屬的一金屬層，並且該第一金屬與該第二金屬之間形成一合金。
  2. 如請求項1所述之製造半導體裝置的方法，其中該電漿的一壓力在10毫托至500毫托範圍內，且以在10W至150W範圍內的一功率施加該電漿。
  3. 如請求項1所述之製造半導體裝置的方法，其中該第一金屬係選自由Mo、W、Pd及Hf所組成之群組中的一或多者。
  4. 如請求項1所述之製造半導體裝置的方法，其中該第二金屬係選自由Ni、Mo、In、Ti、W、Sc、Pd、Pt、Co及Ru所組成之群組中的一或多者。
  5. 如請求項1所述之製造半導體裝置的方法，其中在100℃至300℃範圍內的一溫度下形成該金屬層， 或在形成該金屬層之後，將該半導體裝置加熱至一溫度介於100℃至300℃範圍內。
  6. 一種製造半導體裝置的方法，包含：在一基板上方形成一金屬二硫族化物膜，其中該金屬二硫族化物膜包含一第一金屬及選自由S、Se、Te及其組合所組成之群組的一硫族元素；在該金屬二硫族化物膜上方形成一緩衝層；圖案化該緩衝層以暴露該金屬二硫族化物膜的多個部分；自該金屬二硫族化物膜的該些暴露部分的一表面層電漿剝離該硫族元素；以及在該電漿剝離後，在該金屬二硫族化物膜的該些暴露部分上方形成包含一第二金屬的一金屬層。
  7. 如請求項6所述之製造半導體裝置的方法，其中該緩衝層為一光阻層或一氧化層。
  8. 如請求項6所述之製造半導體裝置的方法，其中該電漿剝離包括用一氫置換該金屬二硫族化物膜的該些暴露部分的該表面層中的該硫族元素。
  9. 如請求項6所述之製造半導體裝置的方法，更包含在該金屬層上方形成包含一第三金屬的一第二金屬 層，其中該第三金屬的反應性比該第二金屬低。
  10. 一種半導體裝置，包含：一金屬硫族化物膜，設置在一基板上方，其中該金屬硫族化物膜包含一第一金屬M及選自由S、Se、Te及其組合所組成之群組的一硫族元素X，且該金屬硫族化物膜具有一第一表面部分及一第二表面部分；一第一金屬層，設置在該金屬硫族化物膜上方，其中該第一金屬層包含一第二金屬M2，該第一金屬層設置在該第一表面部分上方且未設置在該第二表面部分上方，且該第一金屬層為化學鍵合至該金屬硫族化物膜，該金屬硫化物膜與該第一金屬層之間為一合金MXM2；以及一第二金屬層，設置在該第一金屬層上方，其中該第二金屬層包含一第三金屬，並且該第三金屬在反應性上低於該第二金屬。
TW109145988A 2019-12-31 2020-12-24 半導體裝置及製造半導體裝置的方法 TWI765492B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/732,205 US11430666B2 (en) 2019-12-31 2019-12-31 Semiconductor device and method of manufacturing semiconductor device
US16/732,205 2019-12-31

Publications (2)

Publication Number Publication Date
TW202127540A TW202127540A (zh) 2021-07-16
TWI765492B true TWI765492B (zh) 2022-05-21

Family

ID=76310384

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109145988A TWI765492B (zh) 2019-12-31 2020-12-24 半導體裝置及製造半導體裝置的方法

Country Status (5)

Country Link
US (3) US11430666B2 (zh)
KR (1) KR102311451B1 (zh)
CN (1) CN113130326A (zh)
DE (1) DE102020100942B4 (zh)
TW (1) TWI765492B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102322800B1 (ko) * 2020-05-20 2021-11-08 성균관대학교산학협력단 이종접합 소재 및 이의 제조 방법
US20220102495A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Transistors including two-dimensional materials
US20220411918A1 (en) * 2021-06-28 2022-12-29 Applied Materials, Inc. Low temperature growth of transition metal chalcogenides
TW202316484A (zh) * 2021-10-06 2023-04-16 國立中央大學 人造二維材料及其製造方法
TWI833121B (zh) * 2021-10-14 2024-02-21 瑞礱科技股份有限公司 半導體元件
CN114096028B (zh) * 2021-11-09 2024-06-25 清华大学 二维半导体电致发光装置及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150294875A1 (en) * 2014-04-15 2015-10-15 University Of Central Florida Research Foundation, Inc. Plasma treated semiconductor dichalcogenide materials and devices therefrom
TW201836006A (zh) * 2017-03-17 2018-10-01 台灣積體電路製造股份有限公司 半導體元件製造方法
WO2019191031A1 (en) * 2018-03-27 2019-10-03 Corning Incorporated Methods for forming thin film transistors on a glass substrate and liquid crystal displays formed therefrom

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2886066B2 (ja) * 1993-11-16 1999-04-26 株式会社フロンテック 薄膜トランジスタ基板およびその製造方法
US10325987B2 (en) * 2015-04-16 2019-06-18 Cornell University Monolayer films of semiconducting metal dichalcogenides, methods of making same, and uses of same
US9899537B2 (en) * 2016-05-31 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with transition metal dichalocogenide hetero-structure
US10147603B2 (en) * 2016-06-29 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a FET using a two dimensional transition metal dichalcogenide including a low power oxygen plasma treatment
KR20180065396A (ko) 2016-12-07 2018-06-18 고려대학교 세종산학협력단 포토 트랜지스터 및 그 제조 방법, 포토 센싱 표시장치
KR102008158B1 (ko) 2017-05-10 2019-08-07 성균관대학교산학협력단 비휘발성 메모리 소자 및 이의 제조방법
KR101972739B1 (ko) 2017-07-29 2019-04-25 한국표준과학연구원 반도체 소자 및 반도체 소자의 제조방법
KR101853588B1 (ko) * 2017-08-01 2018-04-30 성균관대학교산학협력단 반도체 소자, 광전 소자, 및 전이금속 디칼코게나이드 박막의 제조 방법
TWI751406B (zh) * 2018-03-06 2022-01-01 美商應用材料股份有限公司 形成金屬硫系化物柱體之方法
US20210408375A1 (en) * 2020-06-29 2021-12-30 Intel Corporation Transition metal dichalcogenide (tmd) layer stack for transistor applications and methods of fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150294875A1 (en) * 2014-04-15 2015-10-15 University Of Central Florida Research Foundation, Inc. Plasma treated semiconductor dichalcogenide materials and devices therefrom
TW201836006A (zh) * 2017-03-17 2018-10-01 台灣積體電路製造股份有限公司 半導體元件製造方法
WO2019191031A1 (en) * 2018-03-27 2019-10-03 Corning Incorporated Methods for forming thin film transistors on a glass substrate and liquid crystal displays formed therefrom

Also Published As

Publication number Publication date
US11430666B2 (en) 2022-08-30
TW202127540A (zh) 2021-07-16
DE102020100942B4 (de) 2022-02-24
US20210202265A1 (en) 2021-07-01
US20220367207A1 (en) 2022-11-17
DE102020100942A1 (de) 2021-07-01
US20240178005A1 (en) 2024-05-30
KR20210086927A (ko) 2021-07-09
KR102311451B1 (ko) 2021-10-14
CN113130326A (zh) 2021-07-16
US11923203B2 (en) 2024-03-05

Similar Documents

Publication Publication Date Title
TWI765492B (zh) 半導體裝置及製造半導體裝置的方法
US10985019B2 (en) Method of forming a semiconductor device using layered etching and repairing of damaged portions
US9559168B2 (en) Field effect transistors and methods of forming same
JP7303874B2 (ja) ビット線抵抗低減のためのキャップ層
US10283629B2 (en) Scalable process for the formation of self aligned, planar electrodes for devices employing one or two dimensional lattice structures
US9147824B1 (en) Reactive contacts for 2D layered metal dichalcogenides
TW202000580A (zh) 製造二維材料結構的方法
CN112420833A (zh) 半导体元件
KR101094658B1 (ko) 비휘발성 저항 스위칭 메모리 제조 방법 및 비휘발성 저항 스위칭 메모리 소자
KR101749599B1 (ko) 모스펫의 접촉저항 감소 방법
Huang et al. Suppression of threshold voltage variation by TiN surface treatment for N-FinFETs with very thin work function metal layers
TW202221794A (zh) 半導體裝置及形成半導體裝置之方法
TW202326805A (zh) 半導體元件的形成方法
TW201939752A (zh) 半導體結構
US20230317852A1 (en) Semiconductor device and method for forming the same
US20230112348A1 (en) Tunneling device having intermediate layer using natural oxide film and method of manufacturing tunneling device
TW202315129A (zh) 半導體裝置
WO2019104482A1 (zh) 一种石墨烯晶体管的制备方法
TW202308119A (zh) 利用自對準位元線製程縮放dram之方法
TW202040822A (zh) 半導體裝置