KR101972739B1 - 반도체 소자 및 반도체 소자의 제조방법 - Google Patents

반도체 소자 및 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR101972739B1
KR101972739B1 KR1020170096592A KR20170096592A KR101972739B1 KR 101972739 B1 KR101972739 B1 KR 101972739B1 KR 1020170096592 A KR1020170096592 A KR 1020170096592A KR 20170096592 A KR20170096592 A KR 20170096592A KR 101972739 B1 KR101972739 B1 KR 101972739B1
Authority
KR
South Korea
Prior art keywords
thin film
tmd
tmd thin
semiconductor device
plasma
Prior art date
Application number
KR1020170096592A
Other languages
English (en)
Other versions
KR20190012891A (ko
Inventor
김태완
이효창
강상우
김정형
Original Assignee
한국표준과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국표준과학연구원 filed Critical 한국표준과학연구원
Priority to KR1020170096592A priority Critical patent/KR101972739B1/ko
Publication of KR20190012891A publication Critical patent/KR20190012891A/ko
Application granted granted Critical
Publication of KR101972739B1 publication Critical patent/KR101972739B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자 제조방법에 관한 것으로서, 기판 상에 셀레늄(Se) 또는 텔루륨(Te) 중 어느 하나를 포함하는 반도체성 구조상(phase)인 TMD 박막을 형성하는 단계; 상기 TMD 박막 상부에 마스크층을 형성하는 단계; 상기 TMD 박막의 상전이를 위한 부분을 노출시키기 위하여 상기 마스크층을 제거하는 단계; 10 mTorr ~ 100 mTorr 사이의 압력에서 플라즈마를 발생하는 단계; 상기 마스크층이 제거되어 노출된 상기 TMD 박막에 대하여 상기 플라즈마로부터 가속 이온을 충돌시키는 단계; 상기 TMD 박막의 금속성 부분에 금속 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.

Description

반도체 소자 및 반도체 소자의 제조방법{Semiconductor device and Method for manufacturing thereof}
본 발명은 반도체 소자 및 반도체 소자 제조방법에 관한 것으로, 2차원 물질인 전이금속 디칼코케나이드(TMD: Transition Metal Dichalcogenide)의 반도체성 물질과 금속 전극간의 접합 방법 및 그 반도체 소자에 관한 것이다. 좀 더 구체적으로 본 발명은 플라즈마 처리에 의하여 2차원 물질인 전이금속 디칼코게나이드(이하 ‘TMD’라 한다)의 국부적인 상전이를 가능하도록 하여 2차원 물질인 반도체와 금속 전극의 오믹접합을 형성하는 방법 및 그 반도체 소자에 관한 것이다.
2차원 물질로 잘 알려져 있는 그래핀(graphene)은 높은 전도성을 가지지만, 밴드갭 형성이 어려워 반도체 소자로 사용되는데 한계가 있었으나, 이와 달리 2차원 물질인 TMD는 적당한 밴드갭을 가지며 구조상(phase)에 따라 금속성, 반도체성을 가지게 되어 많은 주목을 받고 있다.
TMD는 전이금속 칼코겐화합물이라 불리우며 분자식은 MX2(M: 전이금속, X: 칼코겐원소)로 나타낼 수 있고, TMD의 구조상은 2H, 1T, T’ 상(phase)으로 나눠지며, 2H 상을 갖는 TMD는 대략 1.4 ~ 2.0 eV 범위의 밴드갭을 가지고 있어 반도체성을 가지므로 반도체 소자로서의 응용 가능성이 높다.
집적회로에서 반도체 소자는 금속을 통해서 회로에 연결되고, 반도체와 금속의 접촉저항은 소자의 성능을 저하시키지 않을 정도로 충분히 낮아야 하며, 이러한 낮은 저항을 갖는 접촉을 오믹접합(ohmic contact)이라고 한다.
TMD는 층의 개수에 따라 밴드갭의 크기가 달라지는데 일반적으로, TMD의 밴드갭은 층의 개수가 증가할수록 작아지며, 단일층 구조의 TMD가 가장 큰 밴드갭을 갖는다.
그런데 밴드갭이 큰 단일층 구조의 반도체성 TMD와 금속 전극의 접합시 쇼트키 장벽(Schottky barrier)이라고 부르는 에너지 장벽이 형성되어 단일층 구조의 반도체성 TMD와 금속 전극의 사이에 아주 큰 접촉 저항이 발생한다.
일반적으로 사용되는 반도체 물질인 실리콘은 금속 및 반도체 접합시 고농도로 도핑되고 도금처리되어 오믹접합을 하게 되지만, 2차원 물질인 TMD는 도핑에 의한 오믹접합이 어려워 문제점이 있다.
공개특허공보 제10-2016-0120057호는 2차원 물질을 이용한 전자소자 및 그 제조 방법에 관한 것으로서, TMD는 층의 개수에 따라 밴드갭의 크기가 달라지는 성질을 갖고 있는바, 활성층으로서 밴드갭을 갖는 단일층 구조의 2차원 물질로 이루어진 채널 영역을 포함하고, 제 1 및 제 2 전극과 접촉하는 부분으로서 상대적으로 작은 밴드갭을 갖는 다층 구조의 제 1 다층 2차원 물질 영역과 제 2 다층 2차원 물질 영역을 포함하고 있다.
등록특허공보 제10-1641654호는 반도체 소자 및 반도체 소자 제조방법에 관한 것으로서, 반도체성 2차원 TMD 화합물이 증착되어 형성되는 액티브층과 금속성 2차원 TMD 화합물이 증착되어 형성되는 전극층을 포함하고, 상기 액티브층과 상기 전극층의 계면에 상기 반도체성 2차원 TMD 화합물 및 상기 금속성 2차원 TMD 화합물이 합금 형성되어 오믹접합이 이루어지는 컨택층을 포함하고 있다.
또한 금속 전극과 접합되는 반도체상 TMD 박막 부분에 레이저를 조사하여 국소적으로 상전이를 유발함으로써 TMD 박막과 금속 전극의 접촉 저항을 낮추는 방법이 있으나, 레이저를 조사하는 방법은 대면적으로 적용하는 것이 어려워 대량 생산이 어렵다는 문제점이 있다.
공개특허공보 제10-2016-0120057호 등록특허공보 제10-1641654호
본 발명은 상기 문제점들을 해결하기 위한 것으로서, 2차원 물질의 반도체와 금속 전극의 오믹접합을 형성하는 방법 및 그 반도체 소자를 제공하는 것을 목적으로 한다.
또한, 본 발명의 다른 목적은 대면적으로 균일한 2차원 물질의 반도체와 금속 전극의 오믹접합을 형성하는 것을 목적으로 한다.
본 발명이 해결하고자 하는 과제는 상기 목적으로만 제한하지 아니하고, 위에서 명시적으로 나타내지 아니한 다른 기술적 과제는 이하 본 발명의 구성 및 작용을 통하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 쉽게 이해할 수 있을 것이다.
본 발명에서는, 상기 과제를 해결하기 위하여 이하의 구성을 포함한다.
본 발명은 반도체 소자 제조방법에 관한 것으로서, 기판 상에 셀레늄(Se) 또는 텔루륨(Te) 중 어느 하나를 포함하는 반도체성 구조상(phase)인 TMD 박막을 형성하는 단계; 상기 TMD 박막 상부에 마스크층을 형성하는 단계; 상기 TMD 박막의 상전이를 위한 부분을 노출시키기 위하여 상기 마스크층을 제거하는 단계; 10 mTorr ~ 100 mTorr 사이의 압력에서 플라즈마를 발생하는 단계; 상기 마스크층이 제거되어 노출된 상기 TMD 박막에 대하여 상기 플라즈마로부터 가속 이온을 충돌시키는 단계; 상기 TMD 박막의 금속성 부분에 금속 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
또한 본 발명의 상기 기판 상에 TMD 박막을 형성하는 단계에서 상기 TMD 박막은 반도체성 구조상(phase) 또는 금속성 구조상(phase)인 것을 특징으로 한다.
또한 본 발명의 상기 TMD 박막은 단일층의 2차원 물질인 것을 특징으로 한다.
또한 본 발명의 상기 금속 전극은 본딩 와이어인 것을 특징으로 한다.
또한 본 발명은 반도체 소자에 관한 것으로서, 상기 반도체 소자의 제조방법에 의하여 제조되는 것을 특징으로 한다.
본 발명은 대면적으로 균일한 2차원 물질의 반도체와 금속의 오믹접합을 형성하는 것이 가능한 효과가 있다.
또한 본 발명은 원하지 아니하는 다른 부분에 손상을 가하지 아니하고 2차원 물질의 반도체와 금속의 오믹접합을 형성하는 것이 가능한 효과가 있다.
본 발명에 의한 효과는 상기 효과로만 제한하지 아니하고, 위에서 명시적으로 나타내지 아니한 다른 효과는 이하 본 발명의 구성 및 작용을 통하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 쉽게 이해할 수 있을 것이다.
도 1a 내지 도 1e는 TMD 박막과 금속 전극의 오믹접합을 형성하는 방법을 단계적으로 도시한다.
도 2a 및 도 2b는 TMD 박막과 금속 전극의 접합 구조에 대하여 도시한다.
이하 본 발명의 바람직한 실시예에 따른 전체적인 구성 및 작용에 대해 설명하기로 한다. 이러한 실시예는 예시적인 것으로서 본 발명의 구성 및 작용을 제한하지는 아니하고, 실시예에서 명시적으로 나타내지 아니한 다른 구성 및 작용도 이하 본 발명의 실시예를 통하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 쉽게 이해할 수 있는 경우는 본 발명의 기술적 사상으로 볼 수 있을 것이다.
최근 플라즈마 연구가 활발히 진행되면서 여러 분야에 응용되고 있으며, 그 중에서도 플라즈마 처리에 의하여 저온 처리가 가능하고, 대면적으로 원하는 부분만 처리가 가능하여 표면 개질 등에서 많이 활용되고 있다.
그러나 종래 플라즈마 처리가 2차원 소재에 대한 상전이를 위하여 사용된 경우가 없고, 단지 표면 개질 정도로만 사용되고 있다.
2차원 소재 중 TMD는 금속성 및 반도체성을 가지고, TMD의 상전이에 필요한 에너지를 가하기 위하여 일반적으로 섭씨 수백도에서 수천도에 이르는 열을 가하는 것이 일반적인데, 이와 같은 고온의 열은 다른 소자들에 손상을 가할 수 있어 적용이 쉽지 않다.
이와 달리, 플라즈마 처리는 저온 처리가 가능하고 원하는 부분에 대해서만 적용이 가능하며 대면적으로도 적용이 가능하므로, 대량 생산을 위하여 큰 장점을 가진다.
한편 2차원 소재인 TMD는 전이금속과 칼코겐 원소의 화합물로서, TMD의 분자식은 MX2(M: 전이금속, X: 칼코겐원소)로 나타낼 수 있으며, 상전이를 일으키는데 필요한 상전이 에너지가 화합물을 이루는 원소에 따라 달라진다.
전이금속은 주기율표에서 4~7주기, 3~12족 까지의 원소로서, 스칸듐(Sc), 티타늄(Ti), 바나듐(V), 크로뮴(Cr), 망가니즈(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 이트륨(Y), 지르코늄(Zr), 나이오븀(Nb), 몰리브데넘(Mo), 테크네튬(Tc), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 은(Ag), 카드뮴(Cd), 하프늄(Hf), 탄탈럼(Ta), 텅스텐(W), 레늄(Re), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 금(Au), 수은(Hg), 러더포듐(Rf), 더브늄(Db), 시보?(Sg), 보륨(Bh), 하슘(Hs) 등이 있다.
칼코겐원소는 주기율표에서 16족 원소로서 산소(O), 황(S), 셀레늄(Se), 텔루륨(Te), 폴로늄(Po), 리버모륨(Lv)이 있으며, 특히 이들 중 황(S), 셀레늄(Se), 텔루륨(Te)을 주로 칼코겐원소라고 한다.
이하 발명의 구체적인 실시예에 따른 전체적인 구성 및 동작에 대해 설명하기로 한다.
도 1a 내지 도 1e를 참조하면, 본 발명은 반도체 소자 및 반도체 소자의 제조방법에 관한 것으로서, TMD 박막과 금속 전극의 오믹접합을 형성하는 방법을 단계적으로 나타낸다.
기판(1) 상에 형성되는 2차원 소재인 TMD 박막(100)은 단일층 또는 복수층으로서 종래 TMD 박막(100)의 형성 방법에 의하여 형성될 수 있다.
기판(1)에 상기 TMD 박막(100)이 형성된 후, 상기 TMD 박막(100) 상부에 마스크층(200)이 형성되고 상기 TMD 박막(100)의 상전이를 위한 부분이 노출되도록 상기 TMD 박막(100)의 상전이를 위한 부분 상부에 형성된 마스크층(200)의 일부분이 제거된다.
상기 TMD 박막(100) 상부에 플라즈마를 발생시키고 상기 기판(1)과 플마즈마 사이에 형성되는 쉬스 전압에 의해 가속되는 이온이 상기 기판(1)에 형성된 TMD 박막(100)의 상전이를 위하여 노출된 부분에 충돌하면서 에너지를 전달하게 된다.
상기 TMD 박막(100)은 그 구조상(phase)에 따라 화학적 포텐셜이 달라지고, 상기 TMD 박막(100)을 형성하는 전이금속 및 칼코겐원소에 따라 상전이에 필요한 에너지도 달라지게 된다.
온도에 의하여 상기 TMD 박막(100)의 상전이를 일으키는 경우에는 수백도에서 수천도의 열이 필요하고 고온 환경은 에너지 소모가 비효율적일 뿐만 아니라 다른 소자들에게 손상을 가할 수 있지만, 플라즈마로부터 가속되는 이온은 수볼트에서 수십볼트에 의하여 가속되는 이온의 에너지만으로 상전이에 필요한 에너지를 전달할 수 있게 된다.
또한 플라즈마로부터 가속되는 이온은 대면적으로도 적용이 가능하고 마스크층(200)에 의하여 원하는 부분에 대해서만 에너지를 전달할 수 있으므로, 대량 생산에 유리하며, 한 번의 플라즈마 공정으로 기판(1)에 형성된 TMD 박막(100) 전체에 대하여 상전이를 일으킬 수 있다.
도 1a 내지 도 1e에 나타난 TMD 박막(100)은 하나만 도시되어 있으나, 기판(1)의 크기에 따라 TMD 박막(100)이 포함되는 반도체 소자의 갯수는 달라질 수 있고, 상기 플라즈마로부터 가속되는 이온은 상기 기판(1)에 형성되는 복수의 반도체 소자에 대해서 한번에 상전이을 일으킬 수 있게 된다.
공정 조건에 따라서 선택적으로, 상기 플라즈마 공정을 여러 번 수행하여 TMD 박막(100)의 상전이를 유발할 수도 있는데, TMD 박막(100)을 이루는 전이금속과 칼코겐원소에 따라 상전이에 필요한 에너지가 큰 경우에는 상기 플라즈마 공정을 여러 번 수행할 수도 있다.
또한 TMD 박막(100)의 상전이 에너지보다 너무 큰 에너지를 가함으로써 TMD 박막의 결정구조에 손상이 가해질 수도 있으므로, 플라즈마 공정 이후 TMD 박막의 상전이 여부를 검사할 수 있으며, 플라즈마 공정이 여러 번 수행됨으로써 상전이 에너지를 가하는 경우에는 상기 플라즈마 공정들의 각 공정 사이에 TMD 박막의 상전이 여부를 검사할 수도 있다. 이러한 상전이 여부를 검사하기 위하여 라만 분광법, 원자간력 현미경(AFM: Atomic Force Microscope), 투과전자 현미경(TEM: Transmission Electron Microscope) 등이 사용될 수 있다.
플라즈마 발생 가스로는 아르곤(Ar) 가스와 같은 불활성 기체 또는 불활성 기체에 분자 기체를 혼합하여 사용할 수 있는데, 1 mTorr ~ 100 Torr 사이의 압력에서 상기 기체를 이온화하여 플라즈마를 생성시킬 수 있으며, 바람직하게는 10 mTorr ~ 100 mTorr 사이의 압력에서 플라즈마를 생성시킬 수 있다.
1: 기판 100: TMD 박막
101: 금속성 구조상 102: 반도체성 구조상
200: 마스크층 300: 금속 전극
400: 본딩 와이어

Claims (6)

  1. 기판 상에 셀레늄(Se) 또는 텔루륨(Te) 중 어느 하나를 포함하는 반도체성 구조상(phase)인 TMD 박막을 형성하는 단계;
    상기 TMD 박막 상부에 마스크층을 형성하는 단계;
    상기 TMD 박막의 상전이를 위한 부분을 노출시키기 위하여 상기 마스크층을 제거하는 단계;
    10 mTorr ~ 100 mTorr 사이의 압력에서 플라즈마를 발생하는 단계;
    상기 마스크층이 제거되어 노출된 상기 TMD 박막에 대하여 상기 플라즈마로부터 가속 이온을 충돌시키는 단계;
    상기 TMD 박막의 금속성 부분에 금속 전극을 형성하는 단계;를 포함하는 것
    을 특징으로 하는 반도체 소자의 제조방법.

  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 TMD 박막은 단일층의 2차원 물질인 것을 특징으로 하는 반도체 소자의 제조방법.

  5. 제 1 항에 있어서,
    상기 금속 전극은 본딩 와이어인 것을 특징으로 하는 반도체 소자의 제조방법.

  6. 제 1 항, 제 4 항, 제 5 항 중 어느 한 항의 반도체 소자의 제조방법에 의하여 제조되는 것을 특징으로 하는 반도체 소자.
KR1020170096592A 2017-07-29 2017-07-29 반도체 소자 및 반도체 소자의 제조방법 KR101972739B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170096592A KR101972739B1 (ko) 2017-07-29 2017-07-29 반도체 소자 및 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170096592A KR101972739B1 (ko) 2017-07-29 2017-07-29 반도체 소자 및 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20190012891A KR20190012891A (ko) 2019-02-11
KR101972739B1 true KR101972739B1 (ko) 2019-04-25

Family

ID=65369934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170096592A KR101972739B1 (ko) 2017-07-29 2017-07-29 반도체 소자 및 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR101972739B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11430666B2 (en) 2019-12-31 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016100538A1 (en) 2014-12-16 2016-06-23 University Of Southern California Bulk direct gap mos2 by plasma induced layer decoupling

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102232755B1 (ko) 2015-04-07 2021-03-26 삼성전자주식회사 2차원 물질을 이용한 전자소자 및 그 제조 방법
KR101641654B1 (ko) 2015-05-13 2016-07-22 한국기계연구원 반도체 소자 및 반도체 소자 제조방법
KR101927579B1 (ko) * 2016-02-19 2018-12-10 경희대학교 산학협력단 전이금속 디칼코게나이드 박막 트랜지스터 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016100538A1 (en) 2014-12-16 2016-06-23 University Of Southern California Bulk direct gap mos2 by plasma induced layer decoupling

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Jianqi Zhu et al. Argon Plasma Induced Phase Transition in Monolayer MoS2. Journal of the American Chemical Society. 2017.07.21. Vol. 139, Number 30, pp10216-10219*
Shengxue Yang et al. High-Performance Few-layer Mo-doped ReSe2 Nanosheet Photodetectors. Scientific Reports. 2014.06.25. Vol. 4, Number 5442, pp1-6*
논문1
논문2

Also Published As

Publication number Publication date
KR20190012891A (ko) 2019-02-11

Similar Documents

Publication Publication Date Title
US10985019B2 (en) Method of forming a semiconductor device using layered etching and repairing of damaged portions
JP5708493B2 (ja) 半導体装置及びその製造方法
US6903365B1 (en) Electronic device using carbon element linear structure and production method thereof
US7553472B2 (en) Nanotube forming methods
US11430666B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9934966B2 (en) Method for processing a carrier and an electronic component
CN108064419A (zh) 薄膜晶体管和薄膜晶体管的制备方法和阵列基板
KR101972739B1 (ko) 반도체 소자 및 반도체 소자의 제조방법
US20090325370A1 (en) Field-effect transistor structure and fabrication method thereof
JP2017034223A (ja) 抵抗変化型メモリ
KR20170015645A (ko) 트랜지스터 및 트랜지스터 제조방법
CN110323277B (zh) 场效应晶体管及其制备方法
US9627196B2 (en) Method for processing a carrier
KR101749599B1 (ko) 모스펫의 접촉저항 감소 방법
CN110416290B (zh) 金刚石晶体管制备方法
Kim et al. High-pressure oxygen annealing of Al2O3 passivation layer for performance enhancement of graphene field-effect transistors
KR101974165B1 (ko) 전이금속 디칼코게나이드 박막의 상전이 방법 및 장치
KR102274716B1 (ko) 반도체 소자의 콘택 및 반도체 소자의 콘택 형성 방법
KR101726995B1 (ko) 콘택 형성 방법
US20230108628A1 (en) Artificial two-dimensional material and mehod of manufacturing same
US20210384452A1 (en) Film structure, element, and multilevel element
US20200176250A1 (en) Rubbing-Induced Site-Selective Growth Of Device Patterns
KR20200081284A (ko) 반도체 소자의 콘택 및 반도체 소자의 콘택 형성 방법
TW202343790A (zh) 半導體元件及其製造方法
US20090057739A1 (en) Ge channel device and method for fabricating ge channel device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant