KR101749599B1 - 모스펫의 접촉저항 감소 방법 - Google Patents

모스펫의 접촉저항 감소 방법 Download PDF

Info

Publication number
KR101749599B1
KR101749599B1 KR1020150110063A KR20150110063A KR101749599B1 KR 101749599 B1 KR101749599 B1 KR 101749599B1 KR 1020150110063 A KR1020150110063 A KR 1020150110063A KR 20150110063 A KR20150110063 A KR 20150110063A KR 101749599 B1 KR101749599 B1 KR 101749599B1
Authority
KR
South Korea
Prior art keywords
contact
gallium arsenide
nickel
indium gallium
tellurium
Prior art date
Application number
KR1020150110063A
Other languages
English (en)
Other versions
KR20170016673A (ko
Inventor
이희덕
이맹
김제영
Original Assignee
충남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충남대학교산학협력단 filed Critical 충남대학교산학협력단
Priority to KR1020150110063A priority Critical patent/KR101749599B1/ko
Publication of KR20170016673A publication Critical patent/KR20170016673A/ko
Application granted granted Critical
Publication of KR101749599B1 publication Critical patent/KR101749599B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/18—Selenium or tellurium only, apart from doping materials or other impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10337—Indium gallium arsenide [InGaAs]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 모스펫의 콘택이 텔루륨-니켈-인듀인듐갈륨아세나이드로 형성되어 접촉저항을 감소시키는 기술에 관한 것이다.
보다 구체적으로, 본발명의 콘택은 인듐갈륨아세아니드가 적층된 기판의 소오스 및 드레인 영역에 텔루륨층과 니켈층을 적층하고 열처리하여 얻어진다. 본 발명의 실시 예에 따른 콘택의 접촉저항은 니켈-인듀인듐갈륨아세나이드로 형성된 콘택에 비해 현저하게 낮다.

Description

모스펫의 접촉저항 감소 방법{METHOD OF RECUDING CONTACT RESISTANCE OF MOS-FET}
본 발명은 고집적 모스펫(MOS-FET)의 제작공정 중 콘택(contact) 형성 방법에 관한 것으로, 보다 구체적으로 텔루륨(Tellurium)과 니켈(Nickel)을 적층하고 열처리를 하여 콘택을 형성시켜 접촉저항을 감소하는 방법에 관한 것이다.
모스펫의 고집적화가 진행됨에 따라 전통적인 반도체 공정 즉, 실리콘을 이용한 반도체 공정은 소형화의 한계에 다다르고 있다. 이런 한계를 넘기 위하여 여러 가지 물질을 이용하여 기존의 실리콘 기판을 대체하는 연구가 진행되고 있다.
그 중에 III-V 화합물에 속하는 인듐갈륨아세나이드(InGaAs)는 유망한 기판물질로 각광을 받고 있다. 여기서, 인듐갈륨아세나이드를 기판으로 이용하여 제작되는 트랜지스터의 전극에는 일반적으로 단일금속 또는 합금이 적층된다. 적층된 금속 층은 트랜지스터의 전극을 외부 전원과 전기적으로 연결 시켜주는 역할을 하므로 “콘택(contact)”이라고 불린다.
이때, 콘택에서의 저항(이하 “접촉저항”이라 함)이 높으면 트랜지스터의 반응이 느려져 성능이 저하된다. 따라서, 인듐갈륨아세나이드를 기판으로 이용하여 제작된 트랜지스터가 고성능을 실현하기 위해서는 접촉저항을 보다 낮추는 것이 필요하다.
한국공개특허 제2004-0059930호 (2004.07.06)
본 발명이 해결하고자 하는 과제는 인듐갈륨아세나이드 기판에 형성되는 콘택의 접촉저항을 감소시키는 방법을 제공하고자 한다.
상기 기술적 과제를 달성하기 위한 일 특징에 따른 모스펫의 접촉저항 감소 방법은 인듐갈륨아세나이드(InGaAs) 기판에 소오스 영역, 드레인 영역 및 게이트전극을 형성하는 단계, 상기 소오스 영역 및 드레인 영역 상에 텔루륨층을 적층시키는 단계, 상기 텔루륨층 상에 니켈층을 적층시키는 단계, 상기 텔루륨층 및 니켈층이 적층된 인듐갈륨아세나이드(InGaAs) 기판을 열처리를 진행하는 단계, 그리고 상기 열처리를 통해 상기 소오스 영역 및 상기 드레인 영역 상에 각각 콘택을 형성하는 단계를 포함한다.
여기서, 상기 텔루륨층 및 니켈층의 적층은 스퍼터링 공정으로 적층시킨 것을 특징으로 한다.
여기서, 상기 텔루륨층을 먼저 적층한 다음 니켈층을 적층하는 것을 특징으로 한다.
여기서, 상기 급속열처리는 250℃ - 330℃사이에서 진행되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 텔루륨-니켈-인듐갈륨아세나이드를 이용한 모스펫의 접촉저항 감소 방법에 따른 콘택의 접촉저항은 기존의 콘택의 접촉저항보다 월등하게 낮아지는 효과가 있다.
도 1a 내지 도 1d는 본 발명의 일 실시 예에 따른 텔루륨-니켈-인듐갈륨아세나이드를 이용한 모스펫의 접촉저항 감소 방법에서 소스, 드레인 및 게이트 전극을 형성하는 과정을 보여주는 단면도이다.
도 2a 내지 도 2c는 본 발명의 일 실시 예에 따른 텔루륨-니켈-인듐갈륨아세나이드를 이용한 모스펫의 접촉저항 감소 방법에서 콘택을 제작하는 공정을 보여주는 단면도이다.
도 3은 본 발명의 일 실시 예에 따른 텔루륨층의 두께에 따른 콘택의 전류 값의 변화를 보인 그래프이다.
도 4는 본 발명의 실시 예에 따른 콘택의 토탈 저항과 기존의 방법에 따라 형성된 콘택의 토탈 저항을 비교한 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이제, 도면을 참조하여 본 발명의 실시 예에 따른 텔루륨-니켈-인듐갈륨아세나이드를 이용한 모스펫의 접촉저항 감소 방법에 대하여 상세히 설명하기로 한다.
본 발명의 실시 예를 설명하기에 앞서, 이하에 사용되는 “기판(110)”은 “인듐갈륨아세나이드가 적층된 기판”과 같은 의미로 사용되고, “저항”은 “접촉저항”과 같은 의미로 사용된다.
도 1a 내지 도 1d는 본 발명의 일 실시 예에 따른 텔루륨-니켈-인듐갈륨아세나이드를 이용한 모스펫의 접촉저항 감소 방법에서 소스, 드레인 및 게이트 전극을 형성하는 과정을 보여주는 단면도이다.
도 1a 및 도 1b에 도시된 바와 같이, 먼저, 기판(110)에 게이트 절연막(121)을 적층시킨다. 여기서, 기판(110)은 실리콘 기판에 인듐갈륨아세나이드(InGaAs)층이 에피택셜 성장(epitaxial growth)되어 얻어진 것이다. 즉, 기판(110)은 인듐갈륨아세나이드(InGaAs)로 구성된다. 이하에서는 기판(110)을 인듐갈률아세나이드 기판(110)으로 혼용하여 사용한다.
본 발명에서 인듐갈륨아세나이드 기판(110)을 모스펫 기판으로 사용하는 이유는 이하와 같다.
기존에는 실키콘 기판을 이용하여 모스펫을 제작하여 왔으나, 반도체 소자의 고집적화의 지속적인 발전에 따라 소형화의 한계에 다다랐다. 이와 같은 한계를 넘기 위해서는 기존의 실리콘 보다 모빌리티(mobility)가 높은 물질을 선택하여 모스펫을 제작하여야 한다. 인듐갈륨아세나이드는 최근에 유망한 하이(high) 모빌리티(mobility) 반도체 물질로 각광 받고 있는 III-V 화합물의 일예이다. 인듐갈륨아세나이드는 실리콘 보다 가격이 비싸므로 소량으로 사용되는 것이 향후 양산에 적합하다. 또한, 기존에 사용되어 왔던 실리콘 기반 반도체 공정의 장비로도 제작할 수 있게 하기 위하여 인듐갈륨아세나이드를 실리콘 기판에 에피택셜 성장시켜 모스펫의 기판으로 사용하는 것이 바람직하다.
본 발명의 실시 예에 따른 기판(110)은 인듐갈륨아세나이드 층이 150나노미터로 적층된 것을 사용하는 것이 바람직하다.
한편, 게이트 절연막(121)은 유전율이 높은 물질, 예를 들어 금속의 산화물인 알루미늄 옥사이드(Al2O3) 등을 ALD(atomic layer deposition) 방식으로 적층하는 것이 바람직하다.
그리고, 게이트 절연막(121)층 상에 적층되는 게이트 전극막(122)은 금속으로 형성되는 것이 바람직하고, 예를 들어 알루미늄 또는 타이타늄 등을 증착하여 형성될 수 있다.
이렇게, 도 1b에 도시된 바와 같이, 인듐갈륨아세나이드 기판(110)의 전체에 게이트 절연물(121)과 게이트 전극막(122)이 적층되어 게이트 전극(120)이 형성된다.
이어서, 도 1c에 도시된 바와 같이, 게이트 전극(120)이 적층된 기판(110)에는 마스크를 이용한 리소그래피(lithography)공정을 통하여 소오스(131) 및 드레인(132)을 형성시킬 영역을 마련한다. 구체적으로, 소오스(131) 및 드레인(132)이 형성될 기판(110)의 일부구역(A, B)에 게이트전극(120)을 제거시키는 방식을 취한다. 여기서, 일부 게이트전극(120)을 제거하는 방식은 건식 에칭(Dry etching) 또는 습식 에칭(Wet ethching)으로 실현 될 수 있다.
에칭(etching)공정에 의하여 게이트 전극(120)이 부분적으로 제거되면 기판(110)의 일부분(A, B)이 노출된다. 이렇게 노출된 부분(A, B)에 이온(ion)을 주입하여 앤 타입(n-type) 캐리어(carrier)를 제공한다. 즉, 도 1d에 도시한 바와 같이, 소오스(131) 및 드레인(132)에 마스크를 이용하여 노출된 인듐갈륨아세나이드 기판의 영역(A, B)에 실리콘을 임플란테이션(implantation)하여 앤 타입(n-type) 캐리어(carrier)를 제공한다.
이하에서는 소오스(131), 드레인(132) 영역에 콘택을 형성하는 과정에 대하여 설명을 하도록 한다.
기판(110)에 형성된 소오스(131) 및 드레인(132)에 외부로부터 공급되는 전원을 인가시키기 위해서 소오스(131) 및 드레인(132) 상에 콘택이 필요하다. 여기서, 콘택은 단일 금속 또는 합금을 적층하여 형성될 수 있고, 본 발명에서는 합금으로 형성된 콘택에 대하여 집중적으로 설명한다.
상기한 합금 콘택은 크게 두 가지 방법으로 형성된다.
구체적으로, 소오스(131) 및 드레인(132) 상에 순수한 단일 금속을 증착하고 열처리를 하여 합금 콘택을 형성하거나, 금속 또는 금속과 다른 종류의 원소를 합쳐서 만들어진 합금을 증착시켜 합금 콘택을 형성한다. 전자의 예에는 니켈 또는 타이타늄(Ti)을 적층하고 열처리를 거쳐 얻어지는 방법이 있고, 후자의 예에는 탄탈륨 나이트라이드(TaN), 타이타늄 나이트라이드(TiN) 등 질화물을 적층하는 방법이 있다.
상기 질화물 콘택은 마스크가 있어야 콘택이 필요한 소오스(131) 및 드레인(132) 영역에만 선택적으로 콘택을 형성시킬 수 있다. 이에 반하여 상기한 합금 콘택은 마스크가 없어도 셀프 얼라인(self-align) 방식으로 형성될 수 있다.
니켈(Nickel), 타이타늄(Titanium)으로 형성된 금속-인듐갈륨아세나이드 합금 콘택은 질화물로 형성된 콘택이 가질 수 없는 장점을 가지고 있지만 접촉저항의 값이 충분히 낮은 것은 아니다. 본 발명의 실시 예에 따른 모스펫의 접촉저항 감소 방법은 이런 문제를 해결한다.
이하에서 본 발명의 일실시 예에 따른 모스펫의 접촉저항 감소 방법에 대하여 설명한다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 텔루륨-니켈-인듐갈륨아세나이드로 형성된 콘택을 제작하는 공정순서를 보여주는 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 인듐갈륨아세나이드 기판(110)에 형성된 소오스(131)와 드레인(132) 영역에 텔루륨층(141, 142)을 각각 적층한다.
이어서, 도 2b에 도시된 바와 같이, 텔루륨층(141, 142) 위에 니켈(Nickel)층(143,144)이 각각 적층된다.
텔루륨층(141, 142)과 니켈층(143,144)의 적층은 RF(radio frequency)스퍼터링(spottering), 물리적 기상 증착법(PVD) 또는 전자빔 등 공정으로 실현될 수 있다. 본 실시 예에서는 RF(radio frequency)스퍼터링(sputtering) 공정을 이용하여 텔루륨층(141, 142) 및 니켈층(143,144)을 적층시킨다. 여기서, 스퍼터링(sputtering)공정은 불활성가스(알곤(Ar)) 분위기에서 텔루륨층이 1-15나노미터의 두께로 먼저 적층된 후, 그 위에 니켈층을 15-40나노미터의 두께로 적층시킨다.
그 다음, 도 2c에 도시된 바와 같이, 텔루륨층(141, 142)과 니켈층(143,144)이 적층된 기판(110)에 대해 열처리를 실시한다.
이렇게 열처리를 하게 되면, 텔루륨층(141, 142), 니켈층(143,144) 및 기판(110)을 구성하는 인듐갈륨아세나이드층이 서로 반응을 하여 소오스(131)와 드레인(132) 상에 텔루륨-니켈-인듐갈륨아세나이드 합금(151, 152)이 형성되어 트랜지스터의 콘택이 제작된다.
여기서, 텔루륨, 니켈 및 인듐갈륨아세나이드층이 서로 반응하는 과정에 소모되므로, 니켈층의 두께는 인듐갈륨아세나이드층의 두께에 의하여 결정된다. 이때 니켈층과 인듐갈륨아세나이드층이 비슷한 두께를 가지게 되면 열처리 과정에 인듐갈륨아세나이드층이 다 소모된다. 그러므로 니켈층은 인듐갈륨아세나이드층보다 얇게 적층하는 것이 바람직하며, 일 예로 인듐갈륨아세나이드층이 150나노미터의 두께를 가질 때 니켈층은 50나노미터 내외의 두께를 가지는 것이 바람직하다.
그리고 본 발명의 실시 예에 따른 콘택의 저항 감소여부는 전류 값의 감소여부로부터 판단할 수 있다. 그러므로 본 발명의 실시 예에 따른 콘택의 저항 값의 감소여부는 콘택의 전류 값으로 판단할 수 있다.
도 3은 본 발명의 일 실시 예에 따른 텔루륨층의 두께에 따른 콘택의 전류 값의 변화를 보인 그래프이다.
여기서, 텔루륨-니켈-인듐갈륨아세나이드 합금을 이용하여 얻어진 콘택의 전류 값(current density)이 향상되었는지를 판단하는데 기준이 필요하므로, 기존에 니켈-인듐갈륨아세나이드 합금으로 형성되는 콘택의 전류 값을 동일한 도면에 표시한다.
도 3에는 도시된 바와 같이, 텔루륨층의 두께와 열처리하는 시간이 변화될 때 콘택의 전류 값은 따라서 변화한다.
구체적으로, 텔루륨이 없이 30나노미터의 니켈을 적층하고 30초 동안 열처리하여 얻어진 콘택의 전류 값은 5나노미터의 텔루륨에 30나노미터의 니켈을 적층하고 30초 열처리하여 얻어진 콘택의 전류 값보다 낮다. 즉 텔루륨을 이용한 후자의 접촉저항이 낮다.
또한, 5나노미터의 텔루륨에 30나노미터의 니켈을 적층하고 30초 동안 열처리하여 얻어진 콘택의 전류 값은 11나노미터의 텔루륨에 30나노미터의 니켈을 적층하고 30초 동안 열처리하여 얻어진 콘택의 전류 값보다 크다. 즉, 5나노미터의 텔루륨층을 이용한 전자의 접촉저항이 접11나노미터의 텔루륨층을 이용한 후자의 접촉저항보다 작다.
여기서, 11나노미터의 텔루륨에 30나노미터의 니켈을 적층하고 30초를 120초 늘려서 열처리면 얻어진 콘택의 전류 값이 향상되기는 하나 5나노미터의 텔루륨을 30초 동안 열처리하여 얻어진 콘택의 전류 값보다 작다.
결론적으로, 콘택을 형성할 때 텔루륨층의 두께를 5나노미터로 하는 것이 바람직하다는 것을 알 수 있다.
한편, 상기한 트랜지스터의 열처리는 급속열처리로 250℃ - 330℃의 범위 내에서 10초 내지 150초 동안 진행하는 것이 바람직하다. 250℃ - 330℃로 선택한 이유는 니켈과 인듐갈륨아세나이드가 합금을 형성할 수 있는 온도범위가 250℃ - 330℃이기 때문이다.
본 발명에 따른 텔루륨-니켈-인듐갈률아세나이드 합금 콘택의 저항 값은 종래의 콘택의 저항보다 낮다. 이제 종래의 콘택 중 니켈-인듐갈률아세나이드 합금으로 형성된 콘택을 일 예로, 본 발명의 콘택의 저항과 비교하여 저항 값의 차이정도를 보도록 한다.
도 4는 본 발명의 실시 예에 따른 콘택의 토탈 저항과 기존의 방법에 따라 형성된 콘택의 토탈 저항을 비교한 그래프이다.
도 4에 도시된 바와 같이, 텔루륨-니켈-인듐갈륨아세나이드 합금 및 니켈-인듐갈륨아세나이드 합금으로 이루어진 콘택의 토탈 저항을 전압의 변화에 측정하여 얻어진 그래프이다. 이 그래프를 기반으로 텔루륨-니켈-인듐갈륨아세나이드 합금 및 니켈-인듐갈륨아세나이드 합금의 접촉저항을 각각 계산하여 텔루륨-니켈-인듐갈륨아세나이드 합금을 이용한 콘택의 저항의 감소정도를 확인할 수 있다.
도 4에 도시된 그래프로부터 텔루륨-니켈-인듐갈륨아세나이드 합금 또는 니켈-인듐갈륨아세나이드 합금으로 이루어진 콘택의 토탈저항(total resistance)의 기울기 값을 계산한다. 얻어진 기울기 값을 서큘러 트랜스미션 라인 모델(Circular Transmission Line Model)에 적용하여 텔루륨-니켈-인듐갈륨아세나이드 합금 또는 니켈-인듐갈륨아세나이드 합금을 이용하여 얻어진 콘택의 접촉저항(Specific Contact Resistivity)을 계산한다. 계산한 결과, 텔루륨-니켈-인듐갈륨아세나이드 합금을 이용한 콘택의 접촉저항은 4.94*10-6Ωcm2이고 니켈-인듐갈륨아세나이드 합금을 이용한 콘택의 접촉저항은 4.58*10-5Ωcm2이다. 즉, 본 발명에 따른 텔루륨-니켈-인듐갈륨아세나이드 합금 콘택의 접촉저항은 니켈-인듐갈륨아세나이드 합금 콘택에 비하여 10배 정도 향상된 것을 알 수 있다.
상기한 본 발명에 실시 예에 따른 트랜지스터의 콘택 구조는 앤 모오스(n-mos)를 일 예로하고 있지만 피 모오스(p-mos)에도 적용될 수도 있다.
이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110 : 트랜지스터 기판 120 : 게이트 전극
121 : 게이트 전연층 122: 게이트 금속층
131 : 소오스 132 : 드레인
141, 142 : 텔루륨 143, 144 : 니켈
151, 152 : 텔루륨 - 니켈 - 인듐갈륨아세나이드 합금

Claims (4)

  1. 인듐갈륨아세나이드(InGaAs) 기판에 소오스 및 드레인 영역과 게이트전극을 형성하는 단계;
    상기 소오스 및 드레인 영역 상에 텔루륨층을 1~15nm 범위의 두께로 적층시키는 단계;
    상기 텔루륨층 상에 니켈층을 15~40nm 범위의 두께로 적층시키는 단계;
    상기 텔루륨층 및 니켈층이 적층된 인듐갈륨아세나이드(InGaAs) 기판을 250℃~330℃ 범위의 온도에서 10초 ~ 150초 범위의 시간 동안 열처리하는 단계, 그리고
    상기 열처리를 통해 상기 소오스 및 드레인 영역 상에 각각 텔루륨-니켈-인듐갈륨아세나이드 합금 콘택을 형성하는 단계;
    를 포함하는 모스펫의 접촉저항 감소 방법.
  2. 제 1 항에서,
    상기 텔루륨층 및 니켈층의 적층은 스퍼터링 공정으로 적층시킨 것을 특징으로 하는 모스펫의 접촉저항 감소 방법.
  3. 삭제
  4. 삭제
KR1020150110063A 2015-08-04 2015-08-04 모스펫의 접촉저항 감소 방법 KR101749599B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150110063A KR101749599B1 (ko) 2015-08-04 2015-08-04 모스펫의 접촉저항 감소 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150110063A KR101749599B1 (ko) 2015-08-04 2015-08-04 모스펫의 접촉저항 감소 방법

Publications (2)

Publication Number Publication Date
KR20170016673A KR20170016673A (ko) 2017-02-14
KR101749599B1 true KR101749599B1 (ko) 2017-06-21

Family

ID=58121046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150110063A KR101749599B1 (ko) 2015-08-04 2015-08-04 모스펫의 접촉저항 감소 방법

Country Status (1)

Country Link
KR (1) KR101749599B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101967064B1 (ko) * 2017-09-28 2019-04-08 충남대학교산학협력단 모스펫 제조 방법
KR102274716B1 (ko) * 2018-12-26 2021-07-12 충남대학교 산학협력단 반도체 소자의 콘택 및 반도체 소자의 콘택 형성 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140065799A1 (en) * 2012-09-03 2014-03-06 Intermolecular, Inc. Methods and Systems for Low Resistance Contact Formation
US20150171206A1 (en) * 2013-12-18 2015-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxially Growing III-V Contact Plugs for MOSFETs

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040059930A (ko) 2002-12-30 2004-07-06 주식회사 하이닉스반도체 코발트-니켈 합금 실리사이드를 이용한 셀프얼라인비트라인 콘택저항 감소방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140065799A1 (en) * 2012-09-03 2014-03-06 Intermolecular, Inc. Methods and Systems for Low Resistance Contact Formation
US20150171206A1 (en) * 2013-12-18 2015-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxially Growing III-V Contact Plugs for MOSFETs

Also Published As

Publication number Publication date
KR20170016673A (ko) 2017-02-14

Similar Documents

Publication Publication Date Title
US20060180859A1 (en) Metal gate carbon nanotube transistor
US11430666B2 (en) Semiconductor device and method of manufacturing semiconductor device
US7892914B2 (en) Semiconductor device and manufacturing method thereof
KR101749599B1 (ko) 모스펫의 접촉저항 감소 방법
KR20090005747A (ko) 반도체 소자의 제조방법
Bai et al. Three-layer laminated metal gate electrodes with tunable work functions for CMOS applications
US9905701B2 (en) Active device structure with oxide channel layer having degree of crystallinity and method thereof
US7419905B2 (en) Gate electrodes and the formation thereof
US7018883B2 (en) Dual work function gate electrodes
JP6040904B2 (ja) 半導体装置およびその製造方法
JP2004179612A (ja) 半導体装置の製造方法
KR101726995B1 (ko) 콘택 형성 방법
JP2013008832A (ja) 化合物半導体装置の製造方法
KR101972739B1 (ko) 반도체 소자 및 반도체 소자의 제조방법
KR102421173B1 (ko) 반도체 소자의 콘택 및 반도체 소자의 콘택 형성 방법
KR102274716B1 (ko) 반도체 소자의 콘택 및 반도체 소자의 콘택 형성 방법
US7268088B2 (en) Formation of low leakage thermally assisted radical nitrided dielectrics
JP5704546B2 (ja) 金属電極及びこれを用いた半導体素子
US20230108628A1 (en) Artificial two-dimensional material and mehod of manufacturing same
US20230061260A1 (en) Semiconductor device and method for forming the same
KR101967064B1 (ko) 모스펫 제조 방법
JP2009059996A (ja) 半導体装置及びその製造方法
JP2005159046A (ja) 電界効果トランジスタ及びその製造方法
KR20050099326A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right