KR101967064B1 - 모스펫 제조 방법 - Google Patents
모스펫 제조 방법 Download PDFInfo
- Publication number
- KR101967064B1 KR101967064B1 KR1020170126080A KR20170126080A KR101967064B1 KR 101967064 B1 KR101967064 B1 KR 101967064B1 KR 1020170126080 A KR1020170126080 A KR 1020170126080A KR 20170126080 A KR20170126080 A KR 20170126080A KR 101967064 B1 KR101967064 B1 KR 101967064B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- source
- alloy
- drain region
- mosfet
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 239000010410 layer Substances 0.000 claims abstract description 129
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 33
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 claims abstract description 31
- 238000010438 heat treatment Methods 0.000 claims abstract description 29
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 28
- 239000000956 alloy Substances 0.000 claims abstract description 28
- 238000005247 gettering Methods 0.000 claims abstract description 25
- 239000011241 protective layer Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 24
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000001301 oxygen Substances 0.000 claims abstract description 18
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 18
- 238000005275 alloying Methods 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 230000008878 coupling Effects 0.000 claims abstract description 3
- 238000010168 coupling process Methods 0.000 claims abstract description 3
- 238000005859 coupling reaction Methods 0.000 claims abstract description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 46
- 229910052759 nickel Inorganic materials 0.000 claims description 17
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 239000011259 mixed solution Substances 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000001965 increasing effect Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- QRSFFHRCBYCWBS-UHFFFAOYSA-N [O].[O] Chemical compound [O].[O] QRSFFHRCBYCWBS-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- YLZGECKKLOSBPL-UHFFFAOYSA-N indium nickel Chemical compound [Ni].[In] YLZGECKKLOSBPL-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66045—Field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명의 실시예가 해결하려는 과제는, 콘택의 접촉저항을 감소시키는 모스펫 제조 방법을 제공하는 것이다. 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 모스펫 제조 방법은 인듐갈륨아세나이드(InGaAs) 기판에 게이트 전극을 형성하는 단계; 상기 게이트 전극의 양측 기판에 소스/드레인 영역을 형성하는 단계; 상기 소스/드레인 영역 상에 게더링층, 합금용 희생층 및 보호층을 차례로 적층하는 단계; 열처리 공정을 진행하여 상기 소스/드레인 영역에 합금을 형성하고 동시에 상기 소스/드레인 영역 내의 산소를 게더링층과 결합시키는 단계; 및 합금이 형성된 상기 소스/드레인 영역 상에 잔류하는 상기 게더링층, 합금용 희생층 및 보호층을 제거하는 단계를 포함할 수 있다. 상술한 본 발명의 실시예들에 의한 모스펫 제조 방법은 막 내의 산소의 함유량을 감소시키고 결과적으로, 막 내 합금의 함유량을 증가시켜 콘택의 접촉저항이 감소되는 효과가 있다.
Description
본 발명은 모스펫 제조 방법에 관한 것이다.
모스펫(MOSFET; Metal Oxide Semiconductor Field Effect Transistor)의 고집적화가 진행됨에 따라 전통적인 반도체 공정 즉, 실리콘을 이용한 반도체 공정은 소형화의 한계에 다다르고 있다. 이런 한계를 넘기 위하여 여러가지 물질을 이용하여 기존의 실리콘 기판을 대체하는 연구가 진행되고 있다.
그 중에 Ⅲ-Ⅴ 화합물에 속하는 인듐갈륨아세나이드(InGaAs)는 유망한 기판물질로 각광을 받고 있다. 여기서, 인듐갈륨아세나이드를 기판으로 이용하여 제작되는 트랜지스터의 전극에는 일반적으로 단일금속 또는 합금이 적층된다. 적층된 금속층은 트랜지스터의 전극을 외부 전원과 전기적으로 연결시켜 주는 역할을 하므로 콘택(Contact)이라고 불린다.
이때, 콘택에서의 저항(이하 "접촉저항" 이라 함)이 높으면 트랜지스터의 반응이 느려져 성능이 저하된다. 따라서, 인듐갈륨아세나이드를 기판으로 이용하여 제작된 트랜지스터가 고성능을 실현하기 위해서는 접촉저항을 보다 낮추는 것이 필요하다.
본 발명의 실시예가 해결하려는 과제는, 콘택의 접촉저항을 감소시키는 모스펫 제조 방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 모스펫 제조 방법은 인듐갈륨아세나이드(InGaAs) 기판에 게이트 전극을 형성하는 단계; 상기 게이트 전극의 양측 기판에 소스/드레인 영역을 형성하는 단계; 상기 소스/드레인 영역 상에 게더링층, 합금용 희생층 및 보호층을 차례로 적층하는 단계; 열처리 공정을 진행하여 상기 소스/드레인 영역에 합금을 형성하고 동시에 상기 소스/드레인 영역 내의 산소를 게더링층과 결합시키는 단계; 및 합금이 형성된 상기 소스/드레인 영역 상에 잔류하는 상기 게더링층, 합금용 희생층 및 보호층을 제거하는 단계를 포함할 수 있다.
여기서, 상기 게더링층은 GexSbyTez(GST; x,y,z는 자연수)층을 포함할 수 있다.
또한, 상기 합금용 희생층은 니켈(Ni)층을 포함할 수 있다.
또한, 상기 보호층은 티타늄질화(TiN)층을 포함할 수 있다.
또한, 상기 열처리 공정은 급속 열처리 공정(Rapid Thermal Process)으로 진행할 수 있다.
또한, 상기 열처리 공정은 250℃∼350℃의 온도에서 10초∼150초 동안 진행할 수 있다.
또한, 상기 소스/드레인 영역을 형성하는 단계는, 이온주입 공정으로 진행할 수 있다.
또한, 상기 게더링층, 합금용 희생층 및 보호층을 차례로 적층하는 단계는, 스퍼터링 공정으로 진행할 수 있다.
또한, 상기 스퍼터링 공정은 아르곤(Ar) 플라즈마를 이용할 수 있다.
또한, 상기 잔류하는 상기 게더링층, 합금용 희생층 및 보호층을 제거하는 단계는, 습식 식각공정으로 진행할 수 있다.
또한, 상기 습식 식각공정은 HCl과 H2O의 혼합용액을 이용하여 진행할 수 있다.
상술한 본 발명의 실시예들에 의한 모스펫 제조 방법은 막 내의 산소의 함유량을 감소시키고 결과적으로, 막 내 합금의 함유량을 증가시켜 콘택의 접촉저항이 감소되는 효과가 있다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 모스펫 제조 방법을 설명하기 위한 공정 단면도들이다.
도 2a 및 도 2b는 열처리 공정에 의한 막 내 구성변화를 설명하기 위한 공정 단면도이다.
도 3은 비교예와 본 발명의 저항을 비교하기 위한 그래프이다.
도 4a 및 도 4b는 비교예와 본 발명의 막 내 물질의 함유량을 비교하기 위한 그래프이다.
도 2a 및 도 2b는 열처리 공정에 의한 막 내 구성변화를 설명하기 위한 공정 단면도이다.
도 3은 비교예와 본 발명의 저항을 비교하기 위한 그래프이다.
도 4a 및 도 4b는 비교예와 본 발명의 막 내 물질의 함유량을 비교하기 위한 그래프이다.
이하에서는, 첨부된 도면을 참조하여 다양한 실시예들이 상세히 설명된다.
도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1 층이 제2 층 상에 있거나 또는 기판상에 있는 경우, 제1 층이 제2 층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1 층과 제2 층 사이 또는 제1 층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 모스펫 제조 방법을 설명하기 위한 공정 단면도이다.
도 1a에 도시된 바와 같이, 소정 공정이 완료된 기판(101)을 제공할 수 있다. 기판(101)은 실리콘(Si), 실리콘 게르마늄(SiGe) 또는 임의의 기타 적합한 반도체 재료와 같은 반도체 기판 상에 인듐갈륨아세나이드(InGaAs)층이 적층된 구조일 수 있다. 인듐갈륨아세나이드(InGaAs)층은 에피택셜 성장(Epitaxial Growth)으로 형성할 수 있다. 인듐갈륨아세나이드(InGaAs)층은 소자 동작에서 채널(Channel)층으로 역할할 수 있으며, 이를 위해 채널층으로 작용할 수 있는 충분한 두께로 형성하는 것이 바람직하다. 예컨대, 인듐갈륨아세나이드(InGaAs)층은 적어도 150nm 이상으로 형성할 수 있다.
이어서, 기판(101) 상에 게이트 절연층(111) 및 게이트 전극(112)을 적층할 수 있다. 게이트 절연층(111) 및 게이트 전극(112)은 먼저, 기판(101) 상에 절연막 및 도전층을 차례로 증착한 후, 패터닝을 진행하여 적층구조를 형성할 수 있다. 게이트 절연층(111)은 고유전율(High-K)을 갖는 물질을 포함할 수 있다. 예컨대, 게이트 절연층(111)은 금속산화물층을 포함할 수 있다. 금속산화물층은 예컨대, 알루미늄산화물층(Al2O3) 등을 포함할 수 있다. 게이트 절연층(111)은 예컨대, 원자층증착법(ALD;Atomic Layer Deposition) 등으로 형성할 수 있다.
게이트 전극(112)은 반도체 물질 또는 금속 물질을 포함할 수 있다. 금속 물질은 예컨대, 알루미늄 또는 티타늄 등을 포함할 수 있다.
이어서, 도시되지 않았으나, 게이트 절연층(111) 및 게이트 전극(112)의 측벽에 게이트 스페이서가 형성될 수 있다.
도 1b에 도시된 바와 같이, 게이트 전극(112) 양측의 기판(101)에 소스/드레인(Source/Drain) 영역(102)을 형성할 수 있다. 소스/드레인 영역(102)은 게이트 전극(112)을 포함하는 기판(101) 상에 마스크층을 형성하고, 패터닝을 통해 소스/드레인 영역을 노출시킨 후, 이온주입을 진행하는 일련의 공정을 통해 형성할 수 있다. 예컨대, 이온주입 공정은 N타입의 도펀트(Dopant)를 사용하여 진행할 수 있다. 예컨대, N타입의 도펀트는 실리콘(Si)을 포함할 수 있다.
도 1c에 도시된 바와 같이, 소스/드레인 영역(102) 상에 게더링층(103), 합금용 희생층(104) 및 보호층(105)을 차례로 적층할 수 있다. 게더링층(103), 합금용 희생층(104) 및 보호층(105)은 스퍼터링(Sputtering) 공정을 통해 인시튜(In-Situ)로 형성할 수 있다. 예컨대, 스퍼터링 공정은 아르곤(Ar) 플라즈마를 이용하여 20℃의 온도에서 게더링층(103), 합금용 희생층(104) 및 보호층(105) 각각의 파워를 50Ｗ, 100Ｗ, 80Ｗ로 조절하여 진행할 수 있다. 또한, 스퍼터링 공정은 예컨대, 3.1×10-3Torr의 압력에서 1.8sccm의 가스 유량으로 진행할 수 있다. 게더링층(103), 합금용 희생층(104) 및 보호층(105)은 소스/드레인 영역(102) 상부에 선택적으로 형성될 수 있다.
여기서, 게더링층(103)은 후속 열처리 공정에서 소스/드레인 영역(102) 및 기판(101) 내에 외확산되는 산소(Oxygen)를 끌어와 결합하여, 소스/드레인 영역(102) 및 기판(101) 내의 산소 함유량을 감소시키는 역할을 할 수 있다. 게더링층(103)은 인듐갈륨아세나이드(InGaAs)와 결합력이 낮고, 산소와 결합력이 높은 물질로 형성하는 것이 바람직하다. 예컨대, 게더링층(103)은 GexSbyTez(x,y,z는 자연수, 이하 "GST"라 함)층으로 형성할 수 있다. 게더링층(103)은 소스/드레인 영역(102) 및 기판(101) 내에서 외확산된 산소와 충분히 결합이 가능하면서, 상부에 형성된 니켈층(104)이 소스/드레인 영역(102)으로 이동하는 것을 방해하지 않는 두께로 형성할 수 있다. 예컨대, 게더링층(103)은 2nm∼8nm의 두께로 형성할 수 있다. 이는 게더링층(103)이 2nm 미만인 경우, 어닐링 공정에서 외확산된 산소와 충분한 결합하기 부족하고, 게더링층(103)이 8nm를 초과하는 경우, 니켈층(104)이 하부로 이동하기 어렵기 때문이다.
합금용 희생층(104)은 후속 열처리 공정에서 소스/드레인 영역(102)과 결합하여 합금을 형성하기 위한 희생층으로, 인듐갈륨아세나이드와 결합력이 높고, 인듐갈륨아세나이드와의 합금을 통해 저항이 감소되는 물질로 형성하는 것이 바람직하다. 예컨대, 합금용 희생층(104)은 니켈(Ni)층을 포함할 수 있다. 합금용 희생층(104)은 후속 열처리 공정에서 소스/드레인 영역(102)과 충분한 결합이 가능한 두께로 형성할 수 있다. 예컨대, 합금용 희생층(104)은 15nm∼40nm의 두께로 형성할 수 있다.
보호층(105)은 후속 열처리 공정에서 외부 조건으로부터 합금용 희생층(104)을 보호하는 역할을 할 수 있다. 예컨대, 보호층(105)은 티타늄질화(TiN)층을 포함할 수 있다. 보호층(105)은 합금용 희생층(104)의 산화 등을 방지할 수 있는 두께로 형성하는 것이 바람직하다. 예컨대, 보호층(105)은 10nm∼50nm의 두께로 형성할 수 있다.
도 1d에 도시된 바와 같이, 열처리 공정을 진행할 수 있다. 열처리 공정은 급속열처리(Rapid Thermal Process) 공정으로 진행할 수 있다. 열처리 공정은 니켈(Ni)과 인듐갈륨아세나이드(InGaAs)가 합금을 형성할수 있는 온도로 진행하는 것이 바람직하다. 예컨대, 열처리 공정은 250℃∼350℃의 온도에서 10초 내지 150초 동안 진행할 수 있다.
열처리 공정을 통해 소스/드레인 영역(102A)은 Ni-InGaAs(니켈-인듐갈륨아세나이드 합금)이 형성되어 접촉저항이 감소될 수 있다. 합금이 형성된 소스/드레인 영역(102A)은 니켈(Ni)과의 결합에 의해 체적이 증가될 수 있다. 열처리 공정을 통한 막 내의 구성변화는 도 2a 및 도 2b에서 자세히 설명하기로 한다.
특히, 본 발명에서는 소스/드레인 영역(102A)의 상부에 게더링층(103A)을 형성하여 열처리 공정 시 기판(101) 및 소스/드레인 영역(102A)에서 외확산된 산소를 끌어당겨 결합할 수 있다. 즉, 게더링층(103A)이 기판(101) 및 소스/드레인 영역(102A)에서 외확산된 산소와 결합함으로써, 기판(101) 및 소스/드레인 영역(102A) 막 내의 산소 함유량을 감소시키고, 결과적으로 막 내 합금의 함유량을 증가시켜 접촉저항이 감소하는 효과가 있다.
또한, 합금용 희생층(104) 상에 보호층(105)이 형성되어 열처리 공정시 합금용 희생층(104)이 산화 등으로 소모되지 않고 소스/드레인 영역(102A)과 온전히 결합되도록 하는 효과가 있다.
도 1e에 도시된 바와 같이, 게이트 전극(112) 및 소스/드레인 영역(102A) 상부에 잔류하는 게더링층(103A, 도 1d 참조) 및 보호층(105, 도 1d 참조)을 제거할 수 있다.
게더링층(103A, 도 1d 참조) 및 보호층(105, 도 1d 참조)의 제거는 습식 식각공정으로 진행할 수 있다. 도시되지 않았으나, 도 1d의 열처리 공정에서 소스/드레인 영역(102A)에 결합되지 않은 합금용 희생층이 도 2b와 같이 게더링층(103A, 도 1d 참조)의 상부에 일부 잔류할 수 있으며, 잔류하는 합금용 희생층 역시 게더링층(103A, 도 1d 참조) 및 보호층(105, 도 1d 참조)과 함께 습식 식각 공정을 통해 제거될 수 있다. 예컨대, 습식 식각공정은 HCl 및 H2O의 혼합용액으로 진행할 수 있다. 예컨대, HCl 및 H2O의 혼합용액은 1:5로 혼합된 혼합용액일 수 있다.
도 2a 및 도 2b는 열처리 공정에 의한 막 내 구성변화를 설명하기 위한 공정 단면도이다.
도 2a에 도시된 바와 같이, 인듐갈륨아세나이드층(11), GST층(12) 및 니켈층(13)이 적층된 구조에 250℃∼350℃의 온도로 급속열처리를 진행하면, 도 2b에 도시된 바와 같이, 니켈층(13, 도 2a 참조) 내의 니켈(Ni)이 결합력이 높은 인듐갈륨아세나이드층(11, 도 2a 참조)으로 이동하여 Ni-InGaAs(니켈-인듐갈륨아세나이드 합금, 11B)을 형성하고, 이들의 결합으로 인해 Ni-InGaAs(니켈-인듐갈륨아세나이드 합금, 11B)층은 도 2a의 인듐갈륨아세나이드층(11, 도 2a 참조)보다 체적이 커질 수 있으며, 막 하부는 니켈(Ni)과 결합되지 않고 일부 잔류할 수 있다(11A).
특히, 본 발명에서는 인듐갈륨아세나이드층(11) 상에 GST층(12, 도 2a 참조)을 형성하여 열처리 공정을 통해 외확산된 산소(Oxygen)를 끌어와 결합할 수 있다. 즉, 인듐갈륨아세나이드층(11, 도 2a 참조)의 막 내에 함유된 산소가 열처리 공정에 의해 외확산되면서 결합력이 높은 GST층(12, 도 2a 참조)으로 이동하여 산소를 포함하는 GST층(12A)이 형성될 수 있으며, 막 내의 산소가 외부로 이동함에 따라 결국 인듐갈륨아세나이드층(11, 도 2a 참조) 막 내에 산소의 함유량이 감소하여 니켈과의 결합이 더욱 활발히 진행되고, 도펀트량이 증가하는 효과가 있다.
열처리 공정이 완료된 시점에서, 산소를 포함하는 GST층(12A) 상부에는 결합이 진행되지 않은 일부 니켈층(13A)이 잔류할 수 있다.
도 3은 비교예와 본 발명의 저항을 비교하기 위한 그래프이다.
도 3을 참조하면, 소스/드레인 영역 상에 Ni/TiN만을 적층한 후 열처리 공정을 통해 합금을 형성했을 때의 저항과 비교하여 GST/Ni/TiN을 적층한 후 열처리 공정을 통해 합금을 형성했을 때의 저항이 확연히 낮은 것을 확인할 수 있다. 이는 GST층이 외확산된 산소와 결합하여 소스/드레인 영역 내의 산소 함유량을 감소시키고, 결과적으로 소스/드레인 영역 내에 니켈의 함유량을 증가시켜 콘택 저항이 감소되었기 때문이다.
도 4a 및 도 4b는 비교예와 본 발명의 막 내 물질의 함유량을 비교하기 위한 그래프이다.
도 4a를 참조하면, 소스/드레인 영역 상에 니켈(Ni)층과 티타늄질화층(TiN)만 적층하고 열처리 공정을 진행한 후의 깊이에 따른 막 내 물질의 함유량을 확인할 수 있다.
도 4b를 참조하면, 본 발명과 같이 소스/드레인 영역 상에 GST층, 니켈(Ni)층 및 티타늄질화층(TiN)을 차례로 적층하고 열처리 공정을 진행한 후의 깊이에 따른 막 내 물질의 함유량을 확인할 수 있다.
도 4b에서 산소(O)의 막내 함유량은 급격히 감소한 반면, 니켈(Ni)의 함유량은 증가된 것을 확인할 수 있다.
이상으로 해결하고자 하는 과제를 위한 다양한 실시예들이 기재되었으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자진 자라면 본 발명의 기술사상의 범위 내에서 다양한 변경 및 수정이 이루어질 수 있음은 명백하다.
101 : 기판 102A, 102B : 소스/드레인 영역
111 : 게이트 절연층 112 : 게이트 전극
111 : 게이트 절연층 112 : 게이트 전극
Claims (11)
- 인듐갈륨아세나이드(InGaAs) 기판에 게이트 전극을 형성하는 단계;
상기 게이트 전극의 양측 기판에 소스/드레인 영역을 형성하는 단계;
상기 소스/드레인 영역 상에 게더링층, 합금용 희생층 및 보호층을 차례로 적층하는 단계;
열처리 공정을 진행하여 상기 소스/드레인 영역에 합금을 형성하고 동시에 상기 소스/드레인 영역 내의 산소를 게더링층과 결합시키는 단계; 및
합금이 형성된 상기 소스/드레인 영역 상에 잔류하는 상기 게더링층, 합금용 희생층 및 보호층을 제거하는 단계를 포함하고,
상기 게더링층은 GexSbyTez(GST; x,y,z는 자연수)층을 포함하는 모스펫 제조 방법.
- 삭제
- 제1항에 있어서,
상기 합금용 희생층은 니켈(Ni)층을 포함하는 모스펫 제조 방법.
- 제1항에 있어서,
상기 보호층은 티타늄질화(TiN)층을 포함하는 모스펫 제조 방법.
- 제1항에 있어서,
상기 열처리 공정은 급속 열처리 공정(Rapid Thermal Process)으로 진행하는 모스펫 제조 방법.
- 제1항에 있어서,
상기 열처리 공정은 250℃∼350℃의 온도에서 10초∼150초 동안 진행하는 모스펫 제조 방법.
- 제1항에 있어서,
상기 소스/드레인 영역을 형성하는 단계는,
이온주입 공정으로 진행하는 모스펫 제조 방법. - 제1항에 있어서,
상기 게더링층, 합금용 희생층 및 보호층을 차례로 적층하는 단계는,
스퍼터링 공정으로 진행하는 모스펫 제조 방법.
- 제8항에 있어서,
상기 스퍼터링 공정은 아르곤(Ar) 플라즈마를 이용하는 모스펫 제조 방법.
- 제1항에 있어서,
상기 잔류하는 상기 게더링층, 합금용 희생층 및 보호층을 제거하는 단계는,
습식 식각공정으로 진행하는 모스펫 제조 방법.
- 제10항에 있어서,
상기 습식 식각공정은 HCl과 H2O의 혼합용액을 이용하여 진행하는 모스펫 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170126080A KR101967064B1 (ko) | 2017-09-28 | 2017-09-28 | 모스펫 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170126080A KR101967064B1 (ko) | 2017-09-28 | 2017-09-28 | 모스펫 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190036775A KR20190036775A (ko) | 2019-04-05 |
| KR101967064B1 true KR101967064B1 (ko) | 2019-04-08 |
Family
ID=66103924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170126080A KR101967064B1 (ko) | 2017-09-28 | 2017-09-28 | 모스펫 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101967064B1 (ko) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI502092B (zh) * | 2010-03-19 | 2015-10-01 | Jx Nippon Mining & Metals Corp | Nickel alloy sputtering target, Ni alloy film and silicon nitride film |
| KR101749599B1 (ko) * | 2015-08-04 | 2017-06-21 | 충남대학교산학협력단 | 모스펫의 접촉저항 감소 방법 |
-
2017
- 2017-09-28 KR KR1020170126080A patent/KR101967064B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190036775A (ko) | 2019-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4996781B2 (ja) | ２つのキャッピング層を用いて集積回路構造上に改良型ケイ化コバルト層を形成する方法 | |
| US8154082B2 (en) | Semiconductor device and manufacturing method thereof | |
| US10199481B2 (en) | Method for manufacturing semiconductor device | |
| CN103681671B (zh) | 具有钨栅电极的半导体器件及其制造方法 | |
| JP2002343734A (ja) | レーザアニーリングを用いた極浅接合形成方法 | |
| JP2012142503A (ja) | 半導体装置およびその製造方法 | |
| CN103545211A (zh) | 半导体器件制造方法 | |
| US10304735B2 (en) | Mechanically stable cobalt contacts | |
| JP2007158065A (ja) | 半導体装置の製造方法および半導体装置 | |
| US9881991B2 (en) | Capacitor and method of forming a capacitor | |
| KR20090005747A (ko) | 반도체 소자의 제조방법 | |
| JP2009182264A (ja) | 半導体装置およびその製造方法 | |
| KR101967064B1 (ko) | 모스펫 제조 방법 | |
| US8168522B2 (en) | Method for fabricating semiconductor device | |
| JP4504727B2 (ja) | 半導体装置及びその製造方法 | |
| KR101749599B1 (ko) | 모스펫의 접촉저항 감소 방법 | |
| US20110175172A1 (en) | Manufacturing a semiconductor device | |
| JP2009064875A (ja) | 半導体装置 | |
| TW202230792A (zh) | 半導體裝置與其形成方法 | |
| JP2008508713A (ja) | 高信頼性コンタクト | |
| JP4636227B2 (ja) | 半導体装置の製造方法 | |
| CN109545748B (zh) | 半导体器件与其制作方法 | |
| US7585767B2 (en) | Semiconductor device and method for fabricating the same | |
| KR20230101676A (ko) | 반도체 디바이스의 게이트 구조물 및 그 형성 방법 | |
| KR101726995B1 (ko) | 콘택 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |