JP2002343734A - レーザアニーリングを用いた極浅接合形成方法 - Google Patents
レーザアニーリングを用いた極浅接合形成方法Info
- Publication number
- JP2002343734A JP2002343734A JP2001367836A JP2001367836A JP2002343734A JP 2002343734 A JP2002343734 A JP 2002343734A JP 2001367836 A JP2001367836 A JP 2001367836A JP 2001367836 A JP2001367836 A JP 2001367836A JP 2002343734 A JP2002343734 A JP 2002343734A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- gate
- silicon substrate
- laser annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 112
- 238000005224 laser annealing Methods 0.000 title claims abstract description 67
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 76
- 239000010703 silicon Substances 0.000 claims abstract description 76
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 125000006850 spacer group Chemical group 0.000 claims abstract description 47
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 238000000151 deposition Methods 0.000 claims abstract description 22
- 238000006243 chemical reaction Methods 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 239000010408 film Substances 0.000 claims description 212
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 20
- 238000002161 passivation Methods 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 15
- 230000002265 prevention Effects 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 claims description 9
- 238000001020 plasma etching Methods 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 9
- 238000010521 absorption reaction Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000011261 inert gas Substances 0.000 claims description 8
- 238000007669 thermal treatment Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 230000000415 inactivating effect Effects 0.000 claims 2
- 239000007789 gas Substances 0.000 claims 1
- 230000002779 inactivation Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 69
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000002844 melting Methods 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 229910017052 cobalt Inorganic materials 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 極浅接合の形成時に金属ゲートの変形を抑制
する。 【解決手段】 素子分離膜５１を備えたシリコン基板５
０を供給する工程、シリコン基板上にゲート絶縁膜５２
ａ、ポリシリコン膜５２ｂ、金属膜５２ｄの積層構造か
らなるゲート５２を形成する工程、ゲート側壁にスペー
サ５５を形成する工程、ゲート両側にソース／ドレイン
領域５６ａ、５６ｂを形成する工程、スペーサの除去工
程、ゲート両側へのドーピング工程、以上工程の結果物
上に反応防止膜５８と非晶質カーボン膜５９とを順次蒸
着する工程、レーザアニーリングを行いソース／ドレイ
ン領域の各内側に活性化されたソース／ドレイン拡張ド
ーピング層５７ａを形成する工程、非晶質カーボン膜を
除去する工程とを含む。
する。 【解決手段】 素子分離膜５１を備えたシリコン基板５
０を供給する工程、シリコン基板上にゲート絶縁膜５２
ａ、ポリシリコン膜５２ｂ、金属膜５２ｄの積層構造か
らなるゲート５２を形成する工程、ゲート側壁にスペー
サ５５を形成する工程、ゲート両側にソース／ドレイン
領域５６ａ、５６ｂを形成する工程、スペーサの除去工
程、ゲート両側へのドーピング工程、以上工程の結果物
上に反応防止膜５８と非晶質カーボン膜５９とを順次蒸
着する工程、レーザアニーリングを行いソース／ドレイ
ン領域の各内側に活性化されたソース／ドレイン拡張ド
ーピング層５７ａを形成する工程、非晶質カーボン膜を
除去する工程とを含む。
Description
【０００１】
【発明が属する技術分野】本発明は、半導体素子の製造
方法に関し、より詳細には、エネルギー吸収層に非晶質
カーボン膜を使用するレーザアニーリングを用いた極浅
接合形成方法に関する。
方法に関し、より詳細には、エネルギー吸収層に非晶質
カーボン膜を使用するレーザアニーリングを用いた極浅
接合形成方法に関する。
【０００２】
【従来の技術】近年、高性能素子のデザインルールが縮
小されることにより、半導体素子技術は、浅い接合（ｓ
ｈａｌｌｏｗ ｊｕｎｃｔｉｏｎ）の形成が必然的に要
求されており、要求される接合深さ（Ｊｕｎｃｔｉｏｎ
Ｄｅｐｔｈ）はより薄くなければならない。これによ
り、新しい接合形成技術等の研究及び開発が継続的に行
われている。
小されることにより、半導体素子技術は、浅い接合（ｓ
ｈａｌｌｏｗ ｊｕｎｃｔｉｏｎ）の形成が必然的に要
求されており、要求される接合深さ（Ｊｕｎｃｔｉｏｎ
Ｄｅｐｔｈ）はより薄くなければならない。これによ
り、新しい接合形成技術等の研究及び開発が継続的に行
われている。
【０００３】例えば、２５０ｎｍ以下のゲート長さ（ｇ
ａｔｅ ｌｅｎｇｔｈ）を有する半導体素子、即ち、Ｍ
ＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ）トランジスタではソース及びドレイン
領域の各内側に極浅接合（Ｕｌｔｒａ−ｓｈａｌｌｏｗ
ｊｕｎｃｔｉｏｎ）のソース／ドレイン拡張（ＳＤ
Ｅ：Ｓｏｕｒｃｅ／Ｄｒａｉｎ Ｅｘｔｅｎｓｉｏｎ）
ドーピング層が形成されている。このようなＳＤＥドー
ピング層を形成するため、従来の技術では、不純物をイ
オン注入した後に急速熱処理（Ｒａｐｉｄ Ｔｈｅｒｍ
ａｌ Ｐｒｏｃｅｓｓ：ＲＴＰ）を行うことにより、Ｓ
ＤＥドーピング層とソース及びドレイン領域においてド
ーパントを活性化させている。
ａｔｅ ｌｅｎｇｔｈ）を有する半導体素子、即ち、Ｍ
ＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ）トランジスタではソース及びドレイン
領域の各内側に極浅接合（Ｕｌｔｒａ−ｓｈａｌｌｏｗ
ｊｕｎｃｔｉｏｎ）のソース／ドレイン拡張（ＳＤ
Ｅ：Ｓｏｕｒｃｅ／Ｄｒａｉｎ Ｅｘｔｅｎｓｉｏｎ）
ドーピング層が形成されている。このようなＳＤＥドー
ピング層を形成するため、従来の技術では、不純物をイ
オン注入した後に急速熱処理（Ｒａｐｉｄ Ｔｈｅｒｍ
ａｌ Ｐｒｏｃｅｓｓ：ＲＴＰ）を行うことにより、Ｓ
ＤＥドーピング層とソース及びドレイン領域においてド
ーパントを活性化させている。
【０００４】上記の方法は、１３０ｎｍ以上のゲート長
さを有するトランジスタの製造には好都合であるが、し
かしながら、１００ｎｍ以下のゲート長さを有する高性
能トランジスタ（Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ
Ｔｒａｎｓｉｓｔｏｒ）の製造に適用する場合には以下
のような問題がある。
さを有するトランジスタの製造には好都合であるが、し
かしながら、１００ｎｍ以下のゲート長さを有する高性
能トランジスタ（Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ
Ｔｒａｎｓｉｓｔｏｒ）の製造に適用する場合には以下
のような問題がある。
【０００５】まず、第１に、高性能トランジスタの製造
において、ＳＤＥドーピング層の接合深さは３５ｎｍ以
下であることが要求される。しかし、ＳＤＥドーピング
層の接合深さが３５ｎｍ以下になると、このようなＳＤ
Ｅドーピング層の固溶体限界、即ち、要求されるドーピ
ング濃度が維持されないので、急激な面抵抗の増加を引
き起こし、その結果、高性能トランジスタを得ることが
難しくなる。
において、ＳＤＥドーピング層の接合深さは３５ｎｍ以
下であることが要求される。しかし、ＳＤＥドーピング
層の接合深さが３５ｎｍ以下になると、このようなＳＤ
Ｅドーピング層の固溶体限界、即ち、要求されるドーピ
ング濃度が維持されないので、急激な面抵抗の増加を引
き起こし、その結果、高性能トランジスタを得ることが
難しくなる。
【０００６】それゆえ、上記の問題点を解決するため、
近年、数ナノ秒（ｎａｎｏ ｓｅｃｏｎｄ：ｎｓ）のア
ニーリングが可能なレーザ熱プロセス（Ｌａｓｅｒ Ｔ
ｈｅｒｍａｌ Ｐｒｏｃｅｓｓ）が注目されている。
近年、数ナノ秒（ｎａｎｏ ｓｅｃｏｎｄ：ｎｓ）のア
ニーリングが可能なレーザ熱プロセス（Ｌａｓｅｒ Ｔ
ｈｅｒｍａｌ Ｐｒｏｃｅｓｓ）が注目されている。
【０００７】図１は、極浅接合形成のための技術別での
接合深さと面抵抗限界の関係を説明するためのグラフで
あって、図面符号Ａは、ドーピングされた不純物の活性
化のためのＲＴＰが行われた場合での接合深さによる面
抵抗を示し、Ｂはレーザアニーリングが行われた場合で
の接合深さによる面抵抗を示す。そして、Ｃは接合深さ
と面抵抗との各デザインルール（ゲート長さ）での要求
事項（ＳｃａｌｉｎｇＲｕｌｅ Ｒｅｑｕｉｒｅｍｅｎ
ｔｓ）を示す。
接合深さと面抵抗限界の関係を説明するためのグラフで
あって、図面符号Ａは、ドーピングされた不純物の活性
化のためのＲＴＰが行われた場合での接合深さによる面
抵抗を示し、Ｂはレーザアニーリングが行われた場合で
の接合深さによる面抵抗を示す。そして、Ｃは接合深さ
と面抵抗との各デザインルール（ゲート長さ）での要求
事項（ＳｃａｌｉｎｇＲｕｌｅ Ｒｅｑｕｉｒｅｍｅｎ
ｔｓ）を示す。
【０００８】図１から、不純物の活性化のためにＲＴＰ
を行った場合（Ａ）には、接合深さと面抵抗とのデザイ
ンルールでの要求事項を満たさないが、レーザアニーリ
ングを行った場合（Ｂ）には、接合深さ及び面抵抗の要
求事項を満たすことが確認される。
を行った場合（Ａ）には、接合深さと面抵抗とのデザイ
ンルールでの要求事項を満たさないが、レーザアニーリ
ングを行った場合（Ｂ）には、接合深さ及び面抵抗の要
求事項を満たすことが確認される。
【０００９】以下に、Ｂｉｎ Ｙｕ氏らが提案したレー
ザアニーリングを用いた７０ｎｍＭＯＳＦＥＴの製造方
法を図２乃至図４を参照して説明する。（参考文献：Ｉ
ＥＤＭ １９９９，“７０ｎｍ ＭＯＳＦＥＴ ｗｉｔ
ｈ Ｕｌｔｒａ−Ｓｈａｌｌｏｗ，Ａｂｒｕｐｔ，ａｎ
ｄ Ｓｕｐｅｒ−Ｄｏｐｅｄ Ｓ／Ｄ Ｅｘｔｅｎｓｉ
ｏｎ Ｉｍｐｌｅｍｅｎｔｅｄ ｂｙ Ｌａｓｅｒ Ｔ
ｈｅｒｍａｌ Ｐｒｏｃｅｓｓ”）
ザアニーリングを用いた７０ｎｍＭＯＳＦＥＴの製造方
法を図２乃至図４を参照して説明する。（参考文献：Ｉ
ＥＤＭ １９９９，“７０ｎｍ ＭＯＳＦＥＴ ｗｉｔ
ｈ Ｕｌｔｒａ−Ｓｈａｌｌｏｗ，Ａｂｒｕｐｔ，ａｎ
ｄ Ｓｕｐｅｒ−Ｄｏｐｅｄ Ｓ／Ｄ Ｅｘｔｅｎｓｉ
ｏｎ Ｉｍｐｌｅｍｅｎｔｅｄ ｂｙ Ｌａｓｅｒ Ｔ
ｈｅｒｍａｌ Ｐｒｏｃｅｓｓ”）
【００１０】図２を参照すると、トレンチ型素子分離膜
２１により特定されたシリコン基板２０のアクティブ領
域上に公知の方法によってゲート酸化膜２２を有するゲ
ート２３を形成する。その後、ゲート２３の側壁にシリ
コン窒化膜（Ｓｉ３Ｎ４）からなる第１のスペーサ２４
を形成する。その後、イオン注入と急速熱処理とを順次
遂行して第１のスペーサ２４を含んだゲート２３両側の
シリコン基板２０の領域にソース／ドレイン領域２５
ａ、２５ｂを形成する。
２１により特定されたシリコン基板２０のアクティブ領
域上に公知の方法によってゲート酸化膜２２を有するゲ
ート２３を形成する。その後、ゲート２３の側壁にシリ
コン窒化膜（Ｓｉ３Ｎ４）からなる第１のスペーサ２４
を形成する。その後、イオン注入と急速熱処理とを順次
遂行して第１のスペーサ２４を含んだゲート２３両側の
シリコン基板２０の領域にソース／ドレイン領域２５
ａ、２５ｂを形成する。
【００１１】図３を参照すると、第１のスペーサを除去
した状態で、結果物に対し、ＳＤＥドーピング層形成の
ためのイオン注入を行い、その後、イオン注入により非
晶質化されたソース／ドレイン領域２５ａ、２５ｂの表
面を選択的に溶融及び凝固させるためのレーザアニーリ
ングを行うことにより、ゲート２３の両側のシリコン基
板２０の領域に高濃度で活性化されたＳＤＥドーピング
層２６を形成する。
した状態で、結果物に対し、ＳＤＥドーピング層形成の
ためのイオン注入を行い、その後、イオン注入により非
晶質化されたソース／ドレイン領域２５ａ、２５ｂの表
面を選択的に溶融及び凝固させるためのレーザアニーリ
ングを行うことにより、ゲート２３の両側のシリコン基
板２０の領域に高濃度で活性化されたＳＤＥドーピング
層２６を形成する。
【００１２】図４を参照すると、酸化膜の蒸着及びブラ
ンケットエッチングによりゲート２３の側壁に第２のス
ペーサ２７を形成した状態で、結果物上に金属膜、例え
ばコバルト膜を所定厚さで蒸着した後、コバルト膜のコ
バルトと基板シリコンが反応するようにアニーリングを
行って、ソース／ドレイン領域２５ａ、２５ｂの表面と
ゲート２３の上部表面にコバルトシリサイド膜２８を形
成する。
ンケットエッチングによりゲート２３の側壁に第２のス
ペーサ２７を形成した状態で、結果物上に金属膜、例え
ばコバルト膜を所定厚さで蒸着した後、コバルト膜のコ
バルトと基板シリコンが反応するようにアニーリングを
行って、ソース／ドレイン領域２５ａ、２５ｂの表面と
ゲート２３の上部表面にコバルトシリサイド膜２８を形
成する。
【００１３】また、レーザアニーリングを用いる別の方
法として、ソース／ドレイン領域にイオンを深く注入し
た後にレーザアニーリングを用いることにより、コンタ
クトの形成される領域が活性化され、ドーパント濃度を
１０２１／ｃｍ２以上に維持することができ、接触抵抗
を格段に改善することができる方法が、Ｋｅｎ−ｉｃｈ
ｉ Ｇｏｔｏ氏らにより提案された。以下、Ｋｅｎ−ｉ
ｃｈｉ Ｇｏｔｏ氏らが提案したレーザアニーリングに
よる極低抵抗コンタクトの形成方法を図５乃至図７を参
照して説明する。（参考文献：ＩＥＤＭ １９９９，
“Ｕｌｔｒａ−Ｌｏｗ Ｃｏｎｔａｃｔ Ｒｅｓｉｓｔ
ａｎｃｅ ｆｏｒ Ｄｅｃａ−ｎｍ ＭＯＳＦＥＴｓ
ｂｙ ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ”）
法として、ソース／ドレイン領域にイオンを深く注入し
た後にレーザアニーリングを用いることにより、コンタ
クトの形成される領域が活性化され、ドーパント濃度を
１０２１／ｃｍ２以上に維持することができ、接触抵抗
を格段に改善することができる方法が、Ｋｅｎ−ｉｃｈ
ｉ Ｇｏｔｏ氏らにより提案された。以下、Ｋｅｎ−ｉ
ｃｈｉ Ｇｏｔｏ氏らが提案したレーザアニーリングに
よる極低抵抗コンタクトの形成方法を図５乃至図７を参
照して説明する。（参考文献：ＩＥＤＭ １９９９，
“Ｕｌｔｒａ−Ｌｏｗ Ｃｏｎｔａｃｔ Ｒｅｓｉｓｔ
ａｎｃｅ ｆｏｒ Ｄｅｃａ−ｎｍ ＭＯＳＦＥＴｓ
ｂｙ ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ”）
【００１４】図５を参照すると、素子分離膜３１により
特定されたシリコン基板３０のアクティブ領域上にゲー
ト酸化膜３２を有するゲート３３を形成する。その後、
ＳＤＥドーピング層形成のためのイオン注入を行ない、
急速熱処理を行って、ゲート３３の両側の基板３０表面
に電気的に活性化されたＳＤＥドーピング層３４を形成
する。
特定されたシリコン基板３０のアクティブ領域上にゲー
ト酸化膜３２を有するゲート３３を形成する。その後、
ＳＤＥドーピング層形成のためのイオン注入を行ない、
急速熱処理を行って、ゲート３３の両側の基板３０表面
に電気的に活性化されたＳＤＥドーピング層３４を形成
する。
【００１５】図６を参照すると、ゲート３３の側壁にス
ペーサ３５を形成した後、イオン注入を行ってスペーサ
３５を含んだゲート両側のシリコン基板３０の領域に深
いソース／ドレイン領域を形成するための不活性化され
たドーピング層３６を形成する。
ペーサ３５を形成した後、イオン注入を行ってスペーサ
３５を含んだゲート両側のシリコン基板３０の領域に深
いソース／ドレイン領域を形成するための不活性化され
たドーピング層３６を形成する。
【００１６】図７を参照すると、極低抵抗のコンタクト
が得られるように、レーザアニーリングを行ってソース
／ドレイン領域３６ａ、３６ｂを形成すると同時に、ソ
ース／ドレイン領域３６ａ、３６ｂの表面とゲート３３
の上部表面を高濃度で活性化されたドーピング層３７に
変化させる。
が得られるように、レーザアニーリングを行ってソース
／ドレイン領域３６ａ、３６ｂを形成すると同時に、ソ
ース／ドレイン領域３６ａ、３６ｂの表面とゲート３３
の上部表面を高濃度で活性化されたドーピング層３７に
変化させる。
【００１７】以後、８００℃程度の低温急速熱処理と配
線（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）プロセスを行
い、トランジスタの形成を完了する。
線（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）プロセスを行
い、トランジスタの形成を完了する。
【００１８】
【発明が解決しようとする課題】しかし、上述のような
レーザアニーリングを用いる方法は、シリコンゲートを
有するトランジスタの製造に対しては有利に適用できる
が、図８に示すように、ゲート４２の上段に金属ゲート
４２ｄを有するトランジスタの製造に適用する場合に
は、金属ゲート４２ｄのレーザ光の吸収率が高いことに
起因して、レーザアニーリング時に金属ゲート４２ｄが
先に溶けて、その形状が変形されてしまう現象が生じる
ので、実質的にその適用が困難である。図８において、
未説明図面符号４０はシリコン基板、４１は素子分離
膜、４２ａはゲート絶縁膜、４２ｂはシリコンゲート、
４２ｃは拡散防止膜、４３ａはソース領域、４３ｂはド
レイン領域、そして、４４はＳＤＥドーピング層を各々
示す。
レーザアニーリングを用いる方法は、シリコンゲートを
有するトランジスタの製造に対しては有利に適用できる
が、図８に示すように、ゲート４２の上段に金属ゲート
４２ｄを有するトランジスタの製造に適用する場合に
は、金属ゲート４２ｄのレーザ光の吸収率が高いことに
起因して、レーザアニーリング時に金属ゲート４２ｄが
先に溶けて、その形状が変形されてしまう現象が生じる
ので、実質的にその適用が困難である。図８において、
未説明図面符号４０はシリコン基板、４１は素子分離
膜、４２ａはゲート絶縁膜、４２ｂはシリコンゲート、
４２ｃは拡散防止膜、４３ａはソース領域、４３ｂはド
レイン領域、そして、４４はＳＤＥドーピング層を各々
示す。
【００１９】上述の問題を解決するための方法として、
レーザアニーリング前、基板の全面に金属性のレーザ吸
収層、例えば、Ｔｉ／ＴｉＮ膜のような耐熱性金属薄膜
（ｒｅｆｒａｃｔｏｒｙ ｍｅｔａｌ ｔｈｉｎ ｆｉ
ｌｍ）を蒸着することによって、金属ゲートの温度が過
度に上昇することを防止する方法が研究されている。し
かし、このような方法は、Ｔｉの溶融点が１６６７℃
と、Ｓｉの溶融点である１４１２℃とあまり差がないこ
とに基づいて、Ｔｉ／ＴｉＮ膜の除去後にもＴｉ成分が
酸化膜内に残留するという問題があった。
レーザアニーリング前、基板の全面に金属性のレーザ吸
収層、例えば、Ｔｉ／ＴｉＮ膜のような耐熱性金属薄膜
（ｒｅｆｒａｃｔｏｒｙ ｍｅｔａｌ ｔｈｉｎ ｆｉ
ｌｍ）を蒸着することによって、金属ゲートの温度が過
度に上昇することを防止する方法が研究されている。し
かし、このような方法は、Ｔｉの溶融点が１６６７℃
と、Ｓｉの溶融点である１４１２℃とあまり差がないこ
とに基づいて、Ｔｉ／ＴｉＮ膜の除去後にもＴｉ成分が
酸化膜内に残留するという問題があった。
【００２０】そこで、本発明は上記従来のレーザアニー
リングを用いた極浅接合形成方法における問題点に鑑み
てなされたものであって、レーザアニーリングを用いた
極浅接合の形成時に金属ゲートの変形を抑制することが
可能なレーザアニーリングを用いた極浅接合形成方法を
提供することを目的とする。
リングを用いた極浅接合形成方法における問題点に鑑み
てなされたものであって、レーザアニーリングを用いた
極浅接合の形成時に金属ゲートの変形を抑制することが
可能なレーザアニーリングを用いた極浅接合形成方法を
提供することを目的とする。
【００２１】また、本発明の他の目的は、ゲートの変形
なしに、レーザアニーリングを用いて極浅接合を形成す
ることができることにより、高性能素子の製造に有利に
適用することができるレーザアニーリングを用いた極浅
接合形成方法を提供することにある。
なしに、レーザアニーリングを用いて極浅接合を形成す
ることができることにより、高性能素子の製造に有利に
適用することができるレーザアニーリングを用いた極浅
接合形成方法を提供することにある。
【００２２】
【課題を解決するための手段】上記目的を達成するた
め、本発明によるレーザアニーリングを用いた極浅接合
形成方法は、素子分離膜を備えたシリコン基板を供給す
る工程と；シリコン基板上にゲート絶縁膜とポリシリコ
ン膜と金属膜の積層構造からなるゲートを形成する３種
膜積層構造ゲート形成工程と；ゲートの側壁に犠牲スペ
ーサを形成する工程と；犠牲スペーサを含んだゲート両
側のシリコン基板領域にソース及びドレイン領域を形成
する工程と；犠牲スペーサを除去する工程と；ゲートの
両側のシリコン基板領域に不純物をドーピングして不活
性化されたソース／ドレイン拡張（ＳＤＥ）ドーピング
層を形成する不活性化ＳＤＥドーピング層形成工程と；
不活性化ＳＤＥドーピング層形成工程の結果物上に反応
防止膜と、レーザ吸収層として使用される非晶質カーボ
ン膜とを順次蒸着する工程と；不活性ガス雰囲気及び真
空下でレーザアニーリングを行って、ソース及びドレイ
ン領域の各内側に活性化されたＳＤＥドーピング層を形
成する活性化ＳＤＥドーピング層形成工程と；非晶質カ
ーボン膜を除去する工程とを含むことを特徴とする。
め、本発明によるレーザアニーリングを用いた極浅接合
形成方法は、素子分離膜を備えたシリコン基板を供給す
る工程と；シリコン基板上にゲート絶縁膜とポリシリコ
ン膜と金属膜の積層構造からなるゲートを形成する３種
膜積層構造ゲート形成工程と；ゲートの側壁に犠牲スペ
ーサを形成する工程と；犠牲スペーサを含んだゲート両
側のシリコン基板領域にソース及びドレイン領域を形成
する工程と；犠牲スペーサを除去する工程と；ゲートの
両側のシリコン基板領域に不純物をドーピングして不活
性化されたソース／ドレイン拡張（ＳＤＥ）ドーピング
層を形成する不活性化ＳＤＥドーピング層形成工程と；
不活性化ＳＤＥドーピング層形成工程の結果物上に反応
防止膜と、レーザ吸収層として使用される非晶質カーボ
ン膜とを順次蒸着する工程と；不活性ガス雰囲気及び真
空下でレーザアニーリングを行って、ソース及びドレイ
ン領域の各内側に活性化されたＳＤＥドーピング層を形
成する活性化ＳＤＥドーピング層形成工程と；非晶質カ
ーボン膜を除去する工程とを含むことを特徴とする。
【００２３】また、上記目的を達成するため、本発明に
よるレーザアニーリングを用いた極浅接合形成方法は、
アクティブ領域を特定するトレンチ型の素子分離膜を備
えたシリコン基板を供給する工程と；シリコン基板のア
クティブ領域上に、ゲート絶縁膜とポリシリコン膜と拡
散防止膜と金属膜とハードマスク膜の積層構造からなる
ゲートを形成する５種膜積層構造ゲート形成工程と；選
択的酸化を行って、シリコン基板の表面とポリシリコン
膜の側面に薄膜の酸化膜を形成する薄膜状酸化膜形成工
程と；薄膜状酸化膜形成工程までの結果物上にエッチン
グ防止層としてシリコン窒化膜を薄く蒸着する工程と；
シリコン窒化膜が蒸着されたゲートの側壁に犠牲スペー
サを形成する工程と；犠牲スペーサを含んだゲート両側
のシリコン基板領域にソース及びドレイン領域を形成す
る工程と；犠牲スペーサと前記シリコン基板の表面上に
形成されたシリコン窒化膜を除去する工程と；ゲートの
両側のシリコン基板領域に不純物を低エネルギーでドー
ピングして不活性化されたソース／ドレイン拡張（ＳＤ
Ｅ）ドーピング層を形成する不活性化ＳＤＥドーピング
層形成工程と；不活性化ＳＤＥドーピング層形成工程ま
での結果物上に反応防止膜としてのシリコン酸化膜とレ
ーザ吸収層としての非晶質カーボン膜とを順次蒸着する
工程と；不活性ガス雰囲気及び真空下でレーザアニーリ
ングを行って、ソース及びドレイン領域の各内側に活性
化されたＳＤＥドーピング層を形成する活性化ＳＤＥド
ーピング層形成工程と；非晶質カーボン膜を酸素プラズ
マエッチング法により除去する工程とを含んでも良い。
よるレーザアニーリングを用いた極浅接合形成方法は、
アクティブ領域を特定するトレンチ型の素子分離膜を備
えたシリコン基板を供給する工程と；シリコン基板のア
クティブ領域上に、ゲート絶縁膜とポリシリコン膜と拡
散防止膜と金属膜とハードマスク膜の積層構造からなる
ゲートを形成する５種膜積層構造ゲート形成工程と；選
択的酸化を行って、シリコン基板の表面とポリシリコン
膜の側面に薄膜の酸化膜を形成する薄膜状酸化膜形成工
程と；薄膜状酸化膜形成工程までの結果物上にエッチン
グ防止層としてシリコン窒化膜を薄く蒸着する工程と；
シリコン窒化膜が蒸着されたゲートの側壁に犠牲スペー
サを形成する工程と；犠牲スペーサを含んだゲート両側
のシリコン基板領域にソース及びドレイン領域を形成す
る工程と；犠牲スペーサと前記シリコン基板の表面上に
形成されたシリコン窒化膜を除去する工程と；ゲートの
両側のシリコン基板領域に不純物を低エネルギーでドー
ピングして不活性化されたソース／ドレイン拡張（ＳＤ
Ｅ）ドーピング層を形成する不活性化ＳＤＥドーピング
層形成工程と；不活性化ＳＤＥドーピング層形成工程ま
での結果物上に反応防止膜としてのシリコン酸化膜とレ
ーザ吸収層としての非晶質カーボン膜とを順次蒸着する
工程と；不活性ガス雰囲気及び真空下でレーザアニーリ
ングを行って、ソース及びドレイン領域の各内側に活性
化されたＳＤＥドーピング層を形成する活性化ＳＤＥド
ーピング層形成工程と；非晶質カーボン膜を酸素プラズ
マエッチング法により除去する工程とを含んでも良い。
【００２４】さらに、上記目的を達成するため、本発明
によるレーザアニーリングを用いた極浅接合形成方法
は、素子分離膜を備えたシリコン基板を供給する工程
と；シリコン基板上にゲート絶縁膜とポリシリコン膜と
金属膜の積層構造からなるゲートを形成する３種膜積層
構造ゲート形成工程と；ゲートの両側のシリコン基板領
域にソース／ドレイン拡張（ＳＤＥ）ドーピング層を形
成するＳＤＥドーピング層形成工程と；ゲートの側壁に
スペーサを形成する工程と；スペーサを含んだゲート両
側のシリコン基板領域に不純物をドーピングして不活性
化されたソース及びドレイン領域を形成する不活性化ソ
ース／ドレイン領域形成工程と；不活性化ソース／ドレ
イン領域形成工程の結果物上に反応防止膜と、レーザ吸
収層として使用される非晶質カーボン膜とを順次蒸着す
る工程と；不活性ガス雰囲気及び真空下でレーザアニー
リングを行って、スペーサを含んだゲート両側のシリコ
ン基板領域に活性化されたソース及びドレイン領域を形
成する活性化ソース／ドレイン領域形成工程と；非晶質
カーボン膜を除去する工程とを含むことでも良い。
によるレーザアニーリングを用いた極浅接合形成方法
は、素子分離膜を備えたシリコン基板を供給する工程
と；シリコン基板上にゲート絶縁膜とポリシリコン膜と
金属膜の積層構造からなるゲートを形成する３種膜積層
構造ゲート形成工程と；ゲートの両側のシリコン基板領
域にソース／ドレイン拡張（ＳＤＥ）ドーピング層を形
成するＳＤＥドーピング層形成工程と；ゲートの側壁に
スペーサを形成する工程と；スペーサを含んだゲート両
側のシリコン基板領域に不純物をドーピングして不活性
化されたソース及びドレイン領域を形成する不活性化ソ
ース／ドレイン領域形成工程と；不活性化ソース／ドレ
イン領域形成工程の結果物上に反応防止膜と、レーザ吸
収層として使用される非晶質カーボン膜とを順次蒸着す
る工程と；不活性ガス雰囲気及び真空下でレーザアニー
リングを行って、スペーサを含んだゲート両側のシリコ
ン基板領域に活性化されたソース及びドレイン領域を形
成する活性化ソース／ドレイン領域形成工程と；非晶質
カーボン膜を除去する工程とを含むことでも良い。
【００２５】さらにまた、上記目的を達成するため、本
発明によるレーザアニーリングを用いた極浅接合形成方
法は、アクティブ領域を特定するトレンチ型の素子分離
膜を備えたシリコン基板を供給する工程と；シリコン基
板のアクティブ領域上にゲート絶縁膜とポリシリコン膜
と拡散防止膜と金属膜とハードマスク膜の積層構造から
なるゲートを形成する５種膜積層構造ゲート形成工程
と；ゲート両側のシリコン基板領域に不純物のドーピン
グ及び急速熱処理を行うことによりソース／ドレイン拡
張（ＳＤＥ）ドーピング層を形成するＳＤＥドーピング
層形成工程と；ＳＤＥドーピング層形成工程の結果物上
にエッチング防止層としてシリコン窒化膜を薄く蒸着す
る工程と；シリコン窒化膜が形成されたゲートの側壁に
スペーサを形成する工程と；スペーサを含んだゲートの
両側のシリコン基板領域に不活性化されたソース及びド
レイン領域を形成するために不純物をドーピングする不
活性化ソース／ドレイン領域形成工程と；不活性化ソー
ス／ドレイン領域形成工程の結果物上に反応防止膜とし
てのシリコン酸化膜とレーザ吸収層としての非晶質カー
ボン膜とを順次蒸着する工程と；不活性ガス雰囲気及び
真空下でレーザアニーリングを行って、スペーサを含ん
だゲート両側のシリコン基板領域に活性化されたソース
及びドレイン領域を形成する活性化ソース／ドレイン領
域形成工程と；非晶質カーボン膜を酸素プラズマエッチ
ング法により除去する工程とを含むことが好適である。
発明によるレーザアニーリングを用いた極浅接合形成方
法は、アクティブ領域を特定するトレンチ型の素子分離
膜を備えたシリコン基板を供給する工程と；シリコン基
板のアクティブ領域上にゲート絶縁膜とポリシリコン膜
と拡散防止膜と金属膜とハードマスク膜の積層構造から
なるゲートを形成する５種膜積層構造ゲート形成工程
と；ゲート両側のシリコン基板領域に不純物のドーピン
グ及び急速熱処理を行うことによりソース／ドレイン拡
張（ＳＤＥ）ドーピング層を形成するＳＤＥドーピング
層形成工程と；ＳＤＥドーピング層形成工程の結果物上
にエッチング防止層としてシリコン窒化膜を薄く蒸着す
る工程と；シリコン窒化膜が形成されたゲートの側壁に
スペーサを形成する工程と；スペーサを含んだゲートの
両側のシリコン基板領域に不活性化されたソース及びド
レイン領域を形成するために不純物をドーピングする不
活性化ソース／ドレイン領域形成工程と；不活性化ソー
ス／ドレイン領域形成工程の結果物上に反応防止膜とし
てのシリコン酸化膜とレーザ吸収層としての非晶質カー
ボン膜とを順次蒸着する工程と；不活性ガス雰囲気及び
真空下でレーザアニーリングを行って、スペーサを含ん
だゲート両側のシリコン基板領域に活性化されたソース
及びドレイン領域を形成する活性化ソース／ドレイン領
域形成工程と；非晶質カーボン膜を酸素プラズマエッチ
ング法により除去する工程とを含むことが好適である。
【００２６】
【発明の実施の形態】次に、本発明にかかるレーザアニ
ーリングを用いた極浅接合形成方法の実施の形態の具体
例を図面を参照しながら説明する。図９乃至図１３は、
本発明の第１の実施例にかかるレーザアニーリングを用
いた極浅接合形成方法を説明するための工程断面図であ
る。
ーリングを用いた極浅接合形成方法の実施の形態の具体
例を図面を参照しながら説明する。図９乃至図１３は、
本発明の第１の実施例にかかるレーザアニーリングを用
いた極浅接合形成方法を説明するための工程断面図であ
る。
【００２７】図９を参照すると、シリコン基板５０上に
フィールド領域とアクティブ領域を特定するトレンチ型
の素子分離膜５１を形成し、公知の方法でＮ−ウェル及
びＰ−ウェル（図示していない）を形成する。その後、
シリコン基板５０上にゲート絶縁膜５２ａ、ポリシリコ
ン膜５２ｂ、拡散防止膜５２ｃ、金属膜５２ｄ及びハー
ドマスク膜５２ｅを順次形成した後、公知のフォトリソ
グラフィ法にて前述の膜等をパターニングしてシリコン
基板５０のアクティブ領域上にポリシリコン膜５２ｂと
拡散防止膜５２ｃ及び金属膜５２ｄの積層構造からなる
ゲート５２を形成する（積層構造ゲート形成工程）。
フィールド領域とアクティブ領域を特定するトレンチ型
の素子分離膜５１を形成し、公知の方法でＮ−ウェル及
びＰ−ウェル（図示していない）を形成する。その後、
シリコン基板５０上にゲート絶縁膜５２ａ、ポリシリコ
ン膜５２ｂ、拡散防止膜５２ｃ、金属膜５２ｄ及びハー
ドマスク膜５２ｅを順次形成した後、公知のフォトリソ
グラフィ法にて前述の膜等をパターニングしてシリコン
基板５０のアクティブ領域上にポリシリコン膜５２ｂと
拡散防止膜５２ｃ及び金属膜５２ｄの積層構造からなる
ゲート５２を形成する（積層構造ゲート形成工程）。
【００２８】次に、ゲート５２形成時に発生するエッチ
ングダメージの回復のために選択的酸化を行う。その結
果、シリコン基板５０の表面及びポリシリコン膜５２ａ
の側面に（厚さ・・・ｎｍ程度の薄膜状のシリコンの）
酸化膜５３が形成される（薄膜状酸化膜形成工程）。そ
の後、以上までの工程の結果物上に、後続に遂行される
スペーサを除去する工程時にエッチング防止層として利
用するためのシリコン窒化膜５４を薄く蒸着する。
ングダメージの回復のために選択的酸化を行う。その結
果、シリコン基板５０の表面及びポリシリコン膜５２ａ
の側面に（厚さ・・・ｎｍ程度の薄膜状のシリコンの）
酸化膜５３が形成される（薄膜状酸化膜形成工程）。そ
の後、以上までの工程の結果物上に、後続に遂行される
スペーサを除去する工程時にエッチング防止層として利
用するためのシリコン窒化膜５４を薄く蒸着する。
【００２９】図１０を参照すると、シリコン窒化膜５４
上に酸化膜５３を蒸着した後、酸化膜５３を非等方性エ
ッチングしてシリコン窒化膜５４が形成されたゲート５
２の側壁に犠牲スペーサとしてのスペーサ５５を形成す
る。その後、スペーサ５５を含んだゲート５２の両側の
シリコン基板５０の領域にＮ型、またはＰ型不純物をイ
オン注入、或いは、プラズマドーピングによってドーピ
ングさせ、続いて急速熱処理を行ってソース及びドレイ
ン領域５６ａ、５６ｂを形成する。
上に酸化膜５３を蒸着した後、酸化膜５３を非等方性エ
ッチングしてシリコン窒化膜５４が形成されたゲート５
２の側壁に犠牲スペーサとしてのスペーサ５５を形成す
る。その後、スペーサ５５を含んだゲート５２の両側の
シリコン基板５０の領域にＮ型、またはＰ型不純物をイ
オン注入、或いは、プラズマドーピングによってドーピ
ングさせ、続いて急速熱処理を行ってソース及びドレイ
ン領域５６ａ、５６ｂを形成する。
【００３０】図１１を参照すると、シリコン窒化膜をエ
ッチング防止層として弗酸が含まれた溶液を用いた選択
的エッチング法によってスペーサ５５を除去し、その
後、シリコン基板５０上に形成されたシリコン窒化膜５
４及び酸化膜５３を非等方性エッチング法により除去す
る。続いて、ゲート５２の両側のシリコン基板５０領域
にＳＤＥドーピング層を形成するためにＮ型、またはＰ
型不純物を低エネルギーでイオン注入、或いは、プラズ
マドーピングを用いてドーピングする。図面符号５７は
不活性化された（不活性化ＳＤＥ）ドーピング層を示す
（不活性化ＳＤＥドーピング層形成工程）。
ッチング防止層として弗酸が含まれた溶液を用いた選択
的エッチング法によってスペーサ５５を除去し、その
後、シリコン基板５０上に形成されたシリコン窒化膜５
４及び酸化膜５３を非等方性エッチング法により除去す
る。続いて、ゲート５２の両側のシリコン基板５０領域
にＳＤＥドーピング層を形成するためにＮ型、またはＰ
型不純物を低エネルギーでイオン注入、或いは、プラズ
マドーピングを用いてドーピングする。図面符号５７は
不活性化された（不活性化ＳＤＥ）ドーピング層を示す
（不活性化ＳＤＥドーピング層形成工程）。
【００３１】図１２を参照すると、不活性化ＳＤＥドー
ピング層形成工程までの結果物上にシリコン酸化膜から
なるエッチング防止層としての反応防止膜５８を蒸着
し、この反応防止膜５８上にレーザ吸収層として非晶質
カーボン膜５９を２００〜４００Åの厚さで蒸着する。
その後、不活性ガス雰囲気及び真空下でレーザアニーリ
ングを行って不活性化ＳＤＥドーピング層が高濃度のド
ーパント活性化がなされるようにし、その結果として、
ソース及びドレイン領域５６ａ、５６ｂの各内側に活性
化されたＳＤＥドーピング層５７ａが形成される（活性
化ＳＤＥドーピング層形成工程）。図面符号Ｄは非晶質
カーボン膜５９に吸収されたエネルギーが下部構造及び
シリコン基板に伝達される経路を示す。ここで、レーザ
アニーリングの際、非晶質カーボン膜５９がレーザを吸
収した後、吸収された熱が下部に伝達されてドーパント
の活性化がなされるので、ゲート５２の金属膜５２ｄの
変形は生じない。
ピング層形成工程までの結果物上にシリコン酸化膜から
なるエッチング防止層としての反応防止膜５８を蒸着
し、この反応防止膜５８上にレーザ吸収層として非晶質
カーボン膜５９を２００〜４００Åの厚さで蒸着する。
その後、不活性ガス雰囲気及び真空下でレーザアニーリ
ングを行って不活性化ＳＤＥドーピング層が高濃度のド
ーパント活性化がなされるようにし、その結果として、
ソース及びドレイン領域５６ａ、５６ｂの各内側に活性
化されたＳＤＥドーピング層５７ａが形成される（活性
化ＳＤＥドーピング層形成工程）。図面符号Ｄは非晶質
カーボン膜５９に吸収されたエネルギーが下部構造及び
シリコン基板に伝達される経路を示す。ここで、レーザ
アニーリングの際、非晶質カーボン膜５９がレーザを吸
収した後、吸収された熱が下部に伝達されてドーパント
の活性化がなされるので、ゲート５２の金属膜５２ｄの
変形は生じない。
【００３２】図１３を参照すると、酸素（Ｏ２）プラズ
マエッチング法でレーザ吸収層に用いられた非晶質カー
ボン膜５９を除去する。その後、公知の後続プロセス、
例えば、スペーサの形成、層間絶縁膜の形成、コンタク
ト形成及び配線プロセスを行って１００ｎｍ以下のゲー
ト長さを有しながら極浅接合を有するＭＩＳＦＥＴ素子
を完成させる。
マエッチング法でレーザ吸収層に用いられた非晶質カー
ボン膜５９を除去する。その後、公知の後続プロセス、
例えば、スペーサの形成、層間絶縁膜の形成、コンタク
ト形成及び配線プロセスを行って１００ｎｍ以下のゲー
ト長さを有しながら極浅接合を有するＭＩＳＦＥＴ素子
を完成させる。
【００３３】上記のような本発明にかかるレーザアニー
リングを用いた極浅接合形成方法において、非晶質カー
ボン膜５９をレーザ吸収層として使用することは、溶融
点が３８００℃程度と非常に高く、合わせて、レーザア
ニーリング時の拡散長さがシリコンで０．０２Å程度で
あるので、Ｔｉ／ＴｉＮ膜よりレーザ吸収層の材質とし
て適している。
リングを用いた極浅接合形成方法において、非晶質カー
ボン膜５９をレーザ吸収層として使用することは、溶融
点が３８００℃程度と非常に高く、合わせて、レーザア
ニーリング時の拡散長さがシリコンで０．０２Å程度で
あるので、Ｔｉ／ＴｉＮ膜よりレーザ吸収層の材質とし
て適している。
【００３４】要するに、レーザ吸収層として求められる
条件は、次の通りである。第１に、レーザ光吸収率が高
くなければならない。第２に、溶融温度及び昇華温度が
レーザアニーリング時の最大温度、例えば、１３００℃
より高くなければならない。第３に、レーザアニーリン
グ時に反応防止膜、即ち、シリコン酸化膜との反応がな
く、シリコン酸化膜への拡散が抑えられなければならな
い。第４に、除去時に下部層に対し、高選択比で特異的
且つ容易に除去されなければならない。
条件は、次の通りである。第１に、レーザ光吸収率が高
くなければならない。第２に、溶融温度及び昇華温度が
レーザアニーリング時の最大温度、例えば、１３００℃
より高くなければならない。第３に、レーザアニーリン
グ時に反応防止膜、即ち、シリコン酸化膜との反応がな
く、シリコン酸化膜への拡散が抑えられなければならな
い。第４に、除去時に下部層に対し、高選択比で特異的
且つ容易に除去されなければならない。
【００３５】結果として、非晶質カーボン膜は、レーザ
吸収率が良好であり、溶融点が３８００℃程度と非常に
高く、数ｎｓの極めて短いレーザアニーリング時にシリ
コン酸化膜との反応性及び拡散は大きくなく、酸素プラ
ズマエッチング法により非常に容易に除去される特性を
有するので、レーザ光吸収層の材質として非常に適して
いるのである。
吸収率が良好であり、溶融点が３８００℃程度と非常に
高く、数ｎｓの極めて短いレーザアニーリング時にシリ
コン酸化膜との反応性及び拡散は大きくなく、酸素プラ
ズマエッチング法により非常に容易に除去される特性を
有するので、レーザ光吸収層の材質として非常に適して
いるのである。
【００３６】また、アニーリング時に非晶質カーボン膜
のカーボンとシリコン酸化膜の酸素とが反応する可能性
があると予想されるが、レーザアニーリングでは、非晶
質カーボン膜は数ｎｓ程度だけ１２００℃程度の高温状
態で、以後３００ｎｓ以内に２００℃以下の低温に下降
するので、カーボンと酸素の反応は殆ど生じないとみな
すことができる。また、微小な反応が生じると予想され
る場合、シリコン酸化膜の表面を窒化させることにより
カーボンと酸素の反応を完全に抑えることができる。
のカーボンとシリコン酸化膜の酸素とが反応する可能性
があると予想されるが、レーザアニーリングでは、非晶
質カーボン膜は数ｎｓ程度だけ１２００℃程度の高温状
態で、以後３００ｎｓ以内に２００℃以下の低温に下降
するので、カーボンと酸素の反応は殆ど生じないとみな
すことができる。また、微小な反応が生じると予想され
る場合、シリコン酸化膜の表面を窒化させることにより
カーボンと酸素の反応を完全に抑えることができる。
【００３７】図１４乃至図１８は、本発明の第２の実施
例にかかるレーザアニーリングを用いた極浅接合形成方
法を説明するための工程断面図である。図１４を参照す
ると、シリコン基板６０上にフィールド領域とアクティ
ブ領域を特定するトレンチ形の素子分離膜６１を形成
し、公知の方法でＮ−ウェル及びＰ−ウェル（図示して
いない）を形成する。その後、シリコン基板６０上にゲ
ート絶縁膜６２ａ、ポリシリコン膜６２ｂ、拡散防止膜
６２ｃ、ゲート用金属膜６２ｄ及びハードマスク膜６２
ｅを順次形成した後、公知のフォトリソグラフィ法にて
前述の膜等をパターニングしてシリコン基板６０のアク
ティブ領域上に積層構造からなるゲート６２を形成する
（積層構造ゲート形成工程）。次に、ゲート６２形成時
に発生するエッチングダメージの回復のために、選択的
酸化を行い、その結果として、シリコン基板６０の表面
及びポリシリコン膜６２ａの側面に選択的に酸化膜６３
が形成される（薄膜状酸化膜形成工程）。本実施例にお
ける積層構造ゲート形成工程においても、第１の実施例
の場合と同様、３種膜または５種膜積層構造のゲート５
２を形成することが好ましいが、特に限定されない。ま
た、薄膜状酸化膜形成工程についても第１の実施例の条
件と同様であり、以降、その他の工程において第１の実
施例と同様の条件部分については説明を省略する。
例にかかるレーザアニーリングを用いた極浅接合形成方
法を説明するための工程断面図である。図１４を参照す
ると、シリコン基板６０上にフィールド領域とアクティ
ブ領域を特定するトレンチ形の素子分離膜６１を形成
し、公知の方法でＮ−ウェル及びＰ−ウェル（図示して
いない）を形成する。その後、シリコン基板６０上にゲ
ート絶縁膜６２ａ、ポリシリコン膜６２ｂ、拡散防止膜
６２ｃ、ゲート用金属膜６２ｄ及びハードマスク膜６２
ｅを順次形成した後、公知のフォトリソグラフィ法にて
前述の膜等をパターニングしてシリコン基板６０のアク
ティブ領域上に積層構造からなるゲート６２を形成する
（積層構造ゲート形成工程）。次に、ゲート６２形成時
に発生するエッチングダメージの回復のために、選択的
酸化を行い、その結果として、シリコン基板６０の表面
及びポリシリコン膜６２ａの側面に選択的に酸化膜６３
が形成される（薄膜状酸化膜形成工程）。本実施例にお
ける積層構造ゲート形成工程においても、第１の実施例
の場合と同様、３種膜または５種膜積層構造のゲート５
２を形成することが好ましいが、特に限定されない。ま
た、薄膜状酸化膜形成工程についても第１の実施例の条
件と同様であり、以降、その他の工程において第１の実
施例と同様の条件部分については説明を省略する。
【００３８】図１５を参照すると、Ｎ型、またはＰ型不
純物をイオン注入、或いは、プラズマドーピングを行
い、続いて急速熱処理を行ってゲート６２の両側のシリ
コン基板６０の表面にＳＤＥドーピング層６４を形成す
る（ＳＤＥドーピング層形成工程）。
純物をイオン注入、或いは、プラズマドーピングを行
い、続いて急速熱処理を行ってゲート６２の両側のシリ
コン基板６０の表面にＳＤＥドーピング層６４を形成す
る（ＳＤＥドーピング層形成工程）。
【００３９】図１６を参照すると、ＳＤＥドーピング層
形成工程までの工程の結果物上にエッチング防止層とし
てシリコン窒化膜６５を薄く蒸着した後、酸化膜蒸着及
び非等方性エッチング法によってシリコン窒化膜６５が
形成されたゲート６２の両側にスペーサ６６を形成す
る。その際、シリコン基板６０及びゲート６２上に蒸着
されたシリコン窒化膜６５は除去される。続いて、スペ
ーサ６６を含んだゲート６２の両側のシリコン基板６０
領域に不活性化されたソース及びドレイン領域を形成す
るためにＮ型、またはＰ型不純物をイオン注入、或い
は、プラズマドーピングによりドーピングする（不活性
化ソース／ドレイン領域形成工程）。図面符号６７は不
活性化されたドーピング層（ソース及びドレイン領域）
を示す。
形成工程までの工程の結果物上にエッチング防止層とし
てシリコン窒化膜６５を薄く蒸着した後、酸化膜蒸着及
び非等方性エッチング法によってシリコン窒化膜６５が
形成されたゲート６２の両側にスペーサ６６を形成す
る。その際、シリコン基板６０及びゲート６２上に蒸着
されたシリコン窒化膜６５は除去される。続いて、スペ
ーサ６６を含んだゲート６２の両側のシリコン基板６０
領域に不活性化されたソース及びドレイン領域を形成す
るためにＮ型、またはＰ型不純物をイオン注入、或い
は、プラズマドーピングによりドーピングする（不活性
化ソース／ドレイン領域形成工程）。図面符号６７は不
活性化されたドーピング層（ソース及びドレイン領域）
を示す。
【００４０】図１７を参照すると、不活性化ソース／ド
レイン領域形成工程までの結果物上にシリコン酸化膜か
らなる反応防止膜６８を蒸着し、この反応防止膜６８上
にレーザ吸収層として非晶質カーボン膜６９を蒸着した
後、不活性ガス雰囲気及び真空下でレーザアニーリング
を行ってスペーサ６６を含んだゲート６２の両側のシリ
コン基板６０領域に高濃度のドーパントによる活性化さ
れたソース及びドレイン領域６７ａ、６７ｂを形成する
（活性化ソース／ドレイン領域形成工程）。
レイン領域形成工程までの結果物上にシリコン酸化膜か
らなる反応防止膜６８を蒸着し、この反応防止膜６８上
にレーザ吸収層として非晶質カーボン膜６９を蒸着した
後、不活性ガス雰囲気及び真空下でレーザアニーリング
を行ってスペーサ６６を含んだゲート６２の両側のシリ
コン基板６０領域に高濃度のドーパントによる活性化さ
れたソース及びドレイン領域６７ａ、６７ｂを形成する
（活性化ソース／ドレイン領域形成工程）。
【００４１】図１８を参照すると、酸素（Ｏ２）プラズ
マエッチング法によりレーザ吸収層に用いられた非晶質
カーボン膜６９を除去する。
マエッチング法によりレーザ吸収層に用いられた非晶質
カーボン膜６９を除去する。
【００４２】その後、公知の後続プロセスを行って１０
０ｎｍ以下のゲート長さを有しながら極浅接合を有する
ＭＩＳＦＥＴ素子を完成させる。
０ｎｍ以下のゲート長さを有しながら極浅接合を有する
ＭＩＳＦＥＴ素子を完成させる。
【００４３】本実施例でも同様に、レーザ吸収層として
非晶質カーボン膜を用いるのでレーザアニーリング時に
ゲートの金属膜が変形されることを防止することがで
き，合わせて、金属イオン残留等の問題を解決すること
ができ、従って、高性能素子の製造が可能である。
非晶質カーボン膜を用いるのでレーザアニーリング時に
ゲートの金属膜が変形されることを防止することがで
き，合わせて、金属イオン残留等の問題を解決すること
ができ、従って、高性能素子の製造が可能である。
【００４４】尚、本発明は、以上説明した実施例に限ら
れるものではない。本発明の趣旨から逸脱しない範囲内
で多様に変更実施することが可能である。
れるものではない。本発明の趣旨から逸脱しない範囲内
で多様に変更実施することが可能である。
【００４５】
【発明の効果】上述したように、本発明によるレーザア
ニーリングを用いた極浅接合形成方法は、レーザ吸収層
の材質として非晶質カーボン膜を用いるので、レーザア
ニーリング時に金属ゲート（金属膜）の変形を防止する
ことができる。
ニーリングを用いた極浅接合形成方法は、レーザ吸収層
の材質として非晶質カーボン膜を用いるので、レーザア
ニーリング時に金属ゲート（金属膜）の変形を防止する
ことができる。
【００４６】また、レーザ吸収層の材質として金属膜で
なく非晶質カーボンを用いるのでレーザ光吸収層の除去
時に金属イオン残留問題等を根本的に防止することがで
きる。
なく非晶質カーボンを用いるのでレーザ光吸収層の除去
時に金属イオン残留問題等を根本的に防止することがで
きる。
【００４７】更に、レーザ吸収層を酸素プラズマを用い
て容易に除去することができるので生産性を向上するこ
とができ、結論的に、高性能素子の製造に非常に有利に
適用することができる。
て容易に除去することができるので生産性を向上するこ
とができ、結論的に、高性能素子の製造に非常に有利に
適用することができる。
【図１】極浅接合形成のための技術別での接合深さと面
抵抗限界の関係を説明するためのグラフである。
抵抗限界の関係を説明するためのグラフである。
【図２】従来技術にかかる極浅接合形成方法を説明する
ための工程別断面図である。
ための工程別断面図である。
【図３】従来技術にかかる極浅接合形成方法を説明する
ための工程別断面図である。
ための工程別断面図である。
【図４】従来技術にかかる極浅接合形成方法を説明する
ための工程別断面図である。
ための工程別断面図である。
【図５】従来技術にかかる他の極浅接合形成方法を説明
するための工程別断面図である。
するための工程別断面図である。
【図６】従来技術にかかる他の極浅接合形成方法を説明
するための工程別断面図である。
するための工程別断面図である。
【図７】従来技術にかかる他の極浅接合形成方法を説明
するための工程別断面図である。
するための工程別断面図である。
【図８】従来の極浅接合形成方法における問題点を説明
するための断面図である。
するための断面図である。
【図９】本発明の第１の実施例にかかる極浅接合形成方
法を説明するための工程別断面図である。
法を説明するための工程別断面図である。
【図１０】本発明の第１の実施例にかかる極浅接合形成
方法を説明するための工程別断面図である。
方法を説明するための工程別断面図である。
【図１１】本発明の第１の実施例にかかる極浅接合形成
方法を説明するための工程別断面図である。
方法を説明するための工程別断面図である。
【図１２】本発明の第１の実施例にかかる極浅接合形成
方法を説明するための工程別断面図である。
方法を説明するための工程別断面図である。
【図１３】本発明の第１の実施例にかかる極浅接合形成
方法を説明するための工程別断面図である。
方法を説明するための工程別断面図である。
【図１４】本発明の第２の実施例にかかる極浅接合形成
方法を説明するための工程別断面図である。
方法を説明するための工程別断面図である。
【図１５】本発明の第２の実施例にかかる極浅接合形成
方法を説明するための工程別断面図である。
方法を説明するための工程別断面図である。
【図１６】本発明の第２の実施例にかかる極浅接合形成
方法を説明するための工程別断面図である。
方法を説明するための工程別断面図である。
【図１７】本発明の第２の実施例にかかる極浅接合形成
方法を説明するための工程別断面図である。
方法を説明するための工程別断面図である。
【図１８】本発明の第２の実施例にかかる極浅接合形成
方法を説明するための工程別断面図である。
方法を説明するための工程別断面図である。
５０、６０ シリコン基板 ５１、６１ 素子分離膜 ５２、６２ ゲート ５２ａ、６２ａ ゲート絶縁膜 ５２ｂ、６２ｂ ポリシリコン膜 ５２ｃ、６２ｃ 拡散防止膜 ５２ｄ、６２ｄ 金属膜 ５２ｅ、６２ｅ ハードマスク膜 ５３、６３ 酸化膜 ５４、６５ シリコン窒化膜 ５５、６６ スペーサ ５６ａ、６７ａ ソース領域 ５６ｂ、６７ｂ ドレイン領域 ５７、６７ 不活性化されたドーピング層 ５７ａ、６４ ソース／ドレイン拡張（ＳＤＥ）
ドーピング層 ５８、６８ 反応防止膜 ５９、６９ 非晶質カーボン膜
ドーピング層 ５８、６８ 反応防止膜 ５９、６９ 非晶質カーボン膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F140 AA00 AA13 BA01 BF04 BF13 BF21 BF25 BG10 BG12 BG14 BG37 BG41 BG49 BG50 BG51 BG53 BG54 BH14 BK03 BK06 BK12 BK13 BK19 BK21 CB04 CB08 CE14 CE18
Claims (26)
- 【請求項１】 素子分離膜を備えたシリコン基板を供給
する工程と、 前記シリコン基板上にゲート絶縁膜とポリシリコン膜と
金属膜の積層構造からなるゲートを形成する３種膜積層
構造ゲート形成工程と、 前記ゲートの側壁に犠牲スペーサを形成する工程と、 前記犠牲スペーサを含んだゲート両側のシリコン基板領
域にソース及びドレイン領域を形成する工程と、 前記犠牲スペーサを除去する工程と、 前記ゲートの両側のシリコン基板領域に不純物をドーピ
ングして不活性化されたソース／ドレイン拡張（ＳＤ
Ｅ）ドーピング層を形成する不活性化ＳＤＥドーピング
層形成工程と、 前記不活性化ＳＤＥドーピング層形成工程の結果物上に
反応防止膜と、レーザ吸収層として使用される非晶質カ
ーボン膜とを順次蒸着する工程と、 不活性ガス雰囲気及び真空下でレーザアニーリングを行
って、前記ソース及びドレイン領域の各内側に活性化さ
れたＳＤＥドーピング層を形成する活性化ＳＤＥドーピ
ング層形成工程と、 前記非晶質カーボン膜を除去する工程とを含むことを特
徴とするレーザアニーリングを用いた極浅接合形成方
法。 - 【請求項２】 前記３種膜積層構造ゲート形成工程の後
で、前記犠牲スペーサを形成する工程前に、 選択的酸化を行って、前記ポリシリコン膜の側面に薄膜
の酸化膜を形成する薄膜状酸化膜形成工程と、 前記不活性化ＳＤＥドーピング層形成工程の結果物上に
エッチング防止層としてシリコン窒化膜を蒸着する工程
とを更に含むことを特徴とする請求項１記載のレーザア
ニーリングを用いた極浅接合形成方法。 - 【請求項３】 前記ソース及びドレイン領域を形成する
工程は、 前記ゲート両側のシリコン基板領域にＮ型またはＰ型ド
ーパントをドーピングする工程と、 急速熱処理を行う工程とからなることを特徴とする請求
項１記載のレーザアニーリングを用いた極浅接合形成方
法。 - 【請求項４】 前記犠牲スペーサを除去する工程は、弗
酸が含まれた溶液を用いたエッチング法で行うことを特
徴とする請求項１記載のレーザアニーリングを用いた極
浅接合形成方法。 - 【請求項５】 前記犠牲スペーサを除去する工程の後
で、前記活性化ＳＤＥドーピング層形成工程の前に、 前記シリコン基板上に形成されたシリコン窒化膜部分を
除去する工程を更に含むことを特徴とする請求項２記載
のレーザアニーリングを用いた極浅接合形成方法。 - 【請求項６】 前記シリコン窒化膜を除去する工程は、
非等方性エッチング法で行うことを特徴とする請求項５
記載のレーザアニーリングを用いた極浅接合形成方法。 - 【請求項７】 前記不活性化ＳＤＥドーピング層形成工
程は、 Ｎ型またはＰ型ドーパントを、低エネルギーでのイオン
注入またはプラズマドーピングにより行うことを特徴と
する請求項１記載のレーザアニーリングを用いた極浅接
合形成方法。 - 【請求項８】 前記反応防止膜は、シリコン酸化膜であ
ることを特徴とする請求項１記載のレーザアニーリング
を用いた極浅接合形成方法。 - 【請求項９】 前記非晶質カーボン膜は、２００〜４０
０Åの厚さで蒸着することを特徴とする請求項１記載の
レーザアニーリングを用いた極浅接合形成方法。 - 【請求項１０】 前記非晶質カーボン膜を除去する工程
は、 酸素プラズマを用いた酸素プラズマエッチング法で行う
ことを特徴とする請求項１記載のレーザアニーリングを
用いた極浅接合形成方法。 - 【請求項１１】 アクティブ領域を特定するトレンチ型
の素子分離膜を備えたシリコン基板を供給する工程と、 前記シリコン基板のアクティブ領域上に、ゲート絶縁膜
とポリシリコン膜と拡散防止膜と金属膜とハードマスク
膜の積層構造からなるゲートを形成する５種膜積層構造
ゲート形成工程と、 選択的酸化を行って、前記シリコン基板の表面とポリシ
リコン膜の側面に薄膜の酸化膜を形成する薄膜状酸化膜
形成工程と、 前記薄膜状酸化膜形成工程の結果物上にエッチング防止
層としてシリコン窒化膜を薄く蒸着する工程と、 前記シリコン窒化膜が蒸着されたゲートの側壁に犠牲ス
ペーサを形成する工程と、 前記犠牲スペーサを含んだゲート両側のシリコン基板領
域にソース及びドレイン領域を形成する工程と、 前記犠牲スペーサと前記シリコン基板の表面上に形成さ
れたシリコン窒化膜を除去する工程と、 前記ゲートの両側のシリコン基板領域に不純物を低エネ
ルギーでドーピングして不活性化されたソース／ドレイ
ン拡張（ＳＤＥ）ドーピング層を形成する不活性化ＳＤ
Ｅドーピング層形成工程と、 前記不活性化ＳＤＥドーピング層形成工程の結果物上に
反応防止膜としてのシリコン酸化膜とレーザ吸収層とし
ての非晶質カーボン膜とを順次蒸着する工程と、 不活性ガス雰囲気及び真空下でレーザアニーリングを行
って、前記ソース及びドレイン領域の各内側に活性化さ
れたＳＤＥドーピング層を形成する活性化ＳＤＥドーピ
ング層形成工程と、 前記非晶質カーボン膜を酸素プラズマエッチング法によ
り除去する工程とを含むことを特徴とするレーザアニー
リングを用いた極浅接合形成方法。 - 【請求項１２】 前記犠牲スペーサの除去は弗酸が含ま
れた溶液を用いたエッチング法で行い、前記シリコン窒
化膜の除去は、非等方性エッチング法で行うことを特徴
とする請求項１１記載のレーザアニーリングを用いた極
浅接合形成方法。 - 【請求項１３】 前記不活性化ＳＤＥドーピング層形成
工程は、 Ｎ型またはＰ型ドーパントを、低エネルギーでのイオン
注入またはプラズマドーピングにより行うことを特徴と
する請求項１１記載のレーザアニーリングを用いた極浅
接合形成方法。 - 【請求項１４】 前記非晶質カーボン膜は、２００〜４
００Åの厚さで蒸着することを特徴とする請求項１１記
載のレーザアニーリングを用いた極浅接合形成方法。 - 【請求項１５】 素子分離膜を備えたシリコン基板を供
給する工程と、 前記シリコン基板上にゲート絶縁膜とポリシリコン膜と
金属膜の積層構造からなるゲートを形成する３種膜積層
構造ゲート形成工程と、 前記ゲートの両側のシリコン基板領域にソース／ドレイ
ン拡張（ＳＤＥ）ドーピング層を形成するＳＤＥドーピ
ング層形成工程と、 前記ゲートの側壁にスペーサを形成する工程と、 前記スペーサを含んだゲート両側のシリコン基板領域に
不純物をドーピングして不活性化されたソース及びドレ
イン領域を形成する不活性化ソース／ドレイン領域形成
工程と、 前記不活性化ソース／ドレイン領域形成工程の結果物上
に反応防止膜と、レーザ吸収層として使用される非晶質
カーボン膜とを順次蒸着する工程と、 不活性ガス雰囲気及び真空下でレーザアニーリングを行
って、前記スペーサを含んだゲート両側のシリコン基板
領域に活性化されたソース及びドレイン領域を形成する
活性化ソース／ドレイン領域形成工程と、 前記非晶質カーボン膜を除去する工程とを含むことを特
徴とするレーザアニーリングを用いた極浅接合形成方
法。 - 【請求項１６】 前記３種膜積層構造ゲート形成工程の
後で、前記ＳＤＥドーピング層を形成する工程の前に、 選択的酸化を行って、前記シリコン基板の表面及びポリ
シリコン膜の側面に薄膜の酸化膜を形成する薄膜状酸化
膜形成工程を更に含むことを特徴とする請求項１５記載
のレーザアニーリングを用いた極浅接合形成方法。 - 【請求項１７】 前記ＳＤＥドーピング層を形成する工
程後で、前記スペーサを形成する工程前に、 前記３種膜積層構造ゲート形成工程の結果物上にエッチ
ング防止膜としてシリコン窒化膜を蒸着する工程を更に
含むことを特徴とする請求項１５記載のレーザアニーリ
ングを用いた極浅接合形成方法。 - 【請求項１８】 前記スペーサを形成する工程の際、 前記シリコン基板の表面に形成されたシリコン窒化膜部
分を除去することを特徴とする請求項１７記載のレーザ
アニーリングを用いた極浅接合形成方法。 - 【請求項１９】 前記ＳＤＥドーピング層を形成する工
程は、 前記スペーサを含んだゲート両側のシリコン基板領域に
Ｎ型またはＰ型ドーパントを低エネルギーでドーピング
する工程と、 急速熱処理を行う工程とからなることを特徴とする請求
項１５記載のレーザアニーリングを用いた極浅接合形成
方法。 - 【請求項２０】 前記反応防止膜はシリコン酸化膜であ
ることを特徴とする請求項１５記載のレーザアニーリン
グを用いた極浅接合形成方法。 - 【請求項２１】 前記非晶質カーボン膜は、２００〜４
００Åの厚さで蒸着することを特徴とする請求項１５記
載のレーザアニーリングを用いた極浅接合形成方法。 - 【請求項２２】 前記非晶質カーボン膜を除去する工程
は、 酸素プラズマを用いた酸素プラズマエッチング法で行う
ことを特徴とする請求項１５記載のレーザアニーリング
を用いた極浅接合形成方法。 - 【請求項２３】 アクティブ領域を特定するトレンチ型
の素子分離膜を備えたシリコン基板を供給する工程と、 前記シリコン基板のアクティブ領域上にゲート絶縁膜と
ポリシリコン膜と拡散防止膜と金属膜とハードマスク膜
の積層構造からなるゲートを形成する５種膜積層構造ゲ
ート形成工程と、 前記ゲート両側のシリコン基板領域に不純物のドーピン
グ及び急速熱処理を行うことによりソース／ドレイン拡
張（ＳＤＥ）ドーピング層を形成するＳＤＥドーピング
層形成工程と、 前記ＳＤＥドーピング層形成工程の結果物上にエッチン
グ防止層としてシリコン窒化膜を薄く蒸着する工程と、 前記シリコン窒化膜が形成されたゲートの側壁にスペー
サを形成する工程と、 前記スペーサを含んだゲートの両側のシリコン基板領域
に不活性化されたソース及びドレイン領域を形成するた
めに不純物をドーピングする不活性化ソース／ドレイン
領域形成工程と、 前記不活性化ソース／ドレイン領域形成工程の結果物上
に反応防止膜としてのシリコン酸化膜とレーザ吸収層と
しての非晶質カーボン膜とを順次蒸着する工程と、 不活性ガス雰囲気及び真空下でレーザアニーリングを行
って、前記スペーサを含んだゲート両側のシリコン基板
領域に活性化されたソース及びドレイン領域を形成する
活性化ソース／ドレイン領域形成工程と、 前記非晶質カーボン膜を酸素プラズマエッチング法によ
り除去する工程とを含むことを特徴とするレーザアニー
リングを用いた極浅接合形成方法。 - 【請求項２４】 前記５種膜積層構造ゲート形成工程の
後で、前記ＳＤＥドーピング層形成工程の前に、 選択的酸化を行って前記シリコン基板の表面及びポリシ
リコン膜の側面に薄膜の酸化膜を形成する薄膜状酸化膜
形成工程を更に含むことを特徴とする請求項２３記載の
レーザアニーリングを用いた極浅接合形成方法。 - 【請求項２５】 前記スペーサを形成する工程の際、 前記シリコン基板の表面に形成されたシリコン窒化膜部
分を除去することを特徴とする請求項２３記載のレーザ
アニーリングを用いた極浅接合形成方法。 - 【請求項２６】 前記非晶質カーボン膜は２００〜４０
０Åの厚さで蒸着することを特徴とする請求項２３記載
のレーザアニーリングを用いた極浅接合形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-023403 | 2001-04-30 | ||
| KR1020010023403A KR100365414B1 (en) | 2001-04-30 | 2001-04-30 | Method for forming ultra-shallow junction using laser annealing process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002343734A true JP2002343734A (ja) | 2002-11-29 |
| JP4128771B2 JP4128771B2 (ja) | 2008-07-30 |
Family
ID=19708905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001367836A Expired - Fee Related JP4128771B2 (ja) | 2001-04-30 | 2001-11-30 | レーザアニーリングを用いた極浅接合形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6475888B1 (ja) |
| JP (1) | JP4128771B2 (ja) |
| KR (1) | KR100365414B1 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004363168A (ja) * | 2003-06-02 | 2004-12-24 | Sumitomo Heavy Ind Ltd | 半導体装置の製造方法 |
| JP2005045204A (ja) * | 2003-07-24 | 2005-02-17 | Samsung Electronics Co Ltd | リセスを備えたｓｏｉ構造の半導体素子及びその製造方法 |
| JP2005101196A (ja) * | 2003-09-24 | 2005-04-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| WO2005114713A1 (ja) * | 2004-05-21 | 2005-12-01 | Matsushita Electric Industrial Co., Ltd. | 不純物導入方法及びこれを用いた電子素子 |
| JP2006093587A (ja) * | 2004-09-27 | 2006-04-06 | Sony Corp | 裏面照射型固体撮像素子及びその製造方法 |
| JP2007115927A (ja) * | 2005-10-20 | 2007-05-10 | Tokyo Univ Of Agriculture & Technology | 熱処理方法 |
| WO2007148476A1 (ja) * | 2006-06-21 | 2007-12-27 | Hightec Systems Corporation | 半導体の熱処理方法 |
| JP2009033150A (ja) * | 2003-10-03 | 2009-02-12 | Applied Materials Inc | 動的表面アニール処理のための吸収層 |
| JP2010503202A (ja) * | 2006-08-31 | 2010-01-28 | アプライド マテリアルズ インコーポレイテッド | 高い吸光係数を有する光吸収層を堆積させるための低温ｈｄｐｃｖｄ過程による注入ドーパントの動的表面アニーリング法 |
| JP2014090045A (ja) * | 2012-10-30 | 2014-05-15 | Sanken Electric Co Ltd | イオン導入層の活性化方法、および、半導体装置の製造方法 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030160233A1 (en) * | 2002-02-28 | 2003-08-28 | Rendon Michael J. | Method of forming a semiconductor device having an energy absorbing layer and structure thereof |
| KR100416628B1 (ko) * | 2002-06-22 | 2004-01-31 | 삼성전자주식회사 | 게이트 스페이서를 포함하는 반도체 소자 제조 방법 |
| KR100464935B1 (ko) * | 2002-09-17 | 2005-01-05 | 주식회사 하이닉스반도체 | 불화붕소화합물 도핑에 의한 초박형 에피채널을 갖는반도체소자의 제조 방법 |
| US6764947B1 (en) * | 2003-02-14 | 2004-07-20 | Advanced Micro Devices, Inc. | Method for reducing gate line deformation and reducing gate line widths in semiconductor devices |
| WO2005036627A1 (en) | 2003-10-03 | 2005-04-21 | Applied Materials, Inc. | Absorber layer for dynamic surface annealing processing |
| US6974730B2 (en) * | 2003-12-17 | 2005-12-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for fabricating a recessed channel field effect transistor (FET) device |
| US7494885B1 (en) * | 2004-04-05 | 2009-02-24 | Advanced Micro Devices, Inc. | Disposable spacer process for field effect transistor fabrication |
| JP2006108629A (ja) * | 2004-09-10 | 2006-04-20 | Toshiba Corp | 半導体装置の製造方法 |
| US7109098B1 (en) * | 2005-05-17 | 2006-09-19 | Applied Materials, Inc. | Semiconductor junction formation process including low temperature plasma deposition of an optical absorption layer and high speed optical annealing |
| US7422775B2 (en) * | 2005-05-17 | 2008-09-09 | Applied Materials, Inc. | Process for low temperature plasma deposition of an optical absorption layer and high speed optical annealing |
| EP1780776A1 (en) * | 2005-10-28 | 2007-05-02 | STMicroelectronics S.r.l. | Process for manufacturing a high-scale-integration mos device |
| US7541234B2 (en) * | 2005-11-03 | 2009-06-02 | Samsung Electronics Co., Ltd. | Methods of fabricating integrated circuit transistors by simultaneously removing a photoresist layer and a carbon-containing layer on different active areas |
| EP1791173A1 (en) * | 2005-11-25 | 2007-05-30 | STMicroelectronics S.r.l. | Process for manufacturing a MOSFET and corresponding MOSFET |
| US7410852B2 (en) * | 2006-04-21 | 2008-08-12 | International Business Machines Corporation | Opto-thermal annealing methods for forming metal gate and fully silicided gate field effect transistors |
| JP2008124441A (ja) * | 2006-10-19 | 2008-05-29 | Tokyo Electron Ltd | 半導体装置の製造方法 |
| US7968473B2 (en) * | 2006-11-03 | 2011-06-28 | Applied Materials, Inc. | Low temperature process for depositing a high extinction coefficient non-peeling optical absorber for a scanning laser surface anneal of implanted dopants |
| KR100824995B1 (ko) * | 2006-12-27 | 2008-04-24 | 주식회사 하이닉스반도체 | 리세스 게이트를 갖는 반도체 소자의 제조 방법 |
| US7867868B2 (en) * | 2007-03-02 | 2011-01-11 | Applied Materials, Inc. | Absorber layer candidates and techniques for application |
| US7994040B2 (en) * | 2007-04-13 | 2011-08-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and fabrication thereof |
| US20080293192A1 (en) * | 2007-05-22 | 2008-11-27 | Stefan Zollner | Semiconductor device with stressors and methods thereof |
| US7846803B2 (en) * | 2007-05-31 | 2010-12-07 | Freescale Semiconductor, Inc. | Multiple millisecond anneals for semiconductor device fabrication |
| US7863193B2 (en) * | 2007-08-09 | 2011-01-04 | Applied Materials, Inc. | Integrated circuit fabrication process using a compression cap layer in forming a silicide with minimal post-laser annealing dopant deactivation |
| US20090042353A1 (en) * | 2007-08-09 | 2009-02-12 | Yi Ma | Integrated circuit fabrication process for a high melting temperature silicide with minimal post-laser annealing dopant deactivation |
| US7737036B2 (en) * | 2007-08-09 | 2010-06-15 | Applied Materials, Inc. | Integrated circuit fabrication process with minimal post-laser annealing dopant deactivation |
| KR20090126520A (ko) * | 2008-06-04 | 2009-12-09 | 삼성전자주식회사 | 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치 |
| US7855110B2 (en) * | 2008-07-08 | 2010-12-21 | International Business Machines Corporation | Field effect transistor and method of fabricating same |
| US8436404B2 (en) | 2009-12-30 | 2013-05-07 | Intel Corporation | Self-aligned contacts |
| WO2013095347A1 (en) * | 2011-12-19 | 2013-06-27 | Intel Corporation | Selective laser annealing process for buried regions in a mos device |
| CN103325826A (zh) * | 2012-03-20 | 2013-09-25 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN102637581A (zh) * | 2012-04-06 | 2012-08-15 | 上海华力微电子有限公司 | 一种防止硼掺杂层释气的方法 |
| US8896030B2 (en) | 2012-09-07 | 2014-11-25 | Intel Corporation | Integrated circuits with selective gate electrode recess |
| US9679773B1 (en) * | 2016-03-14 | 2017-06-13 | Infineon Technologies Ag | Method for thermal annealing and a semiconductor device formed by the method |
| US11018225B2 (en) * | 2016-06-28 | 2021-05-25 | International Business Machines Corporation | III-V extension by high temperature plasma doping |
| KR102608340B1 (ko) | 2021-07-26 | 2023-12-01 | 주식회사 지엔테크 | 엑시머 레이저 어닐링을 이용한 초저접합 실리사이드층 형성방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61154073A (ja) | 1984-12-26 | 1986-07-12 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US5079600A (en) * | 1987-03-06 | 1992-01-07 | Schnur Joel M | High resolution patterning on solid substrates |
| JP2605287B2 (ja) | 1987-07-07 | 1997-04-30 | キヤノン株式会社 | 再生方法 |
| JP3431647B2 (ja) | 1992-10-30 | 2003-07-28 | 株式会社半導体エネルギー研究所 | 半導体装置とその作製方法およびメモリ装置の作製方法およびレーザードーピング処理方法 |
| JPH06204418A (ja) | 1992-12-28 | 1994-07-22 | Mitsubishi Electric Corp | 半導体装置及び半導体装置の製造方法 |
| TW299897U (en) * | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
| US5882991A (en) | 1996-09-20 | 1999-03-16 | Texas Instruments Incorporated | Approaches for shallow junction formation |
| JP2000031488A (ja) * | 1997-08-26 | 2000-01-28 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2000077680A (ja) | 1998-08-31 | 2000-03-14 | Yazaki Corp | メサ構造の形成方法並びにこれを用いたメサ構造、及びこれを用いたメサ型ダイアフラム並びに圧力センサ |
-
2001
- 2001-04-30 KR KR1020010023403A patent/KR100365414B1/ko not_active IP Right Cessation
- 2001-11-30 JP JP2001367836A patent/JP4128771B2/ja not_active Expired - Fee Related
- 2001-12-10 US US10/016,534 patent/US6475888B1/en not_active Expired - Fee Related
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004363168A (ja) * | 2003-06-02 | 2004-12-24 | Sumitomo Heavy Ind Ltd | 半導体装置の製造方法 |
| US7932185B2 (en) | 2003-06-02 | 2011-04-26 | Sumitomo Heavy Industries, Ltd. | Process for fabricating semiconductor device |
| JP4589606B2 (ja) * | 2003-06-02 | 2010-12-01 | 住友重機械工業株式会社 | 半導体装置の製造方法 |
| JP2005045204A (ja) * | 2003-07-24 | 2005-02-17 | Samsung Electronics Co Ltd | リセスを備えたｓｏｉ構造の半導体素子及びその製造方法 |
| JP2005101196A (ja) * | 2003-09-24 | 2005-04-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2009033150A (ja) * | 2003-10-03 | 2009-02-12 | Applied Materials Inc | 動的表面アニール処理のための吸収層 |
| JP5054973B2 (ja) * | 2004-05-21 | 2012-10-24 | パナソニック株式会社 | 不純物導入方法 |
| JPWO2005114713A1 (ja) * | 2004-05-21 | 2008-03-27 | 松下電器産業株式会社 | 不純物導入方法及びこれを用いた電子素子 |
| US7582492B2 (en) | 2004-05-21 | 2009-09-01 | Panasonic Corporation | Method of doping impurities, and electronic element using the same |
| WO2005114713A1 (ja) * | 2004-05-21 | 2005-12-01 | Matsushita Electric Industrial Co., Ltd. | 不純物導入方法及びこれを用いた電子素子 |
| TWI401727B (zh) * | 2004-05-21 | 2013-07-11 | Panasonic Corp | An impurity introduction method using an electronic component thereof and a semiconductor manufacturing apparatus |
| JP2006093587A (ja) * | 2004-09-27 | 2006-04-06 | Sony Corp | 裏面照射型固体撮像素子及びその製造方法 |
| JP4691939B2 (ja) * | 2004-09-27 | 2011-06-01 | ソニー株式会社 | 裏面照射型固体撮像素子の製造方法 |
| JP2007115927A (ja) * | 2005-10-20 | 2007-05-10 | Tokyo Univ Of Agriculture & Technology | 熱処理方法 |
| JPWO2007148476A1 (ja) * | 2006-06-21 | 2009-11-12 | 株式会社ハイテック・システムズ | 半導体の熱処理方法 |
| WO2007148476A1 (ja) * | 2006-06-21 | 2007-12-27 | Hightec Systems Corporation | 半導体の熱処理方法 |
| JP5467238B2 (ja) * | 2006-06-21 | 2014-04-09 | 株式会社ハイテック・システムズ | 半導体の熱処理方法 |
| JP2010503202A (ja) * | 2006-08-31 | 2010-01-28 | アプライド マテリアルズ インコーポレイテッド | 高い吸光係数を有する光吸収層を堆積させるための低温ｈｄｐｃｖｄ過程による注入ドーパントの動的表面アニーリング法 |
| JP2014090045A (ja) * | 2012-10-30 | 2014-05-15 | Sanken Electric Co Ltd | イオン導入層の活性化方法、および、半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100365414B1 (en) | 2002-12-18 |
| US20020160592A1 (en) | 2002-10-31 |
| JP4128771B2 (ja) | 2008-07-30 |
| US6475888B1 (en) | 2002-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4128771B2 (ja) | レーザアニーリングを用いた極浅接合形成方法 | |
| JP2007220755A (ja) | 半導体装置及びその製造方法 | |
| JP2002093921A (ja) | 半導体装置の製造方法 | |
| JP2009033173A (ja) | 半導体素子およびその製造方法 | |
| JP5222583B2 (ja) | 半導体装置 | |
| JP2007157870A (ja) | 半導体装置及びその製造方法 | |
| JP2002016246A (ja) | Ｍｏｓ型半導体トランジスタの製造方法 | |
| US7416934B2 (en) | Semiconductor device | |
| JP4887643B2 (ja) | 半導体装置およびその製造方法 | |
| US6368960B1 (en) | Double sidewall raised silicided source/drain CMOS transistor | |
| JPH023244A (ja) | 半導体装置の製造方法 | |
| JP2758444B2 (ja) | 半導体装置の製造方法 | |
| KR100529873B1 (ko) | 반도체소자의 제조방법 | |
| JPH10135453A (ja) | 半導体装置及びその製造方法 | |
| US6194298B1 (en) | Method of fabricating semiconductor device | |
| JP2005142539A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100588780B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2007019206A (ja) | 半導体装置及びその製造方法 | |
| KR100545902B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2008085306A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH06350035A (ja) | 半導体装置の製造方法 | |
| JPH08306802A (ja) | 半導体装置の製造方法 | |
| JP2973984B2 (ja) | 半導体装置の製造方法 | |
| JP3470503B2 (ja) | 相補型半導体装置の製造方法 | |
| JP2005159335A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040428 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080428 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080515 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |