KR100416628B1 - 게이트 스페이서를 포함하는 반도체 소자 제조 방법 - Google Patents
게이트 스페이서를 포함하는 반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR100416628B1 KR100416628B1 KR10-2002-0035170A KR20020035170A KR100416628B1 KR 100416628 B1 KR100416628 B1 KR 100416628B1 KR 20020035170 A KR20020035170 A KR 20020035170A KR 100416628 B1 KR100416628 B1 KR 100416628B1
- Authority
- KR
- South Korea
- Prior art keywords
- spacer
- layer
- forming
- etching
- gate
- Prior art date
Links
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 225
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000010410 layer Substances 0.000 claims abstract description 231
- 238000002955 isolation Methods 0.000 claims abstract description 61
- 239000011241 protective layer Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000011810 insulating material Substances 0.000 claims abstract description 22
- 238000000638 solvent extraction Methods 0.000 claims abstract 3
- 238000000034 method Methods 0.000 claims description 72
- 238000005530 etching Methods 0.000 claims description 51
- 239000012535 impurity Substances 0.000 claims description 33
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 32
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 28
- 238000001039 wet etching Methods 0.000 claims description 22
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 21
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 18
- 229910021332 silicide Inorganic materials 0.000 claims description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 15
- 239000007789 gas Substances 0.000 claims description 12
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 5
- 229910001882 dioxygen Inorganic materials 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 239000012495 reaction gas Substances 0.000 claims description 5
- QLOAVXSYZAJECW-UHFFFAOYSA-N methane;molecular fluorine Chemical compound C.FF QLOAVXSYZAJECW-UHFFFAOYSA-N 0.000 claims description 4
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims 2
- 230000008569 process Effects 0.000 description 33
- 238000005468 ion implantation Methods 0.000 description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 4
- 238000010405 reoxidation reaction Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- NJCQVAKYBOCUCS-UHFFFAOYSA-N [C].F Chemical compound [C].F NJCQVAKYBOCUCS-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
Claims (27)
- 반도체 기판에 활성 영역을 구획 짓는 소자 분리층을 형성하는 단계;상기 활성 영역의 반도체 기판 상에 게이트를 형성하는 단계;상기 게이트를 덮고 상기 소자 분리층을 덮도록 연장되는 제1스페이서층을 제1절연 물질로 형성하는 단계;상기 제1스페이서층 상에 제2스페이서층을 제2절연 물질로 형성하는 단계;상기 제2스페이서층의 일부를 제거하여 상기 게이트 측벽 상에 잔류하는 제2스페이서를 형성하는 단계;상기 제2스페이서를 마스크로 상기 제1스페이서층의 노출되는 부분을 부분 식각하여 두께를 줄여, 상기 제2스페이서에 의해 보호된 상기 제1스페이서층 부분으로 제1스페이서를 형성하고 두께가 감소된 상기 제1스페이서층 부분을 잔류시켜 상기 소자 분리층을 보호하는 보호층을 형성하는 단계;상기 제2스페이서를 선택적으로 제거하는 단계; 및상기 잔류된 보호층을 제거하여 상기 제1스페이서로 이루어지는 게이트 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제1항에 있어서, 상기 제1스페이서층을 형성하는 단계는상기 제1절연 물질로 실리콘 질화물을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제2항에 있어서, 상기 제2스페이서층을 형성하는 단계는상기 실리콘 질화물과 식각 선택비를 가지도록 상기 제2절연 물질로 실리콘 산화물을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제3항에 있어서, 상기 보호층을 형성하는 부분 식각은상기 실리콘 산화물에 대해서 선택적으로 상기 실리콘 질화물을 식각하는 인산을 이용한 습식 식각으로 수행되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제3항에 있어서, 상기 보호층을 형성하는 부분 식각은상기 실리콘 산화물에 대해서 선택적으로 상기 실리콘 질화물을 식각하는 불화 탄소 가스 또는 불화 수소화 탄소 가스 및 산소 가스를 포함하는 반응 가스로부터 여기되는 플라스마(plasma)를 이용한 건식 식각으로 수행되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제3항에 있어서, 상기 제2스페이서를 제거하는 단계는상기 실리콘 질화물에 대해서 선택적으로 상기 실리콘 산화물을 식각하는 불산을 이용한 습식 식각으로 수행되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제2항에 있어서, 상기 보호층을 제거하는 단계는상기 보호층을 이루는 실리콘 질화물을 식각하는 인산을 이용한 습식 식각으로 수행되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제1항에 있어서,상기 제1스페이서층 아래에 실리콘 산화물의 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제8항에 있어서, 상기 절연층을 형성하는 단계는상기 반도체 기판으로부터 열적 산화로 산화층을 성장시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제1항에 있어서, 상기 제2스페이서를 형성하는 단계는상기 제1스페이서층이 일부 노출되도록 상기 제2스페이서층을 이방성 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제1항에 있어서, 상기 소자 분리층을 형성하는 단계는상기 반도체 기판에 얕은 트렌치 소자 분리(STI)층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제1항에 있어서, 상기 얕은 트렌치 소자 분리층은실리콘 산화물로 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 반도체 기판에 활성 영역을 구획 짓는 소자 분리층을 형성하는 단계;상기 활성 영역의 반도체 기판 상에 게이트를 형성하는 단계;상기 게이트를 덮고 상기 소자 분리층을 덮도록 연장되는 제1스페이서층을 제1절연 물질로 형성하는 단계;상기 제1스페이서층 상에 제2스페이서층을 제2절연 물질로 형성하는 단계;상기 제2스페이서층의 일부를 제거하여 상기 게이트 측벽 상에 잔류하는 제2스페이서를 형성하는 단계;상기 제2스페이서를 마스크로 상기 제1스페이서층의 노출되는 부분을 부분 식각하여 두께를 줄여, 상기 제2스페이서에 의해 보호된 상기 제1스페이서층 부분으로 제1스페이서를 형성하고 두께가 감소된 상기 제1스페이서층 부분을 잔류시켜 상기 소자 분리층을 보호하는 보호층을 형성하는 단계;상기 제2스페이서를 마스크로 드레인 및 소오스 영역을 이루는 불순물층을 이온 주입하는 단계;상기 제2스페이서를 선택적으로 제거하는 단계;상기 잔류된 보호층을 제거하여 상기 제1스페이서로 이루어지는 게이트 스페이서를 형성하는 단계; 및상기 게이트 스페이서에 의해 노출되는 상기 반도체 기판 상에 실리사이드층을 자기 정렬되게 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제13항에 있어서, 상기 제1스페이서층을 형성하는 단계는상기 제1절연 물질로 실리콘 질화물을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제14항에 있어서, 상기 제2스페이서층을 형성하는 단계는상기 실리콘 질화물과 식각 선택비를 가지도록 상기 제2절연 물질로 실리콘 산화물을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제15항에 있어서, 상기 보호층을 형성하는 부분 식각은상기 실리콘 산화물에 대해서 선택적으로 상기 실리콘 질화물을 식각하는 인산을 이용한 습식 식각으로 수행되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제15항에 있어서, 상기 보호층을 형성하는 부분 식각은상기 실리콘 산화물에 대해서 선택적으로 상기 실리콘 질화물을 식각하는 불화 탄소 가스 또는 불화 수소화 탄소 가스 및 산소 가스를 포함하는 반응 가스로부터 여기되는 플라스마(plasma)를 이용한 건식 식각으로 수행되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제15항에 있어서, 상기 제2스페이서를 제거하는 단계는상기 실리콘 질화물에 대해서 선택적으로 상기 실리콘 산화물을 식각하는 불산을 이용한 습식 식각으로 수행되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제14항에 있어서, 상기 보호층을 제거하는 단계는상기 보호층을 이루는 실리콘 질화물을 식각하는 인산을 이용한 습식 식각으로 수행되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제13항에 있어서,상기 제1스페이서층 아래에 실리콘 산화물의 절연층을 형성하는 단계; 및상기 보호층의 제거에 의해서 상기 게이트 스페이서에 의해서 노출되는 상기 절연층 부분을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제20항에 있어서, 상기 절연층을 형성하는 단계는상기 반도체 기판으로부터 열적 산화로 산화층을 성장시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제21항에 있어서, 상기 절연층을 제거하는 단계는상기 열적 산화로 성장된 산화층을 불산을 이용하는 습식 식각으로 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제13항에 있어서, 상기 제2스페이서를 형성하는 단계는상기 제1스페이서층이 일부 노출되도록 상기 제2스페이서층을 이방성 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제13항에 있어서,상기 제2스페이서를 마스크로 이온 주입된 불순물층은 고농도 불순물층이고,상기 게이트를 마스크로 상기 드레인 및 소오스 영역을 엘디디(LDD:Lightly Doped Drain) 구조로 이루는 저농도 불순물층을 이온 주입하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제13항에 있어서,상기 제2스페이서를 마스크로 이온 주입된 불순물층은 고농도 불순물층이고,상기 게이트 스페이서를 마스크로 상기 드레인 및 소오스 영역을 엘디디(LDD:Lightly Doped Drain) 구조로 이루는 저농도 불순물층을 이온 주입하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제12항에 있어서, 상기 소자 분리층을 형성하는 단계는상기 반도체 기판에 얕은 트렌치 소자 분리(STI)층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제26항에 있어서, 상기 얕은 트렌치 소자 분리층은실리콘 산화물로 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0035170A KR100416628B1 (ko) | 2002-06-22 | 2002-06-22 | 게이트 스페이서를 포함하는 반도체 소자 제조 방법 |
US10/444,221 US6815320B2 (en) | 2002-06-22 | 2003-05-23 | Method for fabricating semiconductor device including gate spacer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0035170A KR100416628B1 (ko) | 2002-06-22 | 2002-06-22 | 게이트 스페이서를 포함하는 반도체 소자 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040003084A KR20040003084A (ko) | 2004-01-13 |
KR100416628B1 true KR100416628B1 (ko) | 2004-01-31 |
Family
ID=29728752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0035170A KR100416628B1 (ko) | 2002-06-22 | 2002-06-22 | 게이트 스페이서를 포함하는 반도체 소자 제조 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6815320B2 (ko) |
KR (1) | KR100416628B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101039471B1 (ko) * | 2004-06-11 | 2011-06-07 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7256113B1 (en) * | 2001-12-14 | 2007-08-14 | Advanced Micro Devices, Inc. | System for forming a semiconductor device and method thereof |
US7045414B2 (en) * | 2003-11-26 | 2006-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating high voltage transistor |
US6900104B1 (en) * | 2004-02-27 | 2005-05-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming offset spacer manufacturing for critical dimension precision |
JP4984665B2 (ja) * | 2005-06-22 | 2012-07-25 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
US7579617B2 (en) * | 2005-06-22 | 2009-08-25 | Fujitsu Microelectronics Limited | Semiconductor device and production method thereof |
US7994580B2 (en) | 2005-10-19 | 2011-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | High voltage transistor with improved driving current |
US7759206B2 (en) * | 2005-11-29 | 2010-07-20 | International Business Machines Corporation | Methods of forming semiconductor devices using embedded L-shape spacers |
KR100649311B1 (ko) * | 2005-12-15 | 2006-11-24 | 동부일렉트로닉스 주식회사 | 게이트 스페이서를 이용한 피모스 소자의 변형된 채널층형성 방법 및 이 방법에 의해 형성된 피모스 소자 |
KR100760912B1 (ko) * | 2005-12-29 | 2007-09-21 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
US7897501B2 (en) * | 2007-04-25 | 2011-03-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of fabricating a field-effect transistor having robust sidewall spacers |
JP2008282901A (ja) * | 2007-05-09 | 2008-11-20 | Sony Corp | 半導体装置および半導体装置の製造方法 |
US7790622B2 (en) * | 2007-07-14 | 2010-09-07 | Samsung Electronics Co., Ltd. | Methods for removing gate sidewall spacers in CMOS semiconductor fabrication processes |
KR100950473B1 (ko) * | 2007-12-28 | 2010-03-31 | 주식회사 하이닉스반도체 | 균일한 두께의 게이트스페이서막을 갖는 반도체소자의제조방법 |
US20100062592A1 (en) * | 2008-09-09 | 2010-03-11 | Tokyo Electron Limited | Method for forming gate spacers for semiconductor devices |
KR101815527B1 (ko) * | 2010-10-07 | 2018-01-05 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
JP2014514757A (ja) * | 2011-03-28 | 2014-06-19 | 日本テキサス・インスツルメンツ株式会社 | 化学的に改変されたスペーサ表面を有する集積回路 |
CN102437048B (zh) * | 2011-08-04 | 2015-04-29 | 上海华力微电子有限公司 | 改进双重通孔刻蚀停止层交叠区通孔刻蚀的方法及其器件 |
US8664125B2 (en) * | 2011-12-23 | 2014-03-04 | Tokyo Electron Limited | Highly selective spacer etch process with reduced sidewall spacer slimming |
CN103177955B (zh) * | 2013-02-20 | 2015-08-26 | 上海华力微电子有限公司 | 一种实现可剥离侧壁的制程方法 |
US10164050B2 (en) | 2014-12-24 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of semiconductor device structure with gate stack |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69132695T2 (de) * | 1990-05-11 | 2002-06-13 | Koninkl Philips Electronics Nv | CMOS-Verfahren mit Verwendung von zeitweilig angebrachten Siliciumnitrid-Spacern zum Herstellen von Transistoren (LDD) mit leicht dotiertem Drain |
US5783475A (en) * | 1995-11-13 | 1998-07-21 | Motorola, Inc. | Method of forming a spacer |
US6150223A (en) * | 1999-04-07 | 2000-11-21 | United Microelectronics Corp. | Method for forming gate spacers with different widths |
US6506650B1 (en) * | 2001-04-27 | 2003-01-14 | Advanced Micro Devices, Inc. | Method of fabrication based on solid-phase epitaxy for a MOSFET transistor with a controlled dopant profile |
KR100365414B1 (en) * | 2001-04-30 | 2002-12-18 | Hynix Semiconductor Inc | Method for forming ultra-shallow junction using laser annealing process |
US6440875B1 (en) * | 2001-05-02 | 2002-08-27 | Taiwan Semiconductor Manufacturing Co., Ltd | Masking layer method for forming a spacer layer with enhanced linewidth control |
DE10135870C1 (de) * | 2001-07-24 | 2003-02-20 | Infineon Technologies Ag | Verfahren zum Herstellen einer integrierten Halbleiterschaltung mit einem Speicher- und einem Logikbereich |
US6613637B1 (en) * | 2002-05-31 | 2003-09-02 | Lsi Logic Corporation | Composite spacer scheme with low overlapped parasitic capacitance |
-
2002
- 2002-06-22 KR KR10-2002-0035170A patent/KR100416628B1/ko active IP Right Grant
-
2003
- 2003-05-23 US US10/444,221 patent/US6815320B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101039471B1 (ko) * | 2004-06-11 | 2011-06-07 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20040003084A (ko) | 2004-01-13 |
US20030235966A1 (en) | 2003-12-25 |
US6815320B2 (en) | 2004-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100416628B1 (ko) | 게이트 스페이서를 포함하는 반도체 소자 제조 방법 | |
US6693013B2 (en) | Semiconductor transistor using L-shaped spacer and method of fabricating the same | |
US6770540B2 (en) | Method of fabricating semiconductor device having L-shaped spacer | |
US6838326B2 (en) | Semiconductor device, and method for manufacturing the same | |
JP2006032946A (ja) | 半導体装置及びその製造方法 | |
US6617212B2 (en) | Semiconductor device and method for fabricating the same using damascene process | |
KR100464852B1 (ko) | 반도체 장치의 게이트 산화막 형성방법 | |
JP2003133549A (ja) | Mosfet及びその製造方法 | |
US20080213990A1 (en) | Method for forming gate electrode in semiconductor device | |
KR100446309B1 (ko) | L자형 스페이서를 채용한 반도체 소자의 제조 방법 | |
KR100473735B1 (ko) | 반도체 소자의 제조 방법 | |
KR100385955B1 (ko) | 다중막으로 이루어진 스페이서를 갖는 반도체 소자 및 그제조방법 | |
US20080081448A1 (en) | Method for fabricating semiconductor device | |
KR100940440B1 (ko) | 반도체 소자의 제조 방법 | |
KR100486825B1 (ko) | 반도체 소자의 제조방법 | |
KR101098439B1 (ko) | 반도체 소자의 트리플 게이트 형성방법 | |
KR20030001954A (ko) | 반도체 소자의 제조방법 | |
KR100351911B1 (ko) | 반도체 소자의 게이트 스페이서 형성 방법 | |
KR101051801B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
KR20050009497A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
JP2000114510A (ja) | 半導体装置の製造方法 | |
KR20030002372A (ko) | 반도체 장치의 스페이서 제조 방법 | |
KR20080088919A (ko) | 반도체 소자의 형성 방법 | |
KR20030001589A (ko) | 반도체 소자의 제조방법 | |
KR20080063888A (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 17 |