JP4128771B2 - レーザアニーリングを用いた極浅接合形成方法 - Google Patents

レーザアニーリングを用いた極浅接合形成方法 Download PDF

Info

Publication number
JP4128771B2
JP4128771B2 JP2001367836A JP2001367836A JP4128771B2 JP 4128771 B2 JP4128771 B2 JP 4128771B2 JP 2001367836 A JP2001367836 A JP 2001367836A JP 2001367836 A JP2001367836 A JP 2001367836A JP 4128771 B2 JP4128771 B2 JP 4128771B2
Authority
JP
Japan
Prior art keywords
forming
film
gate
laser annealing
ultra
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001367836A
Other languages
English (en)
Other versions
JP2002343734A (ja
Inventor
容 宣 孫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2002343734A publication Critical patent/JP2002343734A/ja
Application granted granted Critical
Publication of JP4128771B2 publication Critical patent/JP4128771B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement

Description

【0001】
【発明が属する技術分野】
本発明は、半導体素子の製造方法に関し、より詳細には、エネルギー吸収層に非晶質カーボン膜を使用するレーザアニーリングを用いた極浅接合形成方法に関する。
【0002】
【従来の技術】
近年、高性能素子のデザインルールが縮小されることにより、半導体素子技術は、浅い接合(shallow junction)の形成が必然的に要求されており、要求される接合深さ(Junction Depth)はより薄くなければならない。これにより、新しい接合形成技術等の研究及び開発が継続的に行われている。
【0003】
例えば、250nm以下のゲート長さ(gate length)を有する半導体素子、即ち、MIS(Metal−Insulator−Semiconductor)トランジスタではソース及びドレイン領域の各内側に極浅接合(Ultra−shallow junction)のソース/ドレイン拡張(SDE:Source/Drain Extension)ドーピング層が形成されている。このようなSDEドーピング層を形成するため、従来の技術では、不純物をイオン注入した後に急速熱処理(Rapid Thermal Process:RTP)を行うことにより、SDEドーピング層とソース及びドレイン領域においてドーパントを活性化させている。
【0004】
上記の方法は、130nm以上のゲート長さを有するトランジスタの製造には好都合であるが、しかしながら、100nm以下のゲート長さを有する高性能トランジスタ(High Performance Transistor)の製造に適用する場合には以下のような問題がある。
【0005】
まず、第1に、高性能トランジスタの製造において、SDEドーピング層の接合深さは35nm以下であることが要求される。しかし、SDEドーピング層の接合深さが35nm以下になると、このようなSDEドーピング層の固溶体限界、即ち、要求されるドーピング濃度が維持されないので、急激な面抵抗の増加を引き起こし、その結果、高性能トランジスタを得ることが難しくなる。
【0006】
それゆえ、上記の問題点を解決するため、近年、数ナノ秒(nano second:ns)のアニーリングが可能なレーザ熱プロセス(Laser Thermal Process)が注目されている。
【0007】
図1は、極浅接合形成のための技術別での接合深さと面抵抗限界の関係を説明するためのグラフであって、図面符号Aは、ドーピングされた不純物の活性化のためのRTPが行われた場合での接合深さによる面抵抗を示し、Bはレーザアニーリングが行われた場合での接合深さによる面抵抗を示す。そして、Cは接合深さと面抵抗との各デザインルール(ゲート長さ)での要求事項(ScalingRule Requirements)を示す。
【0008】
図1から、不純物の活性化のためにRTPを行った場合(A)には、接合深さと面抵抗とのデザインルールでの要求事項を満たさないが、レーザアニーリングを行った場合(B)には、接合深さ及び面抵抗の要求事項を満たすことが確認される。
【0009】
以下に、Bin Yu氏らが提案したレーザアニーリングを用いた70nm MOSFETの製造方法を図2乃至図4を参照して説明する。(参考文献:IEDM 1999,“70nm MOSFET with Ultra−Shallow,Abrupt,and Super−Doped S/D Extension Implemented by Laser Thermal Process”)
【0010】
図2を参照すると、トレンチ型素子分離膜21により特定されたシリコン基板20のアクティブ領域上に公知の方法によってゲート酸化膜22を有するゲート23を形成する。その後、ゲート23の側壁にシリコン窒化膜(Si)からなる第1のスペーサ24を形成する。その後、イオン注入と急速熱処理とを順次遂行して第1のスペーサ24を含んだゲート23両側のシリコン基板20の領域にソース/ドレイン領域25a、25bを形成する。
【0011】
図3を参照すると、第1のスペーサを除去した状態で、結果物に対し、SDEドーピング層形成のためのイオン注入を行い、その後、イオン注入により非晶質化されたソース/ドレイン領域25a、25bの表面を選択的に溶融及び凝固させるためのレーザアニーリングを行うことにより、ゲート23の両側のシリコン基板20の領域に高濃度で活性化されたSDEドーピング層26を形成する。
【0012】
図4を参照すると、酸化膜の蒸着及びブランケットエッチングによりゲート23の側壁に第2のスペーサ27を形成した状態で、結果物上に金属膜、例えばコバルト膜を所定厚さで蒸着した後、コバルト膜のコバルトと基板シリコンが反応するようにアニーリングを行って、ソース/ドレイン領域25a、25bの表面とゲート23の上部表面にコバルトシリサイド膜28を形成する。
【0013】
また、レーザアニーリングを用いる別の方法として、ソース/ドレイン領域にイオンを深く注入した後にレーザアニーリングを用いることにより、コンタクトの形成される領域が活性化され、ドーパント濃度を1021/cm以上に維持することができ、接触抵抗を格段に改善することができる方法が、Ken−ichi Goto氏らにより提案された。以下、Ken−ichi Goto氏らが提案したレーザアニーリングによる極低抵抗コンタクトの形成方法を図5乃至図7を参照して説明する。(参考文献:IEDM 1999,“Ultra−Low Contact Resistance for Deca−nm MOSFETs by laser Annealing”)
【0014】
図5を参照すると、素子分離膜31により特定されたシリコン基板30のアクティブ領域上にゲート酸化膜32を有するゲート33を形成する。その後、SDEドーピング層形成のためのイオン注入を行ない、急速熱処理を行って、ゲート33の両側の基板30表面に電気的に活性化されたSDEドーピング層34を形成する。
【0015】
図6を参照すると、ゲート33の側壁にスペーサ35を形成した後、イオン注入を行ってスペーサ35を含んだゲート両側のシリコン基板30の領域に深いソース/ドレイン領域を形成するための不活性化されたドーピング層36を形成する。
【0016】
図7を参照すると、極低抵抗のコンタクトが得られるように、レーザアニーリングを行ってソース/ドレイン領域36a、36bを形成すると同時に、ソース/ドレイン領域36a、36bの表面とゲート33の上部表面を高濃度で活性化されたドーピング層37に変化させる。
【0017】
以後、800℃程度の低温急速熱処理と配線(interconnection)プロセスを行い、トランジスタの形成を完了する。
【0018】
【発明が解決しようとする課題】
しかし、上述のようなレーザアニーリングを用いる方法は、シリコンゲートを有するトランジスタの製造に対しては有利に適用できるが、図8に示すように、ゲート42の上段に金属ゲート42dを有するトランジスタの製造に適用する場合には、金属ゲート42dのレーザ光の吸収率が高いことに起因して、レーザアニーリング時に金属ゲート42dが先に溶けて、その形状が変形されてしまう現象が生じるので、実質的にその適用が困難である。図8において、未説明図面符号40はシリコン基板、41は素子分離膜、42aはゲート絶縁膜、42bはシリコンゲート、42cは拡散防止膜、43aはソース領域、43bはドレイン領域、そして、44はSDEドーピング層を各々示す。
【0019】
上述の問題を解決するための方法として、レーザアニーリング前、基板の全面に金属性のレーザ吸収層、例えば、Ti/TiN膜のような耐熱性金属薄膜(refractory metal thin film)を蒸着することによって、金属ゲートの温度が過度に上昇することを防止する方法が研究されている。しかし、このような方法は、Tiの溶融点が1667℃と、Siの溶融点である1412℃とあまり差がないことに基づいて、Ti/TiN膜の除去後にもTi成分が酸化膜内に残留するという問題があった。
【0020】
そこで、本発明は上記従来のレーザアニーリングを用いた極浅接合形成方法における問題点に鑑みてなされたものであって、レーザアニーリングを用いた極浅接合の形成時に金属ゲートの変形を抑制することが可能なレーザアニーリングを用いた極浅接合形成方法を提供することを目的とする。
【0021】
また、本発明の他の目的は、ゲートの変形なしに、レーザアニーリングを用いて極浅接合を形成することができることにより、高性能素子の製造に有利に適用することができるレーザアニーリングを用いた極浅接合形成方法を提供することにある。
【0022】
【課題を解決するための手段】
上記目的を達成するため、本発明によるレーザアニーリングを用いた極浅接合形成方法は、素子分離膜を備えたシリコン基板を供給する工程と;シリコン基板上にゲート絶縁膜とポリシリコン膜と金属膜の積層構造からなるゲートを形成する3種膜積層構造ゲート形成工程と;ゲートの側壁に犠牲スペーサを形成する工程と;犠牲スペーサを含んだゲート両側のシリコン基板領域にソース及びドレイン領域を形成する工程と;犠牲スペーサを除去する工程と;ゲートの両側のシリコン基板領域に不純物をドーピングして不活性化されたソース/ドレイン拡張(SDE)ドーピング層を形成する不活性化SDEドーピング層形成工程と;不活性化SDEドーピング層形成工程の結果物上に反応防止膜と、レーザ吸収層として使用される非晶質カーボン膜とを順次蒸着する工程と;不活性ガス雰囲気及び真空下でレーザアニーリングを行って、ソース及びドレイン領域の各内側に活性化されたSDEドーピング層を形成する活性化SDEドーピング層形成工程と;非晶質カーボン膜を除去する工程とを含むことを特徴とする。
【0023】
また、上記目的を達成するため、本発明によるレーザアニーリングを用いた極浅接合形成方法は、アクティブ領域を特定するトレンチ型の素子分離膜を備えたシリコン基板を供給する工程と;シリコン基板のアクティブ領域上に、ゲート絶縁膜とポリシリコン膜と拡散防止膜と金属膜とハードマスク膜の積層構造からなるゲートを形成する5種膜積層構造ゲート形成工程と;選択的酸化を行って、シリコン基板の表面とポリシリコン膜の側面に薄膜の酸化膜を形成する薄膜状酸化膜形成工程と;薄膜状酸化膜形成工程までの結果物上にエッチング防止層としてシリコン窒化膜を薄く蒸着する工程と;シリコン窒化膜が蒸着されたゲートの側壁に犠牲スペーサを形成する工程と;犠牲スペーサを含んだゲート両側のシリコン基板領域にソース及びドレイン領域を形成する工程と;犠牲スペーサと前記シリコン基板の表面上に形成されたシリコン窒化膜を除去する工程と;ゲートの両側のシリコン基板領域に不純物を低エネルギーでドーピングして不活性化されたソース/ドレイン拡張(SDE)ドーピング層を形成する不活性化SDEドーピング層形成工程と;不活性化SDEドーピング層形成工程までの結果物上に反応防止膜としてのシリコン酸化膜とレーザ吸収層としての非晶質カーボン膜とを順次蒸着する工程と;不活性ガス雰囲気及び真空下でレーザアニーリングを行って、ソース及びドレイン領域の各内側に活性化されたSDEドーピング層を形成する活性化SDEドーピング層形成工程と;非晶質カーボン膜を酸素プラズマエッチング法により除去する工程とを含んでも良い。
【0024】
さらに、上記目的を達成するため、本発明によるレーザアニーリングを用いた極浅接合形成方法は、素子分離膜を備えたシリコン基板を供給する工程と;シリコン基板上にゲート絶縁膜とポリシリコン膜と金属膜の積層構造からなるゲートを形成する3種膜積層構造ゲート形成工程と;ゲートの両側のシリコン基板領域にソース/ドレイン拡張(SDE)ドーピング層を形成するSDEドーピング層形成工程と;ゲートの側壁にスペーサを形成する工程と;スペーサを含んだゲート両側のシリコン基板領域に不純物をドーピングして不活性化されたソース及びドレイン領域を形成する不活性化ソース/ドレイン領域形成工程と;不活性化ソース/ドレイン領域形成工程の結果物上に反応防止膜と、レーザ吸収層として使用される非晶質カーボン膜とを順次蒸着する工程と;不活性ガス雰囲気及び真空下でレーザアニーリングを行って、スペーサを含んだゲート両側のシリコン基板領域に活性化されたソース及びドレイン領域を形成する活性化ソース/ドレイン領域形成工程と;非晶質カーボン膜を除去する工程とを含むことでも良い。
【0025】
さらにまた、上記目的を達成するため、本発明によるレーザアニーリングを用いた極浅接合形成方法は、アクティブ領域を特定するトレンチ型の素子分離膜を備えたシリコン基板を供給する工程と;シリコン基板のアクティブ領域上にゲート絶縁膜とポリシリコン膜と拡散防止膜と金属膜とハードマスク膜の積層構造からなるゲートを形成する5種膜積層構造ゲート形成工程と;ゲート両側のシリコン基板領域に不純物のドーピング及び急速熱処理を行うことによりソース/ドレイン拡張(SDE)ドーピング層を形成するSDEドーピング層形成工程と;SDEドーピング層形成工程の結果物上にエッチング防止層としてシリコン窒化膜を薄く蒸着する工程と;シリコン窒化膜が形成されたゲートの側壁にスペーサを形成する工程と;スペーサを含んだゲートの両側のシリコン基板領域に不活性化されたソース及びドレイン領域を形成するために不純物をドーピングする不活性化ソース/ドレイン領域形成工程と;不活性化ソース/ドレイン領域形成工程の結果物上に反応防止膜としてのシリコン酸化膜とレーザ吸収層としての非晶質カーボン膜とを順次蒸着する工程と;不活性ガス雰囲気及び真空下でレーザアニーリングを行って、スペーサを含んだゲート両側のシリコン基板領域に活性化されたソース及びドレイン領域を形成する活性化ソース/ドレイン領域形成工程と;非晶質カーボン膜を酸素プラズマエッチング法により除去する工程とを含むことが好適である。
【0026】
【発明の実施の形態】
次に、本発明にかかるレーザアニーリングを用いた極浅接合形成方法の実施の形態の具体例を図面を参照しながら説明する。
図9乃至図13は、本発明の第1の実施例にかかるレーザアニーリングを用いた極浅接合形成方法を説明するための工程断面図である。
【0027】
図9を参照すると、シリコン基板50上にフィールド領域とアクティブ領域を特定するトレンチ型の素子分離膜51を形成し、公知の方法でN−ウェル及びP−ウェル(図示していない)を形成する。その後、シリコン基板50上にゲート絶縁膜52a、ポリシリコン膜52b、拡散防止膜52c、金属膜52d及びハードマスク膜52eを順次形成した後、公知のフォトリソグラフィ法にて前述の膜等をパターニングしてシリコン基板50のアクティブ領域上にポリシリコン膜52bと拡散防止膜52c及び金属膜52dの積層構造からなるゲート52を形成する(積層構造ゲート形成工程)。
【0028】
次に、ゲート52形成時に発生するエッチングダメージの回復のために選択的酸化を行う。その結果、シリコン基板50の表面及びポリシリコン膜52aの側面に(厚さ・・・nm程度の薄膜状のシリコンの)酸化膜53が形成される(薄膜状酸化膜形成工程)。その後、以上までの工程の結果物上に、後続に遂行されるスペーサを除去する工程時にエッチング防止層として利用するためのシリコン窒化膜54を薄く蒸着する。
【0029】
図10を参照すると、シリコン窒化膜54上に酸化膜53を蒸着した後、酸化膜53を非等方性エッチングしてシリコン窒化膜54が形成されたゲート52の側壁に犠牲スペーサとしてのスペーサ55を形成する。その後、スペーサ55を含んだゲート52の両側のシリコン基板50の領域にN型、またはP型不純物をイオン注入、或いは、プラズマドーピングによってドーピングさせ、続いて急速熱処理を行ってソース及びドレイン領域56a、56bを形成する。
【0030】
図11を参照すると、シリコン窒化膜をエッチング防止層として弗酸が含まれた溶液を用いた選択的エッチング法によってスペーサ55を除去し、その後、シリコン基板50上に形成されたシリコン窒化膜54及び酸化膜53を非等方性エッチング法により除去する。続いて、ゲート52の両側のシリコン基板50領域にSDEドーピング層を形成するためにN型、またはP型不純物を低エネルギーでイオン注入、或いは、プラズマドーピングを用いてドーピングする。図面符号57は不活性化された(不活性化SDE)ドーピング層を示す(不活性化SDEドーピング層形成工程)。
【0031】
図12を参照すると、不活性化SDEドーピング層形成工程までの結果物上にシリコン酸化膜からなるエッチング防止層としての反応防止膜58を蒸着し、この反応防止膜58上にレーザ吸収層として非晶質カーボン膜59を200〜400Åの厚さで蒸着する。その後、不活性ガス雰囲気及び真空下でレーザアニーリングを行って不活性化SDEドーピング層が高濃度のドーパント活性化がなされるようにし、その結果として、ソース及びドレイン領域56a、56bの各内側に活性化されたSDEドーピング層57aが形成される(活性化SDEドーピング層形成工程)。図面符号Dは非晶質カーボン膜59に吸収されたエネルギーが下部構造及びシリコン基板に伝達される経路を示す。ここで、レーザアニーリングの際、非晶質カーボン膜59がレーザを吸収した後、吸収された熱が下部に伝達されてドーパントの活性化がなされるので、ゲート52の金属膜52dの変形は生じない。
【0032】
図13を参照すると、酸素(O)プラズマエッチング法でレーザ吸収層に用いられた非晶質カーボン膜59を除去する。
その後、公知の後続プロセス、例えば、スペーサの形成、層間絶縁膜の形成、コンタクト形成及び配線プロセスを行って100nm以下のゲート長さを有しながら極浅接合を有するMISFET素子を完成させる。
【0033】
上記のような本発明にかかるレーザアニーリングを用いた極浅接合形成方法において、非晶質カーボン膜59をレーザ吸収層として使用することは、溶融点が3800℃程度と非常に高く、合わせて、レーザアニーリング時の拡散長さがシリコンで0.02Å程度であるので、Ti/TiN膜よりレーザ吸収層の材質として適している。
【0034】
要するに、レーザ吸収層として求められる条件は、次の通りである。第1に、レーザ光吸収率が高くなければならない。第2に、溶融温度及び昇華温度がレーザアニーリング時の最大温度、例えば、1300℃より高くなければならない。第3に、レーザアニーリング時に反応防止膜、即ち、シリコン酸化膜との反応がなく、シリコン酸化膜への拡散が抑えられなければならない。第4に、除去時に下部層に対し、高選択比で特異的且つ容易に除去されなければならない。
【0035】
結果として、非晶質カーボン膜は、レーザ吸収率が良好であり、溶融点が3800℃程度と非常に高く、数nsの極めて短いレーザアニーリング時にシリコン酸化膜との反応性及び拡散は大きくなく、酸素プラズマエッチング法により非常に容易に除去される特性を有するので、レーザ光吸収層の材質として非常に適しているのである。
【0036】
また、アニーリング時に非晶質カーボン膜のカーボンとシリコン酸化膜の酸素とが反応する可能性があると予想されるが、レーザアニーリングでは、非晶質カーボン膜は数ns程度だけ1200℃程度の高温状態で、以後300ns以内に200℃以下の低温に下降するので、カーボンと酸素の反応は殆ど生じないとみなすことができる。また、微小な反応が生じると予想される場合、シリコン酸化膜の表面を窒化させることによりカーボンと酸素の反応を完全に抑えることができる。
【0037】
図14乃至図18は、本発明の第2の実施例にかかるレーザアニーリングを用いた極浅接合形成方法を説明するための工程断面図である。
図14を参照すると、シリコン基板60上にフィールド領域とアクティブ領域を特定するトレンチ形の素子分離膜61を形成し、公知の方法でN−ウェル及びP−ウェル(図示していない)を形成する。その後、シリコン基板60上にゲート絶縁膜62a、ポリシリコン膜62b、拡散防止膜62c、ゲート用金属膜62d及びハードマスク膜62eを順次形成した後、公知のフォトリソグラフィ法にて前述の膜等をパターニングしてシリコン基板60のアクティブ領域上に積層構造からなるゲート62を形成する(積層構造ゲート形成工程)。次に、ゲート62形成時に発生するエッチングダメージの回復のために、選択的酸化を行い、その結果として、シリコン基板60の表面及びポリシリコン膜62aの側面に選択的に酸化膜63が形成される(薄膜状酸化膜形成工程)。本実施例における積層構造ゲート形成工程においても、第1の実施例の場合と同様、3種膜または5種膜積層構造のゲート52を形成することが好ましいが、特に限定されない。また、薄膜状酸化膜形成工程についても第1の実施例の条件と同様であり、以降、その他の工程において第1の実施例と同様の条件部分については説明を省略する。
【0038】
図15を参照すると、N型、またはP型不純物をイオン注入、或いは、プラズマドーピングを行い、続いて急速熱処理を行ってゲート62の両側のシリコン基板60の表面にSDEドーピング層64を形成する(SDEドーピング層形成工程)。
【0039】
図16を参照すると、SDEドーピング層形成工程までの工程の結果物上にエッチング防止層としてシリコン窒化膜65を薄く蒸着した後、酸化膜蒸着及び非等方性エッチング法によってシリコン窒化膜65が形成されたゲート62の両側にスペーサ66を形成する。その際、シリコン基板60及びゲート62上に蒸着されたシリコン窒化膜65は除去される。続いて、スペーサ66を含んだゲート62の両側のシリコン基板60領域に不活性化されたソース及びドレイン領域を形成するためにN型、またはP型不純物をイオン注入、或いは、プラズマドーピングによりドーピングする(不活性化ソース/ドレイン領域形成工程)。図面符号67は不活性化されたドーピング層(ソース及びドレイン領域)を示す。
【0040】
図17を参照すると、不活性化ソース/ドレイン領域形成工程までの結果物上にシリコン酸化膜からなる反応防止膜68を蒸着し、この反応防止膜68上にレーザ吸収層として非晶質カーボン膜69を蒸着した後、不活性ガス雰囲気及び真空下でレーザアニーリングを行ってスペーサ66を含んだゲート62の両側のシリコン基板60領域に高濃度のドーパントによる活性化されたソース及びドレイン領域67a、67bを形成する(活性化ソース/ドレイン領域形成工程)。
【0041】
図18を参照すると、酸素(O)プラズマエッチング法によりレーザ吸収層に用いられた非晶質カーボン膜69を除去する。
【0042】
その後、公知の後続プロセスを行って100nm以下のゲート長さを有しながら極浅接合を有するMISFET素子を完成させる。
【0043】
本実施例でも同様に、レーザ吸収層として非晶質カーボン膜を用いるのでレーザアニーリング時にゲートの金属膜が変形されることを防止することができ,合わせて、金属イオン残留等の問題を解決することができ、従って、高性能素子の製造が可能である。
【0044】
尚、本発明は、以上説明した実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【0045】
【発明の効果】
上述したように、本発明によるレーザアニーリングを用いた極浅接合形成方法は、レーザ吸収層の材質として非晶質カーボン膜を用いるので、レーザアニーリング時に金属ゲート(金属膜)の変形を防止することができる。
【0046】
また、レーザ吸収層の材質として金属膜でなく非晶質カーボンを用いるのでレーザ光吸収層の除去時に金属イオン残留問題等を根本的に防止することができる。
【0047】
更に、レーザ吸収層を酸素プラズマを用いて容易に除去することができるので生産性を向上することができ、結論的に、高性能素子の製造に非常に有利に適用することができる。
【図面の簡単な説明】
【図1】極浅接合形成のための技術別での接合深さと面抵抗限界の関係を説明するためのグラフである。
【図2】従来技術にかかる極浅接合形成方法を説明するための工程別断面図である。
【図3】従来技術にかかる極浅接合形成方法を説明するための工程別断面図である。
【図4】従来技術にかかる極浅接合形成方法を説明するための工程別断面図である。
【図5】従来技術にかかる他の極浅接合形成方法を説明するための工程別断面図である。
【図6】従来技術にかかる他の極浅接合形成方法を説明するための工程別断面図である。
【図7】従来技術にかかる他の極浅接合形成方法を説明するための工程別断面図である。
【図8】従来の極浅接合形成方法における問題点を説明するための断面図である。
【図9】本発明の第1の実施例にかかる極浅接合形成方法を説明するための工程別断面図である。
【図10】本発明の第1の実施例にかかる極浅接合形成方法を説明するための工程別断面図である。
【図11】本発明の第1の実施例にかかる極浅接合形成方法を説明するための工程別断面図である。
【図12】本発明の第1の実施例にかかる極浅接合形成方法を説明するための工程別断面図である。
【図13】本発明の第1の実施例にかかる極浅接合形成方法を説明するための工程別断面図である。
【図14】本発明の第2の実施例にかかる極浅接合形成方法を説明するための工程別断面図である。
【図15】本発明の第2の実施例にかかる極浅接合形成方法を説明するための工程別断面図である。
【図16】本発明の第2の実施例にかかる極浅接合形成方法を説明するための工程別断面図である。
【図17】本発明の第2の実施例にかかる極浅接合形成方法を説明するための工程別断面図である。
【図18】本発明の第2の実施例にかかる極浅接合形成方法を説明するための工程別断面図である。
【符号の説明】
50、60 シリコン基板
51、61 素子分離膜
52、62 ゲート
52a、62a ゲート絶縁膜
52b、62b ポリシリコン膜
52c、62c 拡散防止膜
52d、62d 金属膜
52e、62e ハードマスク膜
53、63 酸化膜
54、65 シリコン窒化膜
55、66 スペーサ
56a、67a ソース領域
56b、67b ドレイン領域
57、67 不活性化されたドーピング層
57a、64 ソース/ドレイン拡張(SDE)ドーピング層
58、68 反応防止膜
59、69 非晶質カーボン膜

Claims (26)

  1. 素子分離膜を備えたシリコン基板を供給する工程と、
    前記シリコン基板上にゲート絶縁膜とポリシリコン膜と金属膜の積層構造からなるゲートを形成する3種膜積層構造ゲート形成工程と、
    前記ゲートの側壁に犠牲スペーサを形成する工程と、
    前記犠牲スペーサを含んだゲート両側のシリコン基板領域にソース及びドレイン領域を形成する工程と、
    前記犠牲スペーサを除去する工程と、
    前記ゲートの両側のシリコン基板領域に不純物をドーピングして不活性化されたソース/ドレイン拡張(SDE)ドーピング層を形成する不活性化SDEドーピング層形成工程と、
    前記不活性化SDEドーピング層形成工程の結果物上に反応防止膜と、レーザ吸収層として使用される非晶質カーボン膜とを順次蒸着する工程と、
    不活性ガス雰囲気及び真空下でレーザアニーリングを行って、前記ソース及びドレイン領域の各内側に活性化されたSDEドーピング層を形成する活性化SDEドーピング層形成工程と、
    前記非晶質カーボン膜を除去する工程とを含むことを特徴とするレーザアニーリングを用いた極浅接合形成方法。
  2. 前記3種膜積層構造ゲート形成工程の後で、前記犠牲スペーサを形成する工程前に、
    選択的酸化を行って、前記ポリシリコン膜の側面に薄膜の酸化膜を形成する薄膜状酸化膜形成工程と、
    前記薄膜状酸化膜形成工程の結果物上にエッチング防止層としてシリコン窒化膜を蒸着する工程とを更に含むことを特徴とする請求項1記載のレーザアニーリングを用いた極浅接合形成方法。
  3. 前記ソース及びドレイン領域を形成する工程は、
    前記ゲート両側のシリコン基板領域にN型またはP型ドーパントをドーピングする工程と、
    急速熱処理を行う工程とからなることを特徴とする請求項1記載のレーザアニーリングを用いた極浅接合形成方法。
  4. 前記犠牲スペーサを除去する工程は、
    弗酸が含まれた溶液を用いたエッチング法で行うことを特徴とする請求項1記載のレーザアニーリングを用いた極浅接合形成方法。
  5. 前記犠牲スペーサを除去する工程の後で、前記活性化SDEドーピング層形成工程の前に、
    前記シリコン基板上に形成されたシリコン窒化膜部分を除去する工程を更に含むことを特徴とする請求項2記載のレーザアニーリングを用いた極浅接合形成方法。
  6. 前記シリコン窒化膜を除去する工程は、
    非等方性エッチング法で行うことを特徴とする請求項5記載のレーザアニーリングを用いた極浅接合形成方法。
  7. 前記不活性化SDEドーピング層形成工程は、
    N型またはP型ドーパントを、低エネルギーでのイオン注入またはプラズマドーピングにより行うことを特徴とする請求項1記載のレーザアニーリングを用いた極浅接合形成方法。
  8. 前記反応防止膜は、シリコン酸化膜であることを特徴とする請求項1記載のレーザアニーリングを用いた極浅接合形成方法。
  9. 前記非晶質カーボン膜は、200〜400Åの厚さで蒸着することを特徴とする請求項1記載のレーザアニーリングを用いた極浅接合形成方法。
  10. 前記非晶質カーボン膜を除去する工程は、
    酸素プラズマを用いた酸素プラズマエッチング法で行うことを特徴とする請求項1記載のレーザアニーリングを用いた極浅接合形成方法。
  11. アクティブ領域を特定するトレンチ型の素子分離膜を備えたシリコン基板を供給する工程と、
    前記シリコン基板のアクティブ領域上に、ゲート絶縁膜とポリシリコン膜と拡散防止膜と金属膜とハードマスク膜の積層構造からなるゲートを形成する5種膜積層構造ゲート形成工程と、
    選択的酸化を行って、前記シリコン基板の表面とポリシリコン膜の側面に薄膜の酸化膜を形成する薄膜状酸化膜形成工程と、
    前記薄膜状酸化膜形成工程の結果物上にエッチング防止層としてシリコン窒化膜を薄く蒸着する工程と、
    前記シリコン窒化膜が蒸着されたゲートの側壁に犠牲スペーサを形成する工程と、
    前記犠牲スペーサを含んだゲート両側のシリコン基板領域にソース及びドレイン領域を形成する工程と、
    前記犠牲スペーサと前記シリコン基板の表面上に形成されたシリコン窒化膜を除去する工程と、
    前記ゲートの両側のシリコン基板領域に不純物を低エネルギーでドーピングして不活性化されたソース/ドレイン拡張(SDE)ドーピング層を形成する不活性化SDEドーピング層形成工程と、
    前記不活性化SDEドーピング層形成工程の結果物上に反応防止膜としてのシリコン酸化膜とレーザ吸収層としての非晶質カーボン膜とを順次蒸着する工程と、
    不活性ガス雰囲気及び真空下でレーザアニーリングを行って、前記ソース及びドレイン領域の各内側に活性化されたSDEドーピング層を形成する活性化SDEドーピング層形成工程と、
    前記非晶質カーボン膜を酸素プラズマエッチング法により除去する工程とを含むことを特徴とするレーザアニーリングを用いた極浅接合形成方法。
  12. 前記犠牲スペーサの除去は弗酸が含まれた溶液を用いたエッチング法で行い、前記シリコン窒化膜の除去は、非等方性エッチング法で行うことを特徴とする請求項11記載のレーザアニーリングを用いた極浅接合形成方法。
  13. 前記不活性化SDEドーピング層形成工程は、
    N型またはP型ドーパントを、低エネルギーでのイオン注入またはプラズマドーピングにより行うことを特徴とする請求項11記載のレーザアニーリングを用いた極浅接合形成方法。
  14. 前記非晶質カーボン膜は、200〜400Åの厚さで蒸着することを特徴とする請求項11記載のレーザアニーリングを用いた極浅接合形成方法。
  15. 素子分離膜を備えたシリコン基板を供給する工程と、
    前記シリコン基板上にゲート絶縁膜とポリシリコン膜と金属膜の積層構造からなるゲートを形成する3種膜積層構造ゲート形成工程と、
    前記ゲートの両側のシリコン基板領域にソース/ドレイン拡張(SDE)ドーピング層を形成するSDEドーピング層形成工程と、
    前記ゲートの側壁にスペーサを形成する工程と、
    前記スペーサを含んだゲート両側のシリコン基板領域に不純物をドーピングして不活性化されたソース及びドレイン領域を形成する不活性化ソース/ドレイン領域形成工程と、
    前記不活性化ソース/ドレイン領域形成工程の結果物上に反応防止膜と、レーザ吸収層として使用される非晶質カーボン膜とを順次蒸着する工程と、
    不活性ガス雰囲気及び真空下でレーザアニーリングを行って、前記スペーサを含んだゲート両側のシリコン基板領域に活性化されたソース及びドレイン領域を形成する活性化ソース/ドレイン領域形成工程と、
    前記非晶質カーボン膜を除去する工程とを含むことを特徴とするレーザアニーリングを用いた極浅接合形成方法。
  16. 前記3種膜積層構造ゲート形成工程の後で、前記SDEドーピング層を形成する工程の前に、
    選択的酸化を行って、前記シリコン基板の表面及びポリシリコン膜の側面に薄膜の酸化膜を形成する薄膜状酸化膜形成工程を更に含むことを特徴とする請求項15記載のレーザアニーリングを用いた極浅接合形成方法。
  17. 前記SDEドーピング層を形成する工程後で、前記スペーサを形成する工程前に、
    前記3種膜積層構造ゲート形成工程の結果物上にエッチング防止膜としてシリコン窒化膜を蒸着する工程を更に含むことを特徴とする請求項15記載のレーザアニーリングを用いた極浅接合形成方法。
  18. 前記スペーサを形成する工程の際、
    前記シリコン基板の表面に形成されたシリコン窒化膜部分を除去することを特徴とする請求項17記載のレーザアニーリングを用いた極浅接合形成方法。
  19. 前記SDEドーピング層を形成する工程は、
    前記スペーサを含んだゲート両側のシリコン基板領域にN型またはP型ドーパントを低エネルギーでドーピングする工程と、
    急速熱処理を行う工程とからなることを特徴とする請求項15記載のレーザアニーリングを用いた極浅接合形成方法。
  20. 前記反応防止膜はシリコン酸化膜であることを特徴とする請求項15記載のレーザアニーリングを用いた極浅接合形成方法。
  21. 前記非晶質カーボン膜は、200〜400Åの厚さで蒸着することを特徴とする請求項15記載のレーザアニーリングを用いた極浅接合形成方法。
  22. 前記非晶質カーボン膜を除去する工程は、
    酸素プラズマを用いた酸素プラズマエッチング法で行うことを特徴とする請求項15記載のレーザアニーリングを用いた極浅接合形成方法。
  23. アクティブ領域を特定するトレンチ型の素子分離膜を備えたシリコン基板を供給する工程と、
    前記シリコン基板のアクティブ領域上にゲート絶縁膜とポリシリコン膜と拡散防止膜と金属膜とハードマスク膜の積層構造からなるゲートを形成する5種膜積層構造ゲート形成工程と、
    前記ゲート両側のシリコン基板領域に不純物のドーピング及び急速熱処理を行うことによりソース/ドレイン拡張(SDE)ドーピング層を形成するSDEドーピング層形成工程と、
    前記SDEドーピング層形成工程の結果物上にエッチング防止層としてシリコン窒化膜を薄く蒸着する工程と、
    前記シリコン窒化膜が形成されたゲートの側壁にスペーサを形成する工程と、
    前記スペーサを含んだゲートの両側のシリコン基板領域に不活性化されたソース及びドレイン領域を形成するために不純物をドーピングする不活性化ソース/ドレイン領域形成工程と、
    前記不活性化ソース/ドレイン領域形成工程の結果物上に反応防止膜としてのシリコン酸化膜とレーザ吸収層としての非晶質カーボン膜とを順次蒸着する工程と、
    不活性ガス雰囲気及び真空下でレーザアニーリングを行って、前記スペーサを含んだゲート両側のシリコン基板領域に活性化されたソース及びドレイン領域を形成する活性化ソース/ドレイン領域形成工程と、
    前記非晶質カーボン膜を酸素プラズマエッチング法により除去する工程とを含むことを特徴とするレーザアニーリングを用いた極浅接合形成方法。
  24. 前記5種膜積層構造ゲート形成工程の後で、前記SDEドーピング層形成工程の前に、
    選択的酸化を行って前記シリコン基板の表面及びポリシリコン膜の側面に薄膜の酸化膜を形成する薄膜状酸化膜形成工程を更に含むことを特徴とする請求項23記載のレーザアニーリングを用いた極浅接合形成方法。
  25. 前記スペーサを形成する工程の際、
    前記シリコン基板の表面に形成されたシリコン窒化膜部分を除去することを特徴とする請求項23記載のレーザアニーリングを用いた極浅接合形成方法。
  26. 前記非晶質カーボン膜は200〜400Åの厚さで蒸着することを特徴とする請求項23記載のレーザアニーリングを用いた極浅接合形成方法。
JP2001367836A 2001-04-30 2001-11-30 レーザアニーリングを用いた極浅接合形成方法 Expired - Fee Related JP4128771B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-023403 2001-04-30
KR1020010023403A KR100365414B1 (en) 2001-04-30 2001-04-30 Method for forming ultra-shallow junction using laser annealing process

Publications (2)

Publication Number Publication Date
JP2002343734A JP2002343734A (ja) 2002-11-29
JP4128771B2 true JP4128771B2 (ja) 2008-07-30

Family

ID=19708905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001367836A Expired - Fee Related JP4128771B2 (ja) 2001-04-30 2001-11-30 レーザアニーリングを用いた極浅接合形成方法

Country Status (3)

Country Link
US (1) US6475888B1 (ja)
JP (1) JP4128771B2 (ja)
KR (1) KR100365414B1 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030160233A1 (en) * 2002-02-28 2003-08-28 Rendon Michael J. Method of forming a semiconductor device having an energy absorbing layer and structure thereof
KR100416628B1 (ko) * 2002-06-22 2004-01-31 삼성전자주식회사 게이트 스페이서를 포함하는 반도체 소자 제조 방법
KR100464935B1 (ko) * 2002-09-17 2005-01-05 주식회사 하이닉스반도체 불화붕소화합물 도핑에 의한 초박형 에피채널을 갖는반도체소자의 제조 방법
US6764947B1 (en) * 2003-02-14 2004-07-20 Advanced Micro Devices, Inc. Method for reducing gate line deformation and reducing gate line widths in semiconductor devices
JP4589606B2 (ja) * 2003-06-02 2010-12-01 住友重機械工業株式会社 半導体装置の製造方法
KR100568858B1 (ko) * 2003-07-24 2006-04-10 삼성전자주식회사 수직 이중 채널을 갖는 soi 트랜지스터의 제조 방법 및그에 따른 구조
JP2005101196A (ja) * 2003-09-24 2005-04-14 Hitachi Ltd 半導体集積回路装置の製造方法
US7109087B2 (en) * 2003-10-03 2006-09-19 Applied Materials, Inc. Absorber layer for DSA processing
JP2007507900A (ja) * 2003-10-03 2007-03-29 アプライド マテリアルズ インコーポレイテッド 動的表面アニール処理のための吸収層
US6974730B2 (en) * 2003-12-17 2005-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a recessed channel field effect transistor (FET) device
US7494885B1 (en) * 2004-04-05 2009-02-24 Advanced Micro Devices, Inc. Disposable spacer process for field effect transistor fabrication
US7582492B2 (en) 2004-05-21 2009-09-01 Panasonic Corporation Method of doping impurities, and electronic element using the same
JP2006108629A (ja) * 2004-09-10 2006-04-20 Toshiba Corp 半導体装置の製造方法
JP4691939B2 (ja) * 2004-09-27 2011-06-01 ソニー株式会社 裏面照射型固体撮像素子の製造方法
US7422775B2 (en) * 2005-05-17 2008-09-09 Applied Materials, Inc. Process for low temperature plasma deposition of an optical absorption layer and high speed optical annealing
US7109098B1 (en) * 2005-05-17 2006-09-19 Applied Materials, Inc. Semiconductor junction formation process including low temperature plasma deposition of an optical absorption layer and high speed optical annealing
JP2007115927A (ja) * 2005-10-20 2007-05-10 Tokyo Univ Of Agriculture & Technology 熱処理方法
EP1780776A1 (en) * 2005-10-28 2007-05-02 STMicroelectronics S.r.l. Process for manufacturing a high-scale-integration mos device
US7541234B2 (en) * 2005-11-03 2009-06-02 Samsung Electronics Co., Ltd. Methods of fabricating integrated circuit transistors by simultaneously removing a photoresist layer and a carbon-containing layer on different active areas
EP1791173A1 (en) * 2005-11-25 2007-05-30 STMicroelectronics S.r.l. Process for manufacturing a MOSFET and corresponding MOSFET
US7410852B2 (en) 2006-04-21 2008-08-12 International Business Machines Corporation Opto-thermal annealing methods for forming metal gate and fully silicided gate field effect transistors
JP5467238B2 (ja) * 2006-06-21 2014-04-09 株式会社ハイテック・システムズ 半導体の熱処理方法
US7588990B2 (en) * 2006-08-31 2009-09-15 Applied Materials, Inc. Dynamic surface annealing of implanted dopants with low temperature HDPCVD process for depositing a high extinction coefficient optical absorber layer
JP2008124441A (ja) * 2006-10-19 2008-05-29 Tokyo Electron Ltd 半導体装置の製造方法
US7968473B2 (en) * 2006-11-03 2011-06-28 Applied Materials, Inc. Low temperature process for depositing a high extinction coefficient non-peeling optical absorber for a scanning laser surface anneal of implanted dopants
KR100824995B1 (ko) * 2006-12-27 2008-04-24 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조 방법
US7867868B2 (en) * 2007-03-02 2011-01-11 Applied Materials, Inc. Absorber layer candidates and techniques for application
US7994040B2 (en) * 2007-04-13 2011-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication thereof
US20080293192A1 (en) * 2007-05-22 2008-11-27 Stefan Zollner Semiconductor device with stressors and methods thereof
US7846803B2 (en) * 2007-05-31 2010-12-07 Freescale Semiconductor, Inc. Multiple millisecond anneals for semiconductor device fabrication
US20090042353A1 (en) * 2007-08-09 2009-02-12 Yi Ma Integrated circuit fabrication process for a high melting temperature silicide with minimal post-laser annealing dopant deactivation
US7737036B2 (en) * 2007-08-09 2010-06-15 Applied Materials, Inc. Integrated circuit fabrication process with minimal post-laser annealing dopant deactivation
US7863193B2 (en) * 2007-08-09 2011-01-04 Applied Materials, Inc. Integrated circuit fabrication process using a compression cap layer in forming a silicide with minimal post-laser annealing dopant deactivation
KR20090126520A (ko) * 2008-06-04 2009-12-09 삼성전자주식회사 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치
US7855110B2 (en) * 2008-07-08 2010-12-21 International Business Machines Corporation Field effect transistor and method of fabricating same
US8436404B2 (en) 2009-12-30 2013-05-07 Intel Corporation Self-aligned contacts
WO2013095347A1 (en) * 2011-12-19 2013-06-27 Intel Corporation Selective laser annealing process for buried regions in a mos device
CN103325826A (zh) * 2012-03-20 2013-09-25 中国科学院微电子研究所 一种半导体结构及其制造方法
CN102637581A (zh) * 2012-04-06 2012-08-15 上海华力微电子有限公司 一种防止硼掺杂层释气的方法
US8896030B2 (en) 2012-09-07 2014-11-25 Intel Corporation Integrated circuits with selective gate electrode recess
JP2014090045A (ja) * 2012-10-30 2014-05-15 Sanken Electric Co Ltd イオン導入層の活性化方法、および、半導体装置の製造方法
US9679773B1 (en) * 2016-03-14 2017-06-13 Infineon Technologies Ag Method for thermal annealing and a semiconductor device formed by the method
US11018225B2 (en) * 2016-06-28 2021-05-25 International Business Machines Corporation III-V extension by high temperature plasma doping
KR102608340B1 (ko) 2021-07-26 2023-12-01 주식회사 지엔테크 엑시머 레이저 어닐링을 이용한 초저접합 실리사이드층 형성방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61154073A (ja) 1984-12-26 1986-07-12 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5079600A (en) * 1987-03-06 1992-01-07 Schnur Joel M High resolution patterning on solid substrates
JP2605287B2 (ja) 1987-07-07 1997-04-30 キヤノン株式会社 再生方法
JP3431647B2 (ja) 1992-10-30 2003-07-28 株式会社半導体エネルギー研究所 半導体装置とその作製方法およびメモリ装置の作製方法およびレーザードーピング処理方法
JPH06204418A (ja) 1992-12-28 1994-07-22 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
TW299897U (en) * 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
US5882991A (en) 1996-09-20 1999-03-16 Texas Instruments Incorporated Approaches for shallow junction formation
JP2000031488A (ja) * 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000077680A (ja) 1998-08-31 2000-03-14 Yazaki Corp メサ構造の形成方法並びにこれを用いたメサ構造、及びこれを用いたメサ型ダイアフラム並びに圧力センサ

Also Published As

Publication number Publication date
KR100365414B1 (en) 2002-12-18
JP2002343734A (ja) 2002-11-29
US6475888B1 (en) 2002-11-05
US20020160592A1 (en) 2002-10-31

Similar Documents

Publication Publication Date Title
JP4128771B2 (ja) レーザアニーリングを用いた極浅接合形成方法
JP2002170954A (ja) 半導体素子のゲート電極形成方法
TW200840044A (en) Semiconductor devices
JP2007220755A (ja) 半導体装置及びその製造方法
JPH07142726A (ja) 電界効果型トランジスタの製造方法
US5972761A (en) Method of making MOS transistors with a gate-side air-gap structure and an extension ultra-shallow S/D junction
JP2004165627A (ja) L字型スペーサを採用した半導体素子の製造方法
JP2009033173A (ja) 半導体素子およびその製造方法
TWI389203B (zh) 製造半導體元件之方法
JP3874716B2 (ja) 半導体装置の製造方法
JP2002016246A (ja) Mos型半導体トランジスタの製造方法
JPH09312395A (ja) 半導体装置の製造方法
KR100481185B1 (ko) 완전 게이트 실리사이드화 공정을 사용하여 모스트랜지스터를 제조하는 방법
JP2009117621A (ja) 半導体装置及びその製造方法
US7416934B2 (en) Semiconductor device
WO2004114413A1 (ja) 半導体装置及びその製造方法
JP4887643B2 (ja) 半導体装置およびその製造方法
JPH023244A (ja) 半導体装置の製造方法
KR100586178B1 (ko) 쇼트키 장벽 관통 트랜지스터 및 그 제조방법
JP2007234993A (ja) 半導体装置の製造方法
JP3362722B2 (ja) 半導体装置の製造方法
US6194298B1 (en) Method of fabricating semiconductor device
KR100588780B1 (ko) 반도체 소자의 제조 방법
JP2004228351A (ja) 半導体装置及びその製造方法
JP2009123991A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080428

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080515

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees