CN100517573C - 掺入杂质的方法和使用该方法的电子元件 - Google Patents

掺入杂质的方法和使用该方法的电子元件 Download PDF

Info

Publication number
CN100517573C
CN100517573C CNB2005800186353A CN200580018635A CN100517573C CN 100517573 C CN100517573 C CN 100517573C CN B2005800186353 A CNB2005800186353 A CN B2005800186353A CN 200580018635 A CN200580018635 A CN 200580018635A CN 100517573 C CN100517573 C CN 100517573C
Authority
CN
China
Prior art keywords
impurity
layer
mixing
plasma
mixes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800186353A
Other languages
English (en)
Other versions
CN1965392A (zh
Inventor
金成国
佐佐木雄一朗
水野文二
冈下胜己
伊藤裕之
奥村智洋
前嶋聪
中山一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1965392A publication Critical patent/CN1965392A/zh
Application granted granted Critical
Publication of CN100517573C publication Critical patent/CN100517573C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating

Abstract

一种掺入杂质的方法包括：通过等离子体掺入方法将杂质引入固态基体，以形成杂质掺入区域的步骤；在该固态基体上形成起着降低光反射的功能的抗光反射膜的步骤；测量杂质掺入区域的光学特性和厚度的步骤；基于所述测量的光学特性和厚度选择所述抗光反射层的步骤；以及通过光辐射执行退火的步骤。降低了退火时辐射光的反射率，有效地将能量引入杂质掺入层中，改善了激活效率，在防止扩散的同时降低杂质掺入层的薄层电阻。

Description

掺入杂质的方法和使用该方法的电子元件
技术领域
本发明涉及杂质掺入的方法和电子元件，更具体地涉及在形成电子元件期间优化杂质的掺入和激活的方法，以及使用该方法液晶显示面板上制造电子元件的方法。
背景技术
随着近年来半导体尺寸减小，已经出现了对用于形成浅接合的技术的需求。使用低能量将诸如硼(B)、磷(P)和砷(As)各种导电杂质的离子注入用做固态基体的半导体衬底的表面的方法，已经被广泛地用于相关领域中的半导体制造方法。
尽管使用注入离子的方法可以形成浅接合，但是通过离子注入可以形成的接合的深度存在限制。例如，难以在小的厚度掺入硼杂质，在离子注入中掺入区域的深度限制于距基底物质表面约10nm。
为此，近年来各种掺入方法已经被提出作为形成浅接合的方法。各种掺入方法中的等离子体掺入技术作为适于实际应用的技术而成为人们关注的中心。等离子体掺入技术为，包含将被待掺入杂质的反应气体被等离子体激发，且等离子体辐射在固态基体表面上以掺入杂质。此外，在杂质被掺入之后，执行退火工艺以激活被掺入的杂质。
一般而言，能够发射例如可见光、红外光和紫外光的宽波段内电磁波的光源，被用于该退火工艺。然而，由于衬底表面上光反射高，存在的问题为，杂质掺入层的光吸收低且激活效率低。
近年来，以下方法已经被提出(例如，专利文件1)。根据该方法，Ge离子被注入半导体衬底中，使得该半导体衬底变为具有预非晶(preamorphous)结构。随后，杂质通过离子注入被掺入，且具有高的光吸收系数的吸收层形成于其上。此外，氧化物层形成为该吸收层的一部分以调整反射率。
专利文件1：美国专利No.6,303,476
上述方法为在离子注入层上执行的方法。形成氧化物层以降低反射率。然而，需要在退火工艺中辐射大的能量以降低薄层电阻。具体而言，在激光退火中，由于每一个激光辐射的激光辐射面积小，所以存在难以降低薄层电阻的问题。具体而言，当杂质掺入深度被降低以形成浅接合时，或者当在接合中形成更浅的接触时，载流子密度通过退火被增大以改善激活效率。为此，需要大的能量。结果，由于杂质扩散长度增大，所以难以精细地形成浅杂质掺入区。
发明内容
为了解决上述问题而进行本发明，本发明一个方面的目标为降低反射率，有效地将能量施加到杂质掺入层，以及降低该杂质掺入层的薄层电阻。
发明人已经发现以下内容。也就是说，当掺入条件和抗反射层被最优组合时，和现有技术相比，在退火期间可以进一步降低辐射光的反射率。此外，在退火期间当能量被施加到杂质掺入层时，可以降低该杂质掺入层的薄层电阻。
根据本发明的一个方面，掺入杂质的方法包括步骤：使用等离子体掺入方法将杂质掺入固态基体，以形成杂质掺入区域；在该固态基体上形成起着降低光反射的功能的抗光反射层、测量杂质掺入区域的光学特性和厚度；基于测量的光学特性和厚度选择抗光反射层；以及通过光辐射执行退火的步骤。
根据上述掺入杂质的方法，由于退火期间辐射光的反射率降低，可以有效地将能量施加于杂质掺入层以及降低该杂质掺入层的薄层电阻。
根据上述掺入杂质的方法，预先测量该杂质掺入区域的光学特性，基于该光学特性形成优化的抗反射层且随后退火该抗反射层。此外，反射率被高度精确地降低，且能量和有效光可以有效地被辐射到杂质掺入层以激活掺入的杂质。结果，可以降低该杂质掺入层的薄层电阻。
根据上述掺入杂质的方法，在基于测量的光学特性和厚度选择抗光反射层的选择步骤中选择抗光反射层，使得该杂质掺入区域对执行退火步骤中使用的光的吸收最大。
根据上述掺入杂质的方法，该抗光反射层被选择成使得该杂质掺入区域对光的吸收最大。因此，可以更有效地激活掺入的杂质，并可以以最小的能能量激活该掺入的杂质。为此，可以降低扩散长度，维持小的杂质掺入深度，并改善退火激活效率。结果，由于载流子密度增大，可以形成具有低电阻的精细的浅的杂质掺入区域。
此外，上述方法进一步包括，在掺入杂质的步骤之前，将该固态基体的表面改变为非晶结构的步骤。
根据上述掺入杂质的方法，在使用等离子体掺入杂质的步骤之前，执行使用等离子体将该固态基体的表面改变为非晶结构的步骤。因此，可以更多地改善该杂质掺入区域的光吸收率。即使在这种情况下，当形成抗光反射层时，可以进一步降低退火期间的辐射光的反射率并有效地将能量施加于该杂质掺入层。结果，可以降低该杂质掺入层的电阻。此外，由于具有非晶结构的区域的光学特性不同于其他区域，能量吸收率仅在具有非晶结构的区域选择性地增大。结果，可以在更浅的区域内形成具有高的载流子浓度的杂质掺入区域。
此外，在上述掺入杂质的方法中，该光学特性包括折射系数、消光系数、吸收系数、反射率、透射率和吸收率中任意一种。
例如，该杂质掺入区域的反射率和透射率被测量，且抗光反射层被选择为使得反射率和透射率的和为最小。结果，可以获得更多数量的吸收光。此外，优选地该抗反射层选择为选择性地激活该杂质掺入区域。
此外，在上述掺入杂质方法中，晶体硅衬底被用做固态基体。
根据上述掺入杂质的方法，当在该晶体硅衬底上执行等离子体掺入时，抗光反射层是有效的并可以有效地将该抗光反射层施加于半导体工艺。此外，该抗光反射层对于具有SOI结构的衬底(晶体硅/氧化物层/晶体硅)、应变硅衬底以及多晶硅衬底是有效的。
此外，在上述掺入杂质的方法中，该抗光反射层为半透明层，其折射系数小于该杂质掺入区域。
根据上述掺入杂质的方法，通过利用折射系数小于该杂质掺入区域的该半透明层的干涉，可以降低反射率。考虑到器件工艺的一致性和可用性，例如在硅器件工艺中广泛使用的SiO2或Si3N4的半透明层是优选的。如果SiO2或Si3N4的成分被调整，则可以以更高精度调整该光学特性。
此外，在上述掺入杂质的方法中，该抗光反射层为介电多层(dielectricmultilayer)。
当使用由SiO2制成的单层时，反射率存在限制。然而，根据该掺入杂质的方法，可以利用介电多层的干涉；在该介电多层中，具有不同折射系数的两个介电层相互层叠。此外，随着层叠的层的数目增大，反射率降低。为此，可以进一步降低反射率。
此外，在上述掺入杂质的方法中，波长为500nm以上的光被用于执行退火。
波长为500nm以上的光具有小的吸收系数。为此，光传播至深的位置。结果，在该杂质掺入层以及抗反射层内容易发生多次散射。反射率最小时该杂质掺入层的物理性能对抗反射层厚度有着显著的影响。根据上述掺入杂质的方法，该杂质掺入层的物理性能在以下步骤中被控制，即，使用等离子体将固态基体改变为非晶结构的步骤以及使用等离子体掺入杂质的步骤。结果，与相关技术相比，可以显著降低反射率。
此外，根据本发明的上述掺入杂质的方法包括，最小化反射率的步骤以及计算该杂质掺入层内优化的抗光反射层的厚度的步骤。可以使用多层计算软件计算该抗光反射层的厚度。随着层的数目增大，计算变得复杂。为此，该多层计算软件被用于改善计算效率。称为“Optas-Film”的计算软件被用于该计算。也可以使用透镜设计软件，例如称为“Code V”的软件。
在根据本发明的上述掺入杂质的方法的形成抗光反射层的步骤中，可以使用等离子体CVD方法、溅射方法或者离子镀覆方法中的任意一种。
此外，热固性方法可用于形成作为抗反射层的SiO2层。然而，由于工艺温度为900℃以上，掺入的杂质扩散到深处。根据该方法，可以使用能够降低工艺温度(至600℃以下)的等离子体CVD方法、溅射方法或离子镀覆方法中的任意一种。为此，可以抑制杂质的扩散并高度精确地控制杂质的扩散长度。
此外，上述掺入杂质的方法进一步包括将杂质掺入区域内光学特性测量的结果反馈到抗反射层厚度的步骤。
杂质掺入区域的光学特性和具有小的反射率的抗反射层的厚度(或光学特性)由于掺入杂质的步骤而被改变。根据上述掺入杂质的方法，由于杂质掺入区域内光学特性的测量结果被反馈到抗反射层的厚度，因此可以形成更优化的抗反射层。
此外，上述掺入杂质的方法进一步包括将杂质掺入区域内光学特性测量结果反馈到等离子体掺入步骤。
根据上述掺入杂质的方法，当杂质掺入区域内光学特性测量结果不同于设定值时，附加的等离子体掺入工艺被执行，使得该杂质掺入区域的光学特性与设定值一致。结果，可以获得对于退火条件优化的表面，并获得具有高效且无偏差的杂质掺入区域。
根据本发明的电子元件使用上述掺入杂质的方法形成。
附图说明
图1为示出了根据本发明实施方案的等离子体掺入设备的视图。
图2为示出了离子镀覆设备的视图。
图3为抗光反射层的示意图。
图4示出了当杂质掺入层分别由等离子体掺入层和离子注入层形成时，反射率R与氧化硅层厚度的依存性，其中抗反射层由SiO2层形成且波长为300nm。
图5示出了当杂质掺入层分别由等离子体掺入层和离子注入层形成时，透射率T与氧化硅层厚度的依存性，其中抗反射层由SiO2层形成且波长为300nm。
图6示出了当杂质掺入层分别由等离子体掺入层和离子注入层形成时，吸收率A与氧化硅层厚度的依存性，其中抗反射层由SiO2层形成且波长为300nm。
图7为示出了I/I层和PD层的SiO2层的最优厚度(当反射率最小时的SiO2层的厚度)之间差异的视图，其绘制于波长轴上。
图8示出了没有氧化硅层的等离子体掺入样品和具有厚度为85nm的氧化硅层的等离子体掺入样品的激光能量密度与薄层电阻之间的关系，当使用波长为530nm的激光执行退火时。
图9为示出了Ge_PAI层和He_PA层的SiO2层的最优厚度(当反射率最小时的SiO2层的厚度)之间差异的图示，其绘制于波长轴上。
附图标记
100：固态基体
110：杂质掺入层
120：光源
130：光度计
200：真空腔
210：表示等离子体的矩形
220：等离子体源
230：真空计
240：真空泵
250：电源
260：衬底支架
270：电源
280：掺杂剂入口
290：其他材料1入口
340：控制电路
350：控制器
400：真空腔
410：衬底支持台
420：衬底
430：可蒸发材料
440：蒸发电源
450：匹配盒
460：高频电源
470：加热直流电源
480：射频线圈
490：真空计
500：抗反射层
具体实施方式
以下将描述本发明优选实施方案。
第一实施方案
杂质掺入
首先，在下文将描述用于本实施方案的等离子体掺入设备以及用于掺入杂质的工艺。如图1所示，用于本实施方案的等离子体掺入设备包括真空腔200和用于在真空腔200内激发等离子体的等离子体源220。该等离子体掺入设备在固态基体100表面上执行等离子体掺入，该固态基体100置于衬底支架260上并用做待处理的基底物质。
此外，真空泵240连接到真空腔200，且用于测量真空度的真空计230设于真空腔200。此外，电源250连接到等离子体源220以调整用于产生等离子体的电压。另外，用于独立地施加电势的另一个电源270连接到衬底支架260以与上述电源分离。
用于供给气体的气体供给机制设于真空腔200内。该气体供给机制包括第一管道280和第二管道290，其中作为掺杂剂的第一材料(此处为B2H6)通过第一管道280被供给，作为另一种材料的第二材料(此处为He)通过第二管道290被供给。
以下将描述使用该掺杂设备的掺入杂质的方法。
首先，用做掺杂剂的第一材料被供给到真空腔200。这种情况下，掺杂剂和不同于该掺杂剂的另一种材料作为载气被供给到真空腔。在本实施方案种，特性不同于该掺杂剂的气体，例如在硅中不被电学激活的材料例如稀有气体，被选择作为另一种材料。He被用做另一种材料的示例。He被选择为该第二材料。同时，气体被供给通过包括上述第一和第二管道280和290的气体供给管道，且等离子体210产生于真空腔200内固态基体100的表面上。
由于等离子体中的荷电粒子因为等离子体210和固态基体100之间的电势差异而被吸引，杂质被掺入。等离子体内电中性材料贴附(attached)到或者夹杂(occluded)于固态基体100其表面附近的一部分内。这种情况下，杂质掺入层110的状态取决于被用于基体的固态基体100的状态以及该等离子体的能量，可以为贴附状态或夹杂状态。
由于用于掺入杂质的工艺，杂质掺入层110形成于固态基体100的表面上。光源120和光度计130设于真空腔200内以测量杂质掺入层的物理性能(折射系数n、消光系数k和厚度d)。
由计算器140计算由光度计130测量的光学特性。当结算结果不同于设定值时，计算结果被发送到控制电路340。数据作为反馈信息被发送到控制器350，使得等离子体掺入设备调整等离子体条件并执行附加的等离子体掺入。结果，其中掺了入杂质的区域的光学特性与设定值一致。受调整的等离子体条件包括施加于等离子体的电源电压、电压施加时间周期和时间、掺杂剂和另一种材料的混合比例、真空度、其他材料的混合比例、以及辐射包含掺杂剂的等离子体的时间周期与辐射不包含掺杂剂的等离子体的时间周期的比例。上述参数被改变以控制杂质掺入层的物理性能。
根据该方法，可以形成具有期望的杂质浓度的杂质掺入层，该杂质浓度被高度精确地控制。
形成抗反射层
以下描述用做抗反射层的氧化硅层的形成方法。在本实施方案种使用离子镀覆方法形成氧化硅层。
如图2所示，这里使用的离子镀覆设备包括设于真空腔400内的衬底支持态410、置成面对由衬底支持台410支持的衬底420的可蒸发材料430、和用于将从可蒸发材料430蒸发的气体改变为等离子体的射频线圈480。此外，蒸发电源440和高频电源460形成通过匹配盒450。蒸发电源440供给加热能量至可蒸发材料430以蒸发可蒸发材料430，高频电源460施加电压至射频线圈。这里，参考数字470表示加热直流电源，真空计490设于真空腔。
这种情况下，当氧化硅层形成时，氧化硅离子被用做该可蒸发材料。可蒸发材料430被由蒸发电源440驱动的电子枪(未示出)蒸发。另外，衬底支持台410设于真空腔400内以支持用做衬底420的固态基体。接着，其中通过等离子体掺入方法掺入了杂质的固态基体420被置于衬底支持台400上。电子枪通过使用蒸发电源440向可蒸发材料(SiO2粒子)430发射以蒸发SiO2。由高频电源460、匹配盒450和射频线圈480产生的等离子体电离被蒸发的粒子。接着，被蒸发的粒子以一定加速度碰撞固态基体420，该固态基体420被保持具有负电势。结果，致密地形成了具有强附着力的氧化硅层。
根据该方法，尽管固态基体的温度并未升高，仍可以以优异控制性形成具有期望厚度的氧化硅层。
抗反射层的优化
接着将参考图3描述计算抗光反射层的最优厚度以降低反射率的方法。首先，抗反射层50形成于杂质掺入层110上，且波长为λ的光以入射角φ(φ＝0°，垂直辐射)被辐射到衬底上。使用多层计算软件输入各层物理性能，并使用多次散射获得反射率R和透射率T。此外，吸收率A通过下式获得。
A＝1-R-T          (1)
图4至6示出了当杂质掺入层分别由等离子体掺入层(下文中称为PD层)和离子注入层(下文中称为I/I层)形成时，反射率R、透射率T和吸收率A与氧化硅层厚度的依存性，抗反射层由SiO2层形成且波长为300nm。这种情况下，反射率为反射光的量与全部入射光的量的比值。透射率为透射杂质掺入层的光的量与全部入射光的量的比值。吸收率为被吸收于杂质掺入层内的光的量与全部入射光的量的比值。
如图4所示，当氧化硅层未形成时，PD层的反射率为55％。当氧化硅层形成厚度为40nm时，反射率降低直到25％。同时，如图6所示，当氧化硅层未形成时，PD层的吸收率为30％。当氧化硅层形成厚度为40nm时，吸收率增大直至48％。反射率R、透射率T和吸收率A都具有于氧化硅层厚度有关的周期性结构。为此，即使氧化硅层的厚度设为40nm、140nm。240nm、...(周期为100nm)，反射率R、透射率T和吸收率A的值不变。
当氧化硅层形成厚度为45nm时，可以获得I/I层的最小反射率(36％)。然而，当氧化硅层形成厚度为40nm时，可以获得PD层的最小反射率(28％)。此外可以理解，PD层和氧化硅层的组合对于降低反射率是更有效的。
I/I层和PD层的SiO2层最优厚度(反射率最小时SiO2层的厚度)之间的差值在图7中被绘制于波长轴上。I/I层和PD层的SiO2层最优厚度之间的差值被确认为在300至1100nm波长范围内。
如前所述，抗反射层的厚度被调整，且T值被确定使得反射率最小。
对于抗反射层厚度已经确定的情形，抗反射层的材料可以被调整以调整其光学特性。
形成了按照前述确定的抗反射层，且基于形成最优抗反射层时的光辐射条件而执行退火。结果，可以容易地形成具有小的厚度和低的薄层电阻的杂质掺入区域。
退火
图8中示出了没有氧化硅层的等离子体掺入样品和具有厚度为85nm的氧化硅层的等离子体掺入样品的激光能量密度与薄层电阻之间的关系，当使用波长为530nm的激光执行退火时。当氧化硅层形成时，获得相同的薄层电阻720Ω/sq所需的激光能量密度可以降低330mJ/cm2(对应于23％)。此外，当提供氧化硅层时，在相同能量密度1300mJ/cm2下可以将薄层电阻从7710Ω/sq降低直至583Ω/sq。
第二实施方案
接着，将在本发明实施方案中描述随后的方法。根据该方法，在通过离子注入掺入杂质之前，固态基体被改变为具有非晶结构，杂质随后被掺入。
当杂质通过离子注入被掺入且退火执行时，固态基体通过用于一般增大吸收率的Ge离子注入而改变为具有非晶结构，且杂质随后通过离子注入被掺入。这种情况下，通过He等离子体被改变为具有非晶结构的层(下文中称为He_PA层)与通过Ge离子注入被改变为具有非晶结构的层(下文中称为Ge_PAI层)被相互比较并随后计算。
Ge_PAI层和He_PA层的SiO2层的最优厚度(当反射率最小时的SiO2层的厚度)之间差异被绘制于波长轴上。其结果示于图9。从图9显然可以看出，Ge_PAI层和He_PA层的SiO2层的最优厚度之间的差值被确认为在500至1100nm波长范围内。
应该理解，这是由于He_PA层和Ge_PAI层的物理性能之间的差异引起的。然而，由于氧化硅层形成在任意情形下具有最优厚度，因此可以形成高可靠性的层，其中薄层电阻和接合深度被高度精确地控制。
此外，由于在本实施方案中使用了通过He等离子体被改变为具有非晶结构的层(称为He_PA层)，因此可以形成具有小的厚度和低的薄层电阻的杂质掺入区域。
根据本实施方案，在杂质掺入之前，固态基体被改变为具有非晶结构。然而，在杂质掺入之后，该固态基体可通过非活性等离子体的辐射而改变为具有非晶结构。此外，在杂质掺入时，该固态基体可通过非活性等离子体改变为具有非晶结构。
工业适用性
根据本发明，一种杂质掺入和激活方法可有效地形成具有小的厚度和低的薄层电阻的区域，降低激活能量并降低退火温度，该方法包括形成抗反射层和执行退火的工艺。此外，该杂质掺入和激活方法可有效地形成半导体器件，例如形成于液晶衬底上的精细电子元件或薄膜晶体管。

Claims (12)

1.一种掺入杂质的方法，包括步骤：
使用等离子体掺入方法将杂质掺入固态基体，以形成杂质掺入区域；
在所述固态基体上形成起着降低光反射的功能的抗光反射层；以及
通过光辐射执行退火。
2.根据权利要求1的掺入杂质的方法，还包括步骤：
测量所述杂质掺入区域的光学特性和厚度；以及
基于所述测量的光学特性和厚度选择所述抗光反射层。
3.根据权利要求2的掺入杂质的方法，其中在所述选择步骤中选择所述抗光反射层，使得所述杂质掺入区域对执行退火步骤中使用的所述光的吸收率最大。
4.根据任一权利要求1至3的掺入杂质的方法，还包括步骤：
在所述掺入杂质步骤之前，将所述固态基体表面改变为非晶结构。
5.根据权利要求2的掺入杂质的方法，其中所述光学特性包括折射系数、消光系数、吸收系数、反射率、透射率和吸收率中任意一种。
6.根据任一权利要求1至5的掺入杂质的方法，其中所述固态基体为晶体硅衬底。
7.根据任一权利要求1至6的掺入杂质的方法，其中所述抗光反射层为半透明层，折射系数小于所述杂质掺入区域。
8.根据任一权利要求1至6的掺入杂质的方法，其中所述抗光反射层为介电多层。
9.根据任一权利要求1至8的掺入杂质的方法，其中波长为500nm以上的光用于执行退火的步骤。
10.根据任一权利要求2至9的掺入杂质的方法，还包括步骤：
将在所述测量步骤内获得的测量结果反馈到所述抗反射层厚度。
11.根据任一权利要求2至9的掺入杂质的方法，还包括步骤：
将在所述测量步骤内获得的测量结果反馈到等离子体掺入步骤。
12.一种电子元件，由根据任一权利要求1至11的掺入杂质的方法形成。
CNB2005800186353A 2004-05-21 2005-05-19 掺入杂质的方法和使用该方法的电子元件 Expired - Fee Related CN100517573C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004152300 2004-05-21
JP152300/2004 2004-05-21

Publications (2)

Publication Number Publication Date
CN1965392A CN1965392A (zh) 2007-05-16
CN100517573C true CN100517573C (zh) 2009-07-22

Family

ID=35428613

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800186353A Expired - Fee Related CN100517573C (zh) 2004-05-21 2005-05-19 掺入杂质的方法和使用该方法的电子元件

Country Status (6)

Country Link
US (1) US7582492B2 (zh)
EP (1) EP1753019A4 (zh)
JP (1) JP5054973B2 (zh)
CN (1) CN100517573C (zh)
TW (1) TWI401727B (zh)
WO (1) WO2005114713A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070115907A (ko) * 2005-03-31 2007-12-06 마쯔시다덴기산교 가부시키가이샤 플라즈마 도핑 방법 및 장치
US8212290B2 (en) 2007-03-23 2012-07-03 Cree, Inc. High temperature performance capable gallium nitride transistor
US9027003B2 (en) * 2008-03-31 2015-05-05 Vmware, Inc. Precise branch counting in virtualization systems
TW201011335A (en) * 2008-08-15 2010-03-16 Omnivision Cdm Optics Inc Anti-reflective surfaces and methods for making the same
IT1392502B1 (it) * 2008-12-31 2012-03-09 St Microelectronics Srl Sensore comprendente almeno un fotodiodo a doppia giunzione verticale integrato su substrato semiconduttore e relativo processo di integrazione
US20100163759A1 (en) * 2008-12-31 2010-07-01 Stmicroelectronics S.R.L. Radiation sensor with photodiodes being integrated on a semiconductor substrate and corresponding integration process
US20120001061A1 (en) * 2010-07-02 2012-01-05 Hamilton Sundstrand Corporation Ion implanted beam dump
JP7299763B2 (ja) * 2019-06-10 2023-06-28 パイオニア株式会社 プログラム、記録媒体、制御装置、制御方法及び製造装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58116730A (ja) 1981-12-30 1983-07-12 Fujitsu Ltd 半導体装置の製造方法
JP3211377B2 (ja) 1992-06-17 2001-09-25 ソニー株式会社 半導体装置の製造方法
JP3681523B2 (ja) * 1996-11-08 2005-08-10 松下電器産業株式会社 光学的評価装置，光学的評価方法，半導体装置の製造装置，半導体装置の製造装置の管理方法
US6849470B1 (en) 1996-11-08 2005-02-01 Matsushita Electric Industrial Co., Ltd. Apparatus and method for optical evaluation, apparatus and method for manufacturing semiconductor device, method of controlling apparatus for manufacturing semiconductor device, and semiconductor device
US6128084A (en) 1997-06-11 2000-10-03 Matsushita Electronics Corporation Evaluation method of semiconductor layer, method for fabricating semiconductor device, and storage medium
JPH1154451A (ja) 1997-08-07 1999-02-26 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP3318285B2 (ja) * 1999-05-10 2002-08-26 松下電器産業株式会社 薄膜トランジスタの製造方法
US6303476B1 (en) 2000-06-12 2001-10-16 Ultratech Stepper, Inc. Thermally induced reflectivity switch for laser thermal processing
KR100365414B1 (en) 2001-04-30 2002-12-18 Hynix Semiconductor Inc Method for forming ultra-shallow junction using laser annealing process
US6597463B1 (en) * 2001-06-13 2003-07-22 Advanced Micro Devices, Inc. System to determine suitability of sion arc surface for DUV resist patterning
JPWO2005031832A1 (ja) 2003-09-24 2006-12-07 松下電器産業株式会社 不純物導入方法、不純物導入装置およびこれらを用いて形成した電子素子

Also Published As

Publication number Publication date
EP1753019A4 (en) 2008-12-03
CN1965392A (zh) 2007-05-16
WO2005114713A1 (ja) 2005-12-01
TWI401727B (zh) 2013-07-11
JPWO2005114713A1 (ja) 2008-03-27
TW200603229A (en) 2006-01-16
JP5054973B2 (ja) 2012-10-24
EP1753019A1 (en) 2007-02-14
US20080061292A1 (en) 2008-03-13
US7582492B2 (en) 2009-09-01

Similar Documents

Publication Publication Date Title
CN100517573C (zh) 掺入杂质的方法和使用该方法的电子元件
Cranton et al. Enhanced electrical and optical properties of room temperature deposited Aluminium doped Zinc Oxide (AZO) thin films by excimer laser annealing
US20050089720A1 (en) Organic electroluminescence device and photoelectron device using said electroluminescence device
US9112072B2 (en) Method for producing a coated item by means of texture etching
JP2004511655A (ja) マグネトロンネガティブイオンスパッタ源を用いるインジウムスズ酸化物薄膜の作製方法
US20080142931A1 (en) Method of Impurity Introduction, Impurity Introduction Apparatus and Semiconductor Device Produced with Use of the Method
JP2744050B2 (ja) 液晶セル窓
US20110076787A1 (en) Method and apparatus for uniform microwave treatment of semiconductor wafers
US7916986B2 (en) Erbium-doped silicon nanocrystalline embedded silicon oxide waveguide
TW201211627A (en) Liquid crystal display device and manufacturing method thereof
JP2005508569A5 (zh)
Skorupa et al. Millisecond thermal processing using flash lamps for the advancement of thin layers and functional coatings
US20090162697A1 (en) Chlorine, fluorine and lithium co-doped transparent conductive films and methods for fabricating the same
CN101436534B (zh) 制作器件的方法以及采用该方法形成的已加工材料
EP0707320A1 (en) Transparent conductors comprising zinc-indium-oxide and methods for making films
JP2009290196A (ja) 光検出器、および半導体ナノ粒子埋め込みＳｉ絶縁膜の製造方法
CN105401125A (zh) 用于有机电激光显示的基板的蒸镀方法和蒸镀装置
KR20070016146A (ko) 불순물 도입방법 및 이를 이용한 전자소자
CN105027263B (zh) 用于处理结构的工艺
Kim Deposition of indium tin oxide films on polycarbonate substrates by direct metal ion beam deposition
CN104007510B (zh) 一种掺铒氮化锌薄膜光波导及制备方法
CN117096723B (zh) 钝化膜结构及形成方法
CN215833900U (zh) 一种防眩光抗电磁干扰触控模组
Ehre et al. Enhancing the Blue Emission in Ce Doped Silicon Oxynitrides Thin Films for Electroluminescence Device Applications
RU2125286C1 (ru) Способ получения нелинейно-оптических материалов на полимерной основе

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

Termination date: 20140519