JPWO2005114713A1 - 不純物導入方法及びこれを用いた電子素子 - Google Patents
不純物導入方法及びこれを用いた電子素子 Download PDFInfo
- Publication number
- JPWO2005114713A1 JPWO2005114713A1 JP2006513723A JP2006513723A JPWO2005114713A1 JP WO2005114713 A1 JPWO2005114713 A1 JP WO2005114713A1 JP 2006513723 A JP2006513723 A JP 2006513723A JP 2006513723 A JP2006513723 A JP 2006513723A JP WO2005114713 A1 JPWO2005114713 A1 JP WO2005114713A1
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- impurity introduction
- layer
- introduction method
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
- H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
Abstract
固体基体にプラズマドーピング方法で不純物を導入する工程と、固体基体からの光反射率低減機能を有する光反射防止膜を形成する工程と、光照射によりアニールする工程とを含み、アニール時に照射する光の反射率を低減し、効率良くエネルギーを不純物の導入された層に導入し、活性化効率を高め、拡散を防止しつつ不純物の導入された層のシート抵抗を低減する。
Description
本発明は不純物導入方法、及びこれを用いた電子素子に係り、特に電子素子を形成する際の不純物導入および活性化の最適化方法と、この方法を用いた液晶パネル上などへの電子素子の製造に関する。
近年、半導体デバイスの微細化に伴い、浅い接合を形成する技術が求められている。従来の半導体製造技術では、ボロン（Ｂ）、リン（Ｐ）、ヒ素（Ａｓ）等の各種導電型の不純物を、固体基体としての半導体基板表面に低エネルギーでイオン注入を行う方法が広く用いられている。
このイオン注入の方法を用いて浅い接合を形成できるとはいうものの、イオン注入で形成できる深さには限界がある。例えば、ボロン不純物は浅く導入することが難しく、イオン注入では、導入領域の深さは基体表面から１０ｎｍ程度が限界であった。
そこで、近年、更に浅い接合を可能にする手法として種々のドーピング方法が提案され、その中でプラズマドーピング技術が実用化に適するものとして注目されてきている。このプラズマドーピングは、導入すべき不純物を含有した反応ガスをプラズマ励起し、上記固体基体表面にプラズマ照射して不純物を導入する技術である。そして、不純物導入後、アニール工程により、導入された不純物の活性化がなされる。
通常、アニール工程では、可視光、赤外線、紫外線などの広い波長帯域の電磁波を発することのできる光源が用いられている。しかしながら、基板表面からの光反射率が高いため、不純物が導入された層の光吸収率が低く、活性化の効率が低いとの課題が有った。
近年、半導体基板にＧｅイオン注入を行うことによりプレアモルファス化してからイオン注入で不純物を導入し、その上に光吸収係数の高い吸収層を形成するとともに、この吸収層の一部として酸化膜を形成することにより反射率を調整する方法が提案されている（例えば特許文献１参照）。
米国特許第６３０３４７６号
上記方法は、イオン注入層に対して実施したものである。酸化膜を形成して反射率を低減したが、シート抵抗を低減するためにはアニール工程で大エネルギーの照射を必要とした。特に、レーザーアニールでは一回で照射できる面積が小さくなるので、シート抵抗の低減が困難であるという問題があった。特に、不純物の導入深さをより浅くして浅い接合を形成するような場合、あるいは浅い接合へのさらに浅いコンタクトを形成するような場合、アニールによる活性化率を高め、キャリア密度を高めようとすると、大エネルギーが必要となる。これは不純物の拡散長の伸びを大きくしてしまうことにもなり、微細で浅い不純物導入領域を形成するのは困難であった。
本発明は前記実情に鑑みてなされたもので、反射率を低減し、不純物の導入された層に効率良くエネルギーを導入するとともに、不純物の導入された層のシート抵抗を低減することを目的とする
本発明者らは、ドーピング条件と反射防止膜とを最適に組合せることにより、アニール時に照射した光の反射率を従来と比較して劇的に低減し、アニール時に効率良くエネルギーを不純物導入層に導入して、不純物導入層の抵抗を低減することができることを見出した。
本発明の不純物導入方法は、固体基体にプラズマドーピング方法で不純物を導入する工程と、固体基体からの光反射率低減機能を有する光反射防止膜を形成する工程と、光照射によりアニールする工程とを含む。
この方法により、アニール時に照射する光の反射率を低減して効率良くエネルギーを不純物の導入された層に導入し、不純物の導入された層の抵抗を低減することが出来る。
また本発明の不純物導入方法は、固体基体にプラズマドーピング方法で不純物を導入する工程であって、前記不純物の導入された領域の光学特性と厚さを測定する工程と、測定された高学特性と厚さとに応じて光反射防止膜を選択する工程とを含む。
この方法により、あらかじめ不純物の導入された領域の光学的特性を測定し、この光学的特性に応じて最適の光反射防止膜を形成してアニールすることが出来、高精度に反射率を下げて効率良くエネルギーを不純物の導入された層に効率よく光を導入して活性化し、不純物の導入された層の抵抗を下げることが出来る。
また本発明の不純物導入方法は、前記選択する工程が、前記アニールする工程において用いられる光の、前記不純物の導入された領域への吸収率が最大となるように、前記光反射防止膜を選択するようにしたものを含む。
この方法により、不純物の導入された領域への吸収率が最大となるように光反射防止膜を選択しているため、より効率よく不純物の活性化をはかり、最小限のエネルギーで、活性化することにより、拡散長の伸びを抑制し、不純物の導入深さを浅く維持し、アニールによる活性化率を高め、キャリア密度を高めることにより、低抵抗で、微細かつ浅い不純物導入領域を形成することが可能となる。
また本発明の不純物導入方法は、前記不純物を導入する工程に先立ち、前記固体基体表面をプラズマによりアモルファス化する工程を含む。
この方法によれば、プラズマドーピングにより不純物を導入する工程に先立ち、プラズマでアモルファス化する工程を実施することで、不純物の導入された領域の光吸収率をより高めることが出来る。この場合も光反射防止膜を形成しておくことでアニール時に照射した光の反射率を低減して効率良くエネルギーを不純物の導入された層に導入し、不純物の導入された層の抵抗を下げることが出来る。さらにまた、アモルファス化された領域の光学特性が他の領域と異なることから、このアモルファス化された領域内でのみ選択的にエネルギーの吸収率を高めるようにし、より浅い領域にキャリア濃度の高い不純物導入領域を形成することが可能となる。
また本発明の不純物導入方法は、前記光学特性として、屈折率、消衰係数、吸収係数、反射率、透過率、吸収率のいずれかを含む。
例えば不純物の導入された領域の反射率と透過率とを測定し、これらの和が最小となるように、光反射防止膜を選択することにより、より多くの光吸収を得ることができる。また、不純物の導入された領域を選択的に活性化できるような反射防止膜を選択するのが望ましい。
また本発明の不純物導入方法では、上記固体基体として、結晶シリコンを用いたものを含む。
この方法は結晶シリコン基板に対しプラズマドーピングを行なう場合に光反射防止膜の効果は有効であり、半導体プロセスに有効に適用可能である。また、ＳＯＩ構造（結晶シリコン／酸化膜／結晶シリコン）の基板、歪シリコン基板とポリシリコン基板に対しても有効である。
また本発明の不純物導入方法は、上記光反射防止膜は不純物の導入された領域の屈折率より低い屈折率を持つ透光性膜であるものを含む。
この方法により、前記不純物の導入された領域の屈折率より低い屈折率を持つ透光性膜の干渉を利用して、反射率を低減することが出来る。Ｓｉのデバイスプロセスで広く使われているＳｉＯ２、Ｓｉ３Ｎ４などの透光性膜は、特にデバイスプロセスとの整合性と使い易さから
考えて、望ましい。ＳｉＯ２、Ｓｉ３Ｎ４についても、組成を調整することにより、より高精度に光学特性を調整することが可能である、
また本発明の不純物導入方法は、上記光反射防止膜は誘電体多層膜であるものを含む。
考えて、望ましい。ＳｉＯ２、Ｓｉ３Ｎ４についても、組成を調整することにより、より高精度に光学特性を調整することが可能である、
また本発明の不純物導入方法は、上記光反射防止膜は誘電体多層膜であるものを含む。
ＳｉＯ２単層の場合には反射率の限界があるが、この方法により屈折率が違う２種類の誘電体膜を交互に積層した誘電体多層膜の干渉を利用することができ、積層数が多ければ多いほど反射率も小さくなるため、反射率をより小さく抑えることができる。
また本発明の不純物導入方法は、波長５００ｎｍ以上の波長を含む光を用いてアニールすることを特徴とする。
波長５００ｎｍ以上の光は、吸収係数が小さいため、光は深い位置まで入り、反射防止膜だけでなく、不純物の導入された層でも多重散乱が起きやすく、反射率と反射率が最も小さくなる反射防止膜の厚さは不純物の導入された層の物性値の影響を強く受ける。この方法によれば、プラズマでプレアモルファス化する工程とプラズマドーピング工程で不純物の導入された層の物性値を制御することによって、従来と比較して反射率を大幅に低減することができる。
また本発明の方法は、上記反射率を最も小さくし、不純物導入層で最適な光反射防止膜の厚さを計算で求める工程を含む。なお、多層膜計算ソフトを使って計算するようにすればよい。膜の数が多ければ多いほど計算が複雑になるため、多層膜計算ソフトを使うと計算効率を上げられる。本計算では「Ｏｐｔａｓ−Ｆｉｌｍ」と指称されている計算ソフトを用いた。他のレンズ設計ソフト例えば「Ｃｏｄｅ Ｖ」と指称されているソフトを用いることができる。
また本発明の不純物導入方法は、上記光反射防止膜を形成する工程は、プラズマＣＶＤ、スパッターあるいはイオンプレーティングの何れかを用いるものを含む。
さらに反射防止膜としてＳｉＯ２膜を形成するに際し、熱酸化方法があるが、プロセス温度９００℃以上になり、導入された不純物が深く拡散する。この方法によれば、プロセス温度を低く（６００度以下に）することのできるプラズマＣＶＤ法、スパッター法あるいはイオンプレーティング法の何れかを用いることにより、不純物の拡散を抑え、不純物拡散長を高精度に制御することができる。
また本発明の不純物導入方法は、前記不純物の導入された領域の光学的特性の測定結果を反射防止膜の厚さにフィードバックする工程を含む。
不純物のドーピングプロセスによって、不純物の導入された領域の光学的特性が異なり、反射率が小さくなる反射防止膜の厚さ（あるいは光学特性）が異なるため、この方法によれば、前記不純物の導入された領域の光学的特性の測定結果を反射防止膜の厚さにフィードバックすることにより、より最適な反射防止膜を形成することが可能である。
また本発明の不純物導入方法では、前記不純物の導入された領域の光学的特性の測定結果をプラズマドーピングプロセスにフィードバックする工程を含む。
この方法によれば、不純物の導入された領域の光学的特性の測定結果が設定値とずれた場合、追加のプラズマドーピングプロセスを行なうことにより、不純物の導入された領域の光学的特性が設定値と一致するようにすることによりアニ−ル条件に最適な表面を得ることができ、効率よくかつばらつきのない不純物導入領域を得ることができる。
また本発明の電子素子は、上記不純物導入方法を用いて形成される。
１００ 固体基体
１１０ 不純物導入層
１２０ 光源
１３０ 測光器
２００ 真空チャンバー
２１０ プラズマを表す矩形
２２０ プラズマ源
２３０ 真空計
２４０ 真空ポンプ
２５０ 電源
２６０ 基板ホルダ
２７０ 電源
２８０ ドーパント物質導入口
２９０ その他の物質１導入口
３４０ 制御回路
３５０ 制御器
４００ 真空チャンバー
４１０ 基板支持台
４２０ 基板
４３０ 蒸発物質
４４０ 蒸発用電源
４５０ マッチングボックス
４６０ 高周波電源
４７０ 加速用直流電源
４８０ ＲＦコイル
４９０ 真空計
５００ 反射防止膜
１１０ 不純物導入層
１２０ 光源
１３０ 測光器
２００ 真空チャンバー
２１０ プラズマを表す矩形
２２０ プラズマ源
２３０ 真空計
２４０ 真空ポンプ
２５０ 電源
２６０ 基板ホルダ
２７０ 電源
２８０ ドーパント物質導入口
２９０ その他の物質１導入口
３４０ 制御回路
３５０ 制御器
４００ 真空チャンバー
４１０ 基板支持台
４２０ 基板
４３０ 蒸発物質
４４０ 蒸発用電源
４５０ マッチングボックス
４６０ 高周波電源
４７０ 加速用直流電源
４８０ ＲＦコイル
４９０ 真空計
５００ 反射防止膜
次に、本発明の実施の形態について説明する。
（実施の形態１）
（不純物ドーピング）
まず、本実施の形態で用いられるプラズマドーピング装置と不純物ドーピングのプロセスについて説明する。本実施の形態で用いられるドーピング装置は、図１に示すように、真空チャンバー２００と、この真空チャンバー２００内にプラズマを励起するプラズマ源２２０とを具備し、基板ホルダ２６０に載置された、被処理基体としての固体基体１００の表面にプラズマドーピングを行うものである。
（実施の形態１）
（不純物ドーピング）
まず、本実施の形態で用いられるプラズマドーピング装置と不純物ドーピングのプロセスについて説明する。本実施の形態で用いられるドーピング装置は、図１に示すように、真空チャンバー２００と、この真空チャンバー２００内にプラズマを励起するプラズマ源２２０とを具備し、基板ホルダ２６０に載置された、被処理基体としての固体基体１００の表面にプラズマドーピングを行うものである。
そして、この真空チャンバー２００には、真空ポンプ２４０が接続され、真空測定の為の真空計２３０が設置されており、プラズマ源２２０には電源２５０が接続されており、プラズマ生成のための電圧を調整できるようになっている。また、基板ホルダー２６０には、独自の電気的ポテンシャルを印加するための、電源２７０が、前述の電源とは別途接続されている。
また真空チャンバー２００にはこれらのガスを導入するためのガス導入機構が設置されている。このガス導入機構は、ドーパント物質としての第１の物質（この場合はＢ２Ｈ６）を供給する第１のライン２８０、その他の物質である第２の物質を供給する第２のライン２９０（この場合はＨｅ）で構成される。
次にこのドーピング装置を用いた不純物導入方法について説明する。
まず、真空チャンバー２００に第１の物質としてのドーパント物質を供給する。ここでは、ドーパント物質とこれとは異なるその他の物質をキャリアガスとして導入する。本実施の形態では、ドーパント物質とは異なる性質のガス、例えば、希ガスなど、電気的にはシリコン中で活性にならない物質を選択した。例として、Ｈｅである。これをその他の第２の物質としてＨｅを選択した。さて、前述の第１乃至第２のライン２８０、２９０で構成されるガス導入ラインからガスを導入し、真空チャンバー２００内の固体基体１００表面でプラズマ２１０を発生させる。
このプラズマ２１０と固体基体１００との電気的ポテンシャル差によって、プラズマ中の荷電粒子が引き寄せられて、不純物ドーピングが行われる。同時にプラズマ中の電気的中性物質はこの固体基体１００表面付近に付着もしくは吸蔵される。ここで不純物導入層１１０の状態は、下地である固体基体１００の状態および、プラズマのもつエネルギーによって決まり、付着状態であっても良いし吸蔵されていてもよい。
この不純物ドーピング工程によって、不純物導入層１１０が固体基体１００表面に形成される。この不純物導入層の物性（屈折率ｎと消衰係数ｋと厚さｄ）を測定するために、真空チャンバー２００には光源１２０と測光器１３０が配設されている。
そして測光器１３０で測定した光学的特性を計算機１４０で演算し、この計算結果が設定値とずれた場合、制御回路３４０に送り、フィードバック情報として制御器３５０へデータを送ることによって、プラズマドーピング装置はプラズマ条件を調整し、追加のプラズマドーピングプロセスを行い、不純物の導入された領域の光学的特性が設定値と一致するようにする。ここで調整されるプラズマ条件としては、プラズマに印加する電源電圧、あるいは電圧印加時間及び印加タイミング、ドーパント物質とその他の物質の混合比、真空度、その他の物質間の混合比、ドーパント物質を含むプラズマ照射の時間とドーパント物質を含まないプラズマ照射の時間帯の比などであり、これらのパラメータを変化させ、不純物導入層の物性を制御する。
この方法によれば、高精度に制御された所望の不純物濃度を有する不純物導入層を形成することができる。
（反射防止膜の形成）
次に、反射防止膜としての酸化シリコン膜の形成方法について説明する。本実施の形態では、イオンプレーティング法を用いて酸化シリコン膜を形成する。
（反射防止膜の形成）
次に、反射防止膜としての酸化シリコン膜の形成方法について説明する。本実施の形態では、イオンプレーティング法を用いて酸化シリコン膜を形成する。
ここで用いられるイオンプレーティング装置は図２に示すように、真空チャンバー４００内に、基板支持台４１０と具備し、この基板支持台４１０に支持せしめられた基板４２０に相対向して配置される蒸発物質４３０と、この蒸発物質４３０から蒸発せしめられたガス状態の蒸発物質をプラズマ化するためのＲＦコイル４８０とを具備してなるものである。そして、この蒸発物質４３０に熱エネルギーを供給して蒸発させるための蒸発用電源４４０と、ＲＦコイルに電圧を供給するための高周波電源４６０がマッチングボックス４５０を介して形成されている。ここで４７０は加熱用直流電源であり、また真空チャンバーには真空計４９０が取付けられている。
ここで、酸化シリコン膜を形成する場合には、蒸発物質として酸化シリコンの粒を用いた。この蒸発物質４３０は蒸発用電源４４０で駆動される電子銃（図示せず）によって蒸発せしめられる。さらにまた、基板４２０としての固体基体を支持するために真空チャンバー４００内に基板支持台４１０を具備しており、プラズマドーピング方法で不純物の導入された固体基体４２０をこの基板支持台４００に載置する。そして蒸発用電源４４０を用い、電子銃を蒸発物質４３０（ＳｉＯ２粒）に当ててＳｉＯ２を蒸発させる。蒸発粒子は、高周波電源４６０、マッチングボックス４５０、ＲＦコイル４８０で発生したプラズマでイオン化され、基板支持台４１０によって負電位に維持された固体基体４２０に対して加速衝突し、緻密で付着力が強い酸化シリコン膜を形成する。
このようにして、固体基体の温度上昇を招くことなく、所望の膜厚の酸化シリコン膜を制御性よく形成することができる。
（反射防止膜の最適化）
次に、反射率を低減するために、最適の光反射防止膜の厚さを計算で求める方法を図３に示す模式図を使って説明する。まず不純物導入層１１０上に反射防止膜５００を形成し、波長λの光を入射角度φ（φ＝０°、垂直入射）で基板に入射させる。多層膜計算ソフトに各層の物性値を入力して、多重散乱による反射率Ｒと透過率Ｔを求める。吸収率Ａは以下の式
Ａ＝１−Ｒ−Ｔ （１）
で求める。
（反射防止膜の最適化）
次に、反射率を低減するために、最適の光反射防止膜の厚さを計算で求める方法を図３に示す模式図を使って説明する。まず不純物導入層１１０上に反射防止膜５００を形成し、波長λの光を入射角度φ（φ＝０°、垂直入射）で基板に入射させる。多層膜計算ソフトに各層の物性値を入力して、多重散乱による反射率Ｒと透過率Ｔを求める。吸収率Ａは以下の式
Ａ＝１−Ｒ−Ｔ （１）
で求める。
図４乃至６に不純物導入層がそれぞれプラズマドーピング層（ＰＤ層とする）とイオン注入層（Ｉ／Ｉ層とする）である場合、反射防止膜がＳｉＯ２膜、波長３００ｎｍの場合の反射率Ｒ、透過率Ｔと吸収率Ａの酸化シリコン膜厚さの依存性の計算結果を示す。ここで反射率は全入射光量に対する反射光量との比、透過率は、全入射光量に対する不純物導入層を透過する光量の比、吸収率は、全入射光量に対する不純物導入層に吸収される光量の比に相当するものとする。
ＰＤ層を例にすると、図４に示すように酸化シリコン膜を形成しない場合の反射率が５５％であるのに対して、酸化シリコン膜を４０ｎｍの厚さに形成することで反射率が２８％に
減る。一方、吸収率は図６に示すように酸化シリコン膜を形成しない場合と、酸化シリコン膜を４０ｎｍの厚さに形成する場合とで３０％から４８％に上がった。なお、反射率Ｒ、透過率Ｔと吸収率Ａは酸化シリコン膜の厚さの周期構造になっているので、酸化シリコン膜の厚さを４０ｎｍ，１４０ｎｍ，２４０ｎｍ，・・・（１００ｎｍの周期）にしても同じ値の反射率Ｒ、透過率Ｔと吸収率Ａが得られる。
減る。一方、吸収率は図６に示すように酸化シリコン膜を形成しない場合と、酸化シリコン膜を４０ｎｍの厚さに形成する場合とで３０％から４８％に上がった。なお、反射率Ｒ、透過率Ｔと吸収率Ａは酸化シリコン膜の厚さの周期構造になっているので、酸化シリコン膜の厚さを４０ｎｍ，１４０ｎｍ，２４０ｎｍ，・・・（１００ｎｍの周期）にしても同じ値の反射率Ｒ、透過率Ｔと吸収率Ａが得られる。
Ｉ／Ｉ層では酸化シリコン膜の厚さ４５ｎｍで反射率の最小値３６％が得られるが、ＰＤ層では酸化シリコン膜の厚さ４０ｎｍで反射率の最小値２８％が得られ、ＰＤ層と酸化シリコン膜の組み合わせが反射率を抑えるのにもっと効果的であるのが分かる。
Ｉ／Ｉ層とＰＤ層の最適ＳｉＯ２厚さ（反射率が一番小さくなるＳｉＯ２層の厚さ）の差を波長軸にプロットしたのが図７である。３００−１１００ｎｍの波長範囲内に、ＰＤ層とＩ／Ｉ層の最適ＳｉＯ２厚さの差が確認された。
このようにして、反射防止膜の厚さを調整し、反射率Ｒが最小となるような値Ｔを決定する。
また反射防止膜の厚さが決まっている場合には、膜質を調整し、光学特性を調整するようにしてもよい。
このようにして決定された反射防止膜を形成し、上記最適の反射防止膜を算出した時の光照射条件に応じた条件でアニールを行なうことにより、容易に浅くかつシート抵抗の低い不純物導入領域を形成することができる。
（アニール）
図８に波長５３０ｎｍのレーザでアニールした場合、酸化シリコン膜を形成していないプラズマドーピングサンプルと酸化シリコン膜を８５ｎｍ形成したプラズマドーピングサンプルのシート抵抗に対するレーザエネルギー密度のプロットを示す。酸化シリコン膜を形成することで、同じシート抵抗７２０Ω／ｓｑを得るのに必要なレーザのエネルギー密度を３３０ｍＪ／ｃｍ２（２３％相当）低減することが出来た。なお、酸化シリコン膜を付けることで、同じレーザエネルギー密度１３００ｍＪでシート抵抗を７７１０Ω／ｓｑから５８３Ω／ｓｑに低減することが出来た。
（実施の形態２）
次に、本実施の形態ではイオン注入によって不純物を導入するに先立ち、固体基体をアモルファス化してから不純物を導入する方法について説明する。
（アニール）
図８に波長５３０ｎｍのレーザでアニールした場合、酸化シリコン膜を形成していないプラズマドーピングサンプルと酸化シリコン膜を８５ｎｍ形成したプラズマドーピングサンプルのシート抵抗に対するレーザエネルギー密度のプロットを示す。酸化シリコン膜を形成することで、同じシート抵抗７２０Ω／ｓｑを得るのに必要なレーザのエネルギー密度を３３０ｍＪ／ｃｍ２（２３％相当）低減することが出来た。なお、酸化シリコン膜を付けることで、同じレーザエネルギー密度１３００ｍＪでシート抵抗を７７１０Ω／ｓｑから５８３Ω／ｓｑに低減することが出来た。
（実施の形態２）
次に、本実施の形態ではイオン注入によって不純物を導入するに先立ち、固体基体をアモルファス化してから不純物を導入する方法について説明する。
イオン注入で不純物導入してアニールするときは、通常吸収率を上げるためにＧｅイオン注入でアモルファス化してからイオン注入で不純物を導入する。ここではＨｅプラズマでアモルファス化した層（Ｈｅ＿ＰＡ層とする）とＧｅイオン注入でアモルファス化した層（Ｇｅ＿ＰＡＩ層とする）の比較計算をした。
Ｇｅ＿ＰＡＩ層とＨｅ＿ＰＡ層の最適ＳｉＯ２厚さ（反射率が一番小さくなるＳｉＯ２層の厚さ）の差を
波長軸にプロットしたその結果を図９に示す。この図から明らかなように、５００−１１００ｎｍの波長範囲内に、Ｈｅ＿ＰＡ層とＧｅ＿ＰＡＩ層の最適ＳｉＯ２厚さの差が確認された。
波長軸にプロットしたその結果を図９に示す。この図から明らかなように、５００−１１００ｎｍの波長範囲内に、Ｈｅ＿ＰＡ層とＧｅ＿ＰＡＩ層の最適ＳｉＯ２厚さの差が確認された。
これは、Ｈｅ＿ＰＡ層とＧｅ＿ＰＡＩ層の物性値の違いに起因するものと考えられるが、いずれの場合にも最適の酸化シリコン膜の膜厚となるように形成することにより、シート抵抗および接合深さが高精度に制御された信頼性の高い膜を形成することができる。
またＨｅプラズマでアモルファス化した層（Ｈｅ＿ＰＡ層とする）を用いることにより、容易に浅くかつシート抵抗の低い不純物導入領域を形成することができる。
なお前記実施の形態では、不純物を導入するに先立ちアモルファス化を行なったが、不純物導入後、不活性プラズマを照射しアモルファス化を行なってもよい。また不純物を導入しながら不活性プラズマを照射しアモルファス化を行うようにしてもよい。
本発明の反射防止膜を形成してアニールする工程を含む不純物導入および活性化方法は、浅い且つ低抵抗の接合の形成、活性化エネルギーの低減、アニール温度の低温化に有効であり、微細な電子素子あるいは液晶基板上に形成する薄膜トランジスタなどの半導体装置の形成に有効である。
【０００２】
【特許文献１】米国特許第６３０３４７６号
【発明の開示】
【発明が解決しようとする課題】
［０００７］
上記方法は、イオン注入層に対して実施したものである。酸化獏を形成して反射率を低減したが、シート抵抗を低減するためにはアニール工程で大エネルギーの照射を必要とした。特に、レーザーアニールでは一回で照射できる面積が小さくなるので、シート抵抗の低減が困難であるという問題があった。特に、不純物の導入深さをより浅くして浅い接合を形成するような場合、あるいは浅い接合へのさらに浅いコンタクトを形成するような場合、アニールによる活性化率を高め、キャリア密度を高めようとすると、大エネルギーが必要となる。これは不純物の拡散長の伸びを大きくしてしまうことにもなり、微細で浅い不純物導入領域を形成するのは困難であった。
［０００８］
本発明は前記実情に鑑みてなされたもので、反射率を低減し、不純物の導入された層に効率良くエネルギーを導入するとともに、不純物の導入された層のシート抵抗を低減することを目的とする
【課題を解決するための手段】
［０００９］
本発明者らは、ドーピング条件と反射防止膜とを最適に組合せることにより、アニール時に照射した光の反射率を従来と比較して劇的に低減し、アニール時に効率良くエネルギーを不純物導入層に導入して、不純物導入層の抵抗を低減することができることを見出した。
［００１２］
また本発明の不純物導入方法は、固体基体にプラズマドーピング方法で不純物を導入する工程と、前記不純物導入領域の光学特性と厚さとを測定する工程と、前記測定された光学特性と厚さとに応じて光反射防止膜を選択する工程と、前記固体基体表面に、光反射低減機能を有する光反射防止膜を形成する工程と、光照射によりアニールする工程とを含
２／１
【特許文献１】米国特許第６３０３４７６号
【発明の開示】
【発明が解決しようとする課題】
［０００７］
上記方法は、イオン注入層に対して実施したものである。酸化獏を形成して反射率を低減したが、シート抵抗を低減するためにはアニール工程で大エネルギーの照射を必要とした。特に、レーザーアニールでは一回で照射できる面積が小さくなるので、シート抵抗の低減が困難であるという問題があった。特に、不純物の導入深さをより浅くして浅い接合を形成するような場合、あるいは浅い接合へのさらに浅いコンタクトを形成するような場合、アニールによる活性化率を高め、キャリア密度を高めようとすると、大エネルギーが必要となる。これは不純物の拡散長の伸びを大きくしてしまうことにもなり、微細で浅い不純物導入領域を形成するのは困難であった。
［０００８］
本発明は前記実情に鑑みてなされたもので、反射率を低減し、不純物の導入された層に効率良くエネルギーを導入するとともに、不純物の導入された層のシート抵抗を低減することを目的とする
【課題を解決するための手段】
［０００９］
本発明者らは、ドーピング条件と反射防止膜とを最適に組合せることにより、アニール時に照射した光の反射率を従来と比較して劇的に低減し、アニール時に効率良くエネルギーを不純物導入層に導入して、不純物導入層の抵抗を低減することができることを見出した。
［００１２］
また本発明の不純物導入方法は、固体基体にプラズマドーピング方法で不純物を導入する工程と、前記不純物導入領域の光学特性と厚さとを測定する工程と、前記測定された光学特性と厚さとに応じて光反射防止膜を選択する工程と、前記固体基体表面に、光反射低減機能を有する光反射防止膜を形成する工程と、光照射によりアニールする工程とを含
２／１
本発明は不純物導入方法、及びこれを用いた電子素子に係り、特に電子素子を形成する際の不純物導入および活性化の最適化方法と、この方法を用いた液晶パネル上などへの電子素子の製造に関する。
近年、半導体デバイスの微細化に伴い、浅い接合を形成する技術が求められている。従来の半導体製造技術では、ボロン（Ｂ）、リン（Ｐ）、ヒ素（Ａｓ）等の各種導電型の不純物を、固体基体としての半導体基板表面に低エネルギーでイオン注入を行う方法が広く用いられている。
このイオン注入の方法を用いて浅い接合を形成できるとはいうものの、イオン注入で形成できる深さには限界がある。例えば、ボロン不純物は浅く導入することが難しく、イオン注入では、導入領域の深さは基体表面から１０ｎｍ程度が限界であった。
そこで、近年、更に浅い接合を可能にする手法として種々のドーピング方法が提案され、その中でプラズマドーピング技術が実用化に適するものとして注目されてきている。このプラズマドーピングは、導入すべき不純物を含有した反応ガスをプラズマ励起し、上記固体基体表面にプラズマ照射して不純物を導入する技術である。そして、不純物導入後、アニ−ル工程により、導入された不純物の活性化がなされる。
通常、アニ−ル工程では、可視光、赤外線、紫外線などの広い波長帯域の電磁波を発することのできる光源が用いられている。しかしながら、基板表面からの光反射率が高いため、不純物が導入された層の光吸収率が低く、活性化の効率が低いとの課題が有った。
近年、半導体基板にGeイオン注入を行うことによりプレアモルファス化してからイオン注入で不純物を導入し、その上に光吸収係数の高い吸収層を形成するとともに、この吸収層の一部として酸化膜を形成することにより反射率を調整する方法が提案されている（例えば特許文献１参照）。
米国特許第6303476号
上記方法は、イオン注入層に対して実施したものである。酸化膜を形成して反射率を低減したが、シート抵抗を低減するためにはアニール工程で大エネルギーの照射を必要とした。特に、レーザーアニールでは一回で照射できる面積が小さくなるので、シート抵抗の低減が困難であるという問題があった。特に、不純物の導入深さをより浅くして浅い接合を形成するような場合、あるいは浅い接合へのさらに浅いコンタクトを形成するような場合、アニールによる活性化率を高め、キャリア密度を高めようとすると、大エネルギーが必要となる。これは不純物の拡散長の伸びを大きくしてしまうことにもなり、微細で浅い不純物導入領域を形成するのは困難であった。
本発明は前記実情に鑑みてなされたもので、反射率を低減し、不純物の導入された層に効率良くエネルギーを導入するとともに、不純物の導入された層のシート抵抗を低減することを目的とする
本発明者らは、ドーピング条件と反射防止膜とを最適に組合せることにより、アニール時に照射した光の反射率を従来と比較して劇的に低減し、アニール時に効率良くエネルギーを不純物導入層に導入して、不純物導入層の抵抗を低減することができることを見出した。
本発明の不純物導入方法は、固体基体にプラズマドーピング方法で不純物を導入する工程と、前記不純物導入領域の光学特性と厚さとを測定する工程と、前記測定された光学特性と厚さとに応じて光反射防止膜を選択する工程と、前記固体基体表面に、光反射低減機能を有する光反射防止膜を形成する工程と、光照射によりアニールする工程とを含む。
この方法により、あらかじめ不純物の導入された領域の光学的特性を測定し、この光学的特性に応じて最適の光反射防止膜を形成してアニールすることが出来、高精度に反射率を下げて効率良くエネルギーを不純物の導入された層に効率よく光を導入して活性化し、不純物の導入された層の抵抗を下げることが出来る。
また本発明の不純物導入方法は、前記選択する工程が、前記アニールする工程において用いられる光の、前記不純物の導入された領域への吸収率が最大となるように、前記光反射防止膜を選択するようにしたものを含む。
この方法により、不純物の導入された領域への吸収率が最大となるように光反射防止膜を選択しているため、より効率よく不純物の活性化をはかり、最小限のエネルギーで、活性化することにより、拡散長の伸びを抑制し、不純物の導入深さを浅く維持し、アニールによる活性化率を高め、キャリア密度を高めることにより、低抵抗で、微細かつ浅い不純物導入領域を形成することが可能となる。
また本発明の不純物導入方法は、前記不純物を導入する工程に先立ち、前記固体基体表面をプラズマによりアモルファス化する工程を含む。
この方法によれば、プラズマドーピングにより不純物を導入する工程に先立ち、プラズマでアモルファス化する工程を実施することで、不純物の導入された領域の光吸収率をより高めることが出来る。この場合も光反射防止膜を形成しておくことでアニール時に照射した光の反射率を低減して効率良くエネルギーを不純物の導入された層に導入し、不純物の導入された層の抵抗を下げることが出来る。さらにまた、アモルファス化された領域の光学特性が他の領域と異なることから、このアモルファス化された領域内でのみ選択的にエネルギーの吸収率を高めるようにし、より浅い領域にキャリア濃度の高い不純物導入領域を形成することが可能となる。
また本発明の不純物導入方法は、前記光学特性として、屈折率、消衰係数、吸収係数、反射率、透過率、吸収率のいずれかを含む。
例えば不純物の導入された領域の反射率と透過率とを測定し、これらの和が最小となるように、光反射防止膜を選択することにより、より多くの光吸収を得ることができる。また、不純物の導入された領域を選択的に活性化できるような反射防止膜を選択するのが望ましい。
また本発明の不純物導入方法では、上記固体基体として、結晶シリコンを用いたものを含む。
この方法は結晶シリコン基板に対しプラズマドーピングを行なう場合に光反射防止膜の効果は有効であり、半導体プロセスに有効に適用可能である。また、SOI構造（結晶シリコン/酸化膜/結晶シリコン）の基板、歪シリコン基板とポリシリコン基板に対しても有効である。
また本発明の不純物導入方法は、上記光反射防止膜は不純物の導入された領域の屈折率より低い屈折率を持つ透光性膜であるものを含む。
この方法により、前記不純物の導入された領域の屈折率より低い屈折率を持つ透光性膜の干渉を利用して、反射率を低減することが出来る。Siのデバイスプロセスで広く使われているSiO2、Si3N4などの透光性膜は、特にデバイスプロセスとの整合性と使い易さから
考えて、望ましい。SiO2、Si3N4についても、組成を調整することにより、より高精度に光学特性を調整することが可能である、
また本発明の不純物導入方法は、上記光反射防止膜は誘電体多層膜であるものを含む。
考えて、望ましい。SiO2、Si3N4についても、組成を調整することにより、より高精度に光学特性を調整することが可能である、
また本発明の不純物導入方法は、上記光反射防止膜は誘電体多層膜であるものを含む。
SiO2単層の場合には反射率の限界があるが、この方法により屈折率が違う2種類の誘電体膜を交互に積層した誘電体多層膜の干渉を利用することができ、積層数が多ければ多いほど反射率も小さくなるため、反射率をより小さく抑えることができる。
また本発明の不純物導入方法は、波長500nm以上の波長を含む光を用いてアニールすることを特徴とする。
波長500nm以上の光は、吸収係数が小さいため、光は深い位置まで入り、反射防止膜だけでなく、不純物の導入された層でも多重散乱が起きやすく、反射率と反射率が最も小さくなる反射防止膜の厚さは不純物の導入された層の物性値の影響を強く受ける。この方法によれば、プラズマでプレアモルファス化する工程とプラズマドーピング工程で不純物の導入された層の物性値を制御することによって、従来と比較して反射率を大幅に低減することができる。
また本発明の方法は、上記反射率を最も小さくし、不純物導入層で最適な光反射防止膜の厚さを計算で求める工程を含む。なお、多層膜計算ソフトを使って計算するようにすればよい。膜の数が多ければ多いほど計算が複雑になるため、多層膜計算ソフトを使うと計算効率を上げられる。本計算では「Optas-Film」と指称されている計算ソフトを用いた。他のレンズ設計ソフト例えば「Code V」と指称されているソフトを用いることができる。
また本発明の不純物導入方法は、上記光反射防止膜を形成する工程は、プラズマCVD、スパッターあるいはイオンプレーティングの何れかを用いるものを含む。
さらに反射防止膜としてSiO2膜を形成するに際し、熱酸化方法があるが、プロセス温度900℃以上になり、導入された不純物が深く拡散する。この方法によれば、プロセス温度を低く（600度以下に）することのできるプラズマCVD法、スパッター法あるいはイオンプレーティング法の何れかを用いることにより、不純物の拡散を抑え、不純物拡散長を高精度に制御することができる。
また本発明の不純物導入方法は、前記不純物の導入された領域の光学的特性の測定結果を反射防止膜の厚さにフィードバックする工程を含む。
不純物のドーピングプロセスによって、不純物の導入された領域の光学的特性が異なり、反射率が小さくなる反射防止膜の厚さ（あるいは光学特性）が異なるため、この方法によれば、前記不純物の導入された領域の光学的特性の測定結果を反射防止膜の厚さにフィードバックすることにより、より最適な反射防止膜を形成することが可能である。
また本発明の不純物導入方法では、前記不純物の導入された領域の光学的特性の測定結果をプラズマドーピングプロセスにフィードバックする工程を含む。
この方法によれば、不純物の導入された領域の光学的特性の測定結果が設定値とずれた場合、追加のプラズマドーピングプロセスを行なうことにより、不純物の導入された領域の光学的特性が設定値と一致するようにすることによりアニ-ル条件に最適な表面を得ることができ、効率よくかつばらつきのない不純物導入領域を得ることができる。
また本発明の電子素子は、上記不純物導入方法を用いて形成される。
次に、本発明の実施の形態について説明する。
（実施の形態１）
（不純物ドーピング）
まず、本実施の形態で用いられるプラズマドーピング装置と不純物ドーピングのプロセスについて説明する。本実施の形態で用いられるドーピング装置は、図１に示すように、真空チャンバー２００と、この真空チャンバー２００内にプラズマを励起するプラズマ源２２０とを具備し、基板ホルダ２６０に載置された、被処理基体としての固体基体１００の表面にプラズマドーピングを行うものである。
（実施の形態１）
（不純物ドーピング）
まず、本実施の形態で用いられるプラズマドーピング装置と不純物ドーピングのプロセスについて説明する。本実施の形態で用いられるドーピング装置は、図１に示すように、真空チャンバー２００と、この真空チャンバー２００内にプラズマを励起するプラズマ源２２０とを具備し、基板ホルダ２６０に載置された、被処理基体としての固体基体１００の表面にプラズマドーピングを行うものである。
そして、この真空チャンバー２００には、真空ポンプ２４０が接続され、真空測定の為の真空計２３０が設置されており、プラズマ源２２０には電源２５０が接続されており、プラズマ生成のための電圧を調整できるようになっている。また、基板ホルダー２６０には、独自の電気的ポテンシャルを印加するための、電源２７０が、前述の電源とは別途接続されている。
また真空チャンバー２００にはこれらのガスを導入するためのガス導入機構が設置されている。このガス導入機構は、ドーパント物質としての第１の物質（この場合はB2H6）を供給する第１のライン２８０、その他の物質である第２の物質を供給する第２のライン２９０（この場合はＨｅ）で構成される。
次にこのドーピング装置を用いた不純物導入方法について説明する。
まず、真空チャンバー２００に第１の物質としてのドーパント物質を供給する。ここでは、ドーパント物質とこれとは異なるその他の物質をキャリアガスとして導入する。本実施の形態では、ドーパント物質とは異なる性質のガス、例えば、希ガスなど、電気的にはシリコン中で活性にならない物質を選択した。例として、Ｈｅである。これをその他の第２の物質としてＨｅを選択した。さて、前述の第１乃至第２のライン２８０、２９０で構成されるガス導入ラインからガスを導入し、真空チャンバー２００内の固体基体１００表面でプラズマ２１０を発生させる。
このプラズマ２１０と固体基体１００との電気的ポテンシャル差によって、プラズマ中の荷電粒子が引き寄せられて、不純物ドーピングが行われる。同時にプラズマ中の電気的中性物質はこの固体基体１００表面付近に付着もしくは吸蔵される。ここで不純物導入層１１０の状態は、下地である固体基体１００の状態および、プラズマのもつエネルギーによって決まり、付着状態であっても良いし吸蔵されていてもよい。
この不純物ドーピング工程によって、不純物導入層１１０が固体基体１００表面に形成される。この不純物導入層の物性（屈折率ｎと消衰係数ｋと厚さｄ）を測定するために、真空チャンバー２００には光源１２０と測光器１３０が配設されている。
そして測光器１３０で測定した光学的特性を計算機１４０で演算し、この計算結果が設定値とずれた場合、制御回路３４０に送り、フィードバック情報として制御器３５０へデータを送ることによって、プラズマドーピング装置はプラズマ条件を調整し、追加のプラズマドーピングプロセスを行い、不純物の導入された領域の光学的特性が設定値と一致するようにする。ここで調整されるプラズマ条件としては、プラズマに印加する電源電圧、あるいは電圧印加時間及び印加タイミング、ドーパント物質とその他の物質の混合比、真空度、その他の物質間の混合比、ドーパント物質を含むプラズマ照射の時間とドーパント物質を含まないプラズマ照射の時間帯の比などであり、これらのパラメータを変化させ、不純物導入層の物性を制御する。
この方法によれば、高精度に制御された所望の不純物濃度を有する不純物導入層を形成することができる。
（反射防止膜の形成）
次に、反射防止膜としての酸化シリコン膜の形成方法について説明する。本実施の形態では、イオンプレーティング法を用いて酸化シリコン膜を形成する。
（反射防止膜の形成）
次に、反射防止膜としての酸化シリコン膜の形成方法について説明する。本実施の形態では、イオンプレーティング法を用いて酸化シリコン膜を形成する。
ここで用いられるイオンプレーティング装置は図２に示すように、真空チャンバー４００内に、基板支持台４１０と具備し、この基板支持台４１０に支持せしめられた基板４２０に相対向して配置される蒸発物質４３０と、この蒸発物質４３０から蒸発せしめられたガス状態の蒸発物質をプラズマ化するためのＲＦコイル４８０とを具備してなるものである。そして、この蒸発物質４３０に熱エネルギーを供給して蒸発させるための蒸発用電源４４０と、ＲＦコイルに電圧を供給するための高周波電源４６０がマッチングボックス４５０を介して形成されている。ここで４７０は加熱用直流電源であり、また真空チャンバーには真空計４９０が取付けられている。
ここで、酸化シリコン膜を形成する場合には、蒸発物質として酸化シリコンの粒を用いた。この蒸発物質４３０は蒸発用電源４４０で駆動される電子銃（図示せず）によって蒸発せしめられる。さらにまた、基板４２０としての固体基体を支持するために真空チャンバー４００内に基板支持台４１０を具備しており、プラズマドーピング方法で不純物の導入された固体基体４２０をこの基板支持台４００に載置する。そして蒸発用電源４４０を用い、電子銃を蒸発物質４３０（SiO2粒）に当ててSiO2を蒸発させる。蒸発粒子は、高周波電源４６０、マッチングボックス４５０、RFコイル４８０で発生したプラズマでイオン化され、基板支持台４１０によって負電位に維持された固体基体４２０に対して加速衝突し、緻密で付着力が強い酸化シリコン膜を形成する。
このようにして、固体基体の温度上昇を招くことなく、所望の膜厚の酸化シリコン膜を制御性よく形成することができる。
（反射防止膜の最適化）
次に、反射率を低減するために、最適の光反射防止膜の厚さを計算で求める方法を図３に示す模式図を使って説明する。まず不純物導入層１１０上に反射防止膜５００を形成し、波長λの光を入射角度φ（φ＝０°、垂直入射）で基板に入射させる。多層膜計算ソフトに各層の物性値を入力して、多重散乱による反射率Rと透過率Tを求める。吸収率Aは以下の式
A=1-R-T （１）
で求める。
（反射防止膜の最適化）
次に、反射率を低減するために、最適の光反射防止膜の厚さを計算で求める方法を図３に示す模式図を使って説明する。まず不純物導入層１１０上に反射防止膜５００を形成し、波長λの光を入射角度φ（φ＝０°、垂直入射）で基板に入射させる。多層膜計算ソフトに各層の物性値を入力して、多重散乱による反射率Rと透過率Tを求める。吸収率Aは以下の式
A=1-R-T （１）
で求める。
図４乃至６に不純物導入層がそれぞれプラズマドーピング層（PD層とする）とイオン注入層（I/I層とする）である場合、反射防止膜がSiO2膜、波長３００nmの場合の反射率R、透過率Tと吸収率Aの酸化シリコン膜厚さの依存性の計算結果を示す。ここで反射率は全入射光量に対する反射光量との比、透過率は、全入射光量に対する不純物導入層を透過する光量の比、吸収率は、全入射光量に対する不純物導入層に吸収される光量の比に相当するものとする。
PD層を例にすると、図４に示すように酸化シリコン膜を形成しない場合の反射率が５５%であるのに対して、酸化シリコン膜を４０nmの厚さに形成することで反射率が２８％に
減る。一方、吸収率は図６に示すように酸化シリコン膜を形成しない場合と、酸化シリコン膜を４０nmの厚さに形成する場合とで３０％から４８％に上がった。なお、反射率R、透過率Tと吸収率Aは酸化シリコン膜の厚さの周期構造になっているので、酸化シリコン膜の厚さを４０nm, １４０nm, ２４０nm, ・・・(１００nmの周期)にしても同じ値の反射率R、透過率Tと吸収率Aが得られる。
減る。一方、吸収率は図６に示すように酸化シリコン膜を形成しない場合と、酸化シリコン膜を４０nmの厚さに形成する場合とで３０％から４８％に上がった。なお、反射率R、透過率Tと吸収率Aは酸化シリコン膜の厚さの周期構造になっているので、酸化シリコン膜の厚さを４０nm, １４０nm, ２４０nm, ・・・(１００nmの周期)にしても同じ値の反射率R、透過率Tと吸収率Aが得られる。
I/I層では酸化シリコン膜の厚さ４５nmで反射率の最小値３６％が得られるが、PD層では酸化シリコン膜の厚さ４０nmで反射率の最小値２８％が得られ、PD層と酸化シリコン膜の組み合わせが反射率を抑えるのにもっと効果的であるのが分かる。
I/I層とPD層の最適SiO2厚さ（反射率が一番小さくなるSiO2層の厚さ）の差を波長軸にプロットしたのが図７である。３００−１１００nmの波長範囲内に、PD層とI/I層の最適SiO2厚さの差が確認された。
このようにして、反射防止膜の厚さを調整し、反射率Ｒが最小となるような値Ｔを決定する。
また反射防止膜の厚さが決まっている場合には、膜質を調整し、光学特性を調整するようにしてもよい。
このようにして決定された反射防止膜を形成し、上記最適の反射防止膜を算出した時の光照射条件に応じた条件でアニールを行なうことにより、容易に浅くかつシート抵抗の低い不純物導入領域を形成することができる。
（アニール）
図８に波長５３０nmのレーザでアニールした場合、酸化シリコン膜を形成していないプラズマドーピングサンプルと酸化シリコン膜を８５nm形成したプラズマドーピングサンプルのシート抵抗に対するレーザエネルギー密度のプロットを示す。酸化シリコン膜を形成することで、同じシート抵抗７２０Ω/sqを得るのに必要なレーザのエネルギー密度を３３０ｍJ/cm2(２３%相当)低減することが出来た。なお、酸化シリコン膜を付けることで、同じレーザエネルギー密度１３００ｍJでシート抵抗を７７１０Ω/sqから５８３Ω/sqに低減することが出来た。
（実施の形態２）
次に、本実施の形態ではイオン注入によって不純物を導入するに先立ち、固体基体をアモルファス化してから不純物を導入する方法について説明する。
（アニール）
図８に波長５３０nmのレーザでアニールした場合、酸化シリコン膜を形成していないプラズマドーピングサンプルと酸化シリコン膜を８５nm形成したプラズマドーピングサンプルのシート抵抗に対するレーザエネルギー密度のプロットを示す。酸化シリコン膜を形成することで、同じシート抵抗７２０Ω/sqを得るのに必要なレーザのエネルギー密度を３３０ｍJ/cm2(２３%相当)低減することが出来た。なお、酸化シリコン膜を付けることで、同じレーザエネルギー密度１３００ｍJでシート抵抗を７７１０Ω/sqから５８３Ω/sqに低減することが出来た。
（実施の形態２）
次に、本実施の形態ではイオン注入によって不純物を導入するに先立ち、固体基体をアモルファス化してから不純物を導入する方法について説明する。
イオン注入で不純物導入してアニールするときは、通常吸収率を上げるためにGeイオン注入でアモルファス化してからイオン注入で不純物を導入する。ここではHeプラズマでアモルファス化した層（He−PA層とする）とGeイオン注入でアモルファス化した層（Ge−PAI層とする）の比較計算をした。
Ge−PAI層とHe−PA層の最適SiO2厚さ（反射率が一番小さくなるSiO2層の厚さ）の差を
波長軸にプロットした.その結果を図９に示す。この図から明らかなように、５００−１１００nmの波長範囲内に、He−PA層とGe−PAI層の最適SiO2厚さの差が確認された。
波長軸にプロットした.その結果を図９に示す。この図から明らかなように、５００−１１００nmの波長範囲内に、He−PA層とGe−PAI層の最適SiO2厚さの差が確認された。
これは、He−PA層とGe−PAI層の物性値の違いに起因するものと考えられるが、いずれの場合にも最適の酸化シリコン膜の膜厚となるように形成することにより、シート抵抗および接合深さが高精度に制御された信頼性の高い膜を形成することができる。
またHeプラズマでアモルファス化した層（He−PA層とする）を用いることにより、容易に浅くかつシート抵抗の低い不純物導入領域を形成することができる。
なお前記実施の形態では、不純物を導入するに先立ちアモルファス化を行なったが、不純物導入後、不活性プラズマを照射しアモルファス化を行なってもよい。また不純物を導入しながら不活性プラズマを照射しアモルファス化を行うようにしてもよい。
本発明の反射防止膜を形成してアニールする工程を含む不純物導入および活性化方法は、浅い且つ低抵抗の接合の形成、活性化エネルギーの低減、アニール温度の低温化に有効であり、微細な電子素子あるいは液晶基板上に形成する薄膜トランジスタなどの半導体装置の形成に有効である。
１００ 固体基体
１１０ 不純物導入層
１２０ 光源
１３０ 測光器
２００ 真空チャンバー
２１０ プラズマを表す矩形
２２０ プラズマ源
２３０ 真空計
２４０ 真空ポンプ
２５０ 電源
２６０ 基板ホルダ
２７０ 電源
２８０ ドーパント物質導入口
２９０ その他の物質1導入口
３４０ 制御回路
３５０ 制御器
４００ 真空チャンバー
４１０ 基板支持台
４２０ 基板
４３０ 蒸発物質
４４０ 蒸発用電源
４５０ マッチングボックス
４６０ 高周波電源
４７０ 加速用直流電源
４８０ RFコイル
４９０ 真空計
５００ 反射防止膜
１１０ 不純物導入層
１２０ 光源
１３０ 測光器
２００ 真空チャンバー
２１０ プラズマを表す矩形
２２０ プラズマ源
２３０ 真空計
２４０ 真空ポンプ
２５０ 電源
２６０ 基板ホルダ
２７０ 電源
２８０ ドーパント物質導入口
２９０ その他の物質1導入口
３４０ 制御回路
３５０ 制御器
４００ 真空チャンバー
４１０ 基板支持台
４２０ 基板
４３０ 蒸発物質
４４０ 蒸発用電源
４５０ マッチングボックス
４６０ 高周波電源
４７０ 加速用直流電源
４８０ RFコイル
４９０ 真空計
５００ 反射防止膜
Claims (12)
- 固体基体にプラズマドーピング法により不純物を導入し、不純物導入領域を形成する工程と、
前記固体基体表面に、光反射低減機能を有する光反射防止膜を形成する工程と、
光照射によりアニールする工程とを含む不純物導入方法。 - 請求項１に記載の不純物導入方法であって、
前記不純物導入領域の光学特性と厚さとを測定する工程と、
前記測定された光学特性と厚さとに応じて光反射防止膜を選択する工程とを含む不純物導入方法。 - 請求項２に記載の不純物導入方法であって、
前記選択する工程は、前記アニールする工程において用いられる光の、前記不純物の導入された領域への吸収率が最大となるように、前記光反射防止膜を選択するようにした不純物導入方法。 - 請求項１乃至３のいずれかに記載の不純物導入方法であって、
前記不純物を導入する工程に先立ち、
前記固体基体表面をプラズマによりアモルファス化する工程を含む不純物導入方法。 - 請求項２に記載の不純物導入方法であって、
前記光学特性として、屈折率、消衰係数、吸収係数、反射率、透過率、吸収率のいずれかを含む不純物導入方法。 - 請求項１乃至５のいずれかに記載の不純物導入方法であって、
前記固体基体は、結晶シリコン基板である不純物導入方法。 - 請求項１乃至６のいずれかに記載の不純物導入方法であって、
前記光反射防止膜は前記不純物導入領域の屈折率より低い屈折率を持つ透光性膜である不純物導入方法。 - 請求項１乃至６のいずれかに記載の不純物導入方法であって、
前記光反射防止膜は誘電体多層膜である不純物導入方法。 - 請求項１乃至８のいずれかに記載の不純物導入方法であって、
前記アニールする工程は、波長５００ｎｍ以上の波長を含む光を使うことを特徴とする活性化方法。 - 請求項２乃至９のいずれかに記載の不純物導入方法であって、
前記測定する工程の測定結果を光反射防止膜の厚さにフィードバックする工程を含む不純物導入方法。 - 請求項２乃至９のいずれかに記載の不純物導入方法であって、
前記測定する工程の測定結果をプラズマドーピングプロセスにフィードバックする工程を含む不純物導入方法。 - 請求項１乃至１１の不純物導入方法を用いて形成された電子素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006513723A JP5054973B2 (ja) | 2004-05-21 | 2005-05-19 | 不純物導入方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004152300 | 2004-05-21 | ||
| JP2004152300 | 2004-05-21 | ||
| PCT/JP2005/009176 WO2005114713A1 (ja) | 2004-05-21 | 2005-05-19 | 不純物導入方法及びこれを用いた電子素子 |
| JP2006513723A JP5054973B2 (ja) | 2004-05-21 | 2005-05-19 | 不純物導入方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2005114713A1 true JPWO2005114713A1 (ja) | 2008-03-27 |
| JP5054973B2 JP5054973B2 (ja) | 2012-10-24 |
Family
ID=35428613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006513723A Expired - Fee Related JP5054973B2 (ja) | 2004-05-21 | 2005-05-19 | 不純物導入方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7582492B2 (ja) |
| EP (1) | EP1753019A4 (ja) |
| JP (1) | JP5054973B2 (ja) |
| CN (1) | CN100517573C (ja) |
| TW (1) | TWI401727B (ja) |
| WO (1) | WO2005114713A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070115907A (ko) * | 2005-03-31 | 2007-12-06 | 마쯔시다덴기산교 가부시키가이샤 | 플라즈마 도핑 방법 및 장치 |
| US8212290B2 (en) | 2007-03-23 | 2012-07-03 | Cree, Inc. | High temperature performance capable gallium nitride transistor |
| US9027003B2 (en) * | 2008-03-31 | 2015-05-05 | Vmware, Inc. | Precise branch counting in virtualization systems |
| TW201011335A (en) * | 2008-08-15 | 2010-03-16 | Omnivision Cdm Optics Inc | Anti-reflective surfaces and methods for making the same |
| US20100163759A1 (en) * | 2008-12-31 | 2010-07-01 | Stmicroelectronics S.R.L. | Radiation sensor with photodiodes being integrated on a semiconductor substrate and corresponding integration process |
| IT1392502B1 (it) * | 2008-12-31 | 2012-03-09 | St Microelectronics Srl | Sensore comprendente almeno un fotodiodo a doppia giunzione verticale integrato su substrato semiconduttore e relativo processo di integrazione |
| US20120001061A1 (en) * | 2010-07-02 | 2012-01-05 | Hamilton Sundstrand Corporation | Ion implanted beam dump |
| JP7299763B2 (ja) * | 2019-06-10 | 2023-06-28 | パイオニア株式会社 | プログラム、記録媒体、制御装置、制御方法及び製造装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343734A (ja) * | 2001-04-30 | 2002-11-29 | Hynix Semiconductor Inc | レーザアニーリングを用いた極浅接合形成方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58116730A (ja) | 1981-12-30 | 1983-07-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP3211377B2 (ja) | 1992-06-17 | 2001-09-25 | ソニー株式会社 | 半導体装置の製造方法 |
| JP3681523B2 (ja) * | 1996-11-08 | 2005-08-10 | 松下電器産業株式会社 | 光学的評価装置，光学的評価方法，半導体装置の製造装置，半導体装置の製造装置の管理方法 |
| US6849470B1 (en) | 1996-11-08 | 2005-02-01 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method for optical evaluation, apparatus and method for manufacturing semiconductor device, method of controlling apparatus for manufacturing semiconductor device, and semiconductor device |
| WO1998057146A1 (fr) | 1997-06-11 | 1998-12-17 | Matsushita Electronics Corporation | Procede d'evaluation de couche semi-conductrice, procede de fabrication de dispositif semi-conducteur, et support d'enregistrement |
| JPH1154451A (ja) | 1997-08-07 | 1999-02-26 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
| JP3318285B2 (ja) * | 1999-05-10 | 2002-08-26 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法 |
| US6303476B1 (en) | 2000-06-12 | 2001-10-16 | Ultratech Stepper, Inc. | Thermally induced reflectivity switch for laser thermal processing |
| US6597463B1 (en) * | 2001-06-13 | 2003-07-22 | Advanced Micro Devices, Inc. | System to determine suitability of sion arc surface for DUV resist patterning |
| JPWO2005031832A1 (ja) | 2003-09-24 | 2006-12-07 | 松下電器産業株式会社 | 不純物導入方法、不純物導入装置およびこれらを用いて形成した電子素子 |
-
2005
- 2005-05-19 US US11/597,166 patent/US7582492B2/en not_active Expired - Fee Related
- 2005-05-19 CN CNB2005800186353A patent/CN100517573C/zh not_active Expired - Fee Related
- 2005-05-19 JP JP2006513723A patent/JP5054973B2/ja not_active Expired - Fee Related
- 2005-05-19 WO PCT/JP2005/009176 patent/WO2005114713A1/ja active Application Filing
- 2005-05-19 EP EP05741536A patent/EP1753019A4/en not_active Withdrawn
- 2005-05-20 TW TW094116455A patent/TWI401727B/zh not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343734A (ja) * | 2001-04-30 | 2002-11-29 | Hynix Semiconductor Inc | レーザアニーリングを用いた極浅接合形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI401727B (zh) | 2013-07-11 |
| JP5054973B2 (ja) | 2012-10-24 |
| WO2005114713A1 (ja) | 2005-12-01 |
| EP1753019A4 (en) | 2008-12-03 |
| US20080061292A1 (en) | 2008-03-13 |
| US7582492B2 (en) | 2009-09-01 |
| CN100517573C (zh) | 2009-07-22 |
| CN1965392A (zh) | 2007-05-16 |
| EP1753019A1 (en) | 2007-02-14 |
| TW200603229A (en) | 2006-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5054973B2 (ja) | 不純物導入方法 | |
| US8889534B1 (en) | Solid state source introduction of dopants and additives for a plasma doping process | |
| KR100797018B1 (ko) | 반도체박막, 그것을 사용한 반도체장치, 그들의 제조방법및 반도체박막의 제조장치 | |
| JPWO2004075274A1 (ja) | 不純物導入方法 | |
| US20150075595A1 (en) | Method for producing a photovoltaic cell with interdigitated contacts in the back face | |
| TW201043716A (en) | Ionized physical vapor deposition for microstructure controlled thin film deposition | |
| JPS605014A (ja) | 多色輻射の照射による金属ケイ化物層の生成方法 | |
| JP2001189114A (ja) | 透明電極の製造方法 | |
| JP2003059854A (ja) | 光加熱装置、光加熱方法及び半導体装置の製造方法 | |
| JP2009290196A (ja) | 光検出器、および半導体ナノ粒子埋め込みＳｉ絶縁膜の製造方法 | |
| JP4979234B2 (ja) | 接合の形成方法およびこれを用いて形成された被処理物 | |
| JP2001135149A (ja) | 酸化亜鉛系透明電極 | |
| JP2007150143A (ja) | 太陽電池の反射防止膜成膜方法、太陽電池および成膜装置 | |
| JPWO2006013898A1 (ja) | 半導体装置の製造方法 | |
| KR20070016146A (ko) | 불순물 도입방법 및 이를 이용한 전자소자 | |
| JP3018627B2 (ja) | 絶縁膜の製造方法 | |
| JP2003068666A (ja) | 半導体装置の製造方法及び製造装置 | |
| JPWO2005034221A1 (ja) | 基板およびその製造方法 | |
| JP2973037B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6250971B2 (ja) | ||
| Kissinger et al. | Investigation of the impact of amorphous silicon layers deposited by PECVD and HDP-CVD on oxide precipitation in silicon | |
| US7902088B2 (en) | High quantum efficiency silicon nanoparticle embedded SiOXNY luminescence device | |
| CN117810294A (zh) | 一种基于掺硼硅层的选择性硼发射极制备方法 | |
| US8349745B2 (en) | Fabrication of a semiconductor nanoparticle embedded insulating film luminescence device | |
| JP2005327925A (ja) | 多結晶シリコン膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120730 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |