JPS58116730A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58116730A JPS58116730A JP21209881A JP21209881A JPS58116730A JP S58116730 A JPS58116730 A JP S58116730A JP 21209881 A JP21209881 A JP 21209881A JP 21209881 A JP21209881 A JP 21209881A JP S58116730 A JPS58116730 A JP S58116730A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- annealing
- laser beam
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、工程中にイオン注入領域のレーデ・アニール
が含まれている半導体装置の製造方法の改良（二関する
。
が含まれている半導体装置の製造方法の改良（二関する
。
従来、例えば、窒化シリコン膜をマスクとする選択鹸化
法にてシリコン半導体基板上に二酸化シリコン・フィー
ルド絶縁膜を形成し、該窒化シリコン膜を剥離して基板
表面を露出させ、そこに例えばイオン注入法にて基板の
導電型と反対のそれを有する不純物イオンを打ち込み、
それをレーザ・アニールして接合を形成することが行な
われている。
法にてシリコン半導体基板上に二酸化シリコン・フィー
ルド絶縁膜を形成し、該窒化シリコン膜を剥離して基板
表面を露出させ、そこに例えばイオン注入法にて基板の
導電型と反対のそれを有する不純物イオンを打ち込み、
それをレーザ・アニールして接合を形成することが行な
われている。
しかし、前記のよう６二して形成した接合は、リークが
大で耐圧が低い旨の欠点がある。次４：、その理由を第
１図を参照しつつ説明する。
大で耐圧が低い旨の欠点がある。次４：、その理由を第
１図を参照しつつ説明する。
図（；於いて、１はＰ型シリコン半導体基板、２は二酸
化シリコン・フィールド絶縁膜、３はＳ型領域、５Ａは
過剰アニール部分、 ＬＢはレーデ・ビーム、ＲＥＦｌ
及びＥＥＦ’ｌは反射光をそれぞれ示している。
化シリコン・フィールド絶縁膜、３はＳ型領域、５Ａは
過剰アニール部分、 ＬＢはレーデ・ビーム、ＲＥＦｌ
及びＥＥＦ’ｌは反射光をそれぞれ示している。
さて、このような装置の接合に於けるリークは領域３の
過剰アニール部分５Ａが関連する接合で生ずるものであ
る。そして、このような過剰アニール部分３Ａが形成さ
れる原因は二酸化シリコン・フィールド絶縁膜２の形状
（二在る。即ち、フィールド絶縁膜２のエツジは膜厚が
連続的に変化している為、レーザ・ビームの透過率最大
の条件が成立する部分が存在し、その部分ではレーデ・
ビ−ムの反射光ＲＥＦ１は小、それ以外の部分では反射
光ＲＥＦ’ｌは大であり、従って、主要部分が充分区；
活性化されるよう櫨；アニールするとエツ、ジでは過剰
アニール域；なってしまうものである。
過剰アニール部分５Ａが関連する接合で生ずるものであ
る。そして、このような過剰アニール部分３Ａが形成さ
れる原因は二酸化シリコン・フィールド絶縁膜２の形状
（二在る。即ち、フィールド絶縁膜２のエツジは膜厚が
連続的に変化している為、レーザ・ビームの透過率最大
の条件が成立する部分が存在し、その部分ではレーデ・
ビ−ムの反射光ＲＥＦ１は小、それ以外の部分では反射
光ＲＥＦ’ｌは大であり、従って、主要部分が充分区；
活性化されるよう櫨；アニールするとエツ、ジでは過剰
アニール域；なってしまうものである。
このような技術の欠点を解消するものとして、第２図に
見られるよう６二、フィールド絶縁膜２＆二形成された
窓内にレーザ・ビームの透過率が最大となるような二酸
化シリコン絶縁膜２′を形成することが知られている。
見られるよう６二、フィールド絶縁膜２＆二形成された
窓内にレーザ・ビームの透過率が最大となるような二酸
化シリコン絶縁膜２′を形成することが知られている。
この場合、絶縁膜２′の犀さｔとしては、レーザ拳ビー
ムＬＥが波長λが０．４４８〔μｌ〕のアルゴン・レー
ザである場合、８５６ （Ａ）である。この技術１；依
ると過剰アニールの問題は解決されるが所定厚さの絶縁
膜２′を形成する為の制御が基だ困蝋である。
ムＬＥが波長λが０．４４８〔μｌ〕のアルゴン・レー
ザである場合、８５６ （Ａ）である。この技術１；依
ると過剰アニールの問題は解決されるが所定厚さの絶縁
膜２′を形成する為の制御が基だ困蝋である。
本発明は、極めて簡単な工程を加えるだけで前記の如き
過剰アニールの問題を解消し、特性良好な半導体装置を
製造することができる方法を提供しようとするものであ
り、以下これを詳＠ｌ（ニー説明する。
過剰アニールの問題を解消し、特性良好な半導体装置を
製造することができる方法を提供しようとするものであ
り、以下これを詳＠ｌ（ニー説明する。
第３図（：於いて、１１はＰ型シリコン半導体基板、１
２は二酸化シリコン・フィールド絶縁膜、１５はゲート
絶縁膜、１４はシリコン・ゲート電極、１５は５ｌｌｌ
ソース領域、１６はル 型ドレイン領域、１７は窒化シ
リコン膜、 ＬＢはレーザ・ビーム、ｒａｉｌ、ｒａｉ
２は反射光である。
２は二酸化シリコン・フィールド絶縁膜、１５はゲート
絶縁膜、１４はシリコン・ゲート電極、１５は５ｌｌｌ
ソース領域、１６はル 型ドレイン領域、１７は窒化シ
リコン膜、 ＬＢはレーザ・ビーム、ｒａｉｌ、ｒａｉ
２は反射光である。
本震［６：於けるル 型ソース領域１５及び旙 型ドレ
イン領域１６は例えば砒素イオンを注入することに依り
形成され、これをＣＷアルゴン・ レーザ・ビームを照
射することに依り活性化するものである。
イン領域１６は例えば砒素イオンを注入することに依り
形成され、これをＣＷアルゴン・ レーザ・ビームを照
射することに依り活性化するものである。
レーザ・ビームＬＢの照射は厚さ約６３０ （Ａ）の窒
化シリコン膜１７を介して行なう。このようＣ二すると
アニールの不均一は生じない。その理由は次の通りであ
る。
化シリコン膜１７を介して行なう。このようＣ二すると
アニールの不均一は生じない。その理由は次の通りであ
る。
即ち、窒化シリコン膜１７はレーザ・ビーム透過率が略
最大の膜厚で反射防止膜条件が成立し、従って、ソース
領域１５、ドレイン領域１６、ゲート電極１４などは充
分に１ニールされる。ところが、二酸化シリコン・フィ
ールド絶縁膜１２上ζ；於いては、［二酸化シリコンの
屈折率く窒化シリコンの屈折率」、である為、反射増加
膜条件が成立し、エツジ（：於ける過剰アニールは防止
されるものである。本発明では、このような現象を利用
しているので、窒化シリコン膜１７の厚さは無根厳密さ
は要求されない。また、窒化シリコン膜のみならず、屈
折率がシリコンと二酸化シリコンのそれＣ二対し中間の
値５；在る誘電体膜であれば使用することができる。
最大の膜厚で反射防止膜条件が成立し、従って、ソース
領域１５、ドレイン領域１６、ゲート電極１４などは充
分に１ニールされる。ところが、二酸化シリコン・フィ
ールド絶縁膜１２上ζ；於いては、［二酸化シリコンの
屈折率く窒化シリコンの屈折率」、である為、反射増加
膜条件が成立し、エツジ（：於ける過剰アニールは防止
されるものである。本発明では、このような現象を利用
しているので、窒化シリコン膜１７の厚さは無根厳密さ
は要求されない。また、窒化シリコン膜のみならず、屈
折率がシリコンと二酸化シリコンのそれＣ二対し中間の
値５；在る誘電体膜であれば使用することができる。
因（二、
シリコンの屈折率 ５．１７
窒化シリコンの屈折率 ２
二酸化シリコンの屈折率 １．５
である。
以上の説明で判るよう（＝、本発明Ｃ：依れば、半導体
基板（或いは層）上の絶縁物層（：形成された窓から不
純物を導入し、それをレーデ・ビームなどの高エネルギ
・ビームの照射シー依って活性化するζ；際し、高エネ
ルギ・ビームの照射を屈折率が前記半導体基板（或いは
１ｍ ）及び前記絶縁物層シー於けるそれの間に在る被
膜を介して行なうこと６：依り、前記窓のエッジ近傍６
二発生する過剰アニールを防止することができるので、
接合からのリーク電流が少なく、耐圧が高い半導体装置
を得るの≦：有効である。
基板（或いは層）上の絶縁物層（：形成された窓から不
純物を導入し、それをレーデ・ビームなどの高エネルギ
・ビームの照射シー依って活性化するζ；際し、高エネ
ルギ・ビームの照射を屈折率が前記半導体基板（或いは
１ｍ ）及び前記絶縁物層シー於けるそれの間に在る被
膜を介して行なうこと６：依り、前記窓のエッジ近傍６
二発生する過剰アニールを防止することができるので、
接合からのリーク電流が少なく、耐圧が高い半導体装置
を得るの≦：有効である。
第１図及び第２図は従来技術を説明する為の半導体装置
の要部断面図、第３図は本発明一実施例を説明する為の
半導体装置の要部断面図である。 図１＝於いて、１１は基板、１２は絶縁膜、１５はゲー
ト絶縁膜、１４はゲート電橋、１５はソース領域、１６
はドレイン領域、１７は窒化シリコン膜、ＬＢはレーデ
・ビーム、ｒａｆｌ、ｒａｆｌは反射光である。 特許出願人 富士通株式会社 第１図 第２図 第３図
の要部断面図、第３図は本発明一実施例を説明する為の
半導体装置の要部断面図である。 図１＝於いて、１１は基板、１２は絶縁膜、１５はゲー
ト絶縁膜、１４はゲート電橋、１５はソース領域、１６
はドレイン領域、１７は窒化シリコン膜、ＬＢはレーデ
・ビーム、ｒａｆｌ、ｒａｆｌは反射光である。 特許出願人 富士通株式会社 第１図 第２図 第３図
Claims (1)
- 半導体基板（或いは層）（：ｌ［を有する絶縁物膜を形
成し、次Ｃ二、該窓から前記半導体基板（或いは履）４
＝不純物を導入し、次（；、屈折率が前記半導体基板（
或いは層）及び前記絶縁物膜ｃ二於けるそれの間Ｃ；在
る被膜を形成し、次Ｃ；、該被膜を介して高エネルギ・
ビームを照射してアニールを行なう工程が含まれてなる
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21209881A JPS58116730A (ja) | 1981-12-30 | 1981-12-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21209881A JPS58116730A (ja) | 1981-12-30 | 1981-12-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58116730A true JPS58116730A (ja) | 1983-07-12 |
| JPH0156523B2 JPH0156523B2 (ja) | 1989-11-30 |
Family
ID=16616840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21209881A Granted JPS58116730A (ja) | 1981-12-30 | 1981-12-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58116730A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005114713A1 (ja) * | 2004-05-21 | 2005-12-01 | Matsushita Electric Industrial Co., Ltd. | 不純物導入方法及びこれを用いた電子素子 |
| JP2009033150A (ja) * | 2003-10-03 | 2009-02-12 | Applied Materials Inc | 動的表面アニール処理のための吸収層 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5548926A (en) * | 1978-10-02 | 1980-04-08 | Hitachi Ltd | Preparation of semiconductor device |
| JPS5669837A (en) * | 1979-11-12 | 1981-06-11 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1981
- 1981-12-30 JP JP21209881A patent/JPS58116730A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5548926A (en) * | 1978-10-02 | 1980-04-08 | Hitachi Ltd | Preparation of semiconductor device |
| JPS5669837A (en) * | 1979-11-12 | 1981-06-11 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009033150A (ja) * | 2003-10-03 | 2009-02-12 | Applied Materials Inc | 動的表面アニール処理のための吸収層 |
| WO2005114713A1 (ja) * | 2004-05-21 | 2005-12-01 | Matsushita Electric Industrial Co., Ltd. | 不純物導入方法及びこれを用いた電子素子 |
| US7582492B2 (en) | 2004-05-21 | 2009-09-01 | Panasonic Corporation | Method of doping impurities, and electronic element using the same |
| JP5054973B2 (ja) * | 2004-05-21 | 2012-10-24 | パナソニック株式会社 | 不純物導入方法 |
| TWI401727B (zh) * | 2004-05-21 | 2013-07-11 | Panasonic Corp | An impurity introduction method using an electronic component thereof and a semiconductor manufacturing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0156523B2 (ja) | 1989-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0072216B1 (en) | The production of semiconductor devices by methods involving annealing | |
| KR900000561B1 (ko) | 반도체 집적회로의 제법 및 그를 이용하여 제조된 장치 | |
| US4420872A (en) | Method of manufacturing a semiconductor device | |
| IE51992B1 (en) | Method for manufacturing a semiconductor device | |
| US7271041B2 (en) | Method for manufacturing thin film transistor | |
| WO1986001037A1 (en) | Semiconductor-on-insulator (soi) devices and soi ic fabrication method | |
| EP0165055B1 (en) | Method and apparatus for exposing photoresist by using an electron beam and controlling its voltage and charge | |
| JPS5775463A (en) | Manufacture of semiconductor device | |
| JPS58116730A (ja) | 半導体装置の製造方法 | |
| JPS57104218A (en) | Fabrication of semiconductor device | |
| JPS63314862A (ja) | 薄膜トランジスタの製造方法 | |
| JP3063207B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2701711B2 (ja) | 多結晶シリコン薄膜の製造方法 | |
| JPS60117782A (ja) | Ｍｏｓ型電界効果トランジスタ及びその製造方法 | |
| JPS5723257A (en) | Multilayered semiconductor integrated circuit device | |
| JP2000138374A (ja) | 半導体装置及びその製造方法 | |
| JPH02224253A (ja) | 薄膜半導体装置の製造方法 | |
| JPS57122534A (en) | Manufacture of semiconductor device | |
| JPS6325496B2 (ja) | ||
| JPS634346B2 (ja) | ||
| JPS62193178A (ja) | Ｓｏｉ型ｍｏｓｆｅｔの製造方法 | |
| JPS6236855A (ja) | 半導体装置の製造方法 | |
| JP3293050B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH1041392A (ja) | 半導体装置 | |
| JPS60198721A (ja) | 半導体装置の製造方法 |