KR900000561B1 - 반도체 집적회로의 제법 및 그를 이용하여 제조된 장치 - Google Patents

반도체 집적회로의 제법 및 그를 이용하여 제조된 장치 Download PDF

Info

Publication number
KR900000561B1
KR900000561B1 KR1019850007151A KR850007151A KR900000561B1 KR 900000561 B1 KR900000561 B1 KR 900000561B1 KR 1019850007151 A KR1019850007151 A KR 1019850007151A KR 850007151 A KR850007151 A KR 850007151A KR 900000561 B1 KR900000561 B1 KR 900000561B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
region
semiconductor layer
recrystallized
Prior art date
Application number
KR1019850007151A
Other languages
English (en)
Other versions
KR860003661A (ko
Inventor
료이찌 무가이
Original Assignee
후지쓰가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP59211703A external-priority patent/JPS6189621A/ja
Priority claimed from JP60006221A external-priority patent/JPS61166074A/ja
Application filed by 후지쓰가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰가부시끼가이샤
Publication of KR860003661A publication Critical patent/KR860003661A/ko
Application granted granted Critical
Publication of KR900000561B1 publication Critical patent/KR900000561B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/09—Laser anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/091—Laser beam processing of fets

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

내용 없음.

Description

반도체 집적회로의 제법 및 그를 이용하여 제조된 장치
제1a 및 1b도는 실리콘층상에 형성된 비반사층의 무정형 절연층 및 띠들상에 형성된 무정형 또는 다결정실리콘의 개략도로서 제1a도는 평면도, 제1b도의 선B-B를 따라 취한 횡단면도.
제1c도는 제1a도의 선B-B를 따르는 방향에서 얻은 온도분포 윤선도.
제2a 및 2b도는 본 발명의 일실시예에 의한 제2a도의 선B-B를 따라 취한 평면도 및 확대횡단면도.
제3a도는 본 발명에 의한 개구에서 재결정화된 단결정 성장 영역을 개략적으로 나타내는 평면도.
제3b 및 제3c도는 제3a내의 선들 E-E와 F-F상의 각 온도 분포 윤선도들.
제4a 내지 4f도는 SOI 기술을 기초로 한 반도체 장치의 각 제조단계들의 횡단면도들.
제5a 내지 5b도는 본 발명의 다른 실시예를 나타내는 도면.
본 발명은 소위 SOI(절연체상의 반도체)기술을 사용하는 반도체 장치에 관한 것으로 특히, 레이저 빔 방사에 대해 비반사 필름을 사용함에 의해 반도체 장치를 제조하기 위한 방법에 관한 것이다.
SOI기술은 그에대한 관심이 증가되어 왔다. 왜냐하면, 트랜지스터들등과 같은 분리회로 성분들간의 파괴전압을 증가시킬뿐만 아니라 기판과 그위에 형성되는 회로성분들간의 기생용량을 감소시켜서 동작속도를 개선시킨 집적회로를 제공할 수 있는 특별한 능력이 있기 때문이다. SOI기술의 현안 특징은 종래의 IC들의 집적도에 대한 한계를 획기적으로 발전시키기 위한 가장 신뢰할 수 있는 수단으로서 고려되는 3차원 IC들을 제공할 수 있다는데 있다.
SOI기술의 초기단계에서, 다실리콘층과 같은 다결정반도체층에서 가능한한 큰 재결정화된 영역을 얻으려는 노력이 시도되었다. 이러한 시도는 반도체층내의 원하는 위치에 면이 거칠은 경계가 없는 영역을 형성하는 것이 어렵다는 결론을 얻었다. 만일 거칠은 면 경계가 예를 들어 재결정화된 영역내에 형성된 트랜지스터의 능동영역에 위치될 경우 트랜지스터의 특성은 단결정실리콘 기판상에 제조된 통상의 트랜지스터들과 겸용될 수 있다. 그러한 거친면 경계는 트랜지스터의 누설전류를 증가시키며 또한 임계전압을 비균일화시키는 원인이 된다.
SOI기술에서 최근의 개발은 무정형 또는 다결정 반도체층의 선택적인 재결정화에 편중된 것 같다. 즉, 트랜지스터와 같은 능동성분이 형성되는 반도체층의 예정된 영역들만이 단결정 섬영역들로 재결정화된다. 원래 반도체층을 재결정화하기위한, 광범 방사의 효율을 증가시키기 위해 제안되기는 하였지만 스트라이프 즉 피형 구조로 수정할 경우 그러한 선택적인 재결정화를 하는데에 비반사 박막이 유리한 것으로 보고되었다(1982년 코린지등에 의해 발표된 ＂응용물리논문집＂41권 346페이지).
이 방법에서 비반사 필름의 횡으로 배열된 띠들은 무정형 또는 다결정 실리콘층상에 형성된다. 적어도 두 개의 인접한 띠들은 피복하기에 충분히 큰 직경을 갖는 레이저 빔은 띠들간의 중심선을 따라 주사된다. 레이저 빔 에너지는 실리콘층의 비도포된 영역을 용융시키는데 필요한 최저 레벨보다 약간 높게 제어된다. 따라서, 측방향에서 원하는 오목하게 들어간 온도윤곽은 비반사필름띠들에 의한 더큰 빔 흡수덕분으로 성취될 수 있다. 이 방법은 아래에서 더 상세히 기술한다.
제1a 및 1b도는 무정형 또는 다결정실리콘층 및 무정형 절연층상에 연속하여 형성된 띠구조로 된 비반사 박막들의 개략도로서 여기서 제1a도는 평면도이고, 제1b도는 제1a도에서 선 B-B를 따라 취한 횡단면도이다.
제1a 및 1b도를 참조하면 단결정으로 재결정화될 무정형 또는 다결정실리콘층 22가 무정형 절연층 21상에 배치된다. 실리콘 질화물 Si3N4의 비반사필름 23은 실리콘층 22상에 형성된다음 제1a 및 1b도에 보인 바와 같이 띠구조 23으로 윤곽이 그려진다. 만일 비반사 필름띠들의 두께가 적당히 조절될 경우 띠 23으로 피복된 영역에서 실리콘층 22의 표면의 반사도는 비도포된 영역에서 60%인데 반해 약 5%로 될 수 있다. 결과적으로 띠들 23간의 거리보다 더큰 스포트 직경을 갖는 방사 또는 레이저비임, 아르곤 이온레이저빔이 사용될 경우 제1c도에 보인 바와 같은 온도분포 윤곽은 측방에서 얻어진다(제1a도에서 선 B-B를 따르는 방향). 제1c도에서, 종좌표는 온도 T를 나타내며, 횡좌표는 띠들 23간의 위치를 나타낸다. 제1c도에 보인 바와 같이 온도 T는 띠 23의 중심에서 최하부에 있다.
레이저 빔이 제1a도에서 화살표로 나타낸 바와 같은 방향으로 띠들 23간의 중심선을 따라 주사될 때 실리콘층내의 재결정정면 연부들은 레이저 빔의 주사에 의해 상향으로 이동하는 곡선 25에 의해 개략적으로 나타낸다. 제1a도에서, 두 곡선들 25는 두 개의 상이한 순간에서의 재결정 정면들에 해당한다. 각 곡선들 25는 고체와 체 액체 계면을 나타내며 실리콘층 22의 용융점은 곡선 25를 따라서 분포된다. 곡선25(고체와 액체 계면선)이 정면 연부뒤에서 굽혀진 만곡부를 갖기 때문에 중심선상에 가상 알맹이로부터 핵이 된 결정체 알맹이의 성장이 진행하여 결국 띠들 23사이의 영역위에서 산재된다. 결과적으로 상술한 성장된 알맹이와 다른 기타 알맹이들간의 알맹이 경계들은 띠들 23사이의 영역으로부터 일소되어 띠들 23하에서 축적된다. 비슷한 오목하게 들어간 온도윤곽은 도너츠 형상의 레이저 빔을 사용함에 의해 얻어지고 성공적인 재결정이 무정형층상의 다실리콘층에서 성취된다(1982년 가와무라등의 ＂응용물리 논문＂40권 394페이지).
따라서, 비반사 필름 띠들을 사용하면 20×100평방미크론들의 단결정 영역이 무정형 절연층상의 실리콘층내에 형성될 수 있음이 보고되어 있다. 띠 구조로 된 비반사 필름은 레이저빔이 효율적으로 간단하게 그의 형태가 둥근 빔이 되게 해준다. 그러나 띠구조로 된 비반사 필름 방법은 반도체층상의 장치 패턴 배열의 자유로움을 저해한다.
제1a 및 1b도를 참조하면, 만일 트랜지스터들이나 그 장치들의 적어도 능동영역들과 같은 장치들은 반도체층 22의 영역들 26a와 26b내에 각각 위치되며 그 장치들이나 그 장치들의 능동영역들중 하나는 단결정영역 26a 내에 형성될 수 있으나 영역 26b내에 형성된 다른 것은 전술한 바와 같은 이유 때문에 알맹이 경계가 없을 수 있다. 알맹이 경계들이 전술한 바람직하지 못한 영향들을 장치에 주기 때문에 장치패턴 배열은 반반사필름 띠들 23간의 영역내에서 제한될 수 없다. 이것은 장치들의 불규칙적인 배열이나 장치들의 능동영역들이 억제될 수 있으며 또한 장치들이나 능동영역들이 그대신 비교적 정돈된 배열내에 위치되어야만 함을 의미한다. 결과적으로, 비반사 필름띠들을 사용하는 SOI기술은 게이트 어레이 방법을 근거로 한것과 같은 집적회로에는 적합하나 논리회로들과 같은 장치들의 불규칙적인 배열을 요하는 IC들에는 적합하지 않다. 따라서, 비반사 필름띠방법은 또한 SOI를 근거로한 IC들내의 반도체영역의 효율적인 사용을 제한한다.
본 발명의 목적은 비반사 필름을 사용하는 SOI기술을 근거로 하는 반도체 집적회로로서 반도체 층상의 장치의 배열이 실제로 불규칙적일 수 있는 반도체 집적회로를 제공하는데 있다.
본 발명의 또다른 목적은 비반사 필름을 사용하는 SOI기술을 근거로 하는 반도체 집적회로로서 반도체 영역의 효율적인 사용이 성취될 수 있는 반도체 집적회로를 제공하는데 있다.
본 발명의 또다른 목적은 개선된 제조수율로서 SOI기술을 근거로 하는 절연게이트 트랜지스터를 제공하는데 있다.
상기 목적들은 띠형상이 아닌 비반사층을 사용하는 SOI기술을 근거로 하는 반도체 집적회로를 제조함에 의 해 달성될 수 있다. 그 제조방법은 a 무정형 절연층상의 무정형 또는 다결정 반도체층을 형성하는 단계와, (b) 반도체층상의 광빔에 비반사필름을 형성하는 단계와, (c) 비반사필름의 각각 예정된 부분들에서 개구들을 선택적으로 형성하는 단계와, (d) 비반사필름의 표면의 영역에 광빔을 조사하는 단계로서, 그 표면영역은 반도체층이 개구에서 알맹이 경계들이 없도록 재결정화되는 상태들로 적어도 하나의 개구를 포함하는 단계와, 그리고 (e) 개구에서 재결정화된 반도체층내에 장치의 능동영역 또는 반도체장치를 형성하는 단계를 포함한다. 그 방법에 의하면, 절연게이트 전계효과 트랜지스터(IG-FET) 또는 금속산화반도체(MOS)트랜지스터의 채널영역은 개구에서 재결정화된 반도체층내에 단독으로 형성된다.
이하 첨부된 도면을 참조하여 본 발명의 양호한 실시예들을 상세히 설명하면 다음과 같다.
본 발명의 일실예는 제2a도의 평면도와 제2b도의 선B-B를 따라 취한 제2b도의 확대횡단면도에 도시되어 있다. 제2b도를 우선 참조하면 기판으로서, 약 1미크론의 두께를 갖는 SiO2의 절연층 4는 예를 들어 열산화방법을 사용하여 실리콘 웨이퍼 3상에 형성된다. 1000Å4000Å의두께를 각각 갖는 실리콘 질화물층 5와 다실리콘층 6이 각각 하나씩 예를 들어 저압화학증기증착(LPCVD)을 사용하여 SiO2층 4상에 연속하여 형성되어 있다. 다실리콘층 6은 추후 재결정화 공정을 거친층이며, 실리콘 질화물층 5는 재결정화후 SiO2층 4에 다실리콘층 6의 접착을 개선하기 위한 것이다. 약300ÅSiO2층 7은 다실리콘층 6의 표면을 열산화시켜 형성한다음 약 300Å실리콘 질화물층 8을 예를 들어 LPCVD 방법을 사용하여 그위에 증착시킨다. SiO2층 7과 실리콘 질화물층 8은 제2a도에서 비반사 필름 2를 구성한다. 비반사필름의 2의 두께는 재결정화를 위한 레이저 빔의 파장과 파장에 대한 층재질의 굴절율에 의해 결정된다. 비반사필름은 SiO2또는 실리콘 질화물의 단일층을 구성할 수도 있으나 비반사필름의 2중층 구조도 후술되는 바와같이 취할 수 있어 유리하다.
제2a도를 다시 참조하면, 비반사층 2는 제1a와 1b도에 보인 바와 같은 종래기술의 띠구조로 형성되는 대신에 장방형 개구들(창들) 1a, 1b, 1c등을 구비하고 있다. 각 개구들은 장치영역(트랜지스터와 같은 장치 또는 트랜시스터의 채널영역과 같은 능동영역이 형성되는 영역)에 대응하도록 위치설정된다. 개구의 면적은 예를 들어 10 내지 20미크론이다.
예를 들어 8 내지 14와트의 출력을 갖는CW(연속파) Ar 이온레이저로부터의 광빔은 5cm/sec의 속도로 개구들 1a, 1b, 1c등의 다실리콘층과 비반사필름 2위에 주사된다. 레이저 빔의 주사는 고정된 빔에 상관하여 웨이퍼 3을 이동시켜 수행되거나 또는 그 반대로 행하며, 여기서 주사간격은 주사된 빔의 형적들이 상호 겹치도록 빔 D의 직경보다 작도록 조정된다. 양호한 중첩비는 빔직경의 센티메터당 약 70이다. 빔직경 D는 기판상의 조사영역의 폭에 의해 80내지 100미크론이다. 개구면적은 전술한 바와 같이 10 내지 20미크론이다. 그런 까닭에 빔이 개구들보다 더 크며(4배 내지 10배)주사속도는 개구들의 면적에 비해 더 크므로 각 개구에서 다실리콘층은 고정된 빔의 펄스로서 가열되는 것으로 볼 수 있다. 상기에서, 재결정화를 위한 빔은 레이저 빔으로 제한되지 않고 충분한 에너지밀도를 제공할 수 있을 경우 수은램프의 접속된 광방출과 같은 기타 에너지 빔이 사용될 수도 있다.
제3a도는 개구 예를 들어 제2a도의 개구 1a의 단일의 재결정화된 영역의 성장을 개략적으로 나타내는 평면도이다. 제3b 및 제3c도는 제3a도의 선 E-E와 F-F를 따르는 온도 분포윤곽으로서 여기서 T는 온도를 나타내며 또한 온도축에 수직인 각 축들상의 종좌표들은 선들 E-E와 F-F상의 위치를 나타낸다. 제1a내지 1c도를 참조하여 설명된 바와 같이 띠구조로 비반사 필름을 사용하는 종래 기술에서와 동일한 것으로, 온도 T는 E-E와 F-F방향 양쪽에서 개구 1a의 중심에서 가장 낮으며 비반사 필름 2에 의한 레이저 빔조사의 더큰 흡수 때문에 개구 1a의 주변을 향해 증가한다. 결과적으로 다실리콘층의 재결정화한 펄스로 된 레이저 빔 조사의 중단직후 개구의 중심에서 핵심 9로부터 개시된다. 실질적으로 등방성의 재결정화는 제3a도내에서 원 10에 의해 보인 바와 같이 퍼지며 최종적으로 개구 1a내에 충전한다. 따라서, 알맹이 경계가 없는 단결정 다실리콘층이 개구 1a내에 형성되며 다른 개구들에서도 마찬기지이다.
본 발명의 다른 실시예를 SOI기술을 근거로 한 반도체장치의 각 제조단계들에서 횡단면들을 나타내는 제4a 내지 4g도를 참조하여 아래에 설명하겠다.
제4a도를 참조하면, 약 1미크론의 두께의 SiO2절연층 12는 열산화공정을 사용하여 실리콘 기판 11상에 형성된다음 약 4000Å의 두께의 무정형 또는 다결정실리콘층 13은 CVD(화학증기증착)방법을 사용하여 절연층 12상에 증착된다.
본 실시예의 다음 설명에서, 다실리콘층은 실리콘층 13으로 준비된다. 그다음 다실리콘층 13은 이온주입 기술에 의해 P형 불순물로서 붕소 B의 예정된 농도로 도우프된다. 따라서 다실리콘층 13은 P형 도전성을 갖추고 있다.
약 300Å의 두께의 SiO2박막 121은 열산화 방법을 사용하여 다실리콘층 13상에 형성되며 그다음 약 300Å두께의 실리콘 질화물(Si3N4)필름 122가 CVD방법에 의해 SiO2필름 121상에 증착된다. SiO2필름 121과 Si3N4필름 122는 필름들 도처의 개구들이 예정된 영역들에 형성되도록 종래의 사진석판술을 사용하여 제4b도에 보인 바와 같이 선택적으로 제거된다. 각 영역들은 절연게이트 전계효과 트랜지스터(IG-FET)또는 트랜지스터의 채널이 형성될 장치영역으로서 호칭된다. 제4b도에서, 한 개구 123만 나타난다.
SiO2필름 121과 Si3N4필름 122는 레이저 빔 조사에 대한 비반사 필름을 구성한다. 비반사필름은 전술한 바와 같이 SiO2또는 Si3N5필름중 어느 하나로 구성되나 제4b도에 보인 바와 같은 이중층으로 된 비반사 필름을 취할수도 있어 4불화물탄소(CF4)가스와 염산(HF)용액과 같은 식각액에 대해 SiO2와 Si3N4간에 큰 식각율차를 줄 수 있는 장점이 있다. 예를 들어 개구 123을 형성하기 위한 건조식각 공정중 Si3N4필름 122와 다실리콘층 13의 식각율에 비해 비교적 저식각율을 갖는 SiO2필름 121은 CF4와 같은 식각 가스에 의한 식각에 대해 정지층 역할을 하나 다실리콘층 13에 나쁜 영향을 줌이없이 HF용액에 의해 쉽게 제거될 수 있다. 따라서, 다실리콘 층 123상이 비반사 필름내에 정밀 개구들 123을 형성하기 위한 방법이 편리해질 수 있다.
기판11이 약 450℃분위기속에서 가열되는 동안 예를 들어 화살표 m 방향으로 레이저 빔 LB, Ar이온빔의 주사가 제4c도에 보인 바와 같이 비반사 필름 14를 통하여 다결정층 13에 가해진다. 그 때문에 다실리콘층 13의 모든 부분들은 레이저 빔의 주사에 의해 즉시 용융상태로 되어 개구 123에 대한 그의 대응 영역은 단결정 113으로 재결정화된다. 제4c도에서 번호 103과 203은 다결정상태로 재결정화된 영역과 용융상태의 영역을 각각 나타낸다.
레이저 빔 LB의 세기와 주사속도는 센티당 약 5로 다실리콘층 13의 표면의 반사도를 감소시키는 비반사 필름 14밀의 다실리콘층 13을 용융시키기에 충분하도록 제어되나 센티당 약 60의 표면 반사도를 갖는 다실리콘 층만을 용융시키기에는 불충분하다(즉, 레이저 빔은 너무 약해서 비반사층 14가 개구 123주변에 형성될 경우 개구 123의 다실리콘층 13을 용융점까지 상승시키지 못한다.). 그러한 요구조건에 맞는 조건들을 예로들면 다음과 같다.
레이저출력 : 10와트
레이저 빔 직경 : 50미크론
주사속도 : 5cm/sec
상기에서 레이저 빔 직경은 레이저 빔이 주사될 때 비반사 필름으로 피복된 다결정층의 용융영역의 폭에 의해 결정된다.
상기 조건하에 레이저 빔의 주사로서 다실리콘층 13의 재결정화는 개구 123의 중심에서 시작되어 제3a도를 참조하여 설명된 바와 같이 퍼져나간다. 따라서 개구 123의 다실리콘층 13은 단결정이 되는 단결정층으로의 바람직한 재결정화는 전술한 바와 같은 비반사 필름 14밑의 주변 다결정층 13내에서 발생하지 않는다
본 발명의 목적에 의하면, 비반사 필름내의 다수의 개구들은 장치 또는 그 장치의 능동영역을 그내에 형성하기 위한 영역들에 대응하여 불규칙적으로 위치될 수 있다. 결과적으로, 레이저 빔이 전술한 중첩방식으로 주사될 때 레이저 빔의 연부가 우연히 다실리콘층이 이미 단결정화된 개구위를 가로지를 수 있는 우려가 있다. 그러나 영역내의 단결정화된 층은 레이저 빔에 의해 다시 용융되지 않는다. 왜냐하면 그의 용융점에 다시 달하도록 단결정화된 영역을 가열시키는데 필요한 열이 개구의 비조사측 영역으로부터 공급되지 않기 때문이다.
각 개구 123에 다결정층 13이 알맹이 경계가 없도록 재결정화된 후 비반식 필름 14를 구성하는 Si3N4필름 122와 SiO2필름 121은 뜨거운 인산용액과 염산용액을 각각 사용하여 제거된다. 그다음, 다실리콘층 13은 각섬이 제4d도에 보인 바와 같이 단결정 영역 113과 대응하는 다결정 주변영역 103의 하나를 포함하도록 섬들내에 형성된다.
섬의 표면은 열산화되며 그에의해 예정된 두께를 갖는 게이트 산화물층 15가 제4e도에 보인 바와 같이 형성된다. 그 다음, 약4000Å의 두께의 다실리콘층은 종래의 CVD공정에 의해 섬상에 형성되어 통상의 사진석판술로 선택적으로 식각되므로 게이트전극 16은 단결정화된 영역 113상에 남게된다. 그다음 비소(As)와 같은 고농도의 불순물이 마스크아 같은 다실리콘 게이트전극 16을 사용하여 실리콘층 103내로 이온 주입된다. 그에의해 n+형 소오스 또는 드레인 영역들 17과 18이 제4(f)에 보인 바와 같이 온도 1050℃에서 어니일링후 형성된다. 따라서, 절연게이트 전계효과 트랜지스터(IG-FET)또는 MOS트랜지스터의 기본구조가 SOI기술로 완성된다
절연피복층 19는 트랜지스터 구조의 각각 위에 형성된다. 그다음 약 8000Å의 두께를 갖는 절연피복층 19는 접촉구멍들 100을 구비하고 있는데 그를 통해 소오스 또는 드레인 영역들 17과 18에 대한 연결부가 제4(g)도에 보인 바와 같이 예, 알미늄의 배선층들 110과 120에 의해 구비되어 있다.
만일 PSG(형광-규산염 유리)층이 절연 피복층 19를 위해 사용될 경우 예, 1050℃에서 가열공정(리후로우(reflow)공정으로 호칭됨)은 접촉구멍들 100의 예리한 연부를 무디게 해주는 데 필요하다.
상술한 바와 같이 1050℃정도로 높은 온도에서 가열공정은 이온주입된 소오스 또느 드레인영역들 17과 18의 어니일링에 필요하며, 또는 리후로우 공정은 PSG층내의 접촉구멍들 100에 필요하다. 그러한 고온의 가열공정은 소오스 또는 드레인 영역들 17과 18로부터 단결정영역 113까지 도우프된 불순물을 확산시키는 경향이 있다. 만일 알맹이 경계가 단결정영역 113내에 존재해야 될 경우 알맹이 경계를 따른 불순물 확산은 가속되며 따라서 재결정화된 반도체층내에 형성된 장치내에서 증가된 누설전류들, 비균일 임계전압들, 소오스-드레인 파괴고장등과 같은 종래의 문제점들이 발생될 수도 있다.
다시 비반사 필름을 사용하는 종래의 SOI기술에서 장치 영역에만 선택적으로 반도체층을 재결정화하는 것은 실제로 불가능하다, 결과적으로, 알맹이 경계가 없는 영역들이 그 장치의 배열속에 어느 정도 자유롭게 제공되기 위해 필연적으로 크게 형성된다. 이것은 SOI기술을 기초로 하는 반도체 집적회로들의 제조의 난이성과 수율의 불량을 초래한다. 다른한편 본 발명에 의하면, 상술한 실시예들에서 설명된 바와 같이 장치영역들에 대응하는 보조영역들에서 반도체층을 재결정회하는 것이 가능하다. 결과적으로, 장치의 능동역역을 수반할 여유가 있는 작은 반도체 영역들 예 IG-FET의 채널영역은 장치배열에 대응하여 선택적으로 알맹이 경계가 없도록 될 수 있다. 따라서, 본 발명에 의하면, SOI기술을 기초한 반도체 집적회로에서 예, IG-FET들은 알맹이 경계들에 관계되는 종래의 문제들로부터 해방될 수 있으며, 그러므로 집적회로의 우수한 특성과 더 좋은 제조수율을 얻을 수 있다. 명백한 것은 예, IG-FET의 소오스 또는 드레인 영역들을 포함하는 장치의 전체영역은 본 발명에 의해 형성된 알맹이 경계가 없는 영역내에 제조될 수 있다. 왜냐하면 알맹이 경계가 없는 영역은 10×20평방 미크론 정도로 클수 있기 때문이다.
제5a 내지 5b 또는 본 발명의 또다른 실시예를 나타낸다. 약 4000Å의 두께를 갖는 다결정반도체층 41예, 다실리콘층이 약 1미크론의 두께를 갖는 절연층 40상에 형성되며 그다음 개구 421을 갖는 비반사 필름 42는 제5a도에 보인 바와 같이 다실리콘층 41상에 형성된다. 비반사 필름 42는 약 300Å두께를 각각 갖는 Si3N4층 422와 하부 SiO2층 423으로 구성되는 이중층으로 된 구조를 가질 수 있다. 개구 421에서 다실리콘층 41은 전술한 실시예들에서 설명된 바와 같이 레이저 빔 조사에 의해 알맹이 경계가 없이 재결정화된다. 개구 421에서 다실리콘층 41의 표면은 약 1000Å의 두께의 SiO2층 411을 형성하도록 열적으로 산화된다. 비반사 필름 42는 열산화물로부터 개구 421주변의 다실리콘층 41을 보호한다.
비반사 필름 42의 Si3N4층 422가 뜨거운 인산용액과 같은 선택적인 식각액을 사용하여 제거된다. 제5b도에 보인 바와 같은 SiO2층 411과 노출된 SiO2층 423는 CF4플라즈마와 같은 식각액을 사용하여 건조식각 공정을 받는다. 층 423을 식각 제어하는데 필요한 시간은 약 40초이고, 1000Å SiO2층 411을 식각 제거하는데 필요한 시간은 약 120초이다. 그러므로 개구 421주위의 다실리콘층 41의 표면은 CF4플라즈마에 우선 노출되고 그다음 나머지 약 700ÅSiO2층 411이 식각제거되기 전에 제5c도에서와 같이 완전히 식각제거된다. 왜냐하면, CF4플라즈마에 의해 실리콘의 식각율은 SiO2의 것보다 약 100배 더크기 때문이다. 건조식각은 SiO2층 411이 제거될 때까지 계속되고 최종적으로 실리콘의 단결정섬 412가 제5d가 보인 바와 같이 절연층 40상에 남게된다. 따라서, 자체조정된 단결정 실리콘섬이 본 발명의 SIO기술에 의해 얻어질 수 있다
본 발명의 양호한 형태를 몇가지 실시예를 들어 설명했으나 본 발명의 정신에서 벗어나지 않는 한도내에서 본 분야에 숙련된 자는 수정 변경가능함을 이해할 것이다. 그러므로 본 발명의 범위는 첨부된 청구범위에 의해 한정된다.

Claims (14)

  1. 무정형 절연층상에 무정형 또는 다결정 반도체장치를 형성하는 단계와, 상기 반도체층상에 광범에 대해 비반전 필름을 형성하는 단계와, 상기 비반사 필름의 각각 예정된 부분들에 개구들을 선택적으로 형성하는 단계와, 상기 반도체층이 상기 개구에서 알맹이 경계들이 없도록 재결정화된 상태에서 상기 비반사 필름의 적어도 하나의 상기 개구들을 포함하는 영역에 상기 광빔을 조사하는 단계와, 상기 개구에서 상기 재결정화된 반도체층내의 상기 장치의 반도체층 또는 능동영역을 형성하는 단계를 포함하는 것이 특징인 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 반도체는 실리콘인 것이 특징인 반도체 장치의 제조방법.
  3. 제1항에 있어서, 반도체층의 상기 재결정화된 영역상에 절연게이트 전극을 형성하는 단계를 더 포함하되, 상기 절연 게이트 전극은 상기 반도체층의 상기 게이트 전극과 상기 재결정화된 영역간에 형성되는 게이트 전극과 절연층을 포함하는 것이 특징인 반도체 장치의 제조방법.
  4. 제3항에 있어서, 상기 반도체층내에 소오스와 드레인 영역에 대한 각 영역들을 형성하는 단계를 더 포함하되, 상기 소오스와 드레인 영역들은 상기 반도체층의 상기 재결정화된 영역들 가로질러 상호 마주보며 상기 재결정화된 영역과 접해 있는 것이 특징인 반도체 장치의 제조방법.
  5. 제3항에 있어서, 상기 반도체는 실리콘인 것이 특징인 반도체 장치의 제조방법.
  6. 제5항에 있어서, 상기 절연층은 실리콘이산화물층인 것이 특징인 반도체 장치의 제조방법.
  7. 제6항에서, 상기 실리콘 이산화물층은 LPCVD(저압화학증기증착)을 사용하여 형성되는 것이 특징인 반도체장치의 제조방법.
  8. 제6항에 있어서, 상기 절연 실리콘 이산화물층은 상기 반도체층의 상기 재결정화된 영역의 표면을 열적으로 산화시켜 형성되는 것이 특징인 반도체장치의 제조방법.
  9. 제1항에 있어서, 상기 비반사층은 실리콘 질화물층을 포함하는 것이 특징인 반도체장치의 제조방법.
  10. 제9항에 있어서, 비반사층은 하부 실리콘 이산화물층을 더 포함하는 것이 특징인 반도체장치의 제조방법.
  11. 제1항에서, 상기 광빔은 레이저 빔인 것이 특징인 반도체장치의 제조방법.
  12. 제11항에서, 상기 레이저 빔은 Ar이온 레이저 빔인 것이 특징인 반도체장치의 제조방법.
  13. 제1항에서, 상기 광빔은 상기 개구들에 반도체층이 연속적으로 재결정화되도록 상기 비반사층위에 주시되는 것이 특징인 반도체장치의 제조방법.
  14. 무정형 절연층상에 형성된 반도체층내에 절연게이트 전계효과 트랜지스터(IG-FET)를 형성하되 상기 IG-FET의 채널영역이 단독으로 형성된 재결정화된 영역을 갖는 상기 반도체층내에 형성하는 것이 특징인 절연게이트 전계효과 트랜지스터.
KR1019850007151A 1984-10-09 1985-09-27 반도체 집적회로의 제법 및 그를 이용하여 제조된 장치 KR900000561B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP59-211703 1984-10-09
JP59211703A JPS6189621A (ja) 1984-10-09 1984-10-09 半導体装置の製造方法
JP60006221A JPS61166074A (ja) 1985-01-17 1985-01-17 絶縁ゲ−ト型トランジスタ及びその製造方法
JP60-006221 1985-01-17

Publications (2)

Publication Number Publication Date
KR860003661A KR860003661A (ko) 1986-05-28
KR900000561B1 true KR900000561B1 (ko) 1990-01-31

Family

ID=26340298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850007151A KR900000561B1 (ko) 1984-10-09 1985-09-27 반도체 집적회로의 제법 및 그를 이용하여 제조된 장치

Country Status (4)

Country Link
US (1) US5077233A (ko)
EP (1) EP0178447B1 (ko)
KR (1) KR900000561B1 (ko)
DE (1) DE3587100T2 (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753542A (en) 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
US5962869A (en) * 1988-09-28 1999-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
JP2746301B2 (ja) * 1988-10-20 1998-05-06 キヤノン株式会社 半導体整流素子
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
US6562672B2 (en) 1991-03-18 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
US5946561A (en) * 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
DE4128333A1 (de) * 1991-08-27 1993-03-04 Fischer Armin Verfahren zum gettern von soi-schichten
US6964890B1 (en) 1992-03-17 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP3254007B2 (ja) 1992-06-09 2002-02-04 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
KR970010652B1 (ko) * 1992-07-06 1997-06-30 가부시키가이샤 한도오따이 에네루기 겐큐쇼 박막형 반도체 장치 및 그 제작방법
JP3202362B2 (ja) * 1992-07-21 2001-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1052569C (zh) 1992-08-27 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
US5639698A (en) * 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
US6413805B1 (en) * 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
TW281786B (ko) * 1993-05-26 1996-07-21 Handotai Energy Kenkyusho Kk
US6875628B1 (en) 1993-05-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method of the same
US6713330B1 (en) 1993-06-22 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW357415B (en) 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW299897U (en) * 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
CN1156918C (zh) * 1993-12-02 2004-07-07 株式会社半导体能源研究所 半导体器件
JP3195157B2 (ja) * 1994-03-28 2001-08-06 シャープ株式会社 半導体装置の製造方法およびその製造装置
JP2900229B2 (ja) 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
TW303526B (ko) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
KR100296109B1 (ko) * 1998-06-09 2001-10-26 구본준, 론 위라하디락사 박막트랜지스터제조방법
KR100296110B1 (ko) 1998-06-09 2001-08-07 구본준, 론 위라하디락사 박막트랜지스터 제조방법
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
US6326286B1 (en) 1998-06-09 2001-12-04 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon layer
US5956603A (en) * 1998-08-27 1999-09-21 Ultratech Stepper, Inc. Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits
JP4076648B2 (ja) 1998-12-18 2008-04-16 株式会社半導体エネルギー研究所 半導体装置
JP4008133B2 (ja) 1998-12-25 2007-11-14 株式会社半導体エネルギー研究所 半導体装置
JP4202502B2 (ja) 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
US8158980B2 (en) 2001-04-19 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
JP3491571B2 (ja) * 1999-07-13 2004-01-26 日本電気株式会社 半導体薄膜の形成方法
JP4101409B2 (ja) * 1999-08-19 2008-06-18 シャープ株式会社 半導体装置の製造方法
KR100303142B1 (ko) 1999-10-29 2001-11-02 구본준, 론 위라하디락사 액정표시패널의 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317069A (en) * 1976-07-30 1978-02-16 Fujitsu Ltd Semiconductor device and its production
JPS5548926A (en) * 1978-10-02 1980-04-08 Hitachi Ltd Preparation of semiconductor device
JPS5617083A (en) * 1979-07-20 1981-02-18 Hitachi Ltd Semiconductor device and its manufacture
JPS56115558A (en) * 1980-02-18 1981-09-10 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit and manufacture thereof
JPS577926A (en) * 1980-06-18 1982-01-16 Fujitsu Ltd Manufacture of semiconductor device
US4330363A (en) * 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
JPS5799778A (en) * 1980-12-12 1982-06-21 Citizen Watch Co Ltd Thin-film transistor
JPS582073A (ja) * 1981-06-29 1983-01-07 Sony Corp 電界効果型トランジスタ
JPS5814524A (ja) * 1981-07-17 1983-01-27 Fujitsu Ltd 半導体装置の製造方法
JPS58115851A (ja) * 1981-12-28 1983-07-09 Seiko Epson Corp 半導体装置の製造方法
FR2535528B1 (fr) * 1982-10-29 1986-01-17 Efcis Structure de circuit integre sur substrat isolant avec remblai isolant autour des ilots semi-conducteurs
JPS59228763A (ja) * 1983-06-10 1984-12-22 Seiko Epson Corp 半導体装置
JPS6089953A (ja) * 1983-10-22 1985-05-20 Agency Of Ind Science & Technol 積層型半導体装置の製造方法
JPS60150618A (ja) * 1984-01-17 1985-08-08 Mitsubishi Electric Corp 半導体装置の製造方法
US4686553A (en) * 1985-08-02 1987-08-11 General Electric Company Low capacitance amorphous silicon field effect transistor structure

Also Published As

Publication number Publication date
DE3587100D1 (de) 1993-03-25
US5077233A (en) 1991-12-31
EP0178447A2 (en) 1986-04-23
DE3587100T2 (de) 1993-09-09
KR860003661A (ko) 1986-05-28
EP0178447B1 (en) 1993-02-17
EP0178447A3 (en) 1988-02-03

Similar Documents

Publication Publication Date Title
KR900000561B1 (ko) 반도체 집적회로의 제법 및 그를 이용하여 제조된 장치
US4404735A (en) Method for manufacturing a field isolation structure for a semiconductor device
US5940690A (en) Production method for a thin film semiconductor device with an alignment marker made out of the same layer as the active region
US4415383A (en) Method of fabricating semiconductor devices using laser annealing
US5264072A (en) Method for recrystallizing conductive films by an indirect-heating with a thermal-conduction-controlling layer
CA1237828A (en) Semiconductor-on-insulator (soi) device having electrical short to avoid charge accumulation
US5980763A (en) Electronic device manufacture
KR900002686B1 (ko) 열전도 제어층을 사용하여 간접가열 함으로써 도전성막을 재결정화하는 방법
US6468871B1 (en) Method of forming bipolar transistor salicided emitter using selective laser annealing
EP0575965B1 (en) Method of forming semiconductor crystal and semiconductor device
US4678538A (en) Process for the production of an insulating support on an oriented monocrystalline silicon film with localized defects
JP3150792B2 (ja) 電子回路の作製方法
JPS6159820A (ja) 半導体装置の製造方法
JP4695777B2 (ja) 半導体装置の製造方法
JP3121944B2 (ja) 電子回路の作製方法
JP4514908B2 (ja) 半導体装置の製造方法
US6406966B1 (en) Uniform emitter formation using selective laser recrystallization
KR0170467B1 (ko) 비단결정 반도체 장치 및 그 제조 방법
EP0308588B1 (en) Semiconductor-on-insulator fabrication method
JPS61166074A (ja) 絶縁ゲ−ト型トランジスタ及びその製造方法
JPH07131029A (ja) 薄膜トランジスタの製造方法
JP3207813B2 (ja) 薄膜トランジスタの作製方法
JPS62179112A (ja) Ｓｏｉ構造形成方法
JPS63173367A (ja) Ｍｏｓトランジスタの製造方法
JPS595624A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19960129

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee