JP4695777B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4695777B2 JP4695777B2 JP2001166765A JP2001166765A JP4695777B2 JP 4695777 B2 JP4695777 B2 JP 4695777B2 JP 2001166765 A JP2001166765 A JP 2001166765A JP 2001166765 A JP2001166765 A JP 2001166765A JP 4695777 B2 JP4695777 B2 JP 4695777B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor film
- crystal
- thermal energy
- crystallized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、基板上に動作半導体膜を備えてなる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、例えば、液晶表示装置等に搭載される薄膜トランジスタ（Thin Film Transistor、以下ＴＦＴと表す）では、図１６に示すような手法を用いてガラス基板上にポリシリコン膜を形成していた。すなわち、ガラス基板上に形成したアモルファスシリコン膜２９に、エキシマレーザ３０から出力される２００×０．６ｍｍ程度の大きさの線状の細長いビームを、数十μｍ程度オーバーラップさせながら一定方向（図中矢印方向）に走査しながら照射して、ポリシリコン膜３１を形成していた。この手法は、一般にスキャンアニール法と呼ばれ、大面積を比較的均一に短時間で結晶化できるという利点がある。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述の手法で得られるポリシリコン膜３１の結晶粒径は、平均で０．５μｍ程度、最大でも１μｍである。したがって、このような手法で得られたポリシリコン膜２９を使用してＴＦＴを製造した場合、移動度は、最大でも２００ｃｍ2／Ｖｓ程度にしかならない。このため、より高性能な駆動回路、演算装置、及びメモリ等を形成するのに十分な移動度が得られないという問題があった。
【０００４】
本発明は、上記の問題点に鑑みてなされたもので、移動度が高く、良好な結晶状態の動作半導体膜を容易、且つ、確実に製造することが可能になる半導体装置の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明は、前記の課題を解決するため、以下に示す諸態様を備える。
【０００６】
本発明は、基板上に第１の半導体膜を形成する第１の工程と、前記第１の半導体膜内の島状にパターニングされた所定領域を、時間に対して連続的に放射される第１の熱エネルギーにより結晶化することにより、前記所定領域の中心部分が前記第１の熱エネルギーの走査方向に結晶化され、且つ、その周辺部分に当該中心部分に向かう欠陥を有する島状の第１の半導体膜を形成する第２の工程と、前記第１の熱エネルギーの放射によって結晶化した島状の第１の半導体膜の中心部分をパターニングによって切り出して良質な半導体膜を形成する第３の工程と、前記良質な半導体膜が覆われるよう前記基板上に第２の半導体膜を形成する第４の工程と、前前記島状の第１の半導体膜を核として、前記良質な半導体膜を覆う前記第２の半導体膜に対して時間に対して断続的に放射される第２の熱エネルギーの走査方向に結晶を成長させる第５の工程とを含み、前記第１の熱エネルギーの走査方向と、前記第２の熱エネルギーの走査方向とが、基板の面方向において直交することを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
【００１２】
本実施の形態では、半導体装置として薄膜トランジスタを例示し、その構成を製造方法と共に説明する。半導体装置の製造方法を説明するにあたって、先ず、本発明の特徴である薄膜トランジスタの動作半導体膜の形成方法について説明する。
【００１３】
図１は、この動作半導体膜の形成方法を工程順に示した概略断面図であり、図２は、概略平面図である。
【００１４】
先ず、図１（ａ）及び図２（ａ）に示すように、膜厚２００ｎｍ程度のバッファーＳｉＯ2を形成したガラス基板１上に、膜厚１００ｎｍ程度の半導体膜としてのアモルファスシリコン膜２を例えばプラズマＣＶＤ法により形成する。
【００１５】
尚、前記半導体膜は、アモルファスシリコン膜２に限らず、例えば多結晶シリコン膜、タングステンシリサイド膜等であってもよい。また、基板は、ガラス基板でなくてもよく、例えば、シリコン単結晶基板、セラミックス基板等であってもよい。
【００１６】
続いて、図１（ｂ）及び図２（ｂ）に示すように、フォトリソグラフィ工程等により、アモルファスシリコン膜２を島状（アイランド状）にパターニングする。 これにより、複数のアイランド状のアモルファスシリコン膜２ａが形成される。
【００１７】
その後、第１の熱源としての連続発振レーザ（Ｃｏｎｔｉｎｕｏｕｓ−ｗａｖｅ Ｌａｓｅｒ）であるＡｒレーザ３から出力される出力が７Ｗ、ビーム径が２００μｍ程度のレーザビームを、２００ｍｍ／ｓｅｃ程度の走査速度で、例えば図２（ｂ）の矢印方向に走査させながらアイランド状のアモルファスシリコン膜２ａに照射する。
【００１８】
尚、上述したＡｒレーザ３の出力、ビーム径及び走査速度は、代表例であり、製造条件によって種々の値とすることができる。
【００１９】
前記Ａｒレーザ３から出力されるレーザビームの照射によって溶融したシリコンは、照射領域の周辺部から中心部に向かって凝固していくため、アモルファスシリコン膜２ａの中心部分は、Ａｒレーザ３の走査方向に結晶化するが、周辺部分には中心部に向かう欠陥が形成される。
【００２０】
そこで、図１（ｃ）及び図２（ｃ）に示すように、前記各アイランド２ａの中心部分をパターニングによって切り出して周辺部分の欠陥を除去し、良質なシリコン結晶からなるアイランド状の結晶化シリコン膜２ｂを形成する。
【００２１】
続いて、図１（ｄ）及び図２（ｄ）に示すように、結晶化シリコン膜２ｂが覆われるよう基板１上面に、膜厚１００ｎｍ程度の被覆半導体膜としてのアモルファスシリコン膜４を形成する。
【００２２】
尚、前記被覆半導体膜は、前記半導体膜と同様、アモルファスシリコン膜に限らず、例えば多結晶シリコン膜、タングステンシリサイド膜等であってもよい。
【００２３】
続いて、図１（ｅ）及び図２（ｅ）に示すように、第２の熱源としてのパルスレーザであるエキシマレーザ５から時間に対して断続的に出力される照射エネルギー３８０ｍＪ／ｃｍ2の線状のレーザビームを、走査ステップ１μｍ以下で、前記Ａｒレーザ３の走査方向に対して略９０度の方向（図２（ｅ）の矢印方向）に走査させながらアモルファスシリコン膜４に照射する。これにより、アイランド状の結晶化シリコン膜２ｂが核となってエキシマレーザ５の走査方向に結晶成長する。
【００２４】
尚、本実施形態では、エキシマレーザ５の照射で結晶成長させられる領域が広くなるように、エキシマレーザ５の走査方向を、Ａｒレーザ３の走査方向に対して略９０度の方向となるようにしたが、エキシマレーザ５の走査方向は、どのような方向でもよく限定されない。
【００２５】
このようにして結晶成長したシリコン膜は、略単結晶状態であり、移動度が４００ｃｍ2／Ｖｓ程度の優れた動作半導体膜６になる。尚、この動作半導体膜６は、後に示すように、回路パターンに従って適宜パターニングして用いられる。
【００２６】
ここで、結晶化シリコン膜２ｂをエキシマレーザ５の走査方向に対して２つ設けたのは、結晶化シリコン膜２ｂから遠い領域であればあるほど結晶成長過程で欠陥等が形成される確率が高くなるためである。
【００２７】
すなわち、本実施形態のように、エキシマレーザ５の走査方向に対して結晶化シリコン膜２ｂを２つ配置すれば、結晶成長過程で欠陥等が生成される前に次の結晶化シリコン膜２ｂ（結晶核）による結晶成長を起こすことが可能になり、広範囲にわたって略単結晶状態を有する動作半導体膜６を確実に形成することが可能になる。
【００２８】
ただし、本実施形態では、エキシマレーザ５の走査方向に対する結晶化シリコン膜２ｂの配置数が２つの場合を例示したが、結晶化シリコン膜２ｂの配置数は２つに限らず、形成する動作半導体膜６の大きさ等によって適宜決めればよい。
【００２９】
尚、このエキシマレーザ５の照射は、真空中で行うのが好ましい。これは、エキシマレーザ５の照射を大気中等、酸素が存在する雰囲気中で行うと、結晶表面に酸化膜が形成されて表面領域の凹凸が増加し、結晶成長が阻害されるからである。
【００３０】
また、エキシマレーザ５を同一箇所に複数回照射しながら走査するのが好ましい。これは、同一箇所に照射する回数が多いほど結晶成長が促進されるからである。
【００３１】
ここで、図３を参照しながら、上述のエキシマレーザ５の適正な照射条件（照射エネルギーと走査ステップの関係）について説明する。
図３は、エキシマレーザ５をアモルファスシリコン膜４に照射した時に形成される結晶粒径と照射エネルギーの関係を示した図である。
【００３２】
図３に示すように、結晶粒径は、照射エネルギーの増加と共に増大し、照射エネルギーが３８０ｍＪ／ｃｍ2の時に最大値（約１μｍ）を示した後、急激に減少する。このことから、３８０ｍＪ／ｃｍ2の照射エネルギーでアモルファスシリコン膜４が完全に溶融することが分かる（以下、このエネルギーをしきい値エネルギーと表す）。
【００３３】
また、アモルファスシリコン膜４と結晶化シリコン膜２ｂとでは、結晶化シリコン膜２ｂの方が溶融温度が高く、しきい値エネルギーを照射した場合、アモルファスシリコン膜４は完全に溶融するが、結晶化シリコン膜２ｂは完全に溶融しないことが確認できている。
【００３４】
したがって、結晶成長を確実に起こすようにするためには、しきい値エネルギー（３８０ｍＪ／ｃｍ2）近くの照射エネルギーが必要になる。
【００３５】
また、図３に示すように、エキマレーザ５の照射によって形成される結晶粒径の最大値は１μｍ程度であるので、エキマレーザ５の照射によって結晶化シリコン膜２ｂから成長する結晶の大きさも１μｍ程度になる。
【００３６】
したがって、結晶化シリコン膜２ｂを連続的に成長させるためには、エキシマレーザ５の走査ステップを１μｍ以下にする必要がある。
【００３７】
以上のことから、照射エネルギーが３８０ｍＪ／ｃｍ2、走査ステップが１μｍ以下の条件でエキシマレーザ５を照射することが最適であることが分かる。ただし、前記照射エネルギーは、厳密に３８０ｍＪ／ｃｍ2でなくてもよく、３８０ｍＪ／ｃｍ2に近い値であればよい。この場合、走査ステップの最大値は図３の曲線に従って小さくなることは言うまでもない。
【００３８】
尚、上述したしきい値エネルギーは、膜厚１００ｎｍ程度のアモルファスシリコン膜４にＸｅＣｌ（波長３０８ｎｍ）のエキシマレーザ５を使用した場合の値であるが、このしきい値エネルギーは、使用するレーザの種類や波長、半導体膜の膜厚等によって変化するため、その組み合わせに応じて最適なエネルギーを選択するようにする。
【００３９】
以上のように、本実施形態によれば、アモルファスシリコン膜２をパターニングして形成したアイランド状のアモルファスシリコン膜２ａに、連続発振レーザであるＡｒレーザ３を照射して結晶化シリコン膜２ｂを形成した後、パルスレーザであるエキシマレーザによって結晶化シリコン膜２ｂを核とした結晶成長を起こさせるようにしたので、動作半導体膜６は、連続発振レーザであるＡｒレーザ３から出力されるレーザビームだけを使用した場合よりも、広範囲にわたって略単結晶状態になり、且つ、高速駆動の薄膜トランジスタを形成するのに十分な移動度を有するようになる。
【００４０】
したがって、例えば、薄膜トランジスタの形成領域が制限されたり、集積度が減少したり、回路設計の自由度が減少したりすることがなくなる。
【００４１】
尚、本実施形態では、レーザ３、５を用いて動作半導体膜６を形成する場合について説明したが、アモルファスシリコン膜２、４に熱エネルギーを与えられれば、レーザビームでなくてもよく、例えば、紫外光等であってもよい。
【００４２】
次に、本実施形態の動作半導体膜の諸変形例について説明する。
【００４３】
（変形例１）
図４は、変形例１における動作半導体膜の形成方法を工程順に示した概略断面図であり、図５は、概略平面図である。尚、上述の実施形態と同一構成のものについては、図１と同じ符号を付し、詳細な説明を省略する。以下、本例における動作半導体膜の形成方法について説明する。
【００４４】
先ず、図４（ａ）、図５（ａ）に示すように、上述の実施形態と同様の手法でバッファーＳｉＯ2を形成したガラス基板１上に、アモルファスシリコン膜２を形成する。
【００４５】
続いて、図４（ｂ）、図５（ｂ）に示すように、アモルファスシリコン膜２上に、フォトリソグラフィ工程等により窒化シリコン膜７のパターンを形成する。
【００４６】
その後、Ａｒレーザ３から出力されるレーザビームを、図５（ｂ）の矢印方向に走査させながら窒化シリコン膜７及びアモルファスシリコン層２に照射する。
【００４７】
このＡｒレーザ３の照射によって溶融したアモルファスシリコン膜２は、膜２の外縁から上部が窒化シリコン膜７で覆われている領域と覆われていない領域の境界に向かって冷却し凝固する。こうして、アモルファス状態であった上部が窒化シリコン膜７で覆われている領域の中心部に選択的に良質な結晶８が形成される。また、この良質な結晶８の周辺は欠陥の多い結晶９になる。
【００４８】
続いて、図４（ｃ）、図５（ｃ）に示すように、窒化シリコン膜７をエッチング等により除去する。
【００４９】
続いて、図４（ｄ）、図５（ｄ）に示すように、エキシマレーザ５から出力される照射エネルギー３８０ｍＪ／ｃｍ2の線状のレーザビームを、走査ステップ１μｍ以下で図５（ｄ）の矢印方向に走査させながらアモルファスシリコン膜２上に照射する。
【００５０】
これにより、窒化シリコン膜７の下部に形成された良質な結晶化シリコンが核となってエキシマレーザ５の走査方向に結晶が成長し、移動度が高く、略単結晶状態を有する動作半導体膜１０が形成される。
【００５１】
尚、この動作半導体膜１０は、上述の実施形態と同様、回路パターンに従って適宜パターニングして用いられる（図１２参照）。
【００５２】
このように、本例では、１回のパターニングで結晶核となる結晶化シリコン膜８を形成できるようになるので、上述の実施形態の効果に加え、製造工程数を減らせ、容易に動作半導体膜１０を形成できるという効果がある。
【００５３】
尚、本例では、窒化シリコン膜７がＡｒレーザ３からの熱エネルギーを吸収することにより、上部が窒化シリコン膜７で覆われている領域と、覆われていない領域に温度差を生じさせ、上部が窒化シリコン膜７で覆われている領域に結晶核を形成するようにしたが、熱を吸収させることができれば必ずしも窒化シリコン膜７を用いなくてもよく、例えばその他の絶縁体であってもよい。
【００５４】
また、アモルファスシリコン膜２の上部が窒化シリコン膜７で覆われている領域と覆われていない領域に温度差を生じさせるようにできれば、断熱体、熱反射体を窒化シリコン膜７の代わりに用いてもよい。
【００５５】
さらに、エキシマレーザ５の走査方向に対する結晶化領域の数（窒化シリコン膜７の数）は、上述の実施形態における結晶化シリコン層２ｂの場合と同様、形成する動作半導体膜１０の大きさや用途等によって適宜決められる。
【００５６】
（変形例２）
図６は、変形例２における動作半導体膜の形成方法を工程順に示した概略断面図であり、図７は、概略平面図である。尚、上述の実施形態又は変形例１と同一構成のものについては、同じ符号を付し、詳細な説明を省略する。以下、本例における動作半導体膜の形成方法について説明する。
【００５７】
先ず、図６（ａ）、図７（ａ）に示すように、バッファーＳｉＯ2を形成したガラス基板１上に、フォトリソグラフィ工程等により窒化シリコン膜１１のパターンを形成した後、窒化シリコン膜１１が覆われるようにガラス基板１上にアモルファスシリコン膜２を形成する。
【００５８】
続いて、図６（ｂ）、図７（ｂ）に示すように、Ａｒレーザ３から出力されるレーザビームを、図７（ｂ）の矢印方向に走査させながらアモルファスシリコン膜２に照射する。
【００５９】
このＡｒレーザ３の照射によって溶融したアモルファスシリコン膜２は、膜２の外縁から、下部に窒化シリコン膜１１のある領域とない領域との境界に向かって冷却し凝固する。こうして、下部に窒化シリコン膜１１のある領域の中心部に選択的に良質な結晶１２が形成される。また、この良質な結晶１２の周辺は欠陥の多い結晶１３になる。
【００６０】
続いて、図６（ｃ）、図７（ｃ）に示すように、エキシマレーザ５から出力される照射エネルギー３８０ｍＪ／ｃｍ2の線状のレーザビームを、走査ステップ１μｍ以下で図７（ｃ）の矢印方向に走査させながらアモルファスシリコン膜２上に照射する。
【００６１】
これにより、窒化シリコン膜１１の上部に形成された良質な結晶化シリコンが核となってエキシマレーザ５の走査方向に結晶が成長し、移動度が高く、略単結晶状態を有する動作半導体膜１４が形成される。尚、この動作半導体膜１４は、上述の実施形態と同様、回路パターンに従って適宜パターニングして用いられる。
【００６２】
このように、本例のような手法でも、１回のパターニングで結晶核を生成でき、製造工程数を減らすことが可能になる。
【００６３】
尚、エキシマレーザ５の走査方向に対する結晶化領域の数（窒化シリコン膜１１の数）は、上述の実施形態における結晶化シリコン層２ｂの場合と同様、形成する動作半導体膜１４の大きさや用途等によって適宜決められる。
【００６４】
さらに、上述の変形例１と同様、窒化シリコン膜１１とは別の熱吸収体、または断熱体、熱反射体を用いて結晶核を形成してもよい。
【００６５】
（変形例３）
図８は、変形例３における動作半導体膜の形成方法を工程順に示した概略断面図であり、図９は、概略平面図である。尚、上述の実施形態又は変形例１、２と同一構成のものについては、同じ符号を付し、詳細な説明を省略する。以下、本例における動作半導体膜の形成方法について説明する。
【００６６】
先ず、図８（ａ）、図９（ａ）に示すように、凹み部を有するバッファーＳｉＯ2を形成したガラス基板１上に、半導体膜としてのアモルファスシリコン膜１５を、例えばプラズマＣＶＤ法により形成する。このようにして形成されるアモルファスシリコン膜１５は、バッファーＳｉＯ2の形状に対応した凹み部を有する。
【００６７】
続いて、図８（ｂ）、図９（ｂ）に示すように、Ａｒレーザ３から出力されるレーザビームを、図９（ｂ）の矢印方向に走査させながらアモルファスシリコン膜１５に照射する。
【００６８】
このＡｒレーザ３の照射によって溶融したアモルファスシリコン膜１５は、膜１５の外縁から、凹み部の開口端に向かって冷却し凝固する。こうして、アモルファス状態であった凹み部の中心部に選択的に良質な結晶１６が形成される。また、この良質な結晶１６の周辺は欠陥の多い結晶１７になる。
【００６９】
続いて、図８（ｃ）、図９（ｃ）に示すように、エキシマレーザ５から出力される照射エネルギー３８０ｍＪ／ｃｍ2の線状のレーザビームを、走査ステップ１μｍ以下で図９（ｃ）の矢印方向に走査させながらアモルファスシリコン膜１５上に照射する。
【００７０】
これにより、アモルファスシリコン膜１５の単結晶化した領域１６（図８（ｃ）の凹み部）が核となってエキシマレーザ５の走査方向に結晶が成長し、移動度が高く、略単結晶状態を有する動作半導体膜１８が形成される。尚、この動作半導体膜１８は、上述の実施形態と同様、回路パターンに従って適宜パターニングして用いられる。
【００７１】
このように、本例のような手法でも、１回のパターニングで結晶核を生成でき、製造工程数を減らすことが可能になる。
【００７２】
尚、エキシマレーザ５の走査方向に対する結晶化領域の数（アモルファスシリコン膜１５の凹み部の数）は、上述の実施形態における結晶化シリコン層２ｂの場合と同様、形成する動作半導体膜１８の大きさや用途等によって適宜決められる。
【００７３】
（変形例４）
図１０は、変形例３における動作半導体膜の形成方法を工程順に示した概略断面図であり、図１１は、概略平面図である。尚、上述の実施形態又は変形例１〜３と同一構成のものについては、同じ符号を付し、詳細な説明を省略する。以下、本例における動作半導体膜の形成方法について説明する。
【００７４】
先ず、図１０（ａ）、図１１（ａ）に示すように、上述の変形例１と同様の手法でバッファーＳｉＯ2を形成したガラス基板１上に、アモルファスシリコン膜２を形成する。
【００７５】
続いて、図１０（ｂ）、図１１（ｂ）に示すように、金属マスク１９をアモルファスシリコン膜２上に翳し、Ａｒレーザ３から出力されるレーザビームを、図１１（ｂ）の矢印方向に走査させながらアモルファスシリコン膜２に照射する。これにより、金属マスク１９を介してレーザビームが照射された領域（図１１（ｂ）の斜線部）の中心部に良質な結晶２０が形成される。また、この良質な結晶２０の周辺は欠陥の多い結晶２１になる。
【００７６】
続いて、図１０（ｃ）、図１１（ｃ）に示すように、エキシマレーザ５から出力される照射エネルギー３８０ｍＪ／ｃｍ2の線状のレーザビームを、走査ステップ１μｍ以下で図１１（ｃ）の矢印方向に走査させながらアモルファスシリコン膜２上に照射する。
【００７７】
これにより、アモルファスシリコン膜２の単結晶化した領域２０が核となってエキシマレーザ５の走査方向に結晶が成長し、移動度が高く、略単結晶状態を有する動作半導体膜２２が形成される。尚、この動作半導体膜２２は、上述の実施形態と同様、回路パターンに従って適宜パターニングして用いられる。
【００７８】
このように、本例では、金属マスク１９のパターニングだけで結晶核を生成でき、製造工程数を減らすことが可能になる。
【００７９】
尚、エキシマレーザ５の走査方向に対する結晶化領域の数（金属マスク１９のマスクの数）は、上述の実施形態における結晶化シリコン層２ｂの場合と同様、形成する動作半導体膜２２の大きさや用途等によって適宜決められる。
【００８０】
以下、上述の如く形成された動作半導体膜を用いたｎチャネル薄膜トランジスタの製造例について説明する。図１２〜図１５、この薄膜トランジスタの製造方法を工程順に示す概略断面図である。
【００８１】
先ず、図１２（ａ）に示すように、ガラス基板１上に酸化シリコン膜２３を介して前述の各手法により形成された動作半導体膜を用意する。ここでは、変形例１により形成された動作半導体膜１０を使用した場合を例示する。
【００８２】
続いて、図１２（ｂ）に示すように、動作半導体膜１０上に膜厚１２０ｎｍ程度のゲート酸化膜となるシリコン酸化膜２４を例えばＰＥＣＶＤ法により形成する。尚、シリコン酸化膜２２の形成方法は、ＰＥＣＶＤ法に限らず、他の手法、例えばＬＰＣＶＤ法又はスパッタリング法等を利用してもよい。
【００８３】
続いて、図１２（ｃ）に示すように、膜厚３００ｎｍ程度のアルミニウム膜（又はアルミニウム合金膜）２５を例えばスパッタリング法により成膜形成する。
【００８４】
続いて、図１３（ａ）に示すように、アルミニウム膜２５をフォトリソグラフィ及びそれに続くドライエッチングにより電極形状にパターニングし、ゲート電極２５を形成する。
【００８５】
続いて、図１３（ｂ）に示すように、パターニングされたゲート電極２５をマスクとしてシリコン酸化膜２４をパターニングし、ゲート電極形状に倣ったゲート酸化膜２４を形成する。
【００８６】
続いて、図１３（ｃ）に示すように、ゲート電極２５をマスクとして動作半導体膜１０のゲート電極２５の両側部位にイオンドープする。具体的には、ｎ型不純物、例えばリン（Ｐ）を加速エネルギー１０ｋｅＶ、ドープ量５×１０15／ｃｍ2の条件でドープし、ソース／ドレイン領域を形成する。
【００８７】
続いて、図１４（ａ）に示すように、ソース／ドレイン領域のリンを活性化するためにエキシマレーザでレーザビームを照射した後、図１４（ｂ）に示すように、全面を覆うように膜厚３００ｎｍ程度に窒化シリコンを堆積し、層間絶縁膜２６を形成する。
【００８８】
続いて、図１５（ａ）に示すように、ゲート電極２５上、動作半導体膜１０のソース／ドレイン領域上をそれぞれ露出させるコンタクトホール２７を層間絶縁膜２４に開口形成する。
【００８９】
続いて、図１５（ｂ）に示すように、各コンタクトホール２７を埋め込むように、アルミニウム等の金属膜２８を形成した後、図１５（ｃ）に示すように、金属膜２８をパターニングし、それぞれのコンタクトホール２７を通じてゲート電極２５、動作半導体膜１０のソース／ドレイン領域と同通する配線を形成する。
【００９０】
しかる後、全面を覆う保護膜の形成等を経て、ｎ型薄膜トランジスタを完成させる。
【００９１】
以上説明したように、本実施形態及びその諸変形例によれば、高い移動度を有する略単結晶状態を有する動作半導体膜を半導体装置の基板上に形成できるようにしたので、集積度が高い高速駆動の薄膜トランジスタを実現することが可能になる。これにより、高性能な液晶ディスプレイ（ＬＣＤ）表示装置やメモリ、集積回路等を形成することが可能になり、システムオングラスを実現することも可能になる。
【００９２】
以下、本発明の諸態様を付記としてまとめて記載する。
【００９３】
（付記１） 基板上に半導体膜を形成する第１の工程と、
前記半導体膜内の所定領域を、時間に対して連続的に放射される第１の熱エネルギーにより結晶化する第２の工程と、
前記結晶化した所定領域内の結晶粒径を、時間に対して断続的に放射される第２の熱エネルギーにより拡大させる第３の工程とを含むことを特徴とする半導体装置の製造方法。
【００９４】
（付記２） 前記第３の工程により結晶粒径が拡大した領域の全部または一部を、パターニングにより残存させて動作半導体膜とする第４の工程を含むことを特徴とする付記１に記載の半導体装置の製造方法。
【００９５】
（付記３） 前記第２の工程は、前記第１の熱エネルギーを放射する第１の熱源を、前記半導体膜に対して走査して前記所定領域を結晶化し、
前記第３の工程は、前記第２の熱エネルギーを放射する第２の熱源を、前記結晶化した所定領域を含むように前記半導体膜に対して走査して前記所定領域内の結晶粒径を拡大させることを特徴とする付記１または２に記載の半導体装置の製造方法。
【００９６】
（付記４） 前記第１の熱源の走査方向と、前記第２の熱源の走査方向とが異なることを特徴とする付記３に記載の半導体装置の製造方法。
【００９７】
（付記５） 前記所定領域は、前記第２の熱源の走査方向に対して間隔を有して複数あることを特徴とする付記３または４に記載の半導体装置の製造方法。
【００９８】
（付記６） 前記第２の熱源は、当該熱源のみを使用して前記第２の熱エネルギーを放射した時に前記半導体膜内に形成される結晶粒径以下の間隔で走査することを特徴とする付記３〜５のいずれか１項に記載の半導体装置の製造方法。
【００９９】
（付記７） 前記第２の熱エネルギーは、当該第２の熱エネルギーを放射した時に前記半導体膜内に形成される結晶粒径が略最大となるエネルギーを有することを特徴とする付記１〜６のいずれか１項に記載の半導体装置の製造方法。
【０１００】
（付記８） 第３の工程は、前記第２の熱エネルギーを同一箇所で複数回放射して、前記結晶化した所定領域内の結晶粒径を拡大させることを特徴とする付記１〜７のいずれか１項に記載の半導体装置の製造方法。
【０１０１】
（付記９） 前記第３の工程は、前記第２の熱エネルギーを真空中で照射して、前記結晶化した所定領域内の結晶粒径を拡大させることを特徴とする付記１〜８のいずれか１項に記載の半導体装置の製造方法。
【０１０２】
（付記１０） 前記第２の工程で所定領域を結晶化した後、少なくとも前記所定領域を覆うように上面から被覆半導体膜を形成する第５の工程を含み、
第３の工程は、前記被覆半導体膜の上方から前記第２の熱エネルギーを放射することにより、前記結晶化した所定領域内の結晶粒径を拡大させることを特徴とする付記１〜９のいずれか１項に記載の半導体装置の製造方法。
【０１０３】
（付記１１） 前記第２の工程は、前記半導体膜をパターニングして島状の領域形成し、
前記第１の熱エネルギーを放射することにより、前記島状の領域を結晶化し、
前記島状の領域の多結晶化している周辺領域を、パターニングにより除去することを特徴とする付記１０に記載の半導体装置の製造方法。
【０１０４】
（付記１２） 前記第１の熱エネルギーは、連続発振レーザから出力されるレーザビームが有する熱エネルギーであることを特徴とする付記１〜１１のいずれか１項に記載の半導体装置の製造方法。
【０１０５】
（付記１３） 前記第２の熱エネルギーは、パルスレーザから出力されるレーザビームが有する熱エネルギーであることを特徴とする付記１〜１２のいずれか１項に記載の半導体装置の製造方法。
【０１０６】
（付記１４） 基板上に動作半導体膜を備えてなる半導体装置であって、
前記動作半導体膜は、全領域で略単結晶状態であることを特徴とする半導体装置。
【０１０７】
【発明の効果】
本発明によれば、移動度が高く、良好な結晶状態を有する動作半導体膜を形成できるようになる。これにより、例えば、集積度が高い高速駆動の薄膜トランジスタを実現でき、さらには、高性能な液晶ディスプレイ（ＬＣＤ）表示装置やメモリ、集積回路等を形成することが可能になり、システムオングラスを実現することも可能になる。
【図面の簡単な説明】
【図１】本実施形態において、動作半導体膜の形成方法を工程順に示した概略断面図である。
【図２】本実施形態において、動作半導体膜の形成方法を工程順に示した概略平面図である。
【図３】エキシマレーザをアモルファスシリコン膜に照射した時に形成される結晶粒径と照射エネルギーの関係を示した図である。
【図４】本実施形態の変形例１において、動作半導体膜の形成方法を工程順に示した概略断面図である。
【図５】本実施形態の変形例１において、動作半導体膜の形成方法を工程順に示した概略平面図である。
【図６】本実施形態の変形例２において、動作半導体膜の形成方法を工程順に示した概略断面図である。
【図７】本実施形態の変形例２において、動作半導体膜の形成方法を工程順に示した概略平面図である。
【図８】本実施形態の変形例３において、動作半導体膜の形成方法を工程順に示した概略断面図である。
【図９】本実施形態の変形例３において、動作半導体膜の形成方法を工程順に示した概略平面図である。
【図１０】本実施形態の変形例４において、動作半導体膜の形成方法を工程順に示した概略断面図である。
【図１１】本実施形態の変形例４において、動作半導体膜の形成方法を工程順に示した概略平面図である。
【図１２】本実施形態に係る薄膜トランジスタの製造方法を工程順に示す概略断面図である。
【図１３】図１２に引き続き、本実施形態に係る薄膜トランジスタの製造方法を工程順に示す概略断面図である。
【図１４】図１３に引き続き、本実施形態に係る薄膜トランジスタの製造方法を工程順に示す概略断面図である。
【図１５】図１４に引き続き、本実施形態に係る薄膜トランジスタの製造方法を工程順に示す概略断面図である。
【図１６】従来のアモルファスシリコン膜を結晶化する様子を示す概略平面図である。
【符号の説明】
１ ガラス基板
２、４、９、１４ アモルファスシリコン膜
２ｂ、８、１２、１５、１９ 結晶化シリコン膜
３ Ａｒレーザ
５ エキシマレーザ
６、１０、１３、１６、２０ 動作半導体膜
【発明の属する技術分野】
本発明は、基板上に動作半導体膜を備えてなる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、例えば、液晶表示装置等に搭載される薄膜トランジスタ（Thin Film Transistor、以下ＴＦＴと表す）では、図１６に示すような手法を用いてガラス基板上にポリシリコン膜を形成していた。すなわち、ガラス基板上に形成したアモルファスシリコン膜２９に、エキシマレーザ３０から出力される２００×０．６ｍｍ程度の大きさの線状の細長いビームを、数十μｍ程度オーバーラップさせながら一定方向（図中矢印方向）に走査しながら照射して、ポリシリコン膜３１を形成していた。この手法は、一般にスキャンアニール法と呼ばれ、大面積を比較的均一に短時間で結晶化できるという利点がある。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述の手法で得られるポリシリコン膜３１の結晶粒径は、平均で０．５μｍ程度、最大でも１μｍである。したがって、このような手法で得られたポリシリコン膜２９を使用してＴＦＴを製造した場合、移動度は、最大でも２００ｃｍ2／Ｖｓ程度にしかならない。このため、より高性能な駆動回路、演算装置、及びメモリ等を形成するのに十分な移動度が得られないという問題があった。
【０００４】
本発明は、上記の問題点に鑑みてなされたもので、移動度が高く、良好な結晶状態の動作半導体膜を容易、且つ、確実に製造することが可能になる半導体装置の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明は、前記の課題を解決するため、以下に示す諸態様を備える。
【０００６】
本発明は、基板上に第１の半導体膜を形成する第１の工程と、前記第１の半導体膜内の島状にパターニングされた所定領域を、時間に対して連続的に放射される第１の熱エネルギーにより結晶化することにより、前記所定領域の中心部分が前記第１の熱エネルギーの走査方向に結晶化され、且つ、その周辺部分に当該中心部分に向かう欠陥を有する島状の第１の半導体膜を形成する第２の工程と、前記第１の熱エネルギーの放射によって結晶化した島状の第１の半導体膜の中心部分をパターニングによって切り出して良質な半導体膜を形成する第３の工程と、前記良質な半導体膜が覆われるよう前記基板上に第２の半導体膜を形成する第４の工程と、前前記島状の第１の半導体膜を核として、前記良質な半導体膜を覆う前記第２の半導体膜に対して時間に対して断続的に放射される第２の熱エネルギーの走査方向に結晶を成長させる第５の工程とを含み、前記第１の熱エネルギーの走査方向と、前記第２の熱エネルギーの走査方向とが、基板の面方向において直交することを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
【００１２】
本実施の形態では、半導体装置として薄膜トランジスタを例示し、その構成を製造方法と共に説明する。半導体装置の製造方法を説明するにあたって、先ず、本発明の特徴である薄膜トランジスタの動作半導体膜の形成方法について説明する。
【００１３】
図１は、この動作半導体膜の形成方法を工程順に示した概略断面図であり、図２は、概略平面図である。
【００１４】
先ず、図１（ａ）及び図２（ａ）に示すように、膜厚２００ｎｍ程度のバッファーＳｉＯ2を形成したガラス基板１上に、膜厚１００ｎｍ程度の半導体膜としてのアモルファスシリコン膜２を例えばプラズマＣＶＤ法により形成する。
【００１５】
尚、前記半導体膜は、アモルファスシリコン膜２に限らず、例えば多結晶シリコン膜、タングステンシリサイド膜等であってもよい。また、基板は、ガラス基板でなくてもよく、例えば、シリコン単結晶基板、セラミックス基板等であってもよい。
【００１６】
続いて、図１（ｂ）及び図２（ｂ）に示すように、フォトリソグラフィ工程等により、アモルファスシリコン膜２を島状（アイランド状）にパターニングする。 これにより、複数のアイランド状のアモルファスシリコン膜２ａが形成される。
【００１７】
その後、第１の熱源としての連続発振レーザ（Ｃｏｎｔｉｎｕｏｕｓ−ｗａｖｅ Ｌａｓｅｒ）であるＡｒレーザ３から出力される出力が７Ｗ、ビーム径が２００μｍ程度のレーザビームを、２００ｍｍ／ｓｅｃ程度の走査速度で、例えば図２（ｂ）の矢印方向に走査させながらアイランド状のアモルファスシリコン膜２ａに照射する。
【００１８】
尚、上述したＡｒレーザ３の出力、ビーム径及び走査速度は、代表例であり、製造条件によって種々の値とすることができる。
【００１９】
前記Ａｒレーザ３から出力されるレーザビームの照射によって溶融したシリコンは、照射領域の周辺部から中心部に向かって凝固していくため、アモルファスシリコン膜２ａの中心部分は、Ａｒレーザ３の走査方向に結晶化するが、周辺部分には中心部に向かう欠陥が形成される。
【００２０】
そこで、図１（ｃ）及び図２（ｃ）に示すように、前記各アイランド２ａの中心部分をパターニングによって切り出して周辺部分の欠陥を除去し、良質なシリコン結晶からなるアイランド状の結晶化シリコン膜２ｂを形成する。
【００２１】
続いて、図１（ｄ）及び図２（ｄ）に示すように、結晶化シリコン膜２ｂが覆われるよう基板１上面に、膜厚１００ｎｍ程度の被覆半導体膜としてのアモルファスシリコン膜４を形成する。
【００２２】
尚、前記被覆半導体膜は、前記半導体膜と同様、アモルファスシリコン膜に限らず、例えば多結晶シリコン膜、タングステンシリサイド膜等であってもよい。
【００２３】
続いて、図１（ｅ）及び図２（ｅ）に示すように、第２の熱源としてのパルスレーザであるエキシマレーザ５から時間に対して断続的に出力される照射エネルギー３８０ｍＪ／ｃｍ2の線状のレーザビームを、走査ステップ１μｍ以下で、前記Ａｒレーザ３の走査方向に対して略９０度の方向（図２（ｅ）の矢印方向）に走査させながらアモルファスシリコン膜４に照射する。これにより、アイランド状の結晶化シリコン膜２ｂが核となってエキシマレーザ５の走査方向に結晶成長する。
【００２４】
尚、本実施形態では、エキシマレーザ５の照射で結晶成長させられる領域が広くなるように、エキシマレーザ５の走査方向を、Ａｒレーザ３の走査方向に対して略９０度の方向となるようにしたが、エキシマレーザ５の走査方向は、どのような方向でもよく限定されない。
【００２５】
このようにして結晶成長したシリコン膜は、略単結晶状態であり、移動度が４００ｃｍ2／Ｖｓ程度の優れた動作半導体膜６になる。尚、この動作半導体膜６は、後に示すように、回路パターンに従って適宜パターニングして用いられる。
【００２６】
ここで、結晶化シリコン膜２ｂをエキシマレーザ５の走査方向に対して２つ設けたのは、結晶化シリコン膜２ｂから遠い領域であればあるほど結晶成長過程で欠陥等が形成される確率が高くなるためである。
【００２７】
すなわち、本実施形態のように、エキシマレーザ５の走査方向に対して結晶化シリコン膜２ｂを２つ配置すれば、結晶成長過程で欠陥等が生成される前に次の結晶化シリコン膜２ｂ（結晶核）による結晶成長を起こすことが可能になり、広範囲にわたって略単結晶状態を有する動作半導体膜６を確実に形成することが可能になる。
【００２８】
ただし、本実施形態では、エキシマレーザ５の走査方向に対する結晶化シリコン膜２ｂの配置数が２つの場合を例示したが、結晶化シリコン膜２ｂの配置数は２つに限らず、形成する動作半導体膜６の大きさ等によって適宜決めればよい。
【００２９】
尚、このエキシマレーザ５の照射は、真空中で行うのが好ましい。これは、エキシマレーザ５の照射を大気中等、酸素が存在する雰囲気中で行うと、結晶表面に酸化膜が形成されて表面領域の凹凸が増加し、結晶成長が阻害されるからである。
【００３０】
また、エキシマレーザ５を同一箇所に複数回照射しながら走査するのが好ましい。これは、同一箇所に照射する回数が多いほど結晶成長が促進されるからである。
【００３１】
ここで、図３を参照しながら、上述のエキシマレーザ５の適正な照射条件（照射エネルギーと走査ステップの関係）について説明する。
図３は、エキシマレーザ５をアモルファスシリコン膜４に照射した時に形成される結晶粒径と照射エネルギーの関係を示した図である。
【００３２】
図３に示すように、結晶粒径は、照射エネルギーの増加と共に増大し、照射エネルギーが３８０ｍＪ／ｃｍ2の時に最大値（約１μｍ）を示した後、急激に減少する。このことから、３８０ｍＪ／ｃｍ2の照射エネルギーでアモルファスシリコン膜４が完全に溶融することが分かる（以下、このエネルギーをしきい値エネルギーと表す）。
【００３３】
また、アモルファスシリコン膜４と結晶化シリコン膜２ｂとでは、結晶化シリコン膜２ｂの方が溶融温度が高く、しきい値エネルギーを照射した場合、アモルファスシリコン膜４は完全に溶融するが、結晶化シリコン膜２ｂは完全に溶融しないことが確認できている。
【００３４】
したがって、結晶成長を確実に起こすようにするためには、しきい値エネルギー（３８０ｍＪ／ｃｍ2）近くの照射エネルギーが必要になる。
【００３５】
また、図３に示すように、エキマレーザ５の照射によって形成される結晶粒径の最大値は１μｍ程度であるので、エキマレーザ５の照射によって結晶化シリコン膜２ｂから成長する結晶の大きさも１μｍ程度になる。
【００３６】
したがって、結晶化シリコン膜２ｂを連続的に成長させるためには、エキシマレーザ５の走査ステップを１μｍ以下にする必要がある。
【００３７】
以上のことから、照射エネルギーが３８０ｍＪ／ｃｍ2、走査ステップが１μｍ以下の条件でエキシマレーザ５を照射することが最適であることが分かる。ただし、前記照射エネルギーは、厳密に３８０ｍＪ／ｃｍ2でなくてもよく、３８０ｍＪ／ｃｍ2に近い値であればよい。この場合、走査ステップの最大値は図３の曲線に従って小さくなることは言うまでもない。
【００３８】
尚、上述したしきい値エネルギーは、膜厚１００ｎｍ程度のアモルファスシリコン膜４にＸｅＣｌ（波長３０８ｎｍ）のエキシマレーザ５を使用した場合の値であるが、このしきい値エネルギーは、使用するレーザの種類や波長、半導体膜の膜厚等によって変化するため、その組み合わせに応じて最適なエネルギーを選択するようにする。
【００３９】
以上のように、本実施形態によれば、アモルファスシリコン膜２をパターニングして形成したアイランド状のアモルファスシリコン膜２ａに、連続発振レーザであるＡｒレーザ３を照射して結晶化シリコン膜２ｂを形成した後、パルスレーザであるエキシマレーザによって結晶化シリコン膜２ｂを核とした結晶成長を起こさせるようにしたので、動作半導体膜６は、連続発振レーザであるＡｒレーザ３から出力されるレーザビームだけを使用した場合よりも、広範囲にわたって略単結晶状態になり、且つ、高速駆動の薄膜トランジスタを形成するのに十分な移動度を有するようになる。
【００４０】
したがって、例えば、薄膜トランジスタの形成領域が制限されたり、集積度が減少したり、回路設計の自由度が減少したりすることがなくなる。
【００４１】
尚、本実施形態では、レーザ３、５を用いて動作半導体膜６を形成する場合について説明したが、アモルファスシリコン膜２、４に熱エネルギーを与えられれば、レーザビームでなくてもよく、例えば、紫外光等であってもよい。
【００４２】
次に、本実施形態の動作半導体膜の諸変形例について説明する。
【００４３】
（変形例１）
図４は、変形例１における動作半導体膜の形成方法を工程順に示した概略断面図であり、図５は、概略平面図である。尚、上述の実施形態と同一構成のものについては、図１と同じ符号を付し、詳細な説明を省略する。以下、本例における動作半導体膜の形成方法について説明する。
【００４４】
先ず、図４（ａ）、図５（ａ）に示すように、上述の実施形態と同様の手法でバッファーＳｉＯ2を形成したガラス基板１上に、アモルファスシリコン膜２を形成する。
【００４５】
続いて、図４（ｂ）、図５（ｂ）に示すように、アモルファスシリコン膜２上に、フォトリソグラフィ工程等により窒化シリコン膜７のパターンを形成する。
【００４６】
その後、Ａｒレーザ３から出力されるレーザビームを、図５（ｂ）の矢印方向に走査させながら窒化シリコン膜７及びアモルファスシリコン層２に照射する。
【００４７】
このＡｒレーザ３の照射によって溶融したアモルファスシリコン膜２は、膜２の外縁から上部が窒化シリコン膜７で覆われている領域と覆われていない領域の境界に向かって冷却し凝固する。こうして、アモルファス状態であった上部が窒化シリコン膜７で覆われている領域の中心部に選択的に良質な結晶８が形成される。また、この良質な結晶８の周辺は欠陥の多い結晶９になる。
【００４８】
続いて、図４（ｃ）、図５（ｃ）に示すように、窒化シリコン膜７をエッチング等により除去する。
【００４９】
続いて、図４（ｄ）、図５（ｄ）に示すように、エキシマレーザ５から出力される照射エネルギー３８０ｍＪ／ｃｍ2の線状のレーザビームを、走査ステップ１μｍ以下で図５（ｄ）の矢印方向に走査させながらアモルファスシリコン膜２上に照射する。
【００５０】
これにより、窒化シリコン膜７の下部に形成された良質な結晶化シリコンが核となってエキシマレーザ５の走査方向に結晶が成長し、移動度が高く、略単結晶状態を有する動作半導体膜１０が形成される。
【００５１】
尚、この動作半導体膜１０は、上述の実施形態と同様、回路パターンに従って適宜パターニングして用いられる（図１２参照）。
【００５２】
このように、本例では、１回のパターニングで結晶核となる結晶化シリコン膜８を形成できるようになるので、上述の実施形態の効果に加え、製造工程数を減らせ、容易に動作半導体膜１０を形成できるという効果がある。
【００５３】
尚、本例では、窒化シリコン膜７がＡｒレーザ３からの熱エネルギーを吸収することにより、上部が窒化シリコン膜７で覆われている領域と、覆われていない領域に温度差を生じさせ、上部が窒化シリコン膜７で覆われている領域に結晶核を形成するようにしたが、熱を吸収させることができれば必ずしも窒化シリコン膜７を用いなくてもよく、例えばその他の絶縁体であってもよい。
【００５４】
また、アモルファスシリコン膜２の上部が窒化シリコン膜７で覆われている領域と覆われていない領域に温度差を生じさせるようにできれば、断熱体、熱反射体を窒化シリコン膜７の代わりに用いてもよい。
【００５５】
さらに、エキシマレーザ５の走査方向に対する結晶化領域の数（窒化シリコン膜７の数）は、上述の実施形態における結晶化シリコン層２ｂの場合と同様、形成する動作半導体膜１０の大きさや用途等によって適宜決められる。
【００５６】
（変形例２）
図６は、変形例２における動作半導体膜の形成方法を工程順に示した概略断面図であり、図７は、概略平面図である。尚、上述の実施形態又は変形例１と同一構成のものについては、同じ符号を付し、詳細な説明を省略する。以下、本例における動作半導体膜の形成方法について説明する。
【００５７】
先ず、図６（ａ）、図７（ａ）に示すように、バッファーＳｉＯ2を形成したガラス基板１上に、フォトリソグラフィ工程等により窒化シリコン膜１１のパターンを形成した後、窒化シリコン膜１１が覆われるようにガラス基板１上にアモルファスシリコン膜２を形成する。
【００５８】
続いて、図６（ｂ）、図７（ｂ）に示すように、Ａｒレーザ３から出力されるレーザビームを、図７（ｂ）の矢印方向に走査させながらアモルファスシリコン膜２に照射する。
【００５９】
このＡｒレーザ３の照射によって溶融したアモルファスシリコン膜２は、膜２の外縁から、下部に窒化シリコン膜１１のある領域とない領域との境界に向かって冷却し凝固する。こうして、下部に窒化シリコン膜１１のある領域の中心部に選択的に良質な結晶１２が形成される。また、この良質な結晶１２の周辺は欠陥の多い結晶１３になる。
【００６０】
続いて、図６（ｃ）、図７（ｃ）に示すように、エキシマレーザ５から出力される照射エネルギー３８０ｍＪ／ｃｍ2の線状のレーザビームを、走査ステップ１μｍ以下で図７（ｃ）の矢印方向に走査させながらアモルファスシリコン膜２上に照射する。
【００６１】
これにより、窒化シリコン膜１１の上部に形成された良質な結晶化シリコンが核となってエキシマレーザ５の走査方向に結晶が成長し、移動度が高く、略単結晶状態を有する動作半導体膜１４が形成される。尚、この動作半導体膜１４は、上述の実施形態と同様、回路パターンに従って適宜パターニングして用いられる。
【００６２】
このように、本例のような手法でも、１回のパターニングで結晶核を生成でき、製造工程数を減らすことが可能になる。
【００６３】
尚、エキシマレーザ５の走査方向に対する結晶化領域の数（窒化シリコン膜１１の数）は、上述の実施形態における結晶化シリコン層２ｂの場合と同様、形成する動作半導体膜１４の大きさや用途等によって適宜決められる。
【００６４】
さらに、上述の変形例１と同様、窒化シリコン膜１１とは別の熱吸収体、または断熱体、熱反射体を用いて結晶核を形成してもよい。
【００６５】
（変形例３）
図８は、変形例３における動作半導体膜の形成方法を工程順に示した概略断面図であり、図９は、概略平面図である。尚、上述の実施形態又は変形例１、２と同一構成のものについては、同じ符号を付し、詳細な説明を省略する。以下、本例における動作半導体膜の形成方法について説明する。
【００６６】
先ず、図８（ａ）、図９（ａ）に示すように、凹み部を有するバッファーＳｉＯ2を形成したガラス基板１上に、半導体膜としてのアモルファスシリコン膜１５を、例えばプラズマＣＶＤ法により形成する。このようにして形成されるアモルファスシリコン膜１５は、バッファーＳｉＯ2の形状に対応した凹み部を有する。
【００６７】
続いて、図８（ｂ）、図９（ｂ）に示すように、Ａｒレーザ３から出力されるレーザビームを、図９（ｂ）の矢印方向に走査させながらアモルファスシリコン膜１５に照射する。
【００６８】
このＡｒレーザ３の照射によって溶融したアモルファスシリコン膜１５は、膜１５の外縁から、凹み部の開口端に向かって冷却し凝固する。こうして、アモルファス状態であった凹み部の中心部に選択的に良質な結晶１６が形成される。また、この良質な結晶１６の周辺は欠陥の多い結晶１７になる。
【００６９】
続いて、図８（ｃ）、図９（ｃ）に示すように、エキシマレーザ５から出力される照射エネルギー３８０ｍＪ／ｃｍ2の線状のレーザビームを、走査ステップ１μｍ以下で図９（ｃ）の矢印方向に走査させながらアモルファスシリコン膜１５上に照射する。
【００７０】
これにより、アモルファスシリコン膜１５の単結晶化した領域１６（図８（ｃ）の凹み部）が核となってエキシマレーザ５の走査方向に結晶が成長し、移動度が高く、略単結晶状態を有する動作半導体膜１８が形成される。尚、この動作半導体膜１８は、上述の実施形態と同様、回路パターンに従って適宜パターニングして用いられる。
【００７１】
このように、本例のような手法でも、１回のパターニングで結晶核を生成でき、製造工程数を減らすことが可能になる。
【００７２】
尚、エキシマレーザ５の走査方向に対する結晶化領域の数（アモルファスシリコン膜１５の凹み部の数）は、上述の実施形態における結晶化シリコン層２ｂの場合と同様、形成する動作半導体膜１８の大きさや用途等によって適宜決められる。
【００７３】
（変形例４）
図１０は、変形例３における動作半導体膜の形成方法を工程順に示した概略断面図であり、図１１は、概略平面図である。尚、上述の実施形態又は変形例１〜３と同一構成のものについては、同じ符号を付し、詳細な説明を省略する。以下、本例における動作半導体膜の形成方法について説明する。
【００７４】
先ず、図１０（ａ）、図１１（ａ）に示すように、上述の変形例１と同様の手法でバッファーＳｉＯ2を形成したガラス基板１上に、アモルファスシリコン膜２を形成する。
【００７５】
続いて、図１０（ｂ）、図１１（ｂ）に示すように、金属マスク１９をアモルファスシリコン膜２上に翳し、Ａｒレーザ３から出力されるレーザビームを、図１１（ｂ）の矢印方向に走査させながらアモルファスシリコン膜２に照射する。これにより、金属マスク１９を介してレーザビームが照射された領域（図１１（ｂ）の斜線部）の中心部に良質な結晶２０が形成される。また、この良質な結晶２０の周辺は欠陥の多い結晶２１になる。
【００７６】
続いて、図１０（ｃ）、図１１（ｃ）に示すように、エキシマレーザ５から出力される照射エネルギー３８０ｍＪ／ｃｍ2の線状のレーザビームを、走査ステップ１μｍ以下で図１１（ｃ）の矢印方向に走査させながらアモルファスシリコン膜２上に照射する。
【００７７】
これにより、アモルファスシリコン膜２の単結晶化した領域２０が核となってエキシマレーザ５の走査方向に結晶が成長し、移動度が高く、略単結晶状態を有する動作半導体膜２２が形成される。尚、この動作半導体膜２２は、上述の実施形態と同様、回路パターンに従って適宜パターニングして用いられる。
【００７８】
このように、本例では、金属マスク１９のパターニングだけで結晶核を生成でき、製造工程数を減らすことが可能になる。
【００７９】
尚、エキシマレーザ５の走査方向に対する結晶化領域の数（金属マスク１９のマスクの数）は、上述の実施形態における結晶化シリコン層２ｂの場合と同様、形成する動作半導体膜２２の大きさや用途等によって適宜決められる。
【００８０】
以下、上述の如く形成された動作半導体膜を用いたｎチャネル薄膜トランジスタの製造例について説明する。図１２〜図１５、この薄膜トランジスタの製造方法を工程順に示す概略断面図である。
【００８１】
先ず、図１２（ａ）に示すように、ガラス基板１上に酸化シリコン膜２３を介して前述の各手法により形成された動作半導体膜を用意する。ここでは、変形例１により形成された動作半導体膜１０を使用した場合を例示する。
【００８２】
続いて、図１２（ｂ）に示すように、動作半導体膜１０上に膜厚１２０ｎｍ程度のゲート酸化膜となるシリコン酸化膜２４を例えばＰＥＣＶＤ法により形成する。尚、シリコン酸化膜２２の形成方法は、ＰＥＣＶＤ法に限らず、他の手法、例えばＬＰＣＶＤ法又はスパッタリング法等を利用してもよい。
【００８３】
続いて、図１２（ｃ）に示すように、膜厚３００ｎｍ程度のアルミニウム膜（又はアルミニウム合金膜）２５を例えばスパッタリング法により成膜形成する。
【００８４】
続いて、図１３（ａ）に示すように、アルミニウム膜２５をフォトリソグラフィ及びそれに続くドライエッチングにより電極形状にパターニングし、ゲート電極２５を形成する。
【００８５】
続いて、図１３（ｂ）に示すように、パターニングされたゲート電極２５をマスクとしてシリコン酸化膜２４をパターニングし、ゲート電極形状に倣ったゲート酸化膜２４を形成する。
【００８６】
続いて、図１３（ｃ）に示すように、ゲート電極２５をマスクとして動作半導体膜１０のゲート電極２５の両側部位にイオンドープする。具体的には、ｎ型不純物、例えばリン（Ｐ）を加速エネルギー１０ｋｅＶ、ドープ量５×１０15／ｃｍ2の条件でドープし、ソース／ドレイン領域を形成する。
【００８７】
続いて、図１４（ａ）に示すように、ソース／ドレイン領域のリンを活性化するためにエキシマレーザでレーザビームを照射した後、図１４（ｂ）に示すように、全面を覆うように膜厚３００ｎｍ程度に窒化シリコンを堆積し、層間絶縁膜２６を形成する。
【００８８】
続いて、図１５（ａ）に示すように、ゲート電極２５上、動作半導体膜１０のソース／ドレイン領域上をそれぞれ露出させるコンタクトホール２７を層間絶縁膜２４に開口形成する。
【００８９】
続いて、図１５（ｂ）に示すように、各コンタクトホール２７を埋め込むように、アルミニウム等の金属膜２８を形成した後、図１５（ｃ）に示すように、金属膜２８をパターニングし、それぞれのコンタクトホール２７を通じてゲート電極２５、動作半導体膜１０のソース／ドレイン領域と同通する配線を形成する。
【００９０】
しかる後、全面を覆う保護膜の形成等を経て、ｎ型薄膜トランジスタを完成させる。
【００９１】
以上説明したように、本実施形態及びその諸変形例によれば、高い移動度を有する略単結晶状態を有する動作半導体膜を半導体装置の基板上に形成できるようにしたので、集積度が高い高速駆動の薄膜トランジスタを実現することが可能になる。これにより、高性能な液晶ディスプレイ（ＬＣＤ）表示装置やメモリ、集積回路等を形成することが可能になり、システムオングラスを実現することも可能になる。
【００９２】
以下、本発明の諸態様を付記としてまとめて記載する。
【００９３】
（付記１） 基板上に半導体膜を形成する第１の工程と、
前記半導体膜内の所定領域を、時間に対して連続的に放射される第１の熱エネルギーにより結晶化する第２の工程と、
前記結晶化した所定領域内の結晶粒径を、時間に対して断続的に放射される第２の熱エネルギーにより拡大させる第３の工程とを含むことを特徴とする半導体装置の製造方法。
【００９４】
（付記２） 前記第３の工程により結晶粒径が拡大した領域の全部または一部を、パターニングにより残存させて動作半導体膜とする第４の工程を含むことを特徴とする付記１に記載の半導体装置の製造方法。
【００９５】
（付記３） 前記第２の工程は、前記第１の熱エネルギーを放射する第１の熱源を、前記半導体膜に対して走査して前記所定領域を結晶化し、
前記第３の工程は、前記第２の熱エネルギーを放射する第２の熱源を、前記結晶化した所定領域を含むように前記半導体膜に対して走査して前記所定領域内の結晶粒径を拡大させることを特徴とする付記１または２に記載の半導体装置の製造方法。
【００９６】
（付記４） 前記第１の熱源の走査方向と、前記第２の熱源の走査方向とが異なることを特徴とする付記３に記載の半導体装置の製造方法。
【００９７】
（付記５） 前記所定領域は、前記第２の熱源の走査方向に対して間隔を有して複数あることを特徴とする付記３または４に記載の半導体装置の製造方法。
【００９８】
（付記６） 前記第２の熱源は、当該熱源のみを使用して前記第２の熱エネルギーを放射した時に前記半導体膜内に形成される結晶粒径以下の間隔で走査することを特徴とする付記３〜５のいずれか１項に記載の半導体装置の製造方法。
【００９９】
（付記７） 前記第２の熱エネルギーは、当該第２の熱エネルギーを放射した時に前記半導体膜内に形成される結晶粒径が略最大となるエネルギーを有することを特徴とする付記１〜６のいずれか１項に記載の半導体装置の製造方法。
【０１００】
（付記８） 第３の工程は、前記第２の熱エネルギーを同一箇所で複数回放射して、前記結晶化した所定領域内の結晶粒径を拡大させることを特徴とする付記１〜７のいずれか１項に記載の半導体装置の製造方法。
【０１０１】
（付記９） 前記第３の工程は、前記第２の熱エネルギーを真空中で照射して、前記結晶化した所定領域内の結晶粒径を拡大させることを特徴とする付記１〜８のいずれか１項に記載の半導体装置の製造方法。
【０１０２】
（付記１０） 前記第２の工程で所定領域を結晶化した後、少なくとも前記所定領域を覆うように上面から被覆半導体膜を形成する第５の工程を含み、
第３の工程は、前記被覆半導体膜の上方から前記第２の熱エネルギーを放射することにより、前記結晶化した所定領域内の結晶粒径を拡大させることを特徴とする付記１〜９のいずれか１項に記載の半導体装置の製造方法。
【０１０３】
（付記１１） 前記第２の工程は、前記半導体膜をパターニングして島状の領域形成し、
前記第１の熱エネルギーを放射することにより、前記島状の領域を結晶化し、
前記島状の領域の多結晶化している周辺領域を、パターニングにより除去することを特徴とする付記１０に記載の半導体装置の製造方法。
【０１０４】
（付記１２） 前記第１の熱エネルギーは、連続発振レーザから出力されるレーザビームが有する熱エネルギーであることを特徴とする付記１〜１１のいずれか１項に記載の半導体装置の製造方法。
【０１０５】
（付記１３） 前記第２の熱エネルギーは、パルスレーザから出力されるレーザビームが有する熱エネルギーであることを特徴とする付記１〜１２のいずれか１項に記載の半導体装置の製造方法。
【０１０６】
（付記１４） 基板上に動作半導体膜を備えてなる半導体装置であって、
前記動作半導体膜は、全領域で略単結晶状態であることを特徴とする半導体装置。
【０１０７】
【発明の効果】
本発明によれば、移動度が高く、良好な結晶状態を有する動作半導体膜を形成できるようになる。これにより、例えば、集積度が高い高速駆動の薄膜トランジスタを実現でき、さらには、高性能な液晶ディスプレイ（ＬＣＤ）表示装置やメモリ、集積回路等を形成することが可能になり、システムオングラスを実現することも可能になる。
【図面の簡単な説明】
【図１】本実施形態において、動作半導体膜の形成方法を工程順に示した概略断面図である。
【図２】本実施形態において、動作半導体膜の形成方法を工程順に示した概略平面図である。
【図３】エキシマレーザをアモルファスシリコン膜に照射した時に形成される結晶粒径と照射エネルギーの関係を示した図である。
【図４】本実施形態の変形例１において、動作半導体膜の形成方法を工程順に示した概略断面図である。
【図５】本実施形態の変形例１において、動作半導体膜の形成方法を工程順に示した概略平面図である。
【図６】本実施形態の変形例２において、動作半導体膜の形成方法を工程順に示した概略断面図である。
【図７】本実施形態の変形例２において、動作半導体膜の形成方法を工程順に示した概略平面図である。
【図８】本実施形態の変形例３において、動作半導体膜の形成方法を工程順に示した概略断面図である。
【図９】本実施形態の変形例３において、動作半導体膜の形成方法を工程順に示した概略平面図である。
【図１０】本実施形態の変形例４において、動作半導体膜の形成方法を工程順に示した概略断面図である。
【図１１】本実施形態の変形例４において、動作半導体膜の形成方法を工程順に示した概略平面図である。
【図１２】本実施形態に係る薄膜トランジスタの製造方法を工程順に示す概略断面図である。
【図１３】図１２に引き続き、本実施形態に係る薄膜トランジスタの製造方法を工程順に示す概略断面図である。
【図１４】図１３に引き続き、本実施形態に係る薄膜トランジスタの製造方法を工程順に示す概略断面図である。
【図１５】図１４に引き続き、本実施形態に係る薄膜トランジスタの製造方法を工程順に示す概略断面図である。
【図１６】従来のアモルファスシリコン膜を結晶化する様子を示す概略平面図である。
【符号の説明】
１ ガラス基板
２、４、９、１４ アモルファスシリコン膜
２ｂ、８、１２、１５、１９ 結晶化シリコン膜
３ Ａｒレーザ
５ エキシマレーザ
６、１０、１３、１６、２０ 動作半導体膜
Claims (1)
- 基板上に第１の半導体膜を形成する第１の工程と、
前記第１の半導体膜内の島状にパターニングされた所定領域を、時間に対して連続的に放射される第１の熱エネルギーにより結晶化することにより、前記所定領域の中心部分が前記第１の熱エネルギーの走査方向に結晶化され、且つ、その周辺部分に当該中心部分に向かう欠陥を有する島状の第１の半導体膜を形成する第２の工程と、
前記第１の熱エネルギーの放射によって結晶化した島状の第１の半導体膜の中心部分をパターニングによって切り出して良質な半導体膜を形成する第３の工程と、
前記良質な半導体膜が覆われるよう前記基板上に第２の半導体膜を形成する第４の工程と、
前前記島状の第１の半導体膜を核として、前記良質な半導体膜を覆う前記第２の半導体膜に対して時間に対して断続的に放射される第２の熱エネルギーの走査方向に結晶を成長させる第５の工程とを含み、
前記第１の熱エネルギーの走査方向と、前記第２の熱エネルギーの走査方向とが、基板の面方向において直交することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001166765A JP4695777B2 (ja) | 2001-06-01 | 2001-06-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001166765A JP4695777B2 (ja) | 2001-06-01 | 2001-06-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002359195A JP2002359195A (ja) | 2002-12-13 |
| JP4695777B2 true JP4695777B2 (ja) | 2011-06-08 |
Family
ID=19009260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001166765A Expired - Fee Related JP4695777B2 (ja) | 2001-06-01 | 2001-06-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4695777B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4413569B2 (ja) * | 2003-09-25 | 2010-02-10 | 株式会社 日立ディスプレイズ | 表示パネルの製造方法及び表示パネル |
| KR100578787B1 (ko) | 2004-06-12 | 2006-05-11 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US7566602B2 (en) | 2004-06-12 | 2009-07-28 | Samsung Electronics Co., Ltd. | Methods of forming single crystalline layers and methods of manufacturing semiconductor devices having such layers |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001053285A (ja) * | 1999-05-15 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2001060551A (ja) * | 1999-08-19 | 2001-03-06 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58190899A (ja) * | 1982-04-30 | 1983-11-07 | Nec Corp | 単結晶シリコン膜形成法 |
| JPS63142810A (ja) * | 1986-12-05 | 1988-06-15 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JP2923016B2 (ja) * | 1990-09-17 | 1999-07-26 | 株式会社日立製作所 | 薄膜半導体の製造方法及びその装置 |
| JP2861345B2 (ja) * | 1990-09-25 | 1999-02-24 | 富士ゼロックス株式会社 | 半導体膜の製造方法 |
| JP3315738B2 (ja) * | 1992-12-03 | 2002-08-19 | 株式会社東芝 | レーザアニール方法及び液晶表示装置の製造方法 |
| JP3535241B2 (ja) * | 1994-11-18 | 2004-06-07 | 株式会社半導体エネルギー研究所 | 半導体デバイス及びその作製方法 |
| JPH08316485A (ja) * | 1995-05-12 | 1996-11-29 | Fuji Xerox Co Ltd | 半導体結晶の形成方法及びこれを用いた半導体装置の製造方法 |
-
2001
- 2001-06-01 JP JP2001166765A patent/JP4695777B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001053285A (ja) * | 1999-05-15 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2001060551A (ja) * | 1999-08-19 | 2001-03-06 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002359195A (ja) | 2002-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI402989B (zh) | 形成多晶矽薄膜之方法及使用該方法以製造薄膜電晶體之方法 | |
| US5077233A (en) | Method for recrystallizing specified portions of a non-crystalline semiconductor material to fabricate a semiconductor device therein | |
| JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
| US5683935A (en) | Method of growing semiconductor crystal | |
| US6582996B1 (en) | Semiconductor thin film forming method | |
| US7153359B2 (en) | Crystalline semiconductor film and production method thereof, and semiconductor device and production method thereof | |
| JP5000609B2 (ja) | 結晶化方法 | |
| JP2001053020A (ja) | 半導体薄膜の結晶化方法及び薄膜半導体装置の製造方法 | |
| KR100915073B1 (ko) | 반도체막의 결정화 방법 및 이 방법에 의해 결정화된반도체막 | |
| US6043512A (en) | Thin film semiconductor device and method for producing the same | |
| JP4203141B2 (ja) | 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法 | |
| US20050142897A1 (en) | Method for forming polycrystalline silicon film | |
| JP4695777B2 (ja) | 半導体装置の製造方法 | |
| JP2000260709A5 (ja) | ||
| JP2001144300A (ja) | 半導体装置及びその製造方法並びにシリコン薄膜の形成方法 | |
| US20030193068A1 (en) | Thin film transistor (tft) and method for fabricating the tft | |
| JP2004039660A (ja) | 多結晶半導体膜の製造方法、薄膜トランジスタの製造方法、表示装置、およびパルスレーザアニール装置 | |
| US7517740B2 (en) | Method of crystallizing/activating polysilicon layer and method of fabricating thin film transistor having the same polysilicon layer | |
| JP4035019B2 (ja) | 半導体装置の製造方法 | |
| JP2000077353A (ja) | 半導体装置の作製方法 | |
| JP3921384B2 (ja) | 半導体装置の製造方法 | |
| JP2003282437A (ja) | 半導体装置の作製方法 | |
| JPH09237767A (ja) | 半導体装置の製造方法 | |
| JP4514908B2 (ja) | 半導体装置の製造方法 | |
| JP2005123475A (ja) | 半導体薄膜とその製造方法およびその薄膜を用いた薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050803 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091008 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110228 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4695777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |