JP3921384B2

JP3921384B2 - 半導体装置の製造方法

Info

Publication number: JP3921384B2
Application number: JP2001367051A
Authority: JP
Inventors: 美智子竹井; 明人原
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-11-30
Filing date: 2001-11-30
Publication date: 2007-05-30
Anticipated expiration: 2021-11-30
Also published as: JP2003168691A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、並びに半導体製造装置に関し、特に、無アルカリガラス等の非晶質基板上に、各々複数の薄膜トランジスタを有してなる画素領域及びその周辺回路領域が設けられてなる半導体装置、いわゆるシステム・オン・パネルに適用して好適である。
【０００２】
【従来の技術】
薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）は、極めて薄く微細な動作半導体薄膜に形成されるものであるため、近時の大面積化の要請を考慮して大画面の液晶パネル等への搭載が検討されており、特に、システム・オン・パネル等への適用が期待されている。
【０００３】
前記システム・オン・パネルでは、無アルカリガラス等の非晶質基板上に複数の多結晶半導体ＴＦＴ（特に多結晶シリコンＴＦＴ（ｐ−ＳｉＴＦＴ））を形成する。この場合、半導体薄膜としてアモルファスシリコン（ａ−Ｓｉ）膜を成膜した後、紫外波長・短パルスのエキシマレーザを照射することで、ガラス基板に影響を与えずａ−Ｓｉ膜のみを溶融結晶化させて動作半導体薄膜として機能する多結晶シリコン膜（ｐ−Ｓｉ膜）を得る方法が主流である。
【０００４】
【発明が解決しようとする課題】
システム・オン・パネルの大面積化に対応した高出力且つ線状のビームを出射するエキシマレーザが開発されているが、レーザ結晶化によって得られるｐ−Ｓｉ膜は照射エネルギー密度だけでなくビームプロファイルや膜表面の状態等の影響を受け易く、結晶粒径の大きなものを大面積に均一に形成するのは難しかった。エキシマレーザによって結晶化した試料をＡＦＭで観察すると、ランダムに発生した核から等方的に成長した結晶粒はそれぞれ正多角形に近い形状を呈し、結晶粒同士が衝突する結晶粒界に突起が見られ、結晶粒径は１μｍに満たない。
【０００５】
このように、エキシマレーザを用いた結晶化によって得られるｐ−Ｓｉ膜を用いてＴＦＴを作製した場合、チャネル領域には多数の結晶粒が含まれる。結晶粒径が大きくチャネル内に存在する粒界が少ないと移動度が大きく、チャネル領域となった部分の結晶粒径が小さくチャネル内に粒界が多数存在すると、移動度が小さくなる等のように粒径に依存してＴＦＴのトランジスタ特性のバラツキが生じ易いという問題がある。また、結晶粒界には欠陥が多く、チャネル内部に粒界が存在することによりトランジスタ特性が抑えられてしまう。
【０００６】
本発明は、前記課題に鑑みてなされたものであり、ＴＦＴのトランジスタ特性を高レベルで均質化するのみならず、特にＴＦＴの高速駆動が要求される領域とさほど要求されない領域とに応じて、各々の領域に必要とされる素子特性を考慮して、これらのＴＦＴをより効率良く作製することを可能とする半導体装置の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。
【０００８】
本発明では、基板上に、各々複数の薄膜トランジスタを有し、高駆動能力の第１の領域及び前記第２の領域に比して駆動能力の低い第２の領域が設けられてなる半導体装置の製造方法を対象とする。
【０００９】
本発明の半導体装置の製造方法は、前記第１の領域の全面及び前記第２の領域の全面にそれぞれ半導体膜を形成する工程と、前記第１の領域については、前記半導体膜を複数の島状又は帯状のパターンに加工した後、前記各パターンに時間に対して連続的にエネルギーを出力するエネルギービームを照射して結晶化する工程と、前記第２の領域については、全面に前記半導体膜が形成された状態で前記エネルギービームを照射して結晶化する工程とを含み、前記第１の領域については、前記エネルギービームを低速で走査させ、前記第２の領域については、前記エネルギービームを高速で走査させる。
【００１０】
【発明の実施の形態】
−本実施形態の骨子−
先ず、本実施形態の骨子について述べる。
時間に対して連続したエネルギービーム、例えばＣＷレーザ光による結晶化技術をシステム・オン・パネルの画素領域及びその周辺回路領域の各ＴＦＴに適用することにより、これらのＴＦＴのトランジスタ特性を高レベルで均質化することが可能となる。
【００１１】
この場合、結晶化するパワー或いは速度によって結晶性を制御することができる。高パワー或いは低速で照射したときには、単位体積当たりのパワーの注入量が多くなり、粒径（グレイン）の大きく高移動度のＴＦＴ素子特性を得ることができるのに対し、低パワー或いは高速で照射したときには、エキシマレーザで結晶化したような小さなグレインの結晶となり移動度も低くなる。
【００１２】
高駆動能力に対応した結晶を形成するため高パワー、低速照射を行う際の問題として考えられるのは、ＣＷレーザ光を照射する領域にａ−Ｓｉ膜が全面形成されている場合、この全面形成のａ−Ｓｉ膜（ベタ膜）に剥離が発生する点である。
【００１３】
このベタ膜の剥離を防止するための最も簡単な方法は、基板全面を同条件で照射することである。しかしながら、かなりの高速で照射しない限り照射を完了するまで長時間を要し、更にこの条件では高速駆動が要求される回路を動作させるような結晶状態は得られない。その一方で、低速で良質の結晶を形成する条件によるベタ膜の全面照射では時間がかかりすぎる。
【００１４】
本実施形態では、各領域に設けられるＴＦＴに必要とされる特性に合わせて、ＣＷレーザ光を照射する際のａ−Ｓｉ膜の状態を変え、それに合わせて照射速度を変えて効率を向上させる。
【００１５】
図１は、駆動能力の異なる領域を有するシステム・オン・パネルのビーム照射を示す模式図であり、（ａ）が平面図、（ｂ）が断面図である。
ガラス基板上にＴＦＴの動作半導体薄膜を形成するに際して、高移動度を必要としない領域（第２の領域２）、具体的には画素部、セレクタ、デコーダ、ＤＡＣ、アンプ、アナログスイッチ、及びゲートスキャン等（図示の例ではゲートドライバ及び画素部）にはａ−Ｓｉのベタ膜３に、時間に対して連続的にエネルギーを出力するエネルギービーム、ここでは、Ｎｄ系レーザ、Ｎｄ：ＹＡＧレーザ、Ｎｄ：ＹＶＯ₄レーザ、Ｎｄ：ＹＡｌＯ₃レーザ、Ｎｄ：ＹＬＦレーザ等の半導体励起の固体レーザによるＣＷレーザ光を矢印Ａ１で示す方向に、チャネルの設計に関係なく高速で照射する。なお、これらのレーザ光の第２高調波又は第３高調波を用いることが好ましい。
【００１６】
データドライバのうち、バッファ領域については、上記と同様の理由でベタ膜４の状態で高速照射が可能である。
【００１７】
これに対して、高移動度を必要とする領域（第１の領域１）、具体的にはデータシフトレジスタ、データレジスタ、及びデータ変換メモリ等（図示の例ではデタドライバ）には、予め島状（アイランド）パターン５をパターニングで形成しておき、この状態において矢印Ａ１で示す方向に上記の半導体励起の固体レーザによるＣＷレーザ光を低速で照射する。このとき、アイランドパターン５は結晶粒が大きい流線形状のフローパターンに形成されて再結晶化する。
【００１８】
アイランドパターン５の具体的形状としては、少なくともその一端部を凸形状とする。具体的には、図３（ａ）のような二等辺三角形状や、図３（ｂ）のような半円形状、図３（ｃ）のような直角三角形状、等が好適である。また、前記一端部を凹形状とする場合には、図３（ｄ）のように、その両隅部の内角を４５°以上とすることが好ましい。
【００１９】
更に、アイランドパターン５は、その最も狭い部分の幅が１００μｍ以下とすることが好適である。１００μｍ以上である場合には、図３（ｅ）のように、両隅部を半径５μｍ以下の円弧形状とすることが好ましい。
【００２０】
本実施形態では、駆動能力に応じて、高駆動能力を要する第１の領域１のみにアイランドパターン５を形成しておき、この状態で低速照射して高精度の動作半導体薄膜を形成し、高駆動能力を要しない第２の領域２には効率を優先させてベタ膜３のまま高速照射する。これにより、ベタ膜の剥離を防止しつつも極めて効率良くＴＦＴの動作半導体薄膜を形成することができる。
【００２１】
また、結晶の流れる方向とチャネルの方向を平行にした方が、同じトランジスタでも高移動度を得ることができることが判っている。そこで、高移動度を必要とする第１の領域１には結晶の流れる方向とチャネルの方向を平行とする一方で、高移動度を必要としない第２の領域２には方向に関係なく照射し結晶化して照射の効率を優先することができる。
【００２２】
なお、第２の領域２には、アイランドパターン５の替わりに、図３のような帯状（リボンパターン）６を形成するようにしても良い。
【００２３】
−ＴＦＴの作製−
上述した本発明の骨子を踏まえ、本発明をＴＦＴの作製に適用した具体的な実施形態について図面を参照しながら詳細に説明する。
【００２４】
以下、上述の時間に対して連続的に出力するエネルギービームを用いたｎチャネル薄膜トランジスタの作製例について説明する。図４〜図７は、この薄膜トランジスタの製造方法を工程順に示す概略断面図である。
【００２５】
基板としては、上述と同様に、非晶質基板であるＮＡ３５のガラス基板２１を使用する。先ず、図４（ａ）に示すように、ガラス基板２１上に膜厚４００ｎｍ程度のＳｉＯ₂バッファ層２２と非晶質シリコン薄膜（ａ−Ｓｉ膜）を形成し、水素出しのために４５０℃、２時間の熱処理を行う。バッファ層としては、更にＳｉＮ膜を加えても良い。なお、水素出しは熱処理に限定したものではなく、エネルギービームを低エネルギー側から次第に増加させながら、多数回照射して行っても良い。
【００２６】
続いて、時間に対して連続的に出力するエネルギービームを用いてａ−Ｓｉ膜を結晶化し、動作半導体薄膜１１を形成する。
この場合、上述したように、高い駆動能力を要する第１の領域には、ａ−Ｓｉ膜をアイランドパターン又はリボンパターンにリソグラフィー及びエッチングによりパターニングした状態でＣＷレーザ光を低速で照射し、高い駆動能力を要しない第２の領域には、ａ−Ｓｉ膜のベタ膜のままＣＷレーザ光を高速で照射する。
【００２７】
エネルギービームとしては、ＤＰＳＳレーザを用いて、波長５３２ｎｍ、エネルギービームの不安定性＜０．１ｒｍｓ％ノイズ、出力不安定性＜±１％／ｈの線状ビームを用いる。
【００２８】
続いて、結晶化されたアイランド状又はリボン状の半導体薄膜及びベタ膜にＴＦＴアイランド領域を形成する。この場合、アイランド状又はリボン状の半導体薄膜の端から１０μｍ以上内側をパターニングすることが好ましい。またこのとき、リボン状の半導体薄膜の中心軸上にＴＦＴのチャネル領域が位置するように加工する。即ち、完成したＴＦＴにおいて流れる電流はレーザ光の走査方向と一致する。
【００２９】
続いて、図４（ｂ）に示すように、動作半導体薄膜１１上に膜厚１０ｎｍ〜２００ｎｍ程度にゲート酸化膜となるシリコン酸化膜２３をＰＥＣＶＤ法により形成する。このとき、他の手法、例えばＬＰＣＶＤ法又はスパッタリング法等を利用しても良い。また、下地にＳｉＮ膜を形成するようにしても良い。この場合、例えば、ＳｉＮ膜（５０ｎｍ）／ＳｉＯ₂膜（２００ｎｍ）／動作半導体薄膜となる。
【００３０】
続いて、図４（ｃ）に示すように、膜厚３００ｎｍ程度となるようにアルミニウム膜（又はアルミニウム合金膜）２４をスパッタリング法により成膜形成する。
【００３１】
続いて、図５（ａ）に示すように、アルミニウム膜２４をフォトリソグラフィー及びそれに続くドライエッチングにより電極形状にパターニングし、ゲート電極２４を形成する。
【００３２】
続いて、図５（ｂ）に示すように、パターニングされたゲート電極２４をマスクとしてシリコン酸化膜２３をパターニングし、ゲート電極形状に倣ったゲート酸化膜２３を形成する。
【００３３】
続いて、図５（ｃ）に示すように、ゲート電極２４をマスクとして動作半導体薄膜１１のゲート電極２４の両側部位にイオンドープする。具体的には、ｎ型不純物、ここではリン（Ｐ）を加速エネルギー２０ｋｅＶ、ドーズ量４×１０¹⁵／ｃｍ²の条件でイオンドープし、ソース／ドレイン領域を形成する。その後、水素出しのために熱処理を施す。
【００３４】
続いて、図６（ａ）に示すように、ソース／ドレイン領域のリンを活性化するためにエキシマレーザ照射を行った後、図６（ｂ）に示すように、全面を覆うように膜厚３００ｎｍ程度にＳｉＮを堆積し、層間絶縁膜２５を形成する。その後、熱処理を施す。
【００３５】
続いて、図７（ａ）に示すように、ゲート電極２４上、動作半導体薄膜１１のソース／ドレイン領域上をそれぞれ露出させるコンタクトホール２６を層間絶縁膜２５に開口形成する。
【００３６】
続いて、図７（ｂ）に示すように、各コンタクトホール２６を埋め込むようにアルミニウム等の金属膜２７を形成した後、図７（ｃ）に示すように、金属膜２７をパターニングし、それぞれコンタクトホール２６を通じてゲート電極２４、動作半導体薄膜１１のソース／ドレイン領域と導通する配線２７を形成する。しかる後、全面を覆う保護膜の形成等を経て、ｎ型ＴＦＴを完成させる。
【００３７】
以上説明したように、本実施形態によれば、ＴＦＴのトランジスタ特性を高レベルで均質化するのみならず、特にＴＦＴの高速駆動が要求される領域とさほど要求されない領域とに応じて、各々の領域に必要とされる素子特性を考慮して、これらのＴＦＴをより効率良く作製することが可能となる。これにより、当該ＴＦＴを多数備えてなる高性能な周辺回路一体型ＴＦＴ−ＬＣＤ、システム・オン・パネル、システム・オン・ガラス等が実現可能となる。
【００３８】
以下、本発明の諸態様を付記としてまとめて記載する。
【００３９】
（付記１）基板上に、各々複数の薄膜トランジスタを有し、高駆動能力の第１の領域及び前記第１の領域に比して駆動能力の低い第２の領域が設けられてなる半導体装置の製造方法であって、
前記第１の領域の全面及び前記第２の領域の全面にそれぞれ半導体膜を形成する工程と、
前記第１の領域については、前記半導体膜を複数の島状又は帯状のパターンに加工した後、前記各パターンに時間に対して連続的にエネルギーを出力するエネルギービームを照射して結晶化する工程と、
前記第２の領域については、全面に前記半導体膜が形成された状態で前記エネルギービームを照射して結晶化する工程と
を含むことを特徴とする半導体装置の製造方法。
【００４０】
（付記２）前記第１の領域については、前記エネルギービームを低速で走査させ、前記第２の領域については、前記エネルギービームを高速で走査させることを特徴とする付記１に記載の半導体装置の製造方法。
【００４１】
（付記３）前記第１の領域の前記各パターンに前記エネルギービームを照射したときに、前記各パターンを結晶粒が大きい流線形状のフローパターンに形成して再結晶化することを特徴とする付記１又は２に記載の半導体装置の製造方法。
【００４２】
（付記４）前記第２の領域の前記半導体膜に前記エネルギービームを照射したときに、前記半導体膜を前記フローパターンに形成することなく再結晶化することを特徴とする付記３に記載の半導体装置の製造方法。
【００４３】
（付記５）前記第１の領域及び前記第２の領域を同一平面上に形成することを特徴とする付記１〜４のいずれか１項に記載の半導体装置の製造方法。
【００４４】
（付記６）前記第１の領域は、データレジスタ、データシフトレジスタ、及びデータ変換メモリのうち少なくとも一種を含むことを特徴とする付記５に記載の半導体装置の製造方法。
【００４５】
（付記７）前記第２の領域は、画素部、セレクタ、デコーダ、ＤＡＣ、アンプ、アナログスイッチ、及びゲートスキャンのうち少なくとも一種を含むことを特徴とする付記５又は６に記載の半導体装置の製造方法。
【００４６】
（付記８）前記第１の領域の前記パターンは、その最も狭い部分の幅が１００μｍ以下であることを特徴とする付記１〜７のいずれか１項に記載の半導体装置の製造方法。
【００４７】
（付記９）前記第１の領域の前記パターンは、その最も狭い部分の幅が１００μｍ以上である場合、少なくとも一端部における両隅部が円弧形状とされていることを特徴とする付記１〜７のいずれか１項に記載の半導体装置の製造方法。
【００４８】
（付記１０）前記円弧形状の半径が５μｍ以下であることを特徴とする付記９に記載の半導体装置の製造方法。
【００４９】
（付記１１）前記第１の領域の前記パターンは、少なくとも一端部が凸形状とされていることを特徴とする付記１〜１０のいずれか１項に記載の半導体装置の製造方法。
【００５０】
（付記１２）前記第１の領域の前記パターンは、少なくとも一端部が両隅部の内角が４５°以上となる凹形状とされていることを特徴とする付記１〜１０のいずれか１項に記載の半導体装置の製造方法。
【００５１】
（付記１３）時間に対して連続的にエネルギーを出力する半導体励起の固体レーザにより、前記エネルギービームを照射することを特徴とする付記１〜１２のいずれか１項に記載の半導体装置の製造方法。
【００５２】
（付記１４）前記半導体励起の固体レーザは、Ｎｄ系レーザ、Ｎｄ：ＹＡＧレーザ、Ｎｄ：ＹＶＯ₄レーザ、Ｎｄ：ＹＡｌＯ₃レーザ、Ｎｄ：ＹＬＦレーザのうちから選ばれた一種であることを特徴とする付記１３に記載の半導体装置の製造方法。
【００５３】
（付記１５）前記エネルギービームの第２高調波又は第３高調波を用いることを特徴とする付記１３又は１４に記載の半導体装置の製造方法。
【００５４】
（付記１６）結晶化した前記第１及び前記第２の領域に素子の動作半導体薄膜をパターン形成する際に、前記第１の領域の前記各パターンの端から１０μｍ以上内側をパターニングすることを特徴とする付記１〜１５のいずれか１項に記載の半導体装置の製造方法。
【００５５】
【発明の効果】
本発明によれば、ＴＦＴのトランジスタ特性を高レベルで均質化するのみならず、特にＴＦＴの高速駆動が要求される領域とさほど要求されない領域とに応じて、各々の領域に必要とされる素子特性を考慮して、これらのＴＦＴをより効率良く作製することが可能となる。
【図面の簡単な説明】
【図１】本実施形態の骨子を説明するための模式図である。
【図２】本実施形態の原理的説明をするための模式図である。
【図３】本実施形態に係るＴＦＴの動作半導体薄膜の端部形状を拡大して示す概略平面図である。
【図４】本実施形態に係るＴＦＴの製造方法を工程順に示す概略断面図である。
【図５】図４に引き続き、本実施形態に係るＴＦＴの製造方法を工程順に示す概略断面図である。
【図６】図５に引き続き、本実施形態に係るＴＦＴの製造方法を工程順に示す概略断面図である。
【図７】図６に引き続き、本実施形態に係るＴＦＴの製造方法を工程順に示す概略断面図である。
【符号の説明】
１第１の領域
２第２の領域
３，４ベタ膜
５島状（アイランド）パターン
６帯状（リボンパターン）
１１動作半導体薄膜
２１ガラス基板
２２ＳｉＯ₂バッファ層
２３ゲート酸化膜（シリコン酸化膜）
２４，３２ゲート電極（アルミニウム膜）
２５層間絶縁膜
２６コンタクトホール
２７配線（金属膜）

Claims

基板上に、各々複数の薄膜トランジスタを有し、高駆動能力の第１の領域及び前記第１の領域に比して駆動能力の低い第２の領域が設けられてなる半導体装置の製造方法であって、
前記第１の領域の全面及び前記第２の領域の全面にそれぞれ半導体膜を形成する工程と、
前記第１の領域については、前記半導体膜を複数の島状又は帯状のパターンに加工した後、前記各パターンに時間に対して連続的にエネルギーを出力するエネルギービームを照射して結晶化する工程と、
前記第２の領域については、全面に前記半導体膜が形成された状態で前記エネルギービームを照射して結晶化する工程と
を含み、
前記第１の領域については、前記エネルギービームを低速で走査させ、前記第２の領域については、前記エネルギービームを高速で走査させることを特徴とする半導体装置の製造方法。
時間に対して連続的にエネルギーを出力する半導体励起の固体レーザにより、前記エネルギービームを照射することを特徴とする請求項１に記載の半導体装置の製造方法。
結晶化した前記第１及び前記第２の領域に素子の動作半導体薄膜をパターン形成する際に、前記第１の領域の前記各パターンの端から１０μｍ以上内側をパターニングすることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
前記第１の領域の前記パターンは、その最も狭い部分の幅が１００μｍ以上である場合、少なくとも一端部における両隅部が円弧形状とされていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
前記円弧形状の半径が５μｍ以下であることを特徴とする請求項３に記載の半導体装置の製造方法。
前記第１の領域の前記パターンは、少なくとも一端部が凸形状とされていることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
前記第１の領域の前記パターンは、少なくとも一端部が両隅部の内角が４５°以上となる凹形状とされていることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法。