JPH0227320A - 薄膜半導体表示装置とその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は薄膜半導体装置に係り、特に、液晶などを用い
たアクティブマトリクス方式の表示装置に関する。

〔従来の技術〕

近年、ガラスなどの透明な絶縁基板上に、低温で形成し
た半導体薄膜を用いて薄膜トランジスタ（Ｔｈｉｎ　Ｆ
ｉｌｍ　Ｔｒａｎｓｉｓｔｏｒｓ　：以上、ＴＦＴと略
称する）を形成し、これを用いて液晶を駆動させる表示
装置の開発が活発に行なわれている。半導体材料として
は、多結晶シリコン（Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ
Ｓｉｌｉｃｏｎ　：略してＰｏ１ｙ　−Ｓｉ）かアモル
ファスシリコン（Ａｍｏｒｐｈｏｕｓ　５ｉｌｉｃｏｎ
　：略してＡ−８ｉ）が用いられている。この液晶表示
装置を駆動するための回路は、従来、集積回路を用いて
外付けしていた。

しかしながら、表示装置の価格を低下させるために、駆
動回路をＴＰＴで形成し表示装置と同一基板上に内蔵し
ようとする試みがなされてきている（Ｓｏｌｉｄ　５ｔ
ａｔｅ　Ｄｅｖ、ａｎｄ　Ｍａｔｅｒ、Ｅｘｔ、Ａｂｓ
ｔ、Ｔｏｋｙｏ。

１９８７６．５５）。このため、半導体材料としては、
キャリア移動度の大きいＰｏ１ｙ−３ｉが用いられる、
　Ｐｏ１ｙ−５ｉはＡ−８ｉに比ベキャリアの移動度が
１桁以上大きいという長所を有する反面、ＭＯＳ　（Ｍ
ｅｔａｌ　Ｑｘｉｄｅ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ）
＃を造のトランジスタを形成した場合、逆方向リーク電
流リーク電流が大きいという短所がある０表示装置にお
けるＴＰＴの逆方向リーク電流が大きいと、中間調を有
する色彩の表示（フルカラー表示）が難しく、せいぜい
８色表示（マルチカラー表示）が限度である。つまり、
Ａ−８ｉ材料を用いれば中間調表示が可能であるが１周
辺回路を外付けしなけ−ればならず、一方、Ｐｏ１ｙ−
５ｉ材料を用いれば周辺回路を表示装置に内蔵できるが
、中間調表示が難しいということになる。このため、Ａ
−８ｉ材料を用いてＴＰＴを形成し、周辺回路部分のみ
をレーザなどの処理を行うことによってキャリアの移動
度を大きくしようとする試みがある。一般に、Ａ−３ｉ
材料を用いたＴＰＴは逆スタが構造（例えば、　Ａｐｐ
ｌ、　Ｐｈｙｓ、　Ｌｅｔｔ、、±５　、１７１　（１
９８４）参照）を有しており、ゲート電を低温に保った
ままチャネル領域、とりわけゲート絶縁膜とＡ−８ｉと
の界面領域をレーザアニールすることは難しい。

したがって、キャリア移動度が十分に増加せず、周辺回
路の駆動も難しい。

〔発明が解決しようとする課題〕

上記従来技術は１表示装置を形成するためのプロセスに
ついて十分に配慮されておらず、従って、周辺回路部と
画素部に異なった特性のＴＰＴを分担させることが実際
問題として困難であった。

本発明の目的は、周辺回路を内蔵し、かつ、表示特性の
すぐれた表示装置の構造とその製造方法を提供すること
である。

〔課題を解決するための手段〕

上記目的は１表示装置の表示部（画素部）のＴＰＴチャ
ネル領域の結晶性を、表示部のＴＰＴソース、ドレイン
領域の結晶性、および周辺駆動回路部のＴＰＴの結晶性
よりも低くすることによって達成される。さらに具体的
な場合を述べれば、表示装置の周辺駆動回路部分のＴＰ
ＴをＰｏ１ｙ−５Ｌで形成し、画素部のＴＰＴでは、ソ
ースとドレイン領域をＰｏ１ｙ　−Ｓｉで、チャネル領
域をＡ−３ｉで形成する構造によって達成される。また
、上記目的は、表示装置の周辺回路部分のＴＰＴを形成
するのに、レーザなどを用いてＡ−８ｉの結晶化と不純
物原子の活性化を行い、画素部のＴＰＴを形成するのに
、レーザなどを用いて不純物原子の活性化を行う製造方
法によって達成される。

〔作用〕

本発明の作用を第１図に示すようなコープレーナ型のＴ
ＰＴ構造を例に説明する。これらのＴＰＴはｎ＋−１−
ｎ＋型の構成を有する。周辺駆動回路部のＴＰＴは、第
１図（ａ）に示すように、ｎ＋−１−ｎ＋領領域Ｐｏ１
ｙ　−Ｓｉで形成されるため大きなキャリアの移動度を
有し、回路の駆動が容易に行なわれる。このＴＰＴには
大きな逆方向リーク電流が流れるが１周辺回路における
駆動モードのオン、オフは正とゼロの電圧で行われるた
め、回路の駆動への影響は小さい０画素部のＴＰＴは、
第１図（ｂ）に示すように、ｎ十領域はＰｏ１ｙ　−Ｓ
ｉで形成され、ｉ領域はＡ−８ｉで形成されている。

一般に、ＴＰＴにおけるキャリアの移動度と逆方向リー
ク電流は、それぞれ、チャネル領域のシリコンの結晶性
と抵抗率によって決る。チャネル領域をＡ−８ｉで形成
しているため、キャリアの移動度は約１　ａｌ　／　Ｖ
　ｓと小さいが、抵抗率が１０７Ω１以上あるためリー
ク電流は１Ｏ−１２Ａ　と小さく、中間調表示が可能で
ある。

レーザなどを用いた本発明の製造方法について説明する
。ガラス基板上に減圧ＣＶＤ（ＬｏｗＰｒｅｓｓｕｒｅ
ＣＶ　Ｄ　：略してＬＰＧＶＤ）法によりＡ−３ｉ膜を
形成する。キャッピング用の５ｉＯｚ膜を堆積させた後
、周辺駆動回路形成領域に約３００ｍＪ／ｃｓｉのレー
ザを照射し、この領域をＰｏ１ｙ　−Ｓｉに変換する。

ホト、エッチ工程によってシリコン膜を島切りした後、
ゲート電極用のシリコン膜をＬＰＧＶＤ法により堆積さ
せる。ホト。

エッチ工程後、イオン打込み法によりリンを打込む。次
に、約２００ｍＪ／ｃｊのレーザを周辺駆動回路領域と
画素領域の両方に照射し、周辺駆動回路領域のソース、
ドレインの不純物原子を活性化させる。また、ゲート領
域と画素領域におけるソ−入、ドレイン領域はＡ−８ｉ
の結晶化と不純物の活性化を同時に行わせる。画素領域
のチャネル部は上部がゲート電極でおおわれているため
、Ａ−３ｉはＰｏ１ｙ　−Ｓｉに変換されずに残る。こ
の製造方法によれば１周辺駆動回路部がＰｏ１ｙ　−Ｓ
ｉで構造され、画素部のソース、ドレインはＰｏ１ｙ　
−Ｓｉにより、チャネル領域はＡ−８ｉにより構成され
る表示装置が得られる。

〔実施例〕

以下、本発明の詳細な説明する。

第１図（ａ）、（ｂ）は、それぞれ、周辺回路部と画素
部とに用いられるＴＰＴの断面構造の例を示す。（ａ）
のＴＰＴにおけるソース、ドレイン、チャネル領域はＰ
ｏ１ｙ　−Ｓｉで構成されている。

このため、キャリアの移動度は３５ａ＃／Ｖｓ、ゲート
に一５ｖの電圧を印加したときの逆方向リーク電流は５
　Ｘ　１０−”Ａ　である、（ｂ）のＴＰＴにおけるソ
ースとドレイン領域はＰｏ１ｙ　−Ｓｉで構成されてい
るが、チャネル領域はＡ−３ｉで構成されている。この
ため、キャリアの移動度は約１ｄ／Ｖｓと小さいが、ゲ
ート電極に一５ｖを印加したときの逆方向リーク電流は
３×１０″″１２Ａ　と小さい。（ａ）、（ｂ）のＴＰ
Ｔを、それぞれ、周辺回路部と画素部とに用いると、良
好な回路駆動と中間調表示用液晶駆動を行う。

第２図は本発明の製造方法の一例を示す。ガラス基板上
にＬＰＣＶＤ法により５５０℃でＡ−Ｓｉ膜を８００人
堆積する。キャッピング用の５ｉＣ）ｚ膜を常圧ＣＶＤ
法により１０００人堆積させた後、（ａ）に示すように
、周辺回路部のみエキシマレーザ（波長；３０８ｎｍ、
エネルギー：３００ｍＪ／ａ＃）　　を照射し、Ａ−８
ｉ膜をＰｏ１ｙ−５Ｌ膜に変換する。ホト、エッチ工程
の後、ゲート電極用ニＬ　Ｐ　Ｇ　Ｖ　Ｄ膜を５５０℃
で１０００人堆積させる。ホッ、エッチ工程の後、イオ
ン打込み法により（Ｐ　（リン）を３０ＫｅＶのエネル
ギで５　Ｘ　１０’δのドース量を打込む。キャッピン
グ用のＳｉＣ２膜を１００ｏ人堆積させる。（ｂ）。

（ｂ）′に示すように、周辺回路部と画素部いずれも２
００ｍＪ／ｃｄのエキシマレーザを照射する。

これにより、周辺回路部のソース、ドレイン領域の不純
物が活性化される。また、（ｂ）と（ｂ）′のゲート電
極部と（ｂ）′の画素部のソース、ドレイン領域は不純
物の活性化と共にＡ　−Ｓ　ｉの結晶化が行なわれる。

（ｂ）’の画素部のチャネル領域は、レーザエネルギが
ゲート電極部に吸収されるため結晶化は起らない。ホト
、エッチ工程の後、配線用のＡＱを堆積させる。ホト、
エッチ工程の後透明電極であるＩ　Ｔ　Ｏ（Ｉｎｄｉｕ
＋＋＋　ＴｉｔａｎＱｘｙｄｅ）を堆積させる。ホト、
エッチ工程の後、他の一枚のガラス基板（偏光板および
カラーフィルタ付）との間に液晶を封入して表示装置が
完成する。第３図に、本実施例上面概略図を示す。周辺
回路である走査回路には、シフトレジスタ、レベルシフ
タ、マルチプレクサが内蔵されている。周辺回路である
信号回路には、インバータとマルチプレクサが内蔵され
ている。表示部には３９６×１３３ドツトの画素を並べ
た。開口率は７０％である。

以上のような構造とプロセスにより１周辺回路を同一基
板に内蔵した６４色の中間調色彩の表示が可能となる表
示装置が得られる。

〔発明の効果〕

本発明によれば、中間調色彩表示が可能で１周辺回路を
同一基板上に内蔵した表示装置を可能にする効果がある
。

【図面の簡単な説明】

第１図は本発明の一実施例の構造図、第２図は本発明の
製造方法の概略図、第３図は本発明の一実施例の平面構
造図である。 １・・・ガラス基板、２・・・ソース、３・・・ドレイ
ン、４・・・チャネル領域（多結晶シリコン）、５・・
・チャネル領域（アモルファスシリコン）、６・・・ゲ
ート絶縁膜、７・・・ゲート電極、８・・・パッシベー
ション膜、９・・・アルミ電極、１ｏ・・・ＬＰＣＶＤ
膜、１１・・・キャップ膜、１２・・・レーザ光。 （ａ−＞ 第 図 第２図

Claims (1)

1. 【特許請求の範囲】 １、少くとも、薄膜半導体から成る第１の能動素子と画
   素電極と表示媒質から成る画素をマトリクス状に配列し
   た表示部と、前記表示部を制御する薄膜半導体から成る
   第２の能動素子を含む制御回路とを有する薄膜半導体表
   示装置において、前記第１の能動素子チャネル部の結晶
   性を前記第２の能動素子の結晶性および前記第１の能動
   素子のソース、ドレイン部の結晶性よりも低くしたこと
   を特徴とする薄膜半導体表示装置。 ２、前記薄膜半導体表示装置の第１の能動素子の不純物
   の活性化をエネルギビームを用いて１度以上行い、第２
   の能動素子の結晶性の向上および不純物の活性化をおの
   おの一度以上行うことを特徴とする薄膜半導体表示装置
   の製造方法。