JP2003168691A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＴＦＴのトランジスタ特性を高レベルで均質
化するのみならず、特にＴＦＴの高速駆動が要求される
領域とさほど要求されない領域とに応じて、各々の領域
に必要とされる素子特性を考慮して、これらのＴＦＴを
より効率良く作製する。 【解決手段】 高い駆動能力を要する第１の領域には、
ａ−Ｓｉ膜をアイランドパターン１１（又はリボンパタ
ーン）にリソグラフィー及びエッチングによりパターニ
ングした状態でＣＷレーザ光を低速で照射し、高い駆動
能力を要しない第２の領域には、ａ−Ｓｉ膜のベタ膜の
ままＣＷレーザ光を高速で照射する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、並びに半導体製造装置に関し、特に、無ア
ルカリガラス等の非晶質基板上に、各々複数の薄膜トラ
ンジスタを有してなる画素領域及びその周辺回路領域が
設けられてなる半導体装置、いわゆるシステム・オン・
パネルに適用して好適である。

【０００２】

【従来の技術】薄膜トランジスタ（ＴＦＴ：Thin Film
Transistor）は、極めて薄く微細な動作半導体薄膜に形
成されるものであるため、近時の大面積化の要請を考慮
して大画面の液晶パネル等への搭載が検討されており、
特に、システム・オン・パネル等への適用が期待されて
いる。

【０００３】前記システム・オン・パネルでは、無アル
カリガラス等の非晶質基板上に複数の多結晶半導体ＴＦ
Ｔ（特に多結晶シリコンＴＦＴ（ｐ−ＳｉＴＦＴ））を
形成する。この場合、半導体薄膜としてアモルファスシ
リコン（ａ−Ｓｉ）膜を成膜した後、紫外波長・短パル
スのエキシマレーザを照射することで、ガラス基板に影
響を与えずａ−Ｓｉ膜のみを溶融結晶化させて動作半導
体薄膜として機能する多結晶シリコン膜（ｐ−Ｓｉ膜）
を得る方法が主流である。

【０００４】

【発明が解決しようとする課題】システム・オン・パネ
ルの大面積化に対応した高出力且つ線状のビームを出射
するエキシマレーザが開発されているが、レーザ結晶化
によって得られるｐ−Ｓｉ膜は照射エネルギー密度だけ
でなくビームプロファイルや膜表面の状態等の影響を受
け易く、結晶粒径の大きなものを大面積に均一に形成す
るのは難しかった。エキシマレーザによって結晶化した
試料をＡＦＭで観察すると、ランダムに発生した核から
等方的に成長した結晶粒はそれぞれ正多角形に近い形状
を呈し、結晶粒同士が衝突する結晶粒界に突起が見ら
れ、結晶粒径は１μｍに満たない。

【０００５】このように、エキシマレーザを用いた結晶
化によって得られるｐ−Ｓｉ膜を用いてＴＦＴを作製し
た場合、チャネル領域には多数の結晶粒が含まれる。結
晶粒径が大きくチャネル内に存在する粒界が少ないと移
動度が大きく、チャネル領域となった部分の結晶粒径が
小さくチャネル内に粒界が多数存在すると、移動度が小
さくなる等のように粒径に依存してＴＦＴのトランジス
タ特性のバラツキが生じ易いという問題がある。また、
結晶粒界には欠陥が多く、チャネル内部に粒界が存在す
ることによりトランジスタ特性が抑えられてしまう。

【０００６】本発明は、前記課題に鑑みてなされたもの
であり、ＴＦＴのトランジスタ特性を高レベルで均質化
するのみならず、特にＴＦＴの高速駆動が要求される領
域とさほど要求されない領域とに応じて、各々の領域に
必要とされる素子特性を考慮して、これらのＴＦＴをよ
り効率良く作製することを可能とする半導体装置の製造
方法を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明者は、鋭意検討の
結果、以下に示す発明の諸態様に想到した。

【０００８】本発明では、基板上に、各々複数の薄膜ト
ランジスタを有し、高駆動能力の第１の領域及び前記第
２の領域に比して駆動能力の低い第２の領域が設けられ
てなる半導体装置の製造方法を対象とする。

【０００９】本発明の半導体装置の製造方法は、前記第
１の領域の全面及び前記第２の領域の全面にそれぞれ半
導体膜を形成する工程と、前記第１の領域については、
前記半導体膜を複数の島状又は帯状のパターンに加工し
た後、前記各パターンに時間に対して連続的にエネルギ
ーを出力するエネルギービームを照射して結晶化する工
程と、前記第２の領域については、全面に前記半導体膜
が形成された状態で前記エネルギービームを照射して結
晶化する工程とを含む。

【００１０】

【発明の実施の形態】−本実施形態の骨子− 先ず、本実施形態の骨子について述べる。時間に対して
連続したエネルギービーム、例えばＣＷレーザ光による
結晶化技術をシステム・オン・パネルの画素領域及びそ
の周辺回路領域の各ＴＦＴに適用することにより、これ
らのＴＦＴのトランジスタ特性を高レベルで均質化する
ことが可能となる。

【００１１】この場合、結晶化するパワー或いは速度に
よって結晶性を制御することができる。高パワー或いは
低速で照射したときには、単位体積当たりのパワーの注
入量が多くなり、粒径（グレイン）の大きく高移動度の
ＴＦＴ素子特性を得ることができるのに対し、低パワー
或いは高速で照射したときには、エキシマレーザで結晶
化したような小さなグレインの結晶となり移動度も低く
なる。

【００１２】高駆動能力に対応した結晶を形成するため
高パワー、低速照射を行う際の問題として考えられるの
は、ＣＷレーザ光を照射する領域にａ−Ｓｉ膜が全面形
成されている場合、この全面形成のａ−Ｓｉ膜（ベタ
膜）に剥離が発生する点である。

【００１３】このベタ膜の剥離を防止するための最も簡
単な方法は、基板全面を同条件で照射することである。
しかしながら、かなりの高速で照射しない限り照射を完
了するまで長時間を要し、更にこの条件では高速駆動が
要求される回路を動作させるような結晶状態は得られな
い。その一方で、低速で良質の結晶を形成する条件によ
るベタ膜の全面照射では時間がかかりすぎる。

【００１４】本実施形態では、各領域に設けられるＴＦ
Ｔに必要とされる特性に合わせて、ＣＷレーザ光を照射
する際のａ−Ｓｉ膜の状態を変え、それに合わせて照射
速度を変えて効率を向上させる。

【００１５】図１は、駆動能力の異なる領域を有するシ
ステム・オン・パネルのビーム照射を示す模式図であ
り、（ａ）が平面図、（ｂ）が断面図である。ガラス基
板上にＴＦＴの動作半導体薄膜を形成するに際して、高
移動度を必要としない領域（第２の領域２）、具体的に
は画素部、セレクタ、デコーダ、ＤＡＣ、アンプ、アナ
ログスイッチ、及びゲートスキャン等（図示の例ではゲ
ートドライバ及び画素部）にはａ−Ｓｉのベタ膜３に、
時間に対して連続的にエネルギーを出力するエネルギー
ビーム、ここでは、Ｎｄ系レーザ、Ｎｄ：ＹＡＧレー
ザ、Ｎｄ：ＹＶＯ₄レーザ、Ｎｄ：ＹＡｌＯ₃レーザ、Ｎ
ｄ：ＹＬＦレーザ等の半導体励起の固体レーザによるＣ
Ｗレーザ光を矢印Ａ１で示す方向に、チャネルの設計に
関係なく高速で照射する。なお、これらのレーザ光の第
２高調波又は第３高調波を用いることが好ましい。

【００１６】データドライバのうち、バッファ領域につ
いては、上記と同様の理由でベタ膜４の状態で高速照射
が可能である。

【００１７】これに対して、高移動度を必要とする領域
（第１の領域１）、具体的にはデータシフトレジスタ、
データレジスタ、及びデータ変換メモリ等（図示の例で
はデタドライバ）には、予め島状（アイランド）パター
ン５をパターニングで形成しておき、この状態において
矢印Ａ１で示す方向に上記の半導体励起の固体レーザに
よるＣＷレーザ光を低速で照射する。このとき、アイラ
ンドパターン５は結晶粒が大きい流線形状のフローパタ
ーンに形成されて再結晶化する。

【００１８】アイランドパターン５の具体的形状として
は、少なくともその一端部を凸形状とする。具体的に
は、図３（ａ）のような二等辺三角形状や、図３（ｂ）
のような半円形状、図３（ｃ）のような直角三角形状、
等が好適である。また、前記一端部を凹形状とする場合
には、図３（ｄ）のように、その両隅部の内角を４５°
以上とすることが好ましい。

【００１９】更に、アイランドパターン５は、その最も
狭い部分の幅が１００μｍ以下とすることが好適であ
る。１００μｍ以上である場合には、図３（ｅ）のよう
に、両隅部を半径５μｍ以下の円弧形状とすることが好
ましい。

【００２０】本実施形態では、駆動能力に応じて、高駆
動能力を要する第１の領域１のみにアイランドパターン
５を形成しておき、この状態で低速照射して高精度の動
作半導体薄膜を形成し、高駆動能力を要しない第２の領
域２には効率を優先させてベタ膜３のまま高速照射す
る。これにより、ベタ膜の剥離を防止しつつも極めて効
率良くＴＦＴの動作半導体薄膜を形成することができ
る。

【００２１】また、結晶の流れる方向とチャネルの方向
を平行にした方が、同じトランジスタでも高移動度を得
ることができることが判っている。そこで、高移動度を
必要とする第１の領域１には結晶の流れる方向とチャネ
ルの方向を平行とする一方で、高移動度を必要としない
第２の領域２には方向に関係なく照射し結晶化して照射
の効率を優先することができる。

【００２２】なお、第２の領域２には、アイランドパタ
ーン５の替わりに、図３のような帯状（リボンパター
ン）６を形成するようにしても良い。

【００２３】−ＴＦＴの作製− 上述した本発明の骨子を踏まえ、本発明をＴＦＴの作製
に適用した具体的な実施形態について図面を参照しなが
ら詳細に説明する。

【００２４】以下、上述の時間に対して連続的に出力す
るエネルギービームを用いたｎチャネル薄膜トランジス
タの作製例について説明する。図４〜図７は、この薄膜
トランジスタの製造方法を工程順に示す概略断面図であ
る。

【００２５】基板としては、上述と同様に、非晶質基板
であるＮＡ３５のガラス基板２１を使用する。先ず、図
４（ａ）に示すように、ガラス基板２１上に膜厚４００
ｎｍ程度のＳｉＯ₂バッファ層２２と非晶質シリコン薄
膜（ａ−Ｓｉ膜）を形成し、水素出しのために４５０
℃、２時間の熱処理を行う。バッファ層としては、更に
ＳｉＮ膜を加えても良い。なお、水素出しは熱処理に限
定したものではなく、エネルギービームを低エネルギー
側から次第に増加させながら、多数回照射して行っても
良い。

【００２６】続いて、時間に対して連続的に出力するエ
ネルギービームを用いてａ−Ｓｉ膜を結晶化し、動作半
導体薄膜１１を形成する。この場合、上述したように、
高い駆動能力を要する第１の領域には、ａ−Ｓｉ膜をア
イランドパターン又はリボンパターンにリソグラフィー
及びエッチングによりパターニングした状態でＣＷレー
ザ光を低速で照射し、高い駆動能力を要しない第２の領
域には、ａ−Ｓｉ膜のベタ膜のままＣＷレーザ光を高速
で照射する。

【００２７】エネルギービームとしては、ＤＰＳＳレー
ザを用いて、波長５３２ｎｍ、エネルギービームの不安
定性＜０．１ｒｍｓ％ノイズ、出力不安定性＜±１％／
ｈの線状ビームを用いる。

【００２８】続いて、結晶化されたアイランド状又はリ
ボン状の半導体薄膜及びベタ膜にＴＦＴアイランド領域
を形成する。この場合、アイランド状又はリボン状の半
導体薄膜の端から１０μｍ以上内側をパターニングする
ことが好ましい。またこのとき、リボン状の半導体薄膜
の中心軸上にＴＦＴのチャネル領域が位置するように加
工する。即ち、完成したＴＦＴにおいて流れる電流はレ
ーザ光の走査方向と一致する。

【００２９】続いて、図４（ｂ）に示すように、動作半
導体薄膜１１上に膜厚１０ｎｍ〜２００ｎｍ程度にゲー
ト酸化膜となるシリコン酸化膜２３をＰＥＣＶＤ法によ
り形成する。このとき、他の手法、例えばＬＰＣＶＤ法
又はスパッタリング法等を利用しても良い。また、下地
にＳｉＮ膜を形成するようにしても良い。この場合、例
えば、ＳｉＮ膜（５０ｎｍ）／ＳｉＯ₂膜（２００ｎ
ｍ）／動作半導体薄膜となる。

【００３０】続いて、図４（ｃ）に示すように、膜厚３
００ｎｍ程度となるようにアルミニウム膜（又はアルミ
ニウム合金膜）２４をスパッタリング法により成膜形成
する。

【００３１】続いて、図５（ａ）に示すように、アルミ
ニウム膜２４をフォトリソグラフィー及びそれに続くド
ライエッチングにより電極形状にパターニングし、ゲー
ト電極２４を形成する。

【００３２】続いて、図５（ｂ）に示すように、パター
ニングされたゲート電極２４をマスクとしてシリコン酸
化膜２３をパターニングし、ゲート電極形状に倣ったゲ
ート酸化膜２３を形成する。

【００３３】続いて、図５（ｃ）に示すように、ゲート
電極２４をマスクとして動作半導体薄膜１１のゲート電
極２４の両側部位にイオンドープする。具体的には、ｎ
型不純物、ここではリン（Ｐ）を加速エネルギー２０ｋ
ｅＶ、ドーズ量４×１０¹⁵／ｃｍ²の条件でイオンドー
プし、ソース／ドレイン領域を形成する。その後、水素
出しのために熱処理を施す。

【００３４】続いて、図６（ａ）に示すように、ソース
／ドレイン領域のリンを活性化するためにエキシマレー
ザ照射を行った後、図６（ｂ）に示すように、全面を覆
うように膜厚３００ｎｍ程度にＳｉＮを堆積し、層間絶
縁膜２５を形成する。その後、熱処理を施す。

【００３５】続いて、図７（ａ）に示すように、ゲート
電極２４上、動作半導体薄膜１１のソース／ドレイン領
域上をそれぞれ露出させるコンタクトホール２６を層間
絶縁膜２５に開口形成する。

【００３６】続いて、図７（ｂ）に示すように、各コン
タクトホール２６を埋め込むようにアルミニウム等の金
属膜２７を形成した後、図７（ｃ）に示すように、金属
膜２７をパターニングし、それぞれコンタクトホール２
６を通じてゲート電極２４、動作半導体薄膜１１のソー
ス／ドレイン領域と導通する配線２７を形成する。しか
る後、全面を覆う保護膜の形成等を経て、ｎ型ＴＦＴを
完成させる。

【００３７】以上説明したように、本実施形態によれ
ば、ＴＦＴのトランジスタ特性を高レベルで均質化する
のみならず、特にＴＦＴの高速駆動が要求される領域と
さほど要求されない領域とに応じて、各々の領域に必要
とされる素子特性を考慮して、これらのＴＦＴをより効
率良く作製することが可能となる。これにより、当該Ｔ
ＦＴを多数備えてなる高性能な周辺回路一体型ＴＦＴ−
ＬＣＤ、システム・オン・パネル、システム・オン・ガ
ラス等が実現可能となる。

【００３８】以下、本発明の諸態様を付記としてまとめ
て記載する。

【００３９】（付記１）基板上に、各々複数の薄膜トラ
ンジスタを有し、高駆動能力の第１の領域及び前記第１
の領域に比して駆動能力の低い第２の領域が設けられて
なる半導体装置の製造方法であって、前記第１の領域の
全面及び前記第２の領域の全面にそれぞれ半導体膜を形
成する工程と、前記第１の領域については、前記半導体
膜を複数の島状又は帯状のパターンに加工した後、前記
各パターンに時間に対して連続的にエネルギーを出力す
るエネルギービームを照射して結晶化する工程と、前記
第２の領域については、全面に前記半導体膜が形成され
た状態で前記エネルギービームを照射して結晶化する工
程とを含むことを特徴とする半導体装置の製造方法。

【００４０】（付記２）前記第１の領域については、前
記エネルギービームを低速で走査させ、前記第２の領域
については、前記エネルギービームを高速で走査させる
ことを特徴とする付記１に記載の半導体装置の製造方
法。

【００４１】（付記３）前記第１の領域の前記各パター
ンに前記エネルギービームを照射したときに、前記各パ
ターンを結晶粒が大きい流線形状のフローパターンに形
成して再結晶化することを特徴とする付記１又は２に記
載の半導体装置の製造方法。

【００４２】（付記４）前記第２の領域の前記半導体膜
に前記エネルギービームを照射したときに、前記半導体
膜を前記フローパターンに形成することなく再結晶化す
ることを特徴とする付記３に記載の半導体装置の製造方
法。

【００４３】（付記５）前記第１の領域及び前記第２の
領域を同一平面上に形成することを特徴とする付記１〜
４のいずれか１項に記載の半導体装置の製造方法。

【００４４】（付記６）前記第１の領域は、データレジ
スタ、データシフトレジスタ、及びデータ変換メモリの
うち少なくとも一種を含むことを特徴とする付記５に記
載の半導体装置の製造方法。

【００４５】（付記７）前記第２の領域は、画素部、セ
レクタ、デコーダ、ＤＡＣ、アンプ、アナログスイッ
チ、及びゲートスキャンのうち少なくとも一種を含むこ
とを特徴とする付記５又は６に記載の半導体装置の製造
方法。

【００４６】（付記８）前記第１の領域の前記パターン
は、その最も狭い部分の幅が１００μｍ以下であること
を特徴とする付記１〜７のいずれか１項に記載の半導体
装置の製造方法。

【００４７】（付記９）前記第１の領域の前記パターン
は、その最も狭い部分の幅が１００μｍ以上である場
合、少なくとも一端部における両隅部が円弧形状とされ
ていることを特徴とする付記１〜７のいずれか１項に記
載の半導体装置の製造方法。

【００４８】（付記１０）前記円弧形状の半径が５μｍ
以下であることを特徴とする付記９に記載の半導体装置
の製造方法。

【００４９】（付記１１）前記第１の領域の前記パター
ンは、少なくとも一端部が凸形状とされていることを特
徴とする付記１〜１０のいずれか１項に記載の半導体装
置の製造方法。

【００５０】（付記１２）前記第１の領域の前記パター
ンは、少なくとも一端部が両隅部の内角が４５°以上と
なる凹形状とされていることを特徴とする付記１〜１０
のいずれか１項に記載の半導体装置の製造方法。

【００５１】（付記１３）時間に対して連続的にエネル
ギーを出力する半導体励起の固体レーザにより、前記エ
ネルギービームを照射することを特徴とする付記１〜１
２のいずれか１項に記載の半導体装置の製造方法。

【００５２】（付記１４）前記半導体励起の固体レーザ
は、Ｎｄ系レーザ、Ｎｄ：ＹＡＧレーザ、Ｎｄ：ＹＶＯ
₄レーザ、Ｎｄ：ＹＡｌＯ₃レーザ、Ｎｄ：ＹＬＦレーザ
のうちから選ばれた一種であることを特徴とする付記１
３に記載の半導体装置の製造方法。

【００５３】（付記１５）前記エネルギービームの第２
高調波又は第３高調波を用いることを特徴とする付記１
３又は１４に記載の半導体装置の製造方法。

【００５４】（付記１６）結晶化した前記第１及び前記
第２の領域に素子の動作半導体薄膜をパターン形成する
際に、前記第１の領域の前記各パターンの端から１０μ
ｍ以上内側をパターニングすることを特徴とする付記１
〜１５のいずれか１項に記載の半導体装置の製造方法。

【００５５】

【発明の効果】本発明によれば、ＴＦＴのトランジスタ
特性を高レベルで均質化するのみならず、特にＴＦＴの
高速駆動が要求される領域とさほど要求されない領域と
に応じて、各々の領域に必要とされる素子特性を考慮し
て、これらのＴＦＴをより効率良く作製することが可能
となる。

【図面の簡単な説明】

【図１】本実施形態の骨子を説明するための模式図であ
る。

【図２】本実施形態の原理的説明をするための模式図で
ある。

【図３】本実施形態に係るＴＦＴの動作半導体薄膜の端
部形状を拡大して示す概略平面図である。

【図４】本実施形態に係るＴＦＴの製造方法を工程順に
示す概略断面図である。

【図５】図４に引き続き、本実施形態に係るＴＦＴの製
造方法を工程順に示す概略断面図である。

【図６】図５に引き続き、本実施形態に係るＴＦＴの製
造方法を工程順に示す概略断面図である。

【図７】図６に引き続き、本実施形態に係るＴＦＴの製
造方法を工程順に示す概略断面図である。

【符号の説明】

１ 第１の領域 ２ 第２の領域 ３，４ ベタ膜 ５ 島状（アイランド）パターン ６ 帯状（リボンパターン） １１ 動作半導体薄膜 ２１ ガラス基板 ２２ ＳｉＯ₂バッファ層 ２３ ゲート酸化膜（シリコン酸化膜） ２４，３２ ゲート電極（アルミニウム膜） ２５ 層間絶縁膜 ２６ コンタクトホール ２７ 配線（金属膜）

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 GA59 JA25 KA04 MA12 MA30 NA21 PA06 5F052 AA02 BA01 BA13 BA18 BB02 BB04 BB07 DA02 EA01 EA15 FA02 FA22 JA01 5F110 AA30 BB02 CC02 DD02 DD13 DD14 DD17 EE03 EE06 EE38 EE44 FF02 FF28 FF30 FF32 GG02 GG13 HJ01 HJ04 HJ12 HJ23 HL03 NN04 NN24 NN33 NN40 NN78 PP03 PP04 PP05 PP06 PP24 PP31 PP35 QQ11

Claims (6)

【特許請求の範囲】
1. 【請求項１】 基板上に、各々複数の薄膜トランジスタ
   を有し、高駆動能力の第１の領域及び前記第１の領域に
   比して駆動能力の低い第２の領域が設けられてなる半導
   体装置の製造方法であって、 前記第１の領域の全面及び前記第２の領域の全面にそれ
   ぞれ半導体膜を形成する工程と、 前記第１の領域については、前記半導体膜を複数の島状
   又は帯状のパターンに加工した後、前記各パターンに時
   間に対して連続的にエネルギーを出力するエネルギービ
   ームを照射して結晶化する工程と、 前記第２の領域については、全面に前記半導体膜が形成
   された状態で前記エネルギービームを照射して結晶化す
   る工程とを含むことを特徴とする半導体装置の製造方
   法。
2. 【請求項２】 前記第１の領域については、前記エネル
   ギービームを低速で走査させ、前記第２の領域について
   は、前記エネルギービームを高速で走査させることを特
   徴とする請求項１に記載の半導体装置の製造方法。
3. 【請求項３】 前記第１の領域の前記各パターンに前記
   エネルギービームを照射したときに、前記各パターンを
   結晶粒が大きい流線形状のフローパターンに形成して再
   結晶化することを特徴とする請求項１又は２に記載の半
   導体装置の製造方法。
4. 【請求項４】 前記第２の領域の前記半導体膜に前記エ
   ネルギービームを照射したときに、前記半導体膜を前記
   フローパターンに形成することなく再結晶化することを
   特徴とする請求項３に記載の半導体装置の製造方法。
5. 【請求項５】 時間に対して連続的にエネルギーを出力
   する半導体励起の固体レーザにより、前記エネルギービ
   ームを照射することを特徴とする請求項１〜４のいずれ
   か１項に記載の半導体装置の製造方法。
6. 【請求項６】 結晶化した前記第１及び前記第２の領域
   に素子の動作半導体薄膜をパターン形成する際に、前記
   第１の領域の前記各パターンの端から１０μｍ以上内側
   をパターニングすることを特徴とする請求項１〜５のい
   ずれか１項に記載の半導体装置の製造方法。