JP2004311935A - 単結晶シリコン膜の製造方法 - Google Patents

単結晶シリコン膜の製造方法 Download PDF

Info

Publication number
JP2004311935A
JP2004311935A JP2003391471A JP2003391471A JP2004311935A JP 2004311935 A JP2004311935 A JP 2004311935A JP 2003391471 A JP2003391471 A JP 2003391471A JP 2003391471 A JP2003391471 A JP 2003391471A JP 2004311935 A JP2004311935 A JP 2004311935A
Authority
JP
Japan
Prior art keywords
region
single crystal
crystal
seed
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003391471A
Other languages
English (en)
Inventor
Myung Kwan Ryu
明 官 柳
Ho Nyeon Lee
鎬 年 李
Jae Chul Park
宰 撤 朴
Eok Su Kim
億 洙 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hydis Technologies Co Ltd
Original Assignee
Boe Hydis Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Boe Hydis Technology Co Ltd filed Critical Boe Hydis Technology Co Ltd
Publication of JP2004311935A publication Critical patent/JP2004311935A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/428—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Abstract

【課題】結晶化用で、より簡単なマスクを使用して、容易な方法で所望の位置に望みの大きさで単結晶Ｓｉを形成させる方法を提供する。
【解決手段】透明又は半透明の基板上に半導体層又は金属薄膜を形成する段階と、レーザー照射を用いた結晶化方法で前記半導体層又は金属薄膜が形成された基板上に所望の大きさの単結晶シード領域を形成する段階と、前記単結晶シード領域をシード（ｓｅｅｄ）として、前記半導体層又は金属薄膜の所望の領域を単結晶領域に変換させる段階とを含んで構成される。
【選択図】図１４

Description

本発明は半導体薄膜の製造方法に関するものであり、より詳細にはレーザー照射（ｉｒｒａｄｉａｔｉｏｎ）とレーザー照射される半導体薄膜がある基板上で、非晶質または多結晶質の薄膜から所望の位置に所望の大きさで単結晶の薄膜を得ることができる単結晶シリコン膜の製造方法に関するものである。
一般的に、ＬＣＤや、有機ＥＬ材料を利用したＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等に利用される中心（ｃｏｒｅ）スイッチング素子である薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下ＴＦＴと記す）は、上記デバイスの平板ディスプレイ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ、以下ＦＰＤと記す）の性能に対して最も重要な半導体装置である。
ＴＦＴの性能を判断する基準である移動度（ｍｏｂｉｌｉｔｙ）や漏洩電流（ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）等は電荷搬送体が移動する経路（ｃｈａｎｎｅｌ）である活性層（ａｃｔｉｖｅ ｌａｙｅｒ）を形成するシリコン（Ｓｉ）薄膜がどのような状態（ｓｔａｔｅ）またはどのような構造（ｓｔｒｕｃｔｕｒｅ）を有するかによって大きく左右される。現在商用化されているＬＣＤの場合、大部分のＴＦＴの活性層が非晶質シリコン（ａｍｏｒｐｈｏｕｓ Ｓｉ：以下ａ−Ｓｉと記す）薄膜である。
ａ−Ｓｉを利用したａ−Ｓｉ ＴＦＴは移動度が約０．５ｃｍ２／Ｖｓと非常に低いために、ａ−Ｓｉ ＴＦＴを用いてＬＣＤに入っている要求されるすべてのスイッチング素子を作るには制限がある。これはＬＣＤの周辺回路用スイッチング素子の場合、非常に速いスピードでの動作が要求され、この高速動作をａ−Ｓｉ ＴＦＴでは達成できないためである。
したがって、周辺回路用スイッチング部品、例えば、駆動回路（ｄｒｉｖｅｒ ｃｉｒｃｕｉｔ）、種々のコントローラ、そしてデジタル−アナログ−コンバーター（Ｄｉｇｉｔａｌ−Ａｎａｌｏｇｕｅ−Ｃｏｎｖｅｒｔｅｒ、ＤＡＣ）等は、ＬＣＤ駆動に要求される速いスピードに対応するように、単結晶Ｓｉ上に集積されたスイッチング素子で形成される。一方、ａ−Ｓｉ ＴＦＴの場合、スイッチング機能を有すると同時に画質を確保するのに必須的な低い漏洩電流特性を示すために、画素スイッチング素子として用いられる。
多結晶Ｓｉ（ｐｏｌｙ−Ｓｉ）を利用したＴＦＴは、移動度が数十〜数百ｃｍ２／Ｖｓと高いために周辺回路用に対応可能な高い駆動速度を出すことができる。そのためにガラス基板上にｐｏｌｙ−Ｓｉを形成すれば、画素領域だけでなく周辺回路領域まで具現が可能になる。
したがって、ｐｏｌｙ−Ｓｉの場合、周辺回路形成に要求される別個の部品実装工程が必要でなく、画素領域を形成する時、共に周辺回路まで形成することができ、周辺回路用の部品費用の節減を期待することができる。それだけでなく、ｐｏｌｙ−Ｓｉは高い移動度のために、既存ａ−Ｓｉより小さくＴＦＴを作ることができ、集積工程を通じて周辺回路と画素領域とを形成させることができるために、線幅の微細化がより容易になってａ−Ｓｉ ＴＦＴ−ＬＣＤに比べて高解像度を実現できる。
また、ｐｏｌｙ−Ｓｉ ＴＦＴは、高い電流特性を出すことができるために、次世代ＦＰＤの電流駆動型のディスプレイであるＯＬＥＤでの使用に適している。よって、近年ガラス基板上でｐｏｌｙ−Ｓｉを形成させてＴＦＴを製作する研究が活発である。
ｐｏｌｙ−Ｓｉをガラス基板上で形成させるためには、ａ−Ｓｉを蒸着後に所定の熱処理によってｐｏｌｙ−Ｓｉを結晶化させる方法が代表的に用いられているが、ガラス基板が６００℃以上の高温では変形してしまうために、基板に熱的損傷を与えずに、ａ−Ｓｉのみを結晶化させるエキシマレーザーアニール（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ：以下ＥＬＡと記す）が代表的な結晶化方法として用いられている。一般に、ＥＬＡによる結晶化時、ａ−Ｓｉはレーザーを照射され、ａ−Ｓｉが溶融（ｍｅｌｔｉｎｇ）されて再び凝固（ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）されてｐｏｌｙ−Ｓｉが生成される。結晶化時に結晶粒はランダム（ｒａｎｄｏｍ）に形成されて、レーザー照射条件によって数十ｎｍ〜数μｍまでの多様な大きさを有する。
一般的に結晶粒の大きさが大きいほどＴＦＴ素子の移動度が大きくなって、周辺回路集積時に集積できる部品の範囲が広くなるために、可能な限り大きい結晶粒を得ることができるＥＬＡ条件を得ることが好ましいが、結晶粒の大きさが大きくなるほど結晶粒分布の均一性（ｕｎｉｆｏｒｍｉｔｙ）が悪くなり、これは素子特性の均一性の低下が誘発されて結果的に信頼性に問題が発生するようになる。
したがって、ＥＬＡ結晶化されたｐｏｌｙ−ＳｉをＬＣＤに適用する時は、均一性が保証される範囲で適当な大きさの結晶粒を有するｐｏｌｙ−Ｓｉが適用される。しかし、この時、結晶粒大きさの制限のために高い移動度を有するｐｏｌｙ−Ｓｉ ＴＦＴを製作できなく、したがって周辺回路集積においても制限が必要である。
近年、米国特許において均一性を保証しながら結晶粒大きさが大きい結晶化方法が開示されたが（例えば、特許文献１及び２参照）。
この順次側面凝固（Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ：以下ＳＬＳと記す）と呼ばれるこの方法の原理を説明すると次の通りである。
図１は、ＳＬＳ工程を実行するためのレーザーシステムの概略図であり、図に示すように、ａ−Ｓｉ膜１２０が蒸着された基板１１０がステージ１００上に載っており、マスク１４０を通してレーザービーム１３０の最初の（一次）照射を行うものである。この時、マスク１４０には多様なパターンが可能である。
その代表的な例は、図２に示したスリット形状のマスク２００である。マスク２００内には幅２２０と長さ２３０を有するスリット２１０がパターンになっていて、このマスクを通してレーザーを１次的に照射するとマスクを通過したレーザーは単位線束（ｂｅａｍｌｅｔ）形態で照射され、照射されるレーザーのエネルギーはａ−Ｓｉを完全に溶融させる程である。
図５はスリットのひとつを拡大したものを示す。レーザーが照射される前の状況であり、参照符号３１０はスリット３３０で露出される領域の幅を示して、レーザー照射露出される前にはａ−Ｓｉ３２０が存在する。図６はスリットを通してレーザーが照射された直後を示す（レーザーは数十ｎｓ程度の間のみ照射され遮断された状態である）。
この時、露出された領域は溶融されて液状シリコン３６０となった状態であり、スリットの縁付近に液状シリコン３６０とａ−Ｓｉシリコン３４０との境界が形成され、その境界部分には微細な大きさのｐｏｌｙ−Ｓｉ３５０が形成される。時間が経過するにつれて、ｐｏｌｙ−Ｓｉ３５０をシード（ｓｅｅｄ）として結晶粒の成長がスリット中心部に向かって進行される。結晶粒の成長過程で成長速度が遅い結晶粒は、成長速度が速い結晶粒３７０により成長が遮断されて一部結晶粒のみが引続き成長していく（図７参照）。ｐｏｌｙ−Ｓｉと液状Ｓｉの界面３８０はずっと移動して最終的には図８に示すようにスリット中央で接触するようになる。この時に成長した結晶粒大きさ３９２は約スリット幅の半分である。もし、スリット幅が広いか、あるいはレーザー照射後に溶融されたシリコンの過冷却速度が速ければ、スリットの両側縁部から成長してきた結晶粒が境界３８１で互いに接触する前に液状シリコン３６１内で核生成が発生する。
そのような状況は望ましくないので、レーザー照射条件と基板温度、スリット形状を最適化して、上記の核生成が起こらないようにすることが重要である。
１次照射が完了された後、レーザービーム照射位置を図９に示すように長さ４５０程度移動させた後、再びスリットを通して２次レーザー照射を実施する。２次レーザー照射後、スリット境界４２０、４２１との間のシリコンは液状シリコン４６０に変わって、１次照射後に形成されたｐｏｌｙ−Ｓｉ領域４４０は残っている状態で再結晶化が進行される（図１０参照）。この時、境界４２１側は微細なｐｏｌｙ−Ｓｉ領域が形成され、その後形成されたｐｏｌｙ−Ｓｉをシード（ｓｅｅｄ）として結晶粒成長が進行される。
しかし、境界４２０では１次照射後に形成された結晶粒４４０のうち２次照射後に溶融された部分を除外した領域をシード（ｓｅｅｄ）として結晶粒成長が進行されて最終的に図１１に示すような形態を得る。すなわち、２次照射後にスリット両側から結晶粒成長が進行されて接触する境界４７０は、照射位置を距離４９１シフト（ｓｈｉｆｔ）させて２次照射をするために最初の境界位置から距離４９１動いて形成される。
この工程により、スキャン（ｓｃａｎ）方向に結晶粒長さが増加するので結晶粒大きさが大きくなる。また、２次照射時にシード結晶と新しく生まれた結晶は結晶配向が変わらない状態で連続的な成長を経るようになるために、境界４８０は消失する。
上記の工程を反復しながらレーザービームがある程度の距離に移動した後の状態を図１２に示す。図１２の下方は片方の方向にずっと成長が進行されてきた結晶粒が細長い形態で存在し、成長の前段階でスリットに露出された以後、各スリットの境界５１０及び５１１から成長してきた結晶粒の成長界面５２０と５２１が液状シリコン５３０内に成長している状態である。
以後、スキャン工程が地点５５１まで進行されて、ａ−Ｓｉ地域５５０が結晶化されて図１３のようになる。スキャンした距離は概ね参照符号５８０程度であり、成長した結晶粒の長さは前記スキャン距離５８０に該当する。マスクに従ってスリットがパターン化されるために、所定のスキャン距離をレーザービームが移動すると、図３、図４のようなｐｏｌｙ−Ｓｉパターンが形成されるのである。
各ｐｏｌｙ−Ｓｉパターンは図１３のような結晶粒の構造を有しているが、スキャンが始まった初期領域では多くの結晶粒がお互い競争しながら成長するために微細な結晶粒がたくさん見られる領域、すなわち参照符号５６０で示される領域が存在し、その上には結晶粒が細長く育った領域、すなわち参照符号５７０で示される領域が存在する。実際の実験結果では大部分の場合、参照符号５６０の領域は１μｍ以内で、ｐｏｌｙ−Ｓｉパターン領域においてほとんど無視する程に小さい（例えば、非特許文献１参照）。
ＳＬＳの長所はマスクの形状によって、多様な形状が得られて、一部マスクに対してはＴＦＴのチャンネル領域が形成される部分に単結晶Ｓｉアイランド（ｉｓｌａｎｄ）領域を選択的に形成することができる（例えば、特許文献２参照）。
したがって、このような方法を利用すると、ｐｏｌｙ−Ｓｉ構造及び素子特性の均一性と性能向上を共に得ることができる。
米国特許第６３６８９４５号明細書 米国特許第６３２２６２５号明細書 Ｒ．Ｓ．Ｓｐｏｓｉｌ ａｎｄ Ｊａｍｅｓ Ｓ．Ｉｍ、「Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ ｏｆ ｔｈｉｎ ｓｉｌｉｃｏｎ ｆｉｌｍｓ ｏｎ ＳｉＯ２」、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６９（１９）、２８６４（１９９６）
しかしながら、上記のＳＬＳ工程の結果得られるＳｉ薄膜は、四角形や六角形等の結晶配列を有する単結晶Ｓｉアレイ（ａｒｒａｙ）及び単結晶Ｓｉアイランドの形成において、規則性をＬＣＤ基板上でのピクセル配置設計及び周辺回路の配置設計と合うようにしないと、素子特性の均一性にむしろ悪影響が引き起こされる。
したがって、既存のＳＬＳ方法の場合、結晶化のためのマスク設計とピクセル及び周辺回路設計をマッチさせなければならない観点から、設計面で制限が発生する可能性がある。
さらに、上記のＳＬＳ方法のうち、単結晶を得る方法も厳密にいうと、単結晶Ｓｉアイランドを形成するものであるために、結晶粒界が基板のいくつかのところに存在するので、前記結晶粒界を避けてピクセルや周辺回路を構成することができれば優秀な素子特性と均一性を同時に期待することができる。
結果的にいかなる設計図式（ｓｃｈｅｍｅ）でも均一性と優秀な素子特性の保証を受けようとするなら、基板全体にわたって単結晶シリコンを形成させるか、あるいは周辺回路部のみ単結晶Ｓｉを育てて残りのピクセル領域はａ−Ｓｉ状態で置いて漏洩電流が低いピクセル領域とスイッチング特性が優秀な周辺回路用の単結晶Ｓｉをピクセル領域の外部に形成させる方式などを通じて、不均一性を引き起こす可能性のある結晶粒界の形成自体を基本的に防止する方法が窮極的な解決法である。
そこで、本発明は上記従来の単結晶シリコン膜の製造方法における問題点に鑑みてなされたものであって、本発明の目的は、結晶化用で、より簡単なマスクを使用して、容易な方法で所望の位置に望みの大きさで単結晶Ｓｉを形成させる方法を提供することにある。
また、本発明の他の目的は、ＬＣＤやＯＬＥＤに応用される画素または周辺回路駆動素子である薄膜トランジスタの活性層である低温ポーリシリコンの結晶性を向上させて単結晶シリコンを形成できる単結晶シリコン膜の製造方法を提供することにある。
上記目的を達成するためになされた本発明による単結晶シリコン膜の製造方法は、透明又は半透明の基板上に半導体層又は金属薄膜を形成する段階と、レーザー照射を用いた結晶化方法で前記半導体層又は金属薄膜が形成された基板上に所望の大きさの単結晶シード領域を形成する段階と、前記単結晶シード領域をシード（ｓｅｅｄ）として、前記半導体層又は金属薄膜の所望の領域を単結晶領域に変換させる段階とを含んで構成されることを特徴とする。
また、前記単結晶シード領域を形成する段階は、レーザーを前記半導体層又は金属薄膜が形成された基板上にマスクを介して特定形状の所望の大きさにて照射してレーザー照射された部分を１次的に結晶化させる段階と、レーザーを所望の間隔移動させて前記１次的に結晶化された部分内の結晶粒を前記所望の間隔により成長させる過程を反復する１次スキャン工程を実施する段階と、前記１次スキャン工程が所望の距離実行された後に終了させて多結晶アイランド領域を形成する段階とを含み、前記単結晶領域に変換させる段階は、前記１次スキャン工程が終了された後、レーザービーム照射位置を９０度回転させ、１次スキャン工程でスキャン方向に細長い形状に成長した結晶粒をシードとして２次スキャンを実行してその結晶粒を成長させて単結晶領域を作る２次スキャン工程を実施する段階と、前記２次スキャン工程を所望の距離実行させた後、形成された単結晶領域をシードとしてそのシードの一部に再びレーザー照射を反復しながら単結晶領域を広める段階とを含むことを特徴とする。
本発明によれば、従来のＳＬＳ工程で形成されたｐｏｌｙ−Ｓｉアイランド内に細長く発達した結晶粒１〜２ケをシード結晶として追加レーザー照射工程を通して単結晶Ｓｉシード領域を形成してこのシード領域を基点として薄膜全体または一部または特定領域に単結晶Ｓｉ領域を形成させることができるため、均一性の問題が根本的に解決できるために、多様な製品設計に対応でき、また、単結晶Ｓｉ領域上にパネルを製作時に、周辺回路でスイッチング速度に対応することができるという効果がある。
したがって、周辺回路部品を集積するようになるために、モジュール部品費用が減少される。また、既存工程とは異なり単結晶シリコンを適用するために、ドライブ（ｄｒｉｖｅ）回路だけでなく、各種インターフェース部品まで集積できる充分のスイッチング速度を出すことができるために窮極的にシステム−オン−パネルを形成できて、既存のＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉ） ＴＦＴ−ＬＣＤの製品領域より広い製品領域を有することができるという効果がある。
また、本発明によれば、ピクセル領域もまたａ−Ｓｉで形成できるために、低い漏洩電流特性を有しながら周辺回路を集積させるる製品を作ることができて工程費用も大きく減少させることができ、そして、ピクセル領域を単結晶シリコンで作る場合、高い電流を出すことができるために、電流駆動型ディスプレイであるＯＬＥＤに適合し、低電圧駆動が可能になるという効果がある。
それだけでなく、本発明によれば、大型ガラス（ｇｌａｓｓ）上での単結晶Ｓｉだけでなく、Ｓｉウェーハのような小型基板上でも実現可能であるために、半導体メモリー集積回路工程においてＳＯＩ（Ｓｙｓｔｅｍ−ｏｎ−ｉｎｓｕｌａｔｏｒ）や３次元集積回路工程にも応用が可能となる効果がある。
また、レーザー結晶化をＳｉでないアルミニウム（Ａｌ）や銅（Ｃｕ）のような配線材料にも適用して単結晶を製作時に、超高集積回路でのエレクトロマイグレーション（ｅｌｅｃｔｒｏ−ｍｉｇｒａｔｉｏｎ）による配線不良も減少させることができる効果がある。
次に、本発明に係る単結晶シリコン膜の製造方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
ガラスやプラスチック及び絶縁体（ｉｎｓｕｌａｔｏｒ）等のような非晶質基板上でのｐｏｌｙ−Ｓｉまたは多結晶薄膜を形成させる時の結晶性の向上と同時に均一性も確保するために、本発明では基板全体に単結晶または位置が正確に制御された単結晶タイル（ｔｉｌｅ）が形成される。これにより従来技術の問題点を根本的に解決できる。本発明ではその代表的な方法を考案してａ−Ｓｉの結晶化工程を例にして説明する。
本発明を実現するための原理として、従来のＳＬＳ工程を経たｐｏｌｙ−Ｓｉアイランドパターンで結晶粒が成長した方向と垂直になるような方向に追加的なレーザースキャン工程を実行して単結晶Ｓｉシード領域を形成した後、以後このシード領域を利用したＳＬＳＬ工程を通じて基板全体または工程時間短縮のためにパネルが形成される部分や周辺回路部分のような特定領域に単結晶Ｓｉまたは単結晶Ｓｉタイルを形成するようにした。
図１４は図１３で完成されたｐｏｌｙ−Ｓｉアイランド（横幅６６０、縦幅６７０）６１０の様子と２次スキャンをするためのレーザービーム（長さ６４０、幅６５０）６３０の配置を示す。レーザービーム６３０は１次スキャン方向と垂直になるようにｘ方向（図横方向）に移動させて、開始位置はｐｏｌｙ−Ｓｉアイランドパターン６１０内の片方の末端である。
２次スキャンのためのレーザービーム長さ６４０は一般的にｐｏｌｙ−Ｓｉアイランドパターン６１０の縦幅６７０とほとんど同一にすることが望ましく、１次スキャン終了後２次スキャン前にマスクを９０度回転させるか、あるいは試片を９０度回転させる。
図１４、１５、１６及び１７は、２次スキャン工程をより詳細に示す。ここで、レーザービームの幅６５０はＳＬＳの場合、一般的に数μｍ程度であり、ｐｏｌｙ−Ｓｉアイランドパターン６１０内に細長く成長している結晶粒の幅も１〜数μｍ程度である。図１５はｐｏｌｙ−Ｓｉアイランドパターン７２０内で片方の末端部分に結晶粒が存在する様相を概略的に示す。結晶粒７１０の場合、１次スキャン工程で細長い形状に形成されていて、結晶粒７１１の場合は、初期成長工程で成長しなかった結晶粒である。
上記で言及したように、結晶粒７１１の場合、その大きさが１μｍ以内と非常に小さい。ＳＬＳシステムでのレーザービームの調整（ａｌｉｇｎ）の正確度はサブ−μｍｗ程度であるので、図１６に示すようにレーザービームが結晶粒７１０の一部のみを溶かすように調整（ａｌｉｇｎ）をすることができる。もちろん、結晶粒７３０の場合も一部が溶けるか、あるいは全体が溶けるように行える。重要なことは、ｐｏｌｙ−Ｓｉアイランドパターン全体にわたり細長く成長した結晶粒の大きさ（長さと幅）がレーザービームのディメンションレベル（ｄｉｍｅｎｓｉｏｎ ｌｅｖｅｌ）と似ているという点である。
このようにして２次スキャン工程の一番目の照射後に領域７３０は液状になり、液状になった部分は再凝固する。この時、シードとしての役目をする結晶粒７１０と結晶粒７３１はきわめて小さいし、シードの大部分は結晶粒７１０ひとつであるために２次スキャンをｐｏｌｙ−Ｓｉ領域７４０に進行させると、図１６のｐｏｌｙ−Ｓｉ領域７４０が溶融及び凝固工程を通じて図１７に示すような単結晶Ｓｉ領域に変換される。
もちろん、結晶粒７３１が２次スキャンの一番目の照射時に部分的に溶融された時、スキャン工程で成長が行われるが、その大きさは非常に小さく、成長速度も既に１次スキャン工程で表れたように結晶粒７１０に比べて遅いために、新しく成長した領域７５１の大きさは無視する程度である。２次スキャンの一番目の照射時に溶融された部分と残っていた部分の境界７６０は消失するであろう。なぜなら、シード領域７１０と結晶化された領域７５０は同じ配向（ｏｒｉｅｎｔａｔｉｏｎ）を有するためである。
もしも、レーザービームの調整の正確度が不正確であるか、あるいは、シード領域で細長い結晶粒が複数存在する場合、最悪の場合が引き起こされる。１次スキャン工程で形成された下方の小さな結晶粒（例えば結晶粒７３１）を無視するならば、この場合、シード結晶はお互い成長速度が同様である２個の結晶となるであろう。
図１８及び１９は、上記のような状況での２次スキャン工程を示す。初期二つのシード結晶８２０、８２１がレーザービーム８３０でスキャンされ、ｐｏｌｙ−Ｓｉ領域８１０をなくしながらスキャンが完了されると、スキャン前に存在した結晶粒界８００が残りながらｐｏｌｙ−Ｓｉアイランドパターンは２個の結晶粒でなされる。
この場合、結晶粒８７０の成長が結晶粒８７１の成長より比較的優勢であって最終的に結晶粒８７０の領域が大きい場合を示した。このような場合としても、このような結晶粒は、残っている基板領域または単結晶化する特定領域を変換させる単結晶シード層として作用（ａｃｔ）するのに充分である。なぜなら、各結晶粒領域の大きさ８５０、８５１、８８０、８８１がスリットを通してでてきたレーザービームの幅より十分に大きい数十μｍ程度であるためにこのような結晶粒から適当な結晶粒を選択して以後の結晶化に対するシード結晶として適用すると良いためである。
上記の方式を利用して基板全体にわたり単結晶Ｓｉを形成させる方法を図２８、２９、３０、及び３１に示した。
図２８は、レーザービーム１１３０を１次スキャン時に生じたｐｏｌｙ−Ｓｉアイランドパターン１１２０の片方の末端辺部から照射を開始し、２次スキャンを図に示したスキャン方向に進行して基板１１１０の他方の末端辺部まで進行させることを示す。
このようにすると、２次スキャン後、レーザービーム１１６０が基板１１１０の反対側まで到着するようになると、直角四角形の単結晶Ｓｉシード領域１１５０が形成されて、残り領域１１４０はａ−Ｓｉ状態で残る。
その後、レーザービームを図３０に示すように、単結晶Ｓｉシード領域１１５０の一部に照射させて溶融と凝固を反復する。レーザー照射は１１７０、１１７１、・・・、１１８０の順で進行し、その照射する経路は１１９０に示すように進行させる。このようにして、最終的に図３１に示すのように基板１１９２全体に単結晶Ｓｉ領域１１９１を形成させる。図３０で各照射ステップ１１７０、１１７１をレーザービーム照射条件によって一度にいくつかの照射領域に対し行うことにより工程時間を短縮させることもできる。（例えば、１１７０と１１７２を一度に照射してその次に照射領域をシフトして１１７１と１１７３を照射する方式がありえる。）
このような方法は特許文献１によって提案されたものと以下のような差別性を有する。
本発明は、ｙ方向への１次スキャンとｘ方向への２次スキャンによって単結晶Ｓｉ領域を形成する。特に２次スキャンの場合、シード結晶の数がほとんど１〜２個程度と少なくても、少ない数の結晶からの２次スキャンでも単結晶シード領域を形成することができるという点である。これらシード領域が一旦形成されると、特許文献１と同じ方式で結晶化が進行する。結果的に出来てくる構造は、特許文献１の場合、図８に示したｐｏｌｙ−Ｓｉ領域が配列された形態である。
しかし、本発明の場合、単結晶Ｓｉ領域が形成される。すなわち、初期において単結晶Ｓｉ領域を形成させる工程を追加することにより、最終的な薄膜の微細構造が大きく変わることである。もちろん本発明の場合、単結晶領域を形成させるために追加的な工程（１次、２次スキャン工程）が要求されるが、結果的に出来た構造が特許文献１とは異なり均一性や設計自由度が非常に高いという長所を有する。追加的な工程は、以降に説明する本発明の他の実施例で一部改善することができる。
図２０乃至図２６及び図２７は、図３０に示した工程をより詳細に示したものである。
図２０は、２次スキャン（図２９参照）時に形成された単結晶Ｓｉ領域９００に対してレーザービーム９１０を逆ｙ方向に参照符号９３１のようにシフトして照射する状況を示す。この時、照射された領域は最初の単結晶領域９２１とａ−Ｓｉ領域９２０をすべて含んで図２１に示すように二つの領域がすべて合わされた領域９４０として溶融される。レーザー照射が終った直後の成長は図２２に示すように、最初の単結晶領域であった所から成長する領域９５１とａ−Ｓｉ領域から成長する領域９５０が存在する。
結晶化が完了されると、図２３に示すように単結晶領域９６１とｐｏｌｙ−Ｓｉ領域９６０が境界９６２で接触するようになる。このようにすると、単結晶領域の大きさはレーザー照射のために逆ｙ方向移動した距離９３１程度さらに大きくなって、結果的に単結晶領域が拡張される。この時、レーザー照射は、単結晶領域９６１及びｐｏｌｙ−Ｓｉ領域９６０が形成される前に、図２２で溶融されたＳｉ領域９５２内部の核生成によって結晶粒が形成されないように行わなければならない。新しく形成された単結晶領域９６１は最初の単結晶領域９００から成長されるために、実質上、境界９６３は観察されない。
その後、次のレーザー照射のためにレーザービームをｘ方向に移動させて照射する。図２４に示すような場合、レーザービームが照射される領域９７０と以前に形成された領域の一部（参照符号９７２で示される）が若干重なるようにして境界効果を取り除くようにする。この時、照射された領域９７１は溶融され、図２５に示すように単結晶領域から成長していく領域９８１と、ａ−Ｓｉ領域から形成されていく領域９８０が存在する。成長が終了すると、図２６に示すように単結晶領域９９１とｐｏｌｙ−Ｓｉ領域９９０が接触するようになる。この時、以前に形成された単結晶領域９９４と新しく形成された単結晶領域９９１との境界９９２、そして最初の単結晶領域９００とこれら単結晶領域との境界９９３は実質上観察されない。
その理由は、お互い異なる配向（ｏｒｉｅｎｔａｔｉｏｎ）を有する結晶粒が接触して形成される結晶粒界ではなく、これら結晶粒９９２、９９３は、すべて同一の結晶配向を有しているためである。このような方式でｘ方向にスキャンを続ければ、単結晶領域の大きさが大きくなり、ｘ方向のスキャンが完了すると、再び逆ｙ方向（下の方向：矢印）にスキャンを進行させながら、レーザーの照射を行う。そうした状況を図２７に示す。ｘ方向スキャンの完了後に、再びレーザー照射領域を逆ｙ方向に若干シフトして照射し、単結晶領域１０２０をシード（ｓｅｅｄ）としての役目を行うようにし、同時にｐｏｌｙ−Ｓｉ領域１０３０を融融させるようにする。
このようにしてレーザー１０４０が照射された領域１０５０は、再び溶融と結晶化を反復するようになる。このようなスキャンを図３０に示すように進行させると、最終的に図３１に示すように基板全体にわたり単結晶Ｓｉが形成されるようになる。
上述の結晶化方法は単結晶Ｓｉを基板全体に形成する方法である。既存ＳＬＳ方式に比べてこの方式の場合、初期の単結晶シード（ｓｅｅｄ）領域を形成するのに必要な追加工程により工程時間が多少増加する。したがって、これを補完するためのいくつかの実施例を以下に示す。
実施例２として、図３２及び図３３に、１、２次スキャン工程で形成される単結晶Ｓｉシード領域をいくつか同時に形成する方法を示す。基板１２００上にａ−Ｓｉ膜１２１０を蒸着し、スリットパターンが形成されたマスクを使用してレーザー照射をする。この時、マスク内のスリットパターンがいくつか形成されているためにレーザー照射時に１次スキャンで形成されるｐｏｌｙ−Ｓｉアイランドパターン（横幅１２３０、縦幅１２２０）１２２１、１２２２、１２２３、１２２４を同時に形成して、２次スキャン時にも同時にｘ方向にレーザー照射させた後に２次スキャンで形成された単結晶Ｓｉ領域をシードとして逆ｙ方向に再びレーザー照射工程を反復すると、図３３に示すような単結晶Ｓｉタイル１２３１、１２３２、１２３３、１２３４が形成される。このような方式は単結晶Ｓｉタイル１２３１〜１２３４がお互い異なる配向を有するために、各単結晶Ｓｉタイル間に境界が生じるという短所があるが、前述の基板全体に単結晶Ｓｉを形成させる方法に比べて工程時間を１／４程度短縮させることができる。この実施例は、パネル領域が単結晶Ｓｉタイル領域より小さな製品に対して適用すると有用である。
また実施例３として、図３４乃至図３８に示す工程がある。まず基板１３００上にａ−Ｓｉ膜を蒸着し、スリットパターンが構成されたマスクを通してレーザーを照射する。マスク１３０４内には長さ１３０６、幅１３０５のスリットが間隔１３６０程度ずつ離れているように規則的に配置されている。１次スキャンによって移動する距離は参照符号１３０１として示される。
１次スキャン終了後、一定の間隔で各領域にはｐｏｌｙ−Ｓｉアイランドパターン１３１１が形成され、参照符号１３１２の部分はまだａ−Ｓｉ状態である。その後、境界１３１０近くにレーザービームが１次スキャン方向と直角となる配置になるように調整（ａｌｉｇｎ）した後、ｘ方向に２次スキャンを実行し、この時、スキャン距離は参照符号１３０２程度になるように調節する。
このようにすると、各ｐｏｌｙ−Ｓｉアイランドパターン内の特定結晶粒をシードとしてａ−Ｓｉ領域１３１２地域に向かって単結晶Ｓｉの成長が進行されて、図３５に示すような形態でｐｏｌｙ−Ｓｉアイランドパターンと単結晶Ｓｉ領域１３２２からなるタイルが基板全体にわたり形成される。
その後、追加的スキャンを単結晶Ｓｉ領域１３３２をシードとして行っていけば、図３６に示すようにｐｏｌｙ−Ｓｉアイランドパターンであった領域が単結晶Ｓｉ領域１３３１に変わり、全体的には横１３３３、縦１３３４の単結晶Ｓｉ領域がタイル形態で基板全体にわたり形成される。この時、図３５に示したｐｏｌｙ−Ｓｉアイランドパターンと単結晶Ｓｉ領域間の境界であった参照符号１３３０は実質上観察されない。スキャン方向と追加ステップによって図３７や図３８に示す多様な単結晶Ｓｉタイル形態を得ることができる。
この実施例は、図２９に示した基板全体にわたる２次スキャンの長さを大きく縮小してくれるために、工程時間が顕著に短縮される長所がある。もちろん、基板全体にわたり単結晶が形成されないが、パネルの大きさによって基板全体を単結晶とする必要がない場合や、単結晶Ｓｉと同等の高品質のＳｉ薄膜が要求されず均一性（ｕｎｉｆｏｒｍｉｔｙ）の確保が重要な製品等に対して費用を低くする必要がある場合に適用することができる。もちろんこの時、タイルの大きさ１３０２、１３０３が均一性に影響を与えないように十分に小さい必要がある。
また実施例４として、図３９に示すようにスキャン方向と数を適切に調節して、基板１４００上にパネル１４２０が形成される部分（ピクセル領域１４４０と周辺回路領域１４３０）のみを単結晶に作って、残りの部分はｐｏｌｙ−Ｓｉタイル１４１０形態として形成し工程時間短縮と均一性確保が同時に得られる。
この実施例は、高速のスイッチング速度を有する周辺回路でパネルの大きさが大きい製品等に対して適用することができる。
また実施例５として、図４０に示すように基板１５００上にａ−Ｓｉ膜１５２０を蒸着後、パネル１５１０の周辺回路領域１５３０のみを単結晶に作って、ピクセル領域１５４０はａ−Ｓｉとして残す方法がある。
この実施例は、低い漏洩電流を有するａ−Ｓｉ ＴＦＴをピクセル部に配置して、高速のスイッチング速度が要求される周辺部ＴＦＴは単結晶で製作する場合に適用することができ、工程時間の顕著な短縮と、ピクセル部の低い漏洩電流特性を同時に確保することができる。
上述のあらゆる結晶化方法はレーザー照射方向とマスク配列の適切な処理によって実現可能な方法であり、費用、製品特性及び多様な設計案をうまく処理する解決策として注目される。
尚、本発明は、上述の実施例に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
従来のＳＬＳ工程を実行するためのレーザーシステムの概略図である。 図１のスリットパターンマスクの概略図である。 図２のマスクを適用した後に形成された結晶質Ｓｉパターンの概略図である。 図３の結晶化された領域を拡大した概略図である。 スリットを通したレーザー照射によってレーザーが照射された領域が結晶化される様相を説明するための概略図である。 スリットを通したレーザー照射によってレーザーが照射された領域が結晶化される様相を説明するための概略図である。 スリットを通したレーザー照射によってレーザーが照射された領域が結晶化される様相を説明するための概略図である。 スリットを通したレーザー照射によってレーザーが照射された領域が結晶化される様相を説明するための概略図である。 スリットを通したレーザー照射による結晶化後のの側面方向の結晶粒成長である追加結晶成長工程を説明するための概略図である。 スリットを通したレーザー照射による結晶化後のの側面方向の結晶粒成長である追加結晶成長工程を説明するための概略図である。 スリットを通したレーザー照射による結晶化後のの側面方向の結晶粒成長である追加結晶成長工程を説明するための概略図である。 レーザービームの移動による溶融及び凝固の反復で一方向に結晶粒が成長する工程を説明するための概略図である。 図１２の工程により完成されたｐｏｌｙ−Ｓｉパターンアイランドの概略図である。 本発明の実施例１でｐｏｌｙ−Ｓｉアイランドパターンで一方向に成長が進行した方向と垂直方向に２次レーザースキャンを実行するためにｐｏｌｙ−Ｓｉアイランドパターン片方の末端の角にレーザービームを照射した状況を示す概略図である。 本発明の実施例１でレーザービームにより細長くなったｐｏｌｙ−Ｓｉの一部が再度のレーザービームの照射により溶融されスキャン方向にレーザービームが移動してほぼ１個の結晶粒からなるパターン化されたＳｉアイランドの形成工程を説明するための概略図である。 本発明の実施例１でレーザービームにより細長くなったｐｏｌｙ−Ｓｉの一部が再度のレーザービームの照射により溶融されスキャン方向にレーザービームが移動してほぼ１個の結晶粒からなるパターン化されたＳｉアイランドの形成工程を説明するための概略図である。 本発明の実施例１でレーザービームにより細長くなったｐｏｌｙ−Ｓｉの一部が再度のレーザービームの照射により溶融されスキャン方向にレーザービームが移動してほぼ１個の結晶粒からなるパターン化されたＳｉアイランドの形成工程を説明するための概略図である。 ２次スキャン時に単結晶が得られ難い状況の例、すなわちシード結晶粒が２個であり、ｘ方向へのスキャン時に二つの結晶粒の成長速度が相似し、結果的にＳｉアイランドパターン内に結晶配向が違う２つの領域が形成される場合を示す概略図である。 ２次スキャン時に単結晶が得られ難い状況の例、すなわちシード結晶粒が２個であり、ｘ方向へのスキャン時に二つの結晶粒の成長速度が相似し、結果的にＳｉアイランドパターン内に結晶配向が違う２つの領域が形成される場合を示す概略図である。 単結晶Ｓｉ領域をシードとして追加ＳＬＳ工程を通じて単結晶Ｓｉ領域を拡張させる工程を説明するための概略図である。 単結晶Ｓｉ領域をシードとして追加ＳＬＳ工程を通じて単結晶Ｓｉ領域を拡張させる工程を説明するための概略図である。 単結晶Ｓｉ領域をシードとして追加ＳＬＳ工程を通じて単結晶Ｓｉ領域を拡張させる工程を説明するための概略図である。 単結晶Ｓｉ領域をシードとして追加ＳＬＳ工程を通じて単結晶Ｓｉ領域を拡張させる工程を説明するための概略図である。 単結晶Ｓｉ領域をシードとして追加ＳＬＳ工程を通じて単結晶Ｓｉ領域を拡張させる工程を説明するための概略図である。 単結晶Ｓｉ領域をシードとして追加ＳＬＳ工程を通じて単結晶Ｓｉ領域を拡張させる工程を説明するための概略図である。 単結晶Ｓｉ領域をシードとして追加ＳＬＳ工程を通じて単結晶Ｓｉ領域を拡張させる工程を説明するための概略図である。 図２０〜２６の工程を通じて完成された単結晶Ｓｉ領域を再びシードとして追加ＳＬＳして逆ｙ方向に単結晶Ｓｉ領域を広める方式を示す概略図である。 図１４、図２０〜６、及び図２７の工程を通して基板全体の領域に単結晶Ｓｉを形成させる工程を説明するための概略図である。 図１４、図２０〜６、及び図２７の工程を通して基板全体の領域に単結晶Ｓｉを形成させる工程を説明するための概略図である。 図１４、図２０〜６、及び図２７の工程を通して基板全体の領域に単結晶Ｓｉを形成させる工程を説明するための概略図である。 図１４、図２０〜６、及び図２７の工程を通して基板全体の領域に単結晶Ｓｉを形成させる工程を説明するための概略図である。 本発明の実施例２として工程時間を短縮させるために単結晶Ｓｉシード領域を多数の場所に同時に形成しこれら単結晶Ｓｉシード領域から基板全体に単結晶シリコン領域タイルを形成させる方法を説明するための概略図である。 本発明の実施例２として工程時間を短縮させるために単結晶Ｓｉシード領域を多数の場所に同時に形成しこれら単結晶Ｓｉシード領域から基板全体に単結晶シリコン領域タイルを形成させる方法を説明するための概略図である。 本発明の実施例３として工程時間をさらに短縮させるために単結晶Ｓｉシード領域から基板全体にわたり多様なパターンの単結晶Ｓｉタイルを作る例を示した概略図である。 本発明の実施例３として工程時間をさらに短縮させるために単結晶Ｓｉシード領域から基板全体にわたり多様なパターンの単結晶Ｓｉタイルを作る例を示した概略図である。 本発明の実施例３として工程時間をさらに短縮させるために単結晶Ｓｉシード領域から基板全体にわたり多様なパターンの単結晶Ｓｉタイルを作る例を示した概略図である。 本発明の実施例３として工程時間をさらに短縮させるために単結晶Ｓｉシード領域から基板全体にわたり多様なパターンの単結晶Ｓｉタイルを作る例を示した概略図である。 本発明の実施例３として工程時間をさらに短縮させるために単結晶Ｓｉシード領域から基板全体にわたり多様なパターンの単結晶Ｓｉタイルを作る例を示した概略図である。 本発明の実施例４としてパネル形成部分のみを単結晶形成させて不必要な部分を単結晶化させるのにかかる工程時間と費用を減少させた方法を示す概略図である。 本発明の実施例５としてパネル部の周辺回路形成領域のみを単結晶を形成させ、ピクセル領域とパネル以外の部分は結晶化を適用させない形態でａ−Ｓｉ状態に残した方法を示す概略図である。
符号の説明
６１０、７２０、１１２０、１２２１〜４、１３１１ ｐｏｌｙ−Ｓｉアイランドパターン
６３０、８３０、９１０、１０４０、１１３０、１１６０ レーザービーム
６４０ レーザービーム長さ
６６０ ｐｏｌｙ−Ｓｉアイランドパターン横幅
６７０ ｐｏｌｙ−Ｓｉアイランドパターン縦幅
６５０ レーザービーム幅
７１０、７１１、７３０、７３１、８７０ 結晶粒
７４０、８１０ ｐｏｌｙ−Ｓｉ領域
７５０ 結晶化された領域
７５１ 新しく成長した領域
８００ スキャン前の結晶粒界
８２０、８２１ シード結晶
８５０、８５１、８８０、８８１ 結晶粒領域の大きさ
８７０、８７１ 結晶粒
９００ 単結晶Ｓｉ領域
９２０、１３１２ ａ−Ｓｉ領域
９２１ 最初の単結晶領域
９４０ 単結晶領域とａ−Ｓｉ領域がすべて合わされた領域
９５０、９８０ ａ−Ｓｉ領域から成長する領域
９５１、９８１ 最初の単結晶領域であった所から成長する領域
９５２ 溶融されたＳｉ領域
９６０、９９０、１０３０ ｐｏｌｙ−Ｓｉ領域
９６１、９９１、９９４、１０２０ 単結晶領域
９６２、９６３、９９２、９９３、１３１０、１３３０ 境界
９７０ レーザービーム照射領域
１１１０、１１９２、１２００、１３００、１４００、１５００ 基板
１１５０ 単結晶Ｓｉシード領域
１１９１、１３２２、１３３１、１３３２ 単結晶Ｓｉ領域
１２１０、１５２０ ａ−Ｓｉ膜
１２３１〜４ 単結晶Ｓｉタイル
１３０４ マスク
１４１０ ｐｏｌｙ−Ｓｉタイル
１４２０、１５１０ パネル
１４３０、１５３０ 周辺回路領域
１４４０、１５４０ ピクセル領域

Claims (9)

  1. 透明又は半透明の基板上に半導体層又は金属薄膜を形成する段階と、
    レーザー照射を用いた結晶化方法で前記半導体層又は金属薄膜が形成された基板上に所望の大きさの単結晶シード領域を形成する段階と、
    前記単結晶シード領域をシード（ｓｅｅｄ）として、前記半導体層又は金属薄膜の所望の領域を単結晶領域に変換させる段階とを含んで構成されることを特徴とする単結晶シリコン膜の製造方法。
  2. 前記単結晶シード領域を形成する段階は、レーザーを前記半導体層又は金属薄膜が形成された基板上にマスクを介して特定形状の所望の大きさにて照射してレーザー照射された部分を１次的に結晶化させる段階と、
    レーザーを所望の間隔移動させて前記１次的に結晶化された部分内の結晶粒を前記所望の間隔により成長させる過程を反復する１次スキャン工程を実施する段階と、
    前記１次スキャン工程が所望の距離実行された後に終了させて多結晶アイランド領域を形成する段階とを含み、
    前記単結晶領域に変換させる段階は、前記１次スキャン工程が終了された後、レーザービーム照射位置を９０度回転させ、１次スキャン工程でスキャン方向に細長い形状に成長した結晶粒をシードとして２次スキャンを実行してその結晶粒を成長させて単結晶領域を作る２次スキャン工程を実施する段階と、
    前記２次スキャン工程を所望の距離実行させた後、形成された単結晶領域をシードとしてそのシードの一部に再びレーザー照射を反復しながら単結晶領域を広める段階とを含むことを特徴とする請求項１に記載の単結晶シリコン膜の製造方法。
  3. 前記単結晶シード領域を形成する段階及び単結晶領域に変換させる段階は、前記レーザー照射領域を同時に基板上の複数の場所に適用して前記１、２次スキャン工程によって単結晶シード領域及び単結晶領域をいくつかのところに作る段階と、
    前記単結晶領域をシードとして追加的なスキャンを開始して、基板上に残っている多結晶又は非晶質領域を消費しながら単結晶領域が拡張されるように成長させて基板全体にわたり単結晶タイル（ｔｉｌｅ）を形成させる段階とを含むことを特徴とする請求項２に記載の単結晶シリコン膜の製造方法。
  4. 前記単結晶領域をシードとして追加的なスキャンによって単結晶領域を拡張させる時、レーザースリットの多様な形状と大きさ及びレーザー照射領域のスキャン方向と配置（ａｌｉｇｎｍｅｎｔ）の多様な組み合わせで単結晶タイルの大きさと位置を制御することを特徴とする請求項３に記載の単結晶シリコン膜の製造方法。
  5. 前記単結晶領域は、基板全体、半導体装置が形成される部分、または半導体装置の回路領域が形成される部分であることを特徴とする請求項１に記載の単結晶シリコン膜の製造方法。
  6. 前記透明の基板は、ガラス、合成樹脂（ｐｌａｓｔｉｃ）及び絶縁膜を含み、
    前記絶縁膜は、ＳｉＯｘ、ＳｉＯｘＮｙ、ＳｉＮｘ、及びそれらの二層膜又は多層膜の中から選択されるＳｉ窒化膜、Ｓｉ酸化膜、あるいは、Ａｌ、Ｃｕ、Ｔｉ、Ｗの中から選択された一つの金属の窒化膜または酸化膜であることを特徴とする請求項１に記載の単結晶シリコン膜の製造方法。
  7. 前記半導体層は、ａ−Ｓｉ（ａｍｏｒｐｈｏｕｓ−Ｓｉ）、ａ−Ｇｅ、ａ−ＳｉｘＧｅｙ、ｐｏｌｙ−Ｓｉ、ｐｏｌｙ−Ｇｅ、ｐｏｌｙ−ＳｉｘＧｅｘの中から選択される一つであることを特徴とする請求項１に記載の単結晶シリコン膜の製造方法。
  8. 前記金属薄膜は、Ａｌ、Ｃｕ、Ｔｉ、Ｗ、Ａｕ、及びＡｇの中から選択される一つの金属、またはこれら金属と半導体との化合物であることを特徴とする請求項１に記載の単結晶シリコン膜の製造方法。
  9. 前記レーザーはエキシマレーザーであることを特徴とする請求項１に記載の単結晶シリコン膜の製造方法。
JP2003391471A 2003-03-31 2003-11-20 単結晶シリコン膜の製造方法 Pending JP2004311935A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030019953A KR100618184B1 (ko) 2003-03-31 2003-03-31 결정화 방법

Publications (1)

Publication Number Publication Date
JP2004311935A true JP2004311935A (ja) 2004-11-04

Family

ID=32985911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003391471A Pending JP2004311935A (ja) 2003-03-31 2003-11-20 単結晶シリコン膜の製造方法

Country Status (5)

Country Link
US (1) US7135388B2 (ja)
JP (1) JP2004311935A (ja)
KR (1) KR100618184B1 (ja)
CN (1) CN100377294C (ja)
TW (1) TWI310059B (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043127A (ja) * 2005-08-04 2007-02-15 Samsung Electronics Co Ltd 逐次的横方向結晶化用のマスク及びその製造方法
JP2007053364A (ja) * 2005-08-19 2007-03-01 Samsung Electronics Co Ltd 多結晶シリコーン薄膜の製造方法及びこの方法を利用した薄膜トランジスタの製造方法
JP2008521247A (ja) * 2004-11-18 2008-06-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 結晶方位制御ポリシリコン膜を生成するためのシステム及び方法
JP2009302251A (ja) * 2008-06-12 2009-12-24 Sharp Corp レーザ結晶化装置、マスク、レーザ結晶化方法、結晶材、および半導体素子
US7964480B2 (en) 2003-09-19 2011-06-21 Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8034698B2 (en) 2003-09-16 2011-10-11 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
US8415670B2 (en) 2007-09-25 2013-04-09 The Trustees Of Columbia University In The City Of New York Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films
US8426296B2 (en) 2007-11-21 2013-04-23 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8557040B2 (en) 2007-11-21 2013-10-15 The Trustees Of Columbia University In The City Of New York Systems and methods for preparation of epitaxially textured thick films
US8569155B2 (en) 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
US8598588B2 (en) 2005-12-05 2013-12-03 The Trustees Of Columbia University In The City Of New York Systems and methods for processing a film, and thin films
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
US8715412B2 (en) 2003-09-16 2014-05-06 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
US8734584B2 (en) 2004-11-18 2014-05-27 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8802580B2 (en) 2008-11-14 2014-08-12 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US8889569B2 (en) 2009-11-24 2014-11-18 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral soldification
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
KR100496251B1 (ko) * 2002-11-25 2005-06-17 엘지.필립스 엘시디 주식회사 순차측면고상 결정화 기술을 이용한 비정질 실리콘층의결정화 방법
KR100599043B1 (ko) * 2005-03-18 2006-07-12 삼성전자주식회사 반도체 장치의 제조 방법
KR100731752B1 (ko) 2005-09-07 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터
KR100928664B1 (ko) * 2007-04-09 2009-11-27 삼성전자주식회사 낸드 플래시 메모리 소자의 제조 방법
US20070262311A1 (en) * 2006-05-11 2007-11-15 Toppoly Optoelectronics Corp. Flat panel display and fabrication method and thereof
KR100803867B1 (ko) * 2006-09-14 2008-02-14 연세대학교 산학협력단 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법
US8394483B2 (en) 2007-01-24 2013-03-12 Micron Technology, Inc. Two-dimensional arrays of holes with sub-lithographic diameters formed by block copolymer self-assembly
KR101397567B1 (ko) * 2007-01-24 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막의 결정화 방법 및 반도체장치의 제작방법
US8083953B2 (en) * 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8557128B2 (en) 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
JP2008244374A (ja) * 2007-03-29 2008-10-09 Nec Lcd Technologies Ltd 半導体薄膜の製造方法、半導体薄膜及び薄膜トランジスタ
US8294139B2 (en) 2007-06-21 2012-10-23 Micron Technology, Inc. Multilayer antireflection coatings, structures and devices including the same and methods of making the same
US8097175B2 (en) 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
US7959975B2 (en) 2007-04-18 2011-06-14 Micron Technology, Inc. Methods of patterning a substrate
US8372295B2 (en) * 2007-04-20 2013-02-12 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
US8404124B2 (en) 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
US8080615B2 (en) * 2007-06-19 2011-12-20 Micron Technology, Inc. Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide
US7776718B2 (en) * 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
JP2009135448A (ja) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び半導体装置の作製方法
US8999492B2 (en) 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
US8101261B2 (en) * 2008-02-13 2012-01-24 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
US8426313B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8425982B2 (en) * 2008-03-21 2013-04-23 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
US8114300B2 (en) 2008-04-21 2012-02-14 Micron Technology, Inc. Multi-layer method for formation of registered arrays of cylindrical pores in polymer films
US8114301B2 (en) 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
US7914619B2 (en) * 2008-11-03 2011-03-29 International Business Machines Corporation Thick epitaxial silicon by grain reorientation annealing and applications thereof
KR101642834B1 (ko) 2010-04-09 2016-08-11 삼성전자주식회사 Ｌｅｇ 공정을 이용하여 벌크 실리콘 웨이퍼의 필요한 영역내에 ｓｏⅰ층을 형성하는 반도체 소자의 제조방법
US8304493B2 (en) 2010-08-20 2012-11-06 Micron Technology, Inc. Methods of forming block copolymers
US8900963B2 (en) 2011-11-02 2014-12-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and related structures
US9356171B2 (en) * 2012-01-25 2016-05-31 The Trustees Of Dartmouth College Method of forming single-crystal semiconductor layers and photovaltaic cell thereon
US9087699B2 (en) 2012-10-05 2015-07-21 Micron Technology, Inc. Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure
US9229328B2 (en) 2013-05-02 2016-01-05 Micron Technology, Inc. Methods of forming semiconductor device structures, and related semiconductor device structures
US9177795B2 (en) 2013-09-27 2015-11-03 Micron Technology, Inc. Methods of forming nanostructures including metal oxides
CN106702495A (zh) * 2016-12-27 2017-05-24 陕西科技大学 一种单晶薄膜的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3213338B2 (ja) * 1991-05-15 2001-10-02 株式会社リコー 薄膜半導体装置の製法
US6326248B1 (en) * 1994-06-02 2001-12-04 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
TW303526B (ja) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
KR100234895B1 (ko) * 1997-05-12 1999-12-15 구본준 비정질 실리콘의 결정화 방법
US6326286B1 (en) * 1998-06-09 2001-12-04 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon layer
JP3715848B2 (ja) * 1999-09-22 2005-11-16 シャープ株式会社 半導体装置の製造方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8715412B2 (en) 2003-09-16 2014-05-06 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
US8034698B2 (en) 2003-09-16 2011-10-11 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
US7964480B2 (en) 2003-09-19 2011-06-21 Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
US8445365B2 (en) 2003-09-19 2013-05-21 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
JP2008521247A (ja) * 2004-11-18 2008-06-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 結晶方位制御ポリシリコン膜を生成するためのシステム及び方法
US8734584B2 (en) 2004-11-18 2014-05-27 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
US8617313B2 (en) 2005-04-06 2013-12-31 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
US7829245B2 (en) 2005-08-04 2010-11-09 Samsung Electronics Co., Ltd. Mask for sequential lateral solidification and method of manufacturing the same
JP2007043127A (ja) * 2005-08-04 2007-02-15 Samsung Electronics Co Ltd 逐次的横方向結晶化用のマスク及びその製造方法
JP2007053364A (ja) * 2005-08-19 2007-03-01 Samsung Electronics Co Ltd 多結晶シリコーン薄膜の製造方法及びこの方法を利用した薄膜トランジスタの製造方法
US8598588B2 (en) 2005-12-05 2013-12-03 The Trustees Of Columbia University In The City Of New York Systems and methods for processing a film, and thin films
US9012309B2 (en) 2007-09-21 2015-04-21 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
US8415670B2 (en) 2007-09-25 2013-04-09 The Trustees Of Columbia University In The City Of New York Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8557040B2 (en) 2007-11-21 2013-10-15 The Trustees Of Columbia University In The City Of New York Systems and methods for preparation of epitaxially textured thick films
US8426296B2 (en) 2007-11-21 2013-04-23 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8871022B2 (en) 2007-11-21 2014-10-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparation of epitaxially textured thick films
US8569155B2 (en) 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
JP2009302251A (ja) * 2008-06-12 2009-12-24 Sharp Corp レーザ結晶化装置、マスク、レーザ結晶化方法、結晶材、および半導体素子
US8802580B2 (en) 2008-11-14 2014-08-12 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8889569B2 (en) 2009-11-24 2014-11-18 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral soldification

Also Published As

Publication number Publication date
KR20040085310A (ko) 2004-10-08
US20040192013A1 (en) 2004-09-30
KR100618184B1 (ko) 2006-08-31
CN100377294C (zh) 2008-03-26
TWI310059B (en) 2009-05-21
CN1534725A (zh) 2004-10-06
US7135388B2 (en) 2006-11-14
TW200419017A (en) 2004-10-01

Similar Documents

Publication Publication Date Title
JP2004311935A (ja) 単結晶シリコン膜の製造方法
US7645337B2 (en) Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US6495405B2 (en) Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films
US6573163B2 (en) Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
JP5068171B2 (ja) 結晶方位制御ポリシリコン膜を生成するためのシステム及び方法
TWI575571B (zh) 部分熔融膜之非週期性脈衝處理系統及方法
JP2003124230A (ja) 薄膜トランジスタ装置、その製造方法及びこの装置を用いた画像表示装置
JP2003332346A (ja) 薄膜トランジスタ及びその製造方法
JP2003031496A (ja) 半導体基板の製造方法及び半導体装置
US20020102821A1 (en) Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films
US7008863B2 (en) Method for forming polycrystalline silicon film
JP2007281421A (ja) 半導体薄膜の結晶化方法
JP2008227077A (ja) レーザ光のマスク構造、レーザ加工方法、ｔｆｔ素子およびレーザ加工装置
EP1860699A1 (en) Display having thin fim transistors with channel region of varying crystal state
JP2007208180A (ja) レーザアニール技術、半導体膜、半導体装置、及び電気光学装置
KR100611040B1 (ko) 레이저 열처리 장치
JP2007281465A (ja) 多結晶膜の形成方法
JP4365757B2 (ja) 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法
JP2007208174A (ja) レーザアニール技術、半導体膜、半導体装置、及び電気光学装置
KR100860007B1 (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법
KR100675936B1 (ko) 단결정실리콘막 형성방법
JP2002083769A (ja) 半導体薄膜及び半導体薄膜の製造方法
KR101095368B1 (ko) 다결정 박막 형성방법
JP2005167007A (ja) 半導体薄膜の製造方法および薄膜半導体素子
JP2005101311A (ja) 半導体デバイスおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080812

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090224