KR100234895B1 - 비정질 실리콘의 결정화 방법 - Google Patents

비정질 실리콘의 결정화 방법 Download PDF

Info

Publication number
KR100234895B1
KR100234895B1 KR1019970018244A KR19970018244A KR100234895B1 KR 100234895 B1 KR100234895 B1 KR 100234895B1 KR 1019970018244 A KR1019970018244 A KR 1019970018244A KR 19970018244 A KR19970018244 A KR 19970018244A KR 100234895 B1 KR100234895 B1 KR 100234895B1
Authority
KR
South Korea
Prior art keywords
amorphous silicon
laser
region
substrate
silicon layer
Prior art date
Application number
KR1019970018244A
Other languages
English (en)
Other versions
KR19980083098A (ko
Inventor
문대규
Original Assignee
구본준
엘지.필립스엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019970018244A priority Critical patent/KR100234895B1/ko
Priority to US09/048,321 priority patent/US6113689A/en
Publication of KR19980083098A publication Critical patent/KR19980083098A/ko
Application granted granted Critical
Publication of KR100234895B1 publication Critical patent/KR100234895B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/903—Dendrite or web or cage technique

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 레이저를 이용하여 비정질 실리콘을 결정화하는 경우, 알티피(RTP)를 부가적으로 사용하여 유리기판을 국부적으로 가열함으로써, 고온에서도 유리기판의 손상없이 빠르게 비정질 실리콘을 결정화할 수 있는 비정질 실리콘의 결정화 방법에 관한 것이다.

Description

비정질 실리콘의 결정화 방법
본 발명은 비정질 실리콘의 결정화 방법에 관한 것으로 특히, 레이저를 이용하여 비정질 실리콘을 결정화하는 경우, 알티피(RTP:Rapid Thermal Processing ; 이하 알티피라 한다)를 부가적으로 사용하여 유리기판을 국부적으로 가열함으로써, 고온에서도 유리기판의 손상없이 빠르게 비정질 실리콘을 결정화할 수 있는 비정질 실리콘의 결정화 방법에 관한 것이다.
비정질 실리콘을 사용하는 박막트랜지스터는 결정질 실리콘을 사용하는 박막트랜지스터보다 저온에서 형성될 수 있다는 장점이 있으나, 채널영역에서 캐리어(carrier)의 이동도가 낮다는 단점을 가지고 있다. 또한, 결정질 실리콘을 사용하는 박막트랜지스터에서도, 다결정 실리콘을 사용하는 박막트랜지스터는 단결정 실리콘을 사용하는 박막트랜지스터보다 캐리어의 이동도가 낮고 위치에 따라 성질이 다른 결정들이 만들어지므로 특성이 균일하지 않다. 이는 다결정 실리콘이 단결정 실리콘에 비교할때 결정입자가 많기 때문인데, 결정입자가 많을수록 채널의 캐리어들이 많은 결정입자의 벽을 통과하여야 하는 그레인 바운더리 효과(grain boundary effect)에 영향을 받는다. 따라서 비정질 실리콘을 결정화하여 채널영역으로 사용할 박막트랜지스터에 있어서는, 결정화 공정시, 결정입자가 크도록 형성함으로써, 결정입자의 수를 줄여서 그레인 바운더리 효과를 감소시키는 것이 캐리어의 이동도를 높이는 방법이다. 그런데 레이저를 조사하여 비정질 실리콘을 결정화한 후의 결정입자의 크기는 레이저 에너지 밀도, 기판의 온도 및 결정화 속도에 함수관계를 나타낸다. 따라서 이들의 관계를 이용하여 비정질 실리콘에서 결정입자의 생성 및 성장을 적절하게 조절하는 것이 중요하다.
일반적으로 레이저를 조사하여 비정질 실리콘을 용융상태로 만든 후, 냉각 또는 고화시키면, 결정으로서 석출되어 간다. 이때 최초에 생긴 작은 결정핵이 씨(seed)가 되어 점점 성장해가면서 큰 결정을 형성함으로써 결정화가 이루어진다. 이때 성장 조건에 따라서 결정의 방향이 단일하도록 성장하게 되면, 단결정이 되고, 많은 결정이 동시에 생성되고 성장하여 다결정이 된다.
도 1a부터 도1g는 종래의 기술에 따른 비정질 실리콘의 결정화 공정도를 나타낸 것으로, 이때 결정화 공정은 통상적으로, 기판을 상온 혹은 300~400℃정도로 만든후, 레이저를 사용하여 중첩 스캐닝법으로 실시한다. 이 온도에서 래터럴 성장(lateral growth)은 약 1~2㎛ 정도 이루어지므로, 약 1㎛ 정도씩 레이저빔이 이동하여 기판을 조사할 수 있도록 장비를 조작한다.
도 1a를 참조하면, 비정질 실리콘을 결정화하기 위하여 유리기판(100)에 완충막인 실리콘 산화막(SiO2) (101)을 형성한후, 그 위로 결정화시킬 비정질 실리콘층(10)을 형성한다. 비정질 실리콘층(10)의 상부에는 폭이 약 1mm인 레이저빔(50)이 위치하고 있다. 이후, 레이저 장비를 구동시켜 적당한 에너지 밀도와 반복률을 가지는 레이저를 비정질 실리콘층(10)에 조사한다. 이때, 레이저에 의하여 조사된 비정질 실리콘층 부분은 완전히 용융된 상태가 된다(이하 용융영역(10a)이라 한다).
도 1b를 참조하면, 레이저빔(50)을 다음 조사를 위해 이전의 위치에서 약 1㎛ 이동시킨다. 이때 비정질 실리콘층(10)의 용융영역은 레이저가 조사되지 않으므로 고화 또는 냉각되어 결정구조가 전이된다. 즉, 고화 또는 냉각되는 도중에 용융영역이 여러 곳에 결정핵이 생성되고, 이 결정핵이 시드(seed)로 작용하여 동시 다발적으로 결정성장되어 다결정화된다. 이때 레이저빔의 폭이 약 1mm정도이므로, 비정질 실리콘층에 약 1mm 정도로 결정화된 다결정영역(10p)을 형성할수 있다.
도 1c를 참조하면, 약 1㎛정도 이동한 레이저빔(50)을 통하여 레이저를 기판에 조사한다. 그 결과 레이저에 의하여 조사된 부분은 용융영역(10a)이 된다. 이때 레이저에 의하여 조사되어 용융영역(10a)이 되는 부분은 다결정영역(10p) 일부와 새로 레이저 조사부에 들어온 약 1㎛정도의 비정질 실리콘이다.
도 1d를 참조하면, 레이저빔(50)을 다음 조사를 위해 이전의 위치에서 약 1㎛이동시킨다. 이때 비정질 실리콘의 용융영역은 도 1b를 참조하여 설명한 바와 같이, 레이저가 조사되지 않으므로 고화 또는 냉각되어 결정구조가 전이된다. 이때 용융영역의 측벽에 위치하는 다결정영역(10p)의 바운더리가 새로운 씨드로 작용하게 되어 용융영역에 래터럴 성장을 하게 되어 단결정영역(10m)을 형성한다. 기판의 온도가 언급한 바와 같이, 약 300~400℃정도인 상태에서 결정화가 이루어지므로, 보통의 경우 이 온도에서는 약 1~2㎛정도의 단결정 성장이 이루어진다. 용융영역에서의 일측에서 이루어지는 단결정 래터럴 성장은 용융영역의 다른 부분에서 여러개의 결정핵이 생성되어 작은 결정으로 성장될 때까지 진행된다.(이하 준다결정영역(10s)이라 한다.)
도 1e를 참조하면, 약 1㎛정도 이동한 레이저빔(50)을 통하여 레이저를 기판에 조사한다. 그 결과 레이저에 의하여 조사된 부분은 용융영역(10a)이 된다. 이때 레이저에 의하여 조사되어 용융영역(10a)이 되는 부분은 단결정 영역 일부와 준다결정영역과 새로 레이저 조사부에 들어온 약 1㎛정도의 비정질 실리콘이다.
도 1f를 참조하면, 레이저빔(50)을 다음 조사를 위해 이전의 위치에서 약 1㎛이동시킨다. 이때 비정질 실리콘층의 용융영역은 도 1b를 참조하여 설명한 바와 같이, 레이저가 조사되지 않으므로 고화 또는 냉각되어 결정구조가 전이된다. 이때 용융영역의 측벽에 위치하는 단결정영역(10m)의 바운더리가 씨드로 작용하게 되어 래터럴 성장이 진행된다. 즉, 먼저 형성된 단결정 영역에 연결되어 단결정영역(10m)이 확장되는 것이다. 그리고 용융영역의 다른 부분에는 준다결정영역(10s)이 형성된다.
도 1g를 참조하면, 이와 같은 방법으로 기판의 전영역에 레이저가 조사되어 비정질 실리콘의 용융 및 고화 또는 냉각이 반복적으로 진행되면, 처음 생성된 다결정영역(10p)의 일부가 씨드로 작용하여 성장되는 단결정영역(10m)이 형성된다. 그리고 에지부분에는 준다결정영역(10s)이 잔존한다. 이와 같은 방법에 의하여 유리기판위에 비정질 실리콘을 단결정화할수 있는 것이다.
상술한 바와 같이 종래의 기술에서는 상온 혹은 300~400℃정도의 환경하에서 결정화공정을 실시하기 때문에 물질특성상 결정의 래터럴 성장이 고작 1~2㎛정도만 이루어진다. 따라서 대면적의 기판을 결정화하는데 있어서, 공정시간이 길어지게 되어 생산수율을 저하시킨다. 도 2를 참조하여 이를 설명하면 다음과 같다.
대면적 유리기판을 처리하기 위하여 필요한 시간은 다음과 같이 계산될 수 있다.
Figure kpo00002
위의 식을 이용하여 종래의 장치에서 도 2에 보인 바와 같이, 300×350mm2의 유리기판을 레이저를 이용하여 단결정화시킬 경우의 처리시간을 계산하면, (이때 레이저빔의 길이가 약 150mm이고, 레이저의 반복률은 300Hz라 하자, 기판의 나비가 300mm이므로, 스캐닝 수는 2이다.)
Figure kpo00003
=40min …………………………… ①
이다.
즉, 300×350mm2의 유리기판에 형성된 비정질 실리콘을 결정화할 경우 약 40 분정도의 시간이 필요하다. 따라서 시간당 1.5 장의 기판만을 처리하게 된다. 이는 언급한 바와 같이, 결정화를 상온 혹은 300~400℃정도에서 실시하기 때문에 래터럴 성장 길이가 짧은데에 기인한다. 따라서 래터럴 성장 길이를 길게할 필요가 있다.
래터럴 성장을 약 5㎛정도가 되도록 할 경우에 기판 처리시간을 계산해보면, 다음과 같다.
Figure kpo00004
=7.7min …………………………… ②
즉, 기판의 결정화를 위한 공정시간이 훨씬 단축된다.
따라서 래터럴 성장 길이를 길게 할 조건을 형성해야 하는데, 이를 위한 방법중의 하나가 기판의 온도를 상승시키는 것이다. 위와 같이 래터럴 성장 길이를 약 5㎛정도로 하기 위해서는 기판의 온도를 약 700~800℃정도가 되도록 해야한다. 그런데 이 정도까지 유리기판의 온도를 높히게 되면, 고온에 의하여 유리기판이 휘거나 연화되어 이 유리기판을 이용할수 없게 된다.
본 발명은 레이저가 조사되는 기판의 부분에만 국부적으로 열을 가함으로써, 유리기판의 손상없이 빠른 시간에 레이저 결정화공정을 진행하려 하는 것이다.
이를 위하여 본 발명은 기판 상에 형성된 비정질 실리콘층을 결정화하는 방법에 있어서, 비정질 실리콘층의 상부에서 레이저 조사를 실시하고, 상기 비정질 실리콘층의 하부에서 상기 레이저 조사와 동시에 상기 비정질 실리콘의 조사부에만 국부적으로 열에너지를 공급하도록 진행되는 비정질 실리콘층을 결정화하는 방법이다.
즉, 본 발명에 따르면, 기판상에 형성된 비정질 실리콘층의 상부에서 소정의 반복률로 레이저빔을 통하여 레이저 조사를 실시하고, 상기 비정질 실리콘층의 하부에서 열공급수단이 상기 레이저 조사와 동시에 상기 비정질 실리콘의 조사부에만 국부적으로 에너지를 공급하도록 한다.
제1a도부터 제1g도는 종래 기술에 의한 비정질 실리콘의 결정화 공정도.
제2도는 비정질 실리콘의 결정화를 위한 공정 시간을 설명하기 위한 도면.
제3도는 본 발명에 의하여 구현된 결정화 장치의 개략도.
제4a도부터 제4g도는 본 발명에 의한 비정질 실리콘의 결정화 공정도.
〈도면의 주요부분에 대한 부호의 설명〉
100 : 유리기판 101 : 산화막
20 : 비정질 실리콘층 20a : 용융영역
20p : 다결정영역 20m : 단결정영역
50 : 레이저빔 60 : 알티피
도 3는 본 발명에 의하여 레이저빔과 함께 기판에 국부적으로 열을 공급하는 알티피를 함께 나타낸 개략도이다.
유리기판에 완충막인 산화막이 형성되어 있고, 그 위로 결정화시킬 비정질 실리콘층이 형성되어 있다. 그 상부로 레이저빔(50)이 위치하여 있고, 하부에는 알티피(60)가 위치하고 있다. 이때 알티피(60)는 스캐닝하는 레이저빔(50)과 수직선상에 위치하여 있고, 레이저빔(50)과 동시에 이동할수 있도록 조작되어 있다. 도면에서 빗금친 부분은 비정질 실리콘층에서 이미 단결정영역이 형성된 부분을 나타낸다.
도 4a부터 도 4g는 본 발명에 따른 비정질 실리콘의 결정화 공정도로, 결정화공정은 레이저를 사용하는 일반적인 방법인 중첩 스캐닝법으로 실시한다.
적당한 에너지 밀도를 가지는 레이저는 적당한 반복률에 의하여 기판을 조사한다. 이때 레이저가 비정질 실리콘층에 조사되는 동시에 수직으로 하부에 위치한 알티피가 기판에 레이저가 조사된 부분에 국부적으로 열을 공급한다. 이때 기판의 조사부분 온도를 700~800℃로 상승시킬 수 있도록 열을 공급한다. 따라서 이 온도에서 결정화 공정을 진행함으로써, 약 4~5㎛ 정도의 래터럴 성장길이를 이룰수 있다. 이와 같은 래터럴 성장길이를 가지는 기판을 결정화하는 경우에는 레이저빔을 약 4㎛ 정도씩 이동하여 레이저 조사를 하게 할수 있다.
도 4a를 참조하면, 비정질 실리콘을 결정화하기 위하여 유리기판(100)에 완충막인 실리콘 산화막(SiO2)(101)을 형성한후, 그 위로 결정화시킬 비정질 실리콘층(20)을 형성한다. 비정질 실리콘층(20)의 상부에는 그 폭이 약 수 mm인 레이저빔(50)이 위치하고 있고, 기판의 하부에는 알티피(60)가 위치하고 있다. 알티피(60)는 레이저빔(50)에 대하여 수직선상에 위치하여 있고, 레이저 조사시 그 조사부에만 국부적으로 열을 공급하도록 되어 있다.
이후, 레이저 장비를 구동시켜 적당한 에너지 밀도와 반복률을 가지는 레이저를 비정질 실리콘층에 조사하고, 동시에 이 레이저 조사부에만 국부적으로 알티피(60)가 열을 공급한다. 이때 기판의 레이저 조사부의 온도를 약 700~800℃로 상승시킬 수 있다. 따라서 레이저 조사부는 이와 같은 높은 온도에서 결정화를 진행할수 있다. 또한, 알티피(60)가 국부적으로 기판 즉, 레이저 조사부만을 가열하기 때문에 기판전체가 휘거나 굽을 염려가 없다. 이때, 레이저에 의하여 조사된 비정질 실리콘층(20) 부분은 완전히 용융된 상태가 된다(이하 용융영역(20a)이라 한다).
도 4b를 참조하면, 레이저빔(50)과 알티피(60)를 다음 조사를 위하여 이전의 위치에서 약 4㎛이동시킨다. 이때 비정질 실리콘층의 용융영역은 레이저가 조사되지 않으므로 고화 또는 냉각되어 결정구조가 전이된다. 즉, 고화 또는 냉각되는 도중에 용융영역의 여러 곳에는 결정핵이 생성되고, 이 결정핵이 씨드(seed)로 작용하여 동시 다발적으로 결정이 성장되어 다결정화된다. 이때 레이저빔의 폭이 약 1mm정도일 경우에는 비정질 실리콘층에 약 1mm 정도로 결정화된 다결정영역(20p)을 형성할수 있다.
도 4c를 참조하면, 약 4㎛정도 이동한 레이저빔을 통하여 레이저를 기판에 조사한다. 그와 동시에 기판의 하부에서는 알티피(60)가 레이저 조사부에 국부적으로 열을 공급한다. 따라서 레이저 조사부만은 약 700~800℃정도 상승된다. 그 결과 레이저에 의하여 조사된 부분은 용융영역(20a)이 된다. 이때 레이저에 의하여 조사되어 용융영역(20a)이 되는 부분은 다결정영역 일부와 새로 레이저 조사부에 들어온 약 4㎛정도의 비정질 실리콘이다.
도 4d를 참조하면, 레이저빔(50)과 알티피(60)를 다음 조사를 위하여 이전의 위치에서 약 4㎛이동시킨다. 이때 비정질 실리콘층의 용융영역은 도 4b를 참조하여 설명한 바와 같이, 레이저가 조사되지 않으므로 고화 또는 냉각되어 결정구조가 전이된다. 이때 용융영역의 측벽에 위치하는 다결정영역(20p)의 바운더리가 새로운 씨드로 작용하게 되어 래터럴 성장을 진행하여 단결정영역(20m)을 형성한다. 기판의 레이저 조사부는 알티피(60)에 의한 열공급으로 약 700~800℃정도인 상태에서 결정화가 이루어진다. 보통의 경우 이 온도에서는 약 4~5㎛정도의 단결정 성장이 이루어진다. 용융영역에서의 일측에서 이루어지는 단결정 성장은 용융영역의 다른 부분에서 여러개의 결정핵이 생성되어 작은 결정으로 성장될 때가지 진행된다.(이하 준다결정영역(20s)이라 한다.)
도 4e를 참조하면, 약 4㎛정도 이동한 레이저빔(50)을 통하여 레이저를 기판에 조사한다. 그와 동시에 기판의 하부에서는 알티피(60)가 레이저 조사부에 국부적으로 열을 공급한다. 따라서 레이저 조사부만은 약700~800℃정도 상승된다. 그 결과 레이저에 의하여 조사된 부분은 용융영역(20a)이 된다. 이때 레이저에 의하여 조사되어 용융영역(20a)이 되는 부분은 단결정영역 일부와 준다결정영역과 새로 레이저 조사부에 들어온 약 4㎛정도의 비정질 실리콘이다.
도 4f를 참조하면, 레이저빔(50)과 알티피(60)를 다음 조사를 위하여 이전의 위치에서 약 4㎛이동시킨다. 이때 비정질 실리콘층의 용융영역은 도 4b를 참조하여 설명한 바와 같이, 레이저가 조사되지 않으므로 고화 또는 냉각되어 결정구조가 전이된다. 이때 용융영역의 측벽에 위치하는 단결정영역의 바우더리가 씨드로 작용하게 되어 단결정이 형성되는 래터럴 성장이 진행된다. 즉, 먼저 형성된 단결정영역에 연결되어 단결정영역(20m)이 확장되는 것이다. 그리고 용융영역의 다른 부분에는 준다결정영역(20s)이 형성된다.
도 4g를 참조하면, 이와 같은 방법으로 기판의 전영역에 레이저가 조사되어 비정질 실리콘의 용융및 고화 또는 냉각이 반복적으로 진행되면, 처음 생성된 다결정영역(20p)의 일부가 씨드로 작용하여 성장되는 단결정영역(20m)이 형성된다. 그리고 에지부분에는 준다결정영역(20s)이 잔존한다. 이와 같은 방법에 의하여 유리기판위에 비정질 실리콘을 단결정화할수 있다.
상술한 바와 같이 본 발명은 국부적으로 기판의 온도를 약 700~800℃까지 상승시켜서 비정질 실리콘의 결정화를 진행한다. 따라서 단결정영역 형성을 위한 래터럴 성장길이를 종래의 기술보다 길게 할수 있다. 그 결과 종래의 기술과 비교할 때 동일기판에 결정화 공정을 실행하는데 있어서, 공정시간을 대폭 감소시킬 수 있다.(식 ①과 2②를 참조한 바와 같다)그리고 이와 같이 고온환경하에서 레이저 결정화를 진행하지만, 알티피를 이용하여 국부적으로 기판의 레이저 조사부에만 열을 공급하여 그 부분만 온도를 상승시키기 때문에 유리기판의 손상없이 안전하게 결정화공정을 진행할수 있다.

Claims (3)

  1. 기판 상에 형성된 비정질 실리콘층을 결정화하는 방법에 있어서, 비정질 실리콘층의 상부에서 레이저 조사를 실시하고, 상기 비정질 실리콘층의 하부에서 상기 레이저 조사와 동시에 상기 비정질 실리콘의 조사부에만 국부적으로 열에너지를 공급하도록 진행되는 비정질 실리콘층을 결정화하는 방법.
  2. 청구항 1에 있어서, 상기 열에너지를 공급하는 수단은 알티피인 것을 특징으로 하는 비정질 실리콘층을 결정화하는 방법.
  3. 청구항 1에 있어서, 상기 레이저 조사는 300Hz 정도의 반복률로 진행되는 것을 특징으로 하는 비정질 실리콘층을 결정화하는 방법.
KR1019970018244A 1997-05-12 1997-05-12 비정질 실리콘의 결정화 방법 KR100234895B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970018244A KR100234895B1 (ko) 1997-05-12 1997-05-12 비정질 실리콘의 결정화 방법
US09/048,321 US6113689A (en) 1997-05-12 1998-03-26 Method of crystallizing amorphous silicon layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970018244A KR100234895B1 (ko) 1997-05-12 1997-05-12 비정질 실리콘의 결정화 방법

Publications (2)

Publication Number Publication Date
KR19980083098A KR19980083098A (ko) 1998-12-05
KR100234895B1 true KR100234895B1 (ko) 1999-12-15

Family

ID=19505572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018244A KR100234895B1 (ko) 1997-05-12 1997-05-12 비정질 실리콘의 결정화 방법

Country Status (2)

Country Link
US (1) US6113689A (ko)
KR (1) KR100234895B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4026182B2 (ja) * 1995-06-26 2007-12-26 セイコーエプソン株式会社 半導体装置の製造方法、および電子機器の製造方法
JP3422290B2 (ja) 1999-07-22 2003-06-30 日本電気株式会社 半導体薄膜の製造方法
US6451631B1 (en) * 2000-08-10 2002-09-17 Hitachi America, Ltd. Thin film crystal growth by laser annealing
US6645454B2 (en) * 2001-06-28 2003-11-11 Sharp Laboratories Of America, Inc. System and method for regulating lateral growth in laser irradiated silicon films
US7135070B2 (en) * 2002-04-23 2006-11-14 Sharp Laboratories Of America, Inc. Monolithic stacked/layered crystal-structure-processed mechanical, and combined mechanical and electrical, devices and methods and systems for making
US20030196591A1 (en) * 2002-04-23 2003-10-23 Hartzell John W. Formation of crystal-structure-processed mechanical, and combined mechanical and electrical, devices on low-temperature substrates
US7125451B2 (en) * 2002-04-23 2006-10-24 Sharp Laboratories Of America, Inc. Crystal-structure-processed mechanical devices and methods and systems for making
US7128783B2 (en) * 2002-04-23 2006-10-31 Sharp Laboratories Of America, Inc. Thin-film crystal-structure-processed mechanical devices, and methods and systems for making
TW587295B (en) * 2002-12-24 2004-05-11 Au Optronics Corp Method of laser crystallization
KR100618184B1 (ko) * 2003-03-31 2006-08-31 비오이 하이디스 테크놀로지 주식회사 결정화 방법
TWI344210B (en) * 2006-04-17 2011-06-21 Au Optronics Corp Polysilicon film having smooth surface and method of forming the same
US8334194B2 (en) * 2008-02-06 2012-12-18 Motech Americas, Llc Methods and apparatus for manufacturing semiconductor wafers
US20090280336A1 (en) * 2008-05-08 2009-11-12 Ralf Jonczyk Semiconductor sheets and methods of fabricating the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234358A (en) * 1979-04-05 1980-11-18 Western Electric Company, Inc. Patterned epitaxial regrowth using overlapping pulsed irradiation
US4371421A (en) * 1981-04-16 1983-02-01 Massachusetts Institute Of Technology Lateral epitaxial growth by seeded solidification
US4473433A (en) * 1982-06-18 1984-09-25 At&T Bell Laboratories Process for producing dielectrically isolated single crystal silicon devices
US4737233A (en) * 1984-10-22 1988-04-12 American Telephone And Telegraph Company, At&T Bell Laboratories Method for making semiconductor crystal films
US5160575A (en) * 1985-12-04 1992-11-03 Massachusetts Institute Of Technology Edge-heat sink technqiue for zone melting recrystallization of semiconductor-on-insulator films
US4888302A (en) * 1987-11-25 1989-12-19 North American Philips Corporation Method of reduced stress recrystallization
US5322589A (en) * 1989-02-09 1994-06-21 Fujitsu Limited Process and apparatus for recrystallization of semiconductor layer
JP2973492B2 (ja) * 1990-08-22 1999-11-08 ソニー株式会社 半導体薄膜の結晶化方法

Also Published As

Publication number Publication date
US6113689A (en) 2000-09-05
KR19980083098A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
KR100234895B1 (ko) 비정질 실리콘의 결정화 방법
US6235614B1 (en) Methods of crystallizing amorphous silicon layer and fabricating thin film transistor using the same
KR100364944B1 (ko) 반도체 박막의 제조 방법
US7115454B2 (en) Thin film semiconductor device, polycrystalline semiconductor thin film production and process and production apparatus
KR100327087B1 (ko) 레이저 어닐링 방법
JP2002237455A (ja) シリコン結晶化装置とシリコン結晶化方法
JPH07270818A (ja) 半導体基板の製造方法およびその製造装置
JP4931102B2 (ja) ラテラル結晶化のための方法
KR100915073B1 (ko) 반도체막의 결정화 방법 및 이 방법에 의해 결정화된반도체막
KR100652082B1 (ko) 반도체 디바이스, 그 제조 방법 및 제조 장치
KR100284709B1 (ko) 비정질실리콘박막을결정화하는방법
JP3221251B2 (ja) 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法
KR100496251B1 (ko) 순차측면고상 결정화 기술을 이용한 비정질 실리콘층의결정화 방법
KR100296111B1 (ko) 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
JPH0367994B2 (ko)
JPH10106953A (ja) 多結晶半導体膜の製造方法
JPH03159116A (ja) 多結晶半導体薄膜の熱処理方法
JP2000012461A (ja) 結晶質半導体薄膜の作製方法
JPH059099A (ja) 結晶の成長方法
KR20020012983A (ko) 액정표시기용 비정질 실리콘 박막의 결정화 방법
JPH06302511A (ja) 半導体単結晶層の製造方法
KR100293263B1 (ko) 박막트랜지스터의제조방법
KR100542990B1 (ko) 비정질 실리콘 박막의 결정화 방법, 마스크 패턴 및 이를사용하여 제조되는 다결정 실리콘 박막을 사용하는 평판디스플레이 디바이스
JPH04196411A (ja) 多結晶シリコン膜の形成方法
TW202044416A (zh) 雷射退火方法、雷射退火裝置、及結晶化矽膜基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 18

EXPY Expiration of term