JP2001053285A - 半導体装置及びその作製方法 - Google Patents
半導体装置及びその作製方法Info
- Publication number
- JP2001053285A JP2001053285A JP2000142027A JP2000142027A JP2001053285A JP 2001053285 A JP2001053285 A JP 2001053285A JP 2000142027 A JP2000142027 A JP 2000142027A JP 2000142027 A JP2000142027 A JP 2000142027A JP 2001053285 A JP2001053285 A JP 2001053285A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- conductive layer
- semiconductor film
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Recrystallisation Techniques (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
半導体膜を作製し、さらにその結晶質半導体膜をTFT
のチャネル形成領域に用いることにより高速動作が可能
なTFTを実現することを目的とする。 【解決手段】 基板1の主表面に密接して透光性と絶縁
性を有する熱伝導層2を設け、その熱伝導層上の選択さ
れた領域に、島状またはストライプ状に形成した第1の
絶縁層3を形成する。この上に第2の絶縁層4、半導体
膜5を積層させる。最初、半導体膜5は非晶質半導体膜
で形成され、レーザーアニールにより結晶化させる。第
1の絶縁層3は熱伝導層2への熱の流出速度を制御する
機能を有し、基板1上の温度分布の差を利用して第1の
絶縁層3上に単結晶半導体膜を形成する。
Description
基板上に形成する結晶構造を有する半導体膜及びその作
製方法、並びに該半導体膜を活性層に用いた半導体装置
及びその作製方法に関する。特に、結晶質半導体膜で活
性層を形成した薄膜トランジスタに関する。尚、本明細
書中において半導体装置とは、半導体特性を利用するこ
とで機能しうる装置全般を指し、薄膜トランジスタを用
いて形成されるアクティブマトリクス型の液晶表示装置
に代表される電気光学装置、およびそのような電気光学
装置を部品として搭載した電子装置を範疇とする。
に非晶質半導体膜を形成し、レーザーアニール法や熱ア
ニール法などで結晶化させた結晶質半導体膜を活性層と
する薄膜トランジスタ(Thin Film Transistor:以下、
TFTと記す)が開発されている。このTFTを作製す
るために主として使用される基板は、バリウムホウケイ
酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板
である。このようなガラス基板は石英基板と比べ耐熱性
は劣るものの市販価格は安価であり、大面積基板を容易
に製造できる利点を有している。
あまり上昇させず、非晶質半導体膜にのみ高いエネルギ
ーを与えて結晶化させることができる結晶化技術として
知られている。特に、短波長光で大出力が得られるエキ
シマレーザーはこの用途において最も適していると考え
られている。エキシマレーザーを用いたレーザーアニー
ル法は、レーザービームを被照射面においてスポット状
や線状となるように光学系で加工し、その加工されたレ
ーザー光で被照射面を走査すること(レーザー光の照射
位置を被照射面に対して相対的に移動させる)により行
う。例えば、線状レーザー光を用いたエキシマレーザー
アニール法は、その長手方向と直角な方向だけの走査で
被照射面全体をレーザーアニールすることができ、生産
性に優れることからTFTを用いる液晶表示装置の製造
技術として主流となりつつある。
結晶化に適用できる。しかし、TFTの特性面から考慮
すると、結晶質シリコン膜を活性層に用いると高い移動
度を実現することが得ることができるので適していると
考えられている。その技術は一枚のガラス基板上に画素
部を形成する画素TFTと、画素部の周辺に設けられる
駆動回路のTFTを形成したモノシリック型の液晶表示
装置を実現させた。
される結晶質シリコン膜は複数の結晶粒の集合であり、
結晶粒の位置と大きさがランダムであり、任意の位置に
意図的に結晶粒を形成することは出来なかった。そのた
め、結晶性が最も重要視されるTFTのチャネル形成領
域を単一の結晶粒で形成することは殆ど不可能であっ
た。結晶粒の界面(結晶粒界)には、非晶質構造や結晶
欠陥などに起因する再結合中心や捕獲中心や結晶粒界に
おけるポテンシャル準位の影響により、キャリアの電流
輸送特性が低下させる原因があった。そのことに起因し
て結晶性シリコン膜を活性層とするTFTは、単結晶シ
リコン基板に作製されるMOSトランジスタの特性と同
等なものは今日まで得られていない。
結晶粒を大きくすると共に、その結晶粒の位置を制御し
て、チャネル形成領域から結晶粒界をなくすことは有効
な手段として考えられる。例えば、「"Location Contro
l of Large Grain FollowingExcimer-Laser Melting of
Si Thin-Films", R.Ishihara and A.Burtsev, Japanes
e Journal of Applied Physics vol.37, No.3B, pp1071
-1075,1998」には、シリコン膜の温度分布を3次元的に
制御して結晶の位置制御と大粒形化を実現する方法が開
示されている。その方法によれば、ガラス基板上に高融
点金属を成膜して、その上に部分的に膜厚の異なる酸化
シリコン膜を形成し、その表面に非晶質シリコン膜を形
成した基板の両面からエキシマレーザー光を照射するこ
とにより結晶粒径を数μmに大きくできることが報告さ
れている。
は、非晶質シリコン膜の下地材料の熱特性を局所的に変
化させて、基板への熱の流れを制御して温度勾配を持た
せることを特徴としている。しかしながら、そのために
ガラス基板上に高融点金属層/酸化シリコン層/半導体
膜の3層構造を形成することが必要とされている。この
半導体膜を活性層としてトップゲート型のTFTを形成
することは構造的には可能であるが、半導体膜と高融点
金属層との間で寄生容量が発生するので、消費電力が増
加し、TFTの高速動作を実現することは困難となって
しまう。
ことによって、ボトムゲート型または逆スタガ型のTF
Tに対しては有効に適用できるものである。しかし、前
記3層構造において、半導体膜の厚さを除いても、高融
点金属層と酸化シリコン層の膜厚は、結晶化工程におい
て適した膜厚と、TFT素子としての特性において適し
た膜厚ちは必ずしも一致しないので、結晶化工程におけ
る最適設計と素子構造の最適設計とを両方同時に満足す
ることはできない。
基板の全面に形成すると、透過型の液晶表示装置を製作
することは不可能である。高融点金属層は熱伝導率が高
いという点では有用であるが、高融点金属材料として代
表的に使用されるクロム(Cr)膜やチタン(Ti)膜
は内部応力が高いので、ガラス基板との密着性に問題が
生じる可能性が高い。内部応力の影響はこの上層に形成
する半導体膜へも及び、形成された結晶性半導体膜に歪
みを与える力として作用することが憂慮される。
の技術であり、結晶粒の位置とその大きさを制御した結
晶質半導体膜を作製し、さらにその結晶質半導体膜をT
FTのチャネル形成領域に用いることにより高速動作が
可能なTFTを実現する。さらに、そのようなTFTを
透過型の液晶表示装置やイメージセンサなどのさまざま
な半導体装置に適用できる技術を提供することを目的と
する。
めの手段を図1を用いて説明する。基板1の主表面に密
接して透光性と絶縁性を有する熱伝導層2を設け、その
熱伝導層上の選択された領域に、島状またはストライプ
状に形成した第1の絶縁層3を形成する。この上に第2
の絶縁層4、半導体膜5を積層させる。最初、半導体膜
5は非晶質構造を有する半導体膜(非晶質半導体膜)で
形成しておく。第1の絶縁層3及び第2の絶縁層4は熱
伝導層2への熱の流出速度を制御するための機能を持た
せるものである。第2の絶縁層4は省略することも可能
である。いずれにしても、非晶質半導体膜5は基板上の
第1の絶縁層3が設けられた領域と、それ以外の領域に
連続して形成する。
5は、結晶化の工程により結晶質半導体膜となる。結晶
化の工程はレーザーアニール法で実施されるのが最も好
ましい。特に、波長400nm以下のレーザー光を発する
エキシマレーザーを光源に使用すると、半導体膜を優先
的に加熱することができるので適している。エキシマレ
ーザーは、パルス発振型または連続発光型を用いること
ができる。半導体膜5に照射する光は、光学系にて線状
ビーム、スポット状ビーム、面状ビームなどとすること
が可能であり、その形状に限定されるものはない。具体
的なレーザーアニール条件は実施者が適宣決定するもの
とするが、本発明における結晶化の工程においては、概
略以下のように溶融状態から固相状態に変遷する反応を
行うものである。
ー光(またはレーザービーム)の条件を最適なものとす
ることにより半導体膜を加熱溶融させ、結晶核の発生密
度とその結晶核からの結晶成長を制御しようとしてい
る。図1において破線で区別した領域Aは熱伝導層2上
に第1の絶縁層3が設けられた領域である。領域Bは第
1の絶縁層3が設けられていいない周辺の領域を指して
いる。エキシマレーザーのパルス幅は数nsec〜数十nse
c、例えば30nsecであるので、パルス発振周波数を3
0Hzとして照射すると、半導体膜はパルスレーザー光に
より瞬時に加熱され、その加熱時間よりも遥かに長い時
間冷却されることになる。レーザー光の照射により半導
体膜は溶融状態となるが、領域Aでは領域Bと比較して
第1の絶縁層が形成されている分だけ体積が増えるため
温度上昇が低くなる。一方、レーザー光の照射が終わっ
た直後からは熱伝導層2を通して熱が拡散するので、領
域Bの方が急激に冷却が始まり固相状態へ変化するのに
対し、領域Aでは相対的に緩やかに冷却される。
過程で生成形成されるものと推定されているが、その核
発生密度は、溶融状態の温度と冷却速度とに相関があ
り、高温から急冷されると核発生密度が高くなる傾向が
経験的知見として得られている。従って、溶融状態から
急激に冷却される領域Bでは結晶核の発生密度が領域A
よりも高くなり、ランダムに結晶核が発生することによ
り複数の結晶粒が形成され、かつ領域Aに生成される結
晶粒よりも粒形が相対的に小さくなる。一方、領域Aで
はレーザー光の照射条件と、第1の絶縁層3および第2
の絶縁層4を最適なものとすることで、溶融状態の温度
とその冷却速度を制御することが可能となり、結晶核の
発生数を1個として、大粒形の結晶を成長させることが
できる。
は、その他にYAGレーザー、YVO4レーザー、YL
Fレーザーに代表される固体レーザーがある。これらの
固体レーザーはレーザーダイオード励起のものが好まし
く、その第2高調波(532nm)、第3高調波(35
4.7nm)、第4高調波(266nm)を用る。照射条件
はパルス発振周波数1〜10kHzが可能となり、レーザ
ーエネルギー密度を300〜600mJ/cm2(代表的には
350〜500mJ/cm2)とする。そして幅100〜10
00μm、例えば400μmで線状に集光したレーザー光
を基板全面に渡って照射する。この時の線状レーザー光
の重ね合わせ率(オーバーラップ率)は80〜98%と
する。
が適用されるものでなく、熱アニール法とレーザーアニ
ール法とを組み合わせても良い。例えば、最初熱アニー
ル法で非晶質半導体膜を結晶化させた後、さらにレーザ
ー光を照射して結晶質半導体膜を形成することも可能で
ある。熱アニール法には、触媒元素を用いる結晶化法を
応用しても良い。
主表面に密接して形成する熱伝導層2と第1の絶縁層3
および第2の絶縁層4に用いる材料とその膜厚は、熱伝
導の過渡的な現象を制御する目的で重要な選択項目とな
る。熱伝導層は、常温における熱伝導率が10Wm-1K
-1以上である材料を用いることが必要となる。そのよう
な材料として、酸化アルミニウム、窒化アルミニウム、
酸化窒化アルミニウム、窒化シリコン、窒化ホウ素、か
ら選ばれた一種または複数種を成分とする化合物を適用
することができる。或いは、Si、N、O、M(MはA
lまたは希土類元素から選ばれた少なくとも一種)から
なる化合物としても良い。
4は、常温における熱伝導率が、10Wm-1K-1未満で
ある材料を用いる。そのような熱伝導率を有する材料で
あり、かつ、ガラス基板上に形成するTFTの下地層と
して適しているものとして、酸化窒化シリコン膜を用い
ることが望ましい。勿論、その他に窒化シリコン膜や酸
化シリコン膜などを用いることも可能である。しかしな
がら、最も好ましい材料として、第1の絶縁膜3または
第2の絶縁膜4を、プラズマCVD法でSiH 4、N2O
から作製する酸化窒化シリコン膜で形成し、その組成を
含有酸素濃度が55atomic%以上70atomic%以下であ
り、かつ含有窒素濃度が1atomic%以上20atomic%以
下とすると良い。
TFTの活性層(チャネル形成領域、ソース領域、ドレ
イン領域、およびLDD領域が形成される半導体膜)の
配置に合わせて、同様に島状またはストライプ状に分割
して形成する。その大きさは、例えばTFTの大きさに
合わせて0.35×0.35μm2(チャネル長×チャネ
ル幅)としたサブミクロンサイズとしても良いし、8×
8μm2、8×200μm2または12×400μm2などと
することができる。少なくともTFTのチャネル形成領
域の位置と大きさに合わせて第1の絶縁層3を形成する
ことにより、この上に形成される結晶質半導体膜の一つ
の結晶粒でチャネル形成領域を形成することが可能とな
る。即ち、実質的に単結晶膜でチャネル形成領域を形成
したものと同等な構造とすることができる。このとき、
第1の絶縁膜の端面における側壁の角度が、ガラス基板
の主表面に対して、10度以上40度未満で形成するこ
とが望ましい。
晶質半導体膜に存在する結晶粒の大粒形化を図ることが
できる。さらに、その結晶粒の位置をTFTの活性層を
形成する位置に配置させることができる。
図2を用いて説明する。図2(A)において、基板50
1にはバリウムホウケイ酸ガラスやアルミノホウケイ酸
ガラスなどの無アルカリガラス基板を用いる。例えば、
コーニング社の#7059ガラスや#1737ガラス基な
どを好適に用いることができる。このようなガラス基板
は、ガラス歪み点よりも10〜20℃程度低い温度であ
らかじめ熱処理しておくと後の工程において基板の収縮
による変形を低減できる。
に、透光性でかつ絶縁性を有し、熱伝導性の優れる熱伝
導層502を形成する。熱伝導層502の厚さは50〜
500nmとし、熱伝導率は10Wm-1K-1以上であること
が必要である。このような材料として、アルミニウムの
酸化物(酸化アルミニウム(Al2O3)は可視光におい
て透光性を有し、熱伝導率が20Wm-1K-1であり適して
いる。また、酸化アルミニウムは化学量論比に限定され
るものでなく、熱伝導率特性と内部応力などの特性を制
御するために、他の元素を添加しても良い。例えば、酸
化アルミニウムに窒素を含ませて、酸化窒化アルミニウ
ム(AlNxO1-x:0.02≦x≦0.5)を用いても
良いし、アルミニウムの窒化物(AlNx)を用いるこ
とも可能である。また、シリコン(Si)、酸素
(O)、窒素(N)とM(Mはアルミニウム(Al)ま
たは希土類元素から選ばれた少なくとも一種)を含む化
合物を用いることができる。例えば、AlSiONやL
aSiONなどを好適に用いることができる。その他
に、窒化ホウ素なども適用することができる。
ずれもスパッタ法で形成することができる。これは所定
の組成のターゲットを用い、アルゴン(Ar)や窒素な
どの不活性ガスを用いてスパッタすることにより形成す
る。また、熱伝導度が1000Wm-1K-1に達する薄膜ダ
イアモンド層やDLC(Diamond Like Carbon)層を設
けても良い。
第1の絶縁層の熱伝導率は10Wm-1K-1未満である材料
を用いる。このような材料として、酸化シリコン膜や窒
化シリコン膜などを選択することができるが、好ましく
は酸化窒化シリコン膜で形成すると良い。酸化窒化シリ
コン膜は、プラズマCVD法でSiH4、N2Oを原料ガ
スとして作製する。この原料ガスにO2を添加しても良
い。作製条件は限定されないが、この第1の絶縁膜とし
ての酸化窒化シリコン膜は膜厚を50〜500nmとし、
含有酸素濃度を55atomic%以上70atomic%以下と
し、かつ、含有窒素濃度を1atomic%以上20atomic%
以下となるようにする。このような組成として酸化窒化
シリコン膜の内部応力が低減すると共に固定電荷密度が
減少する。
ようにエッチングして島状またはストライプ状に形成す
る。エッチングはフッ化水素(HF)やフッ化水素アン
モニウム(NH4HF2)を含む溶液で行う。島状に形成
した第1の絶縁膜504、505の大きさは適宣決定さ
れるものである。その大きさは用途によるものである
が、例えばTFTの大きさに合わせて0.35×0.3
5μm2(チャネル長×チャネル幅)としたサブミクロン
サイズとしても良いし、8×8μm2、8×200μm2ま
たは12×400μm2などとすることができる。少なく
ともTFTのチャネル形成領域の位置と大きさに合わせ
て第1の絶縁層504、505を形成することにより、
この上に形成される結晶質半導体膜の一つの結晶粒でチ
ャネル形成領域を形成することが可能となる。また、第
1の絶縁層504、505の端面における側壁の角度
は、ガラス基板501の主表面に対して、10°以上4
0°未満となるようにテーパー状にエッチングしてこの
上に積層させる膜のステップカバレージを確保する。こ
のように作製した熱伝導層502と第1の絶縁膜50
3、504を、本明細書では下地層と呼ぶ。
0nm)の厚さで非晶質構造を有する半導体膜506を、
プラズマCVD法やスパッタ法などの公知の方法で形成
する。本実施形態では、プラズマCVD法で非晶質シリ
コン膜を55nmの厚さに形成した。非晶質構造を有する
半導体膜としては、非晶質半導体膜や微結晶半導体膜が
あり、非晶質シリコンゲルマニウム膜などの非晶質構造
を有する化合物半導体膜を適用しても良い。
晶質半導体膜506を結晶化させる。結晶化の方法は、
その他にラピットサーマルアニール法(RTA法)を適
用することもできる。RTA法では、赤外線ランプ、ハ
ロゲンランプ、メタルハライドランプ、キセノンランプ
などを光源に用いる。結晶化の工程ではまず、非晶質半
導体膜が含有する水素を放出させておくことが望まし
く、400〜500℃で1時間程度の熱処理を行い含有
する水素量を5atomic%以下にしておく。
には、パルス発振型または連続発光型のエキシマレーザ
ーやアルゴンレーザー、またはYAGレーザーなどの固
体レーザーをその光源とする。図22はこのようなレー
ザーアニール装置の構成を示す図である。レーザー光発
生装置2101にはエキシマレーザーやアルゴンレーザ
ーなどを適用する。レーザー光発生装置2101から発
せられたレーザービームはビームエキスパンダー210
2、2103によりレーザービームを一方向に広げ、ミ
ラー2104によって反射したレーザービームは、シリ
ンドリカルレンズアレイ2105で分割され、シリンド
リカルレンズ2106、2107によって、線幅100
〜1000μmの線状ビームにして、試料面に照射領域
2110を形成するように照射する。基板2108はX
方向、Y方向、θ方向に動作可能なステージ2109に
保持される。そして、照射領域2110に対し、ステー
ジ2109を動かすことにより、基板2108の全面に
渡ってレーザーアニールを施すことができる。このと
き、基板2108は大気雰囲気中に保持しても良いし、
図23で示すような反応室を設け、減圧下または不活性
ガス雰囲気中に保持して結晶化を行っても良い。
ル装置の基板保持方法に関する一実施形態を説明する図
である。ステージ2109に保持された基板2108は
反応室2206に設置される。反応室内は図示されてい
ない排気系またはガス系により減圧状態または不活性ガ
ス雰囲気とすることが出来、ステージ2109はガイド
レール2207に沿って反応室内を移動することができ
る。レーザー光は基板2108の上面に設けられた図示
されていない石英製の窓から入射する。このような構成
にすると、ステージ2109に設けた加熱手段(図示せ
ず)によって基板2108を300〜500℃まで加熱
することが可能である。また、図23ではこの反応室2
206にトランスファー室2201、中間室2202、
ロード・アンロード室2203が接続し、仕切弁220
8、2209で分離されている。ロード・アンロード室
2203には複数の基板を保持することが可能なカセッ
ト2204が設置され、トランスファー室2201に設
けられた搬送ロボット2205により基板が搬送され
る。基板2108'は搬送中の基板を表す。こうのうよ
うな構成とすることによりレーザーアニールを減圧下ま
たは不活性ガス雰囲気中で連続して処理することができ
る。
するものであるが、例えば、エキシマレーザーのパルス
発振周波数30Hzとし、レーザーエネルギー密度を10
0〜500mJ/cm2(代表的には300〜400mJ/cm2)と
する。そして線幅100〜1000μm、例えば線幅4
00μmの線状ビームを基板全面に渡って照射する。こ
の線幅は島状に形成した第1の絶縁膜よりも大きいの
で、1パルスの線状ビームの照射で第1の絶縁膜上の非
晶質シリコン層を結晶化させることもできる。または、
線状ビームを走査しながら複数回照射しても良い。この
時の線状ビームの重ね合わせ率(オーバーラップ率)を
50〜98%として行うと良い。レーザービームの形状
は面状としても同様に処理することができる。
0Hzとすると、そのパルス幅は数nsec(ナノ秒)〜数十
nsec、例えば30nsec程度であるので、非晶質シリコン
膜にパルス状の線状レーザービームを照射すると、瞬時
に加熱され、加熱時間よりも遥かに長い時間冷却される
ことになる。この時、図2(D)に示すように第1の絶
縁膜が形成されている領域を領域A、それ以外の領域を
領域Bとすると、領域Aは第1の絶縁膜が形成されてい
る分体積が増えるため、領域Bと比べレーザービームの
照射による温度上昇が低くなる。一方、レーザービーム
の照射が終わった直後からは、熱伝導層502を通して
熱が拡散するので、領域Bの方が急激に冷却される。
発生装置2101に使用する場合には、同様の光学系を
使用する。例えば、出力1000Wの連続発光エキシマ
レーザーを使用すると、光学系にて400μm×125m
mの線状ビームにして0.1〜10m/secの走査速度で基
板全面をスキャンすれば良い。
ービームの条件を最適なものとすることにより、結晶核
の発生密度と、その結晶核からの結晶成長を制御してい
る。領域Aは加熱と冷却の温度変化が比較的おだやかな
ものとなるため、領域Aにある半導体膜508はその中
心から結晶粒が成長し、第1の絶縁層504、505上
のほぼ全面に渡って単一の結晶粒を成長させることがで
きる。一方、領域Bは急激に冷却されることにより、領
域Bにある半導体膜507は小さな結晶粒しか成長しな
いので、複数の結晶粒が集合した構造となる。このよう
にして、結晶粒の位置を制御した結晶質半導体膜を形成
することができる。
A上にフォトレジストパターンを形成し、ドライエッチ
ングによって領域Bの結晶質シリコン膜を選択的に除去
して、島状半導体層509、510を形成しても良い。
ドライエッチングにはCF4とO2の混合ガスを用いる。
このようにして作製された島状半導体層509、510
には1016〜1018/cm3の欠陥準位が残留するため、水
素雰囲気中、または1〜3%の水素を含む窒素雰囲気
中、または、プラズマ化して生成された水素を含む雰囲
気中で300〜450℃の温度で加熱処理して水素化の
工程を実施すると良い。この水素化の工程によって、
0.01〜0.1atomic%程度の水素が島状半導体層5
09、510に添加される。このようにして、島状半導
体層509、510は単一の結晶粒で形成され、実質的
に単結晶と同等であるため、この部分にTFTなどの素
子を形成すると単結晶シリコン基板に形成されるMOS
トランジスタに匹敵する特性を得ることができる。
形態1と同様に基板501上に熱伝導層502を形成
し、第1の絶縁層504、505を形成する。その後、
熱伝導層および第1の絶縁層上に第2の絶縁層511を
形成する。第2の絶縁層は第1の絶縁層と同様に酸化窒
化シリコン膜で形成すると良い。第2の絶縁層511上
には実施形態1と同様な手順により、島状半導体層50
9、510を形成する。
ることで、半導体膜から基板への熱が拡散する速度を制
御することができる。また、熱伝導層として用いる材料
の種類やその作製条件にもよるが、窒化アルミニウムな
どは内部応力が比較的大きいので、その影響で半導体膜
との界面で歪みが発生し、これが結晶化に悪影響を及ぼ
す場合もあるが、図3に示すように内部応力が小さい酸
化窒化シリコン膜を形成しておくと、そのような悪影響
を緩和させることができる。この場合、第2の絶縁層の
厚さは5〜100nmとすれば良い。
半導体膜の作製方法は、レーザーアニール法のみに限定
されるものでなく、レーザーアニール法と熱アニール法
を併用しても良い。例えば、図2(C)の状態の非晶質
構造を有する半導体膜506(非晶質シリコン膜)が形
成された基板をファーネスアニール炉を用い600〜6
70℃で4〜12時間程度加熱して結晶化させ、その後
実施形態1で説明したレーザーアニール法で処理しても
同様な効果が得られる。その他に熱アニール法による結
晶化は、特開平7−130652号公報で開示される触
媒元素を用いる結晶化法にも応用することができる。
様にして、ガラス基板501上に熱伝導層502、第1
の絶縁層504、505を形成する。さらに、実施形態
2と同様に第2の絶縁層511を形成しても良いし、こ
の層は省略しても良い。そしてプラズマCVD法やスパ
ッタ法などで非晶質半導体膜506を25〜80nmの厚
さで形成する。例えば、非晶質シリコン膜を55nmの厚
さで形成する。そして、重量換算で10ppmの触媒元素
を含む水溶液をスピンコート法で塗布して触媒元素を含
有する層512を形成する。触媒元素にはニッケル(N
i)、ゲルマニウム(Ge)、鉄(Fe)、パラジウム
(Pd)、スズ(Sn)、鉛(Pb)、コバルト(C
o)、白金(Pt)、銅(Cu)、金(Au)などであ
る。この触媒元素を含有する層511は、スピンコート
法の他にスパッタ法や真空蒸着法によって上記触媒元素
の層を1〜5nmの厚さに形成しても良い。
成されることによって非晶質半導体膜506の表面に凹
凸が形成される。触媒元素を含む水溶液をスピンコート
法で塗布して触媒元素を含有する層512を形成した場
合、触媒元素を含有する層512の厚さは一様ではな
く、相対的に第1の絶縁層が形成されない凹の領域が厚
くなる。その結果、次の熱アニールの工程で半導体膜中
に拡散する触媒元素の濃度も多くなる。
は、まず400〜500℃で1時間程度の熱処理を行
い、非晶質シリコン膜の含有水素量を5atomic%以下に
する。そして、ファーネスアニール炉を用い、窒素雰囲
気中において550〜600℃で1〜8時間の熱アニー
ルを行う。以上の工程により結晶質シリコン膜を得るこ
とができる。しかし、ここまでの工程で熱アニールによ
って作製された結晶質半導体膜513は、透過型電子顕
微鏡などで微視的に観察すると複数の結晶粒から成り、
その結晶粒の大きさとその配置は一様ではなくランダム
なものである。また、ラマン分光法で観測すると局所的
に非晶質領域が残存していることが観察されることがあ
る。
を所定の位置に形成できるように制御し、また大粒形化
を目的として、レーザーアニール法をこの段階で実施す
ると有効である。レーザーアニール法では結晶質半導体
膜513を一旦溶融状態にしてから再結晶化させるた
め、上記目的を達成することができる。例えば、XeC
lエキシマレーザー(波長308nm)を用い、光学系で
線状ビームを形成して、発振周波数5〜50Hz、エネル
ギー密度100〜500mJ/cm2として線状ビームのオー
バーラップ率を80〜98%として照射する。この時、
図4(C)に示すように、第1の絶縁層504、505
が形成されている領域Aとそれ以外の領域Bとでは、前
述のようにレーザービームの照射により加熱される最高
温度と、照射後の冷却速度がことなることにより、領域
Aでは大きな結晶粒が成長しやすくなる一方で、領域B
は急激に冷却されることにより、小さな結晶粒しか成長
しない。このようにして、大粒形の位置を制御した結晶
質半導体膜を形成することができる。
れた作製された結晶質半導体膜514は、その領域上で
ほぼ単一の結晶粒を形成させることができる。それ以外
の結晶質半導体膜515は相対的に小さく、大きさもラ
ンダム結晶粒が形成される領域である。しかし、この状
態で結晶質半導体膜514、515の表面に残存する触
媒元素の濃度は3×1010〜2×1011atoms/cm2であ
る。
で開示されているゲッタリングの工程を行っても良い。
このゲッタリングの工程により結晶質シリコン膜中の触
媒元素の濃度を1×1017atoms/cm3以下、好ましくは
1×1016atoms/cm3にまで低減させることができる。
まず、図4(D)に示すように、結晶質半導体膜51
4、515の表面にマスク絶縁膜膜516を150nmの
厚さに形成し、パターニングにより開口部517を形成
し、結晶質シリコン膜を露出させる。そして、リンを添
加する工程を実施して、結晶質シリコン膜にリン含有領
域518を設ける。この状態で、図4(E)に示すよう
に、窒素雰囲気中で500〜800℃(好ましくは50
0〜550℃)、5〜24時間、例えば525℃、12
時間の熱処理を行うと、リン含有領域518がゲッタリ
ングサイトとして働き、結晶質シリコン膜514、51
5に残存している触媒元素をリン含有領域518に偏析
させることができる。そして、マスク絶縁膜膜516と
リン含有領域518を除去し、図4(F)に示すように
島状半導体層519、520を形成することにより、結
晶化の工程で使用した触媒元素の濃度を1×1017atom
s/cm3以下にまで低減された結晶質シリコン膜を得るこ
とができる。
ニール法により作製した結晶質シリコン膜に対し、本発
明のレーザーアニール法による結晶化の工程を実施する
と、実施形態1において示したレーザーアニール法のみ
の結晶化の工程と比較して、さらに結晶粒の大きな結晶
質半導体膜を得ることがでる。しかし、作製された島状
半導体層519、520には1016〜1018/cm3の欠陥
準位が残留するため、水素雰囲気中、または1〜3%の
水素を含む窒素雰囲気中、または、プラズマ化して生成
された水素を含む雰囲気中で300〜450℃の温度で
加熱処理して水素化の工程を実施することによって欠陥
密度を1016/cm3以下にすることができる。この水素化
の工程によって、0.01〜0.1atomic%程度の水素
が島状半導体層519、520に添加される。
FTとpチャネル型TFTでなるCMOS回路の作製工
程を図5と図6を用いて説明する。
ニング社の#7059ガラスや#1737ガラス基板など
に代表されるバリウムホウケイ酸ガラスやアルミノホウ
ケイ酸ガラスなどを用いる。そして、ガラス歪み点より
も10〜20℃程度低い温度であらかじめ熱処理してお
くと後の工程において基板の収縮による変形を低減でき
る。この基板101のTFTを形成する表面に、透光性
と絶縁性を有する熱伝導層102を少なくとも1層形成
する。ここでは、酸化窒化アルミニウム(AlN
xO1-x:0.02≦x≦0.5)を50〜500nmの厚
さで形成する。その他にSi、N、O、M(MはAl、
Y、La、Gd、Dy、Nd、Sm、Erから選ばれた
少なくとも1つの元素)、例えばAlSiON、LaS
iONなどで形成しても良い。このような熱伝導層はス
パッタ法で形成することができる。所望の組成のターゲ
ットを用い、アルゴン(Ar)や窒素などの不活性ガス
を用いてスパッタすることにより形成できる。また、熱
伝導度が1000Wm-1K-1に達する薄膜ダイアモンド層
やDLC(Diamond Like Carbon)層を設けても良い。
H4、N2Oから作製する酸化窒化シリコン膜を50〜5
00nmの厚さで形成し、フッ化水素(HF)やフッ化水
素アンモニウム(NH4HF2)を含む溶液で部分的にエ
ッチングして、島状に第1の絶縁膜103、104を形
成する。この第1の絶縁膜の含有酸素濃度は55atomic
%以上70atomic%以下とし、かつ、含有窒素濃度1at
omic%以上20atomic%以下となるようにする。このよ
うな組成とすることにより、膜中の固定電荷密度を低減
させ、さらに膜を緻密化できる。
4の大きさは、後の工程で活性層とすべく形成する島状
半導体層の大きさと同じかそれよりも若干大きく形成す
る。もしくは、TFTのチャネル形成領域の大きさと同
じか若干大きくする。島状半導体層の大きさは要求され
るTFTの特性に応じて適宣決められるものであるが、
例えば、20μm×8μm(チャネル長方向の長さ×チャ
ネル幅方向の長さ)としても良いし、28μm×30μ
m、45μm×63μmなど様々な大きさで形成される。
従って、第1の絶縁膜103、104の外寸は、それぞ
れの島状半導体層の大きさに合わせて、同じ大きさかそ
れよりも1〜20%程度大きくする。また、第1の絶縁
膜103、104の端面における側壁の角度は、ガラス
基板の主表面に対して、10度以上40度未満となるよ
うにテーパーエッチングしてこの上に積層させる膜のス
テップかバレージを確保する。
Oから作製する酸化窒化シリコン膜から成る第2の絶縁
層105を形成する。酸化窒化シリコン膜の組成は、含
有酸素濃度が55atomic%以上65atomic%以下であ
り、かつ、含有窒素濃度が1atomic%以上20atomic%
以下として、内部応力を低減させておき、この上に形成
する半導体層に直接ストレスが及ばないようにする。第
2の絶縁膜は10〜200nm(好ましくは20〜100
nm)の厚さで形成する。第2の絶縁層は実施形態1で示
すように省略することもできる。
0nm)の厚さで非晶質構造を有する半導体層を、プラズ
マCVD法やスパッタ法などの公知の方法で形成する。
例えば、プラズマCVD法で非晶質シリコン膜を55nm
の厚さに形成する。非晶質構造を有する半導体膜として
は、非晶質半導体膜や微結晶半導体膜があり、非晶質シ
リコンゲルマニウム膜などの非晶質構造を有する化合物
半導体膜を適用しても良い。また、下地層のうち第2の
絶縁層と非晶質半導体層とは両者を連続形成しても良
い。
かの方法を選択し、結晶質半導体膜(ここでは結晶質シ
リコン膜)を形成し、エッチング処理をして島状半導体
層107、108aを形成する。エッチング処理はドラ
イエッチング法で行い、CF 4とO2の混合ガスを用い
た。島状半導体層107、108aはそれぞれ単一の結
晶粒から成るものであり、エッチングによりパターン形
成したものは実質的に単結晶とみなすことができた。そ
の後、プラズマCVD法や減圧CVD法、またはスパッ
タ法により50〜100nmの厚さの酸化シリコン膜に
よるマスク層109を形成する。例えば、プラズマCV
D法による場合、オルトケイ酸テトラエチル(Tetraeth
yl Ortho silicate:TEOS)とO2とを混合し、反応
圧力40Pa、基板温度300〜400℃とし、高周波
(13.56MHz)電力密度0.5〜0.8W/cm2で放電
させ、100〜150nm代表的には130nmの厚さに形
成する。
示している。図7(A)では、マスク層と第1および第
2の絶縁膜は省略して表している。島状半導体層10
7、108bは、島状にパターン形成された第1の絶縁
膜103、104にそれぞれ重なるようにして設けられ
ている。図7(A)において、A−A'断面が図5
(A)における断面構造に対応している。
ジストマスク110を設け、nチャネル型TFTを形成
する島状半導体層108aにしきい値電圧を制御する目
的で1×1016〜5×1017atoms/cm3程度の濃度でp
型を付与する不純物元素を添加する。半導体に対してp
型を付与する不純物元素には、ホウ素(B)、アルミニ
ウム(Al)、ガリウム(Ga)など周期律表第13族
の元素が知られている。ここではイオンドープ法でジボ
ラン(B2H6)を用いホウ素(B)を添加した。ホウ素
(B)添加は必ずしも必要でなく省略しても差し支えな
いが、ホウ素(B)を添加した半導体層108bはnチ
ャネル型TFTのしきい値電圧を所定の範囲内に収める
ために形成することができる。
るために、n型を付与する不純物元素を島状半導体層1
08bに選択的に添加する。半導体に対してn型を付与
する不純物元素には、リン(P)、砒素(As)、アン
チモン(Sb)など周期律表第15族の元素が知られて
いる。フォトレジストマスク111を形成し、ここでは
リン(P)を添加すべく、フォスフィン(PH3)を用
いたイオンドープ法を適用した。形成される不純物領域
112におけるリン(P)濃度は2×1016〜5×10
19atoms/cm3の範囲とする(図5(C))。本明細書中
では、不純物領域112に含まれるn型を付与する不純
物元素の濃度を(n-)と表す。
ッ酸などのエッチング液により除去した。そして、図5
(B)と(C)で島状半導体層108bに添加した不純
物元素を活性化させる工程を行う。活性化は窒素雰囲気
中において500〜600℃で1〜4時間の熱アニール
や、他の手法としてレーザーアニールなどの方法により
行うことができる。また、両方の方法を併用して行って
も良い。本実施例では、レーザー活性化の方法を用い、
エキシマレーザー光を用い、線状ビームを形成して、発
振周波数5〜50Hz、エネルギー密度100〜500
mJ/cm2として線状ビームのオーバーラップ率を80〜9
8%として、島状半導体層が形成された基板全面を処理
した。尚、レーザー光の照射条件には何ら限定される事
項はなく、実施者が適宣決定すれば良い。
たはスパッタ法を用い、膜厚を40〜150nmとしてシ
リコンを含む絶縁膜で形成する。例えば、120nmの厚
さで、第1の絶縁膜と同じ酸化窒化シリコン膜で形成す
ると良い。また、SiH4とN2OにO2を添加させて作
製された酸化窒化シリコン膜は、膜中の固定電荷密度が
低減されているのでさらに良い。ゲート絶縁膜は、この
ような酸化窒化シリコン膜に限定されるものでなく、他
のシリコンを含む絶縁膜を単層または積層構造として用
いても良い(図5(D))。
にゲート電極を形成するために導電層を成膜する。この
導電層は単層で形成しても良いが、必要に応じて二層あ
るいは三層といった積層構造とすることもできる。本実
施形態では、導電性の窒化物金属膜から成る導電層
(A)114と金属膜から成る導電層(B)115とを
積層した構造とした。導電層(B)115はタンタル
(Ta)、チタン(Ti)、モリブデン(Mo)、タン
グステン(W)から選ばれた元素、または前記元素を主
成分とする合金か、前記元素を組み合わせた合金膜(代
表的にはMo−W合金膜、Mo−Ta合金膜)で形成す
れば良く、導電層(A)114は窒化タンタル(Ta
N)、窒化タングステン(WN)、窒化チタン(Ti
N)膜、窒化モリブデン(MoN)などで形成する。ま
た、導電層(A)114はタングステンシリサイド、チ
タンシリサイド、モリブデンシリサイドを適用しても良
い。導電層(B)115は低抵抗化を図るために含有す
る不純物濃度を低減させると良く、特に酸素濃度に関し
ては30ppm以下とすると良かった。例えば、タングス
テン(W)は酸素濃度を30ppm以下とすることで20
μΩcm以下の比抵抗値を実現することができる。
しくは20〜30nm)とし、導電層(B)115は20
0〜400nm(好ましくは250〜350nm)とすれば
良い。本実施例では、導電層(A)114に30nmの厚
さのTaN膜を、導電層(B)115には350nmのT
a膜を用い、いずれもスパッタ法で形成した。TaN膜
はTaをターゲットとしてスパッタガスにArと窒素と
の混合ガスを用いて成膜した。TaはスパッタガスにA
rを用いた。また、これらのスパッタガス中に適量のX
eやKrを加えておくと、形成する膜の内部応力を緩和
して膜の剥離を防止することができる。α相のTa膜の
抵抗率は20μΩcm程度でありゲート電極に使用するこ
とができるが、β相のTa膜の抵抗率は180μΩcm程
度でありゲート電極とするには不向きであった。TaN
膜はα相に近い結晶構造を持つので、この上にTa膜を
形成すればα相のTa膜が容易に得られた。尚、図示し
ないが、導電層(A)114の下に2〜20nm程度の厚
さでリン(P)をドープしたシリコン膜を形成しておく
ことは有効である。これにより、その上に形成される導
電膜の密着性向上と酸化防止を図ると同時に、導電層
(A)または導電層(B)が微量に含有するアルカリ金
属元素がゲート絶縁膜113に拡散するのを防ぐことが
できる。いずれにしても、導電層(B)は抵抗率を10
〜500μΩcmの範囲ですることが好ましい。
スクを形成し、導電層(A)114と導電層(B)11
5とを一括でエッチングしてゲート電極116、117
を形成する。例えば、ドライエッチング法によりCF4
とO2の混合ガス、またはCl 2を用いて1〜20Paの反
応圧力で行うことができる。ゲート電極116、117
は、導電層(A)から成る116a、117aと、導電
層(B)から成る116b、117bとが一体として形
成されている。この時、nチャネル型TFTに設けるの
ゲート電極117は不純物領域112の一部と、ゲート
絶縁膜113を介して重なるように形成する。また、ゲ
ート電極は導電層(B)のみで形成することも可能であ
る(図6(A))。
示している。図7(B)では、ゲート絶縁膜と第1およ
び第2の絶縁膜とは省略して表している。島状半導体層
107、108b上にゲート絶縁膜を介して設けられる
ゲート電極116、117は、ゲート配線128に接続
する。図7(B)において、A−A'断面が図6(A)
における断面構造に対応している。
状半導体層107にソース領域およびドレイン領域とす
る不純物領域119を形成する。ここでは、ゲート電極
116をマスクとしてp型を付与する不純物元素を添加
し、自己整合的に不純物領域を形成する。このとき、n
チャネル型TFTを形成する島状半導体層108bはフ
ォトレジストマスク118で被覆しておく。そして、不
純物領域119はジボラン(B2H6)を用いたイオンド
ープ法で形成する。この領域のボロン(B)濃度は3×
1020〜3×1021atoms/cm3となるようにする(図6
(B))。本明細書中では、ここで形成された不純物領
域134に含まれるp型を付与する不純物元素の濃度を
(p+)と表す。
半導体層108bにソース領域またはドレイン領域を形
成する不純物領域121の形成を行った。ここでは、フ
ォスフィン(PH3)を用いたイオンドープ法で行い、
この領域のリン(P)濃度を1×1020〜1×1021at
oms/cm3とした(図6(C))。本明細書中では、ここ
で形成された不純物領域121に含まれるn型を付与す
る不純物元素の濃度を(n+)と表す。不純物領域11
9にも同時にリン(P)が添加されるが、既に前の工程
で添加されたボロン(B)濃度と比較して不純物領域1
17に添加されたリン(P)濃度はその1/2〜1/3
程度なのでp型の導電性が確保され、TFTの特性に何
ら影響を与えることはない。
またはp型を付与する不純物元素を活性化する工程を熱
アニール法で行う。この工程はファーネスアニール炉を
用いれば良い。その他に、レーザーアニール法、または
ラピッドサーマルアニール法(RTA法)で行うことが
できる。アニール処理は酸素濃度が1ppm以下、好まし
くは0.1ppm以下の窒素雰囲気中で400〜700
℃、代表的には500〜600℃で行うものであり、本
実施例では550℃で4時間の熱処理を行った。また、
アニール処理の前に、50〜200nmの厚さの保護絶縁
層122を酸化窒化シリコン膜や酸化シリコン膜などで
形成すると良い。酸化窒化シリコン膜は表1のいずれの
条件でも形成できるが、その他にも、SiH4を27SCC
M、N2Oを900SCCMとして反応圧力160Pa、基板温
度325℃、放電電力密度0.1W/cm2で形成すると良
い(図6(D))。
の水素を含む雰囲気中で、300〜450℃で1〜12
時間の熱処理を行い、島状半導体層を水素化する工程を
行った。この工程は熱的に励起された水素により島状半
導体層にある1016〜1018/cm3のダングリングボンド
を終端する工程である。水素化の他の手段として、プラ
ズマ水素化(プラズマにより励起された水素を用いる)
を行っても良い。
保護絶縁層上にさらに酸化窒化シリコン膜または酸化シ
リコン膜を積層させ、層間絶縁層123を形成する。酸
化窒化シリコン膜は保護絶縁層119と同様にしてSi
H4を27SCCM、N2Oを900SCCMとして反応圧力16
0Pa、基板温度325℃とし、放電電力密度を0.15
W/cm2として、500〜1500nm(好ましくは600
〜800nm)の厚さで形成する。そして、層間絶縁層1
23および保護絶縁層122TFTのソース領域または
ドレイン領域に達するコンタクトホールを形成し、ソー
ス配線124、125と、ドレイン配線126を形成す
る。図示していないが、本実施例ではこの電極を、Ti
膜を100nm、Tiを含むアルミニウム膜300nm、T
i膜150nmをスパッタ法で連続して形成した3層構造
の積層膜とした。
窒化シリコン膜または酸化窒化シリコン膜を50〜50
0nm(代表的には100〜300nm)の厚さで形成す
る。さらに、この状態で水素化処理を行うとTFTの特
性向上に対して好ましい結果が得られた。例えば、3〜
100%の水素を含む雰囲気中で、300〜450℃で
1〜12時間の熱処理を行うと良く、あるいはプラズマ
水素化法を用いても同様の効果が得られた。また、この
ような熱処理により層間絶縁層123および保護絶縁層
122に存在する水素を島状半導体層107、108b
に拡散させ水素化をすることもできる。いずれにして
も、島状半導体層107、108b中の欠陥密度を10
16/cm3以下とすることが望ましく、そのために水素を
0.01〜0.1atomic%程度付与すれば良かった。
01上に、nチャネル型TFT151とpチャネル型T
FT150とを完成させることができた。pチャネル型
TFT150には、島状半導体層107にチャネル形成
領域152、ソース領域153、ドレイン領域154を
有している。nチャネル型TFT151には、島状半導
体層108にチャネル形成領域155、ゲート電極11
7と重なるLDD領域156(以降、このようなLDD
領域をLovと記す)、ソース領域157、ドレイン領域
158を有している。このLov領域のチャネル長方向の
長さは、チャネル長3〜8μmに対して、0.5〜3.
0μm(好ましくは1.0〜1.5μm)とした。図2で
はそれぞれのTFTをシングルゲート構造としたが、ダ
ブルゲート構造でも良いし、複数のゲート電極を設けた
マルチゲート構造としても差し支えない。
示している。ソース配線124、125は、図示してい
ない層間絶縁層123、保護絶縁層122に設けられた
コンタクトホールによって島状半導体層107、108
bと接触している。図7(C)において、A−A'断面
が図6(E)における断面構造に対応している。
FT150とnチャネル型TFT151とは、チャネル
形成領域が単一の結晶粒、即ち単結晶で形成されてい
る。その結果、TFTの動作時における電流輸送特性
は、粒界のポテンシャルやトラップの影響を受けること
がないので、単結晶シリコン基板に作製したMOSトラ
ンジスタに匹敵する特性を得ることができる。また、こ
のようなTFTを用いてシフトレジスタ回路、バッファ
回路、D/Aコンバータ回路、レベルシフタ回路、マル
チプレクサ回路などを形成することができる。これらの
回路を適宣組み合わせることにより、液晶表示装置やE
L表示装置、および密着型イメージセンサなどガラス基
板上に作製される半導体装置を形成することができる。
1で作製したTFTに対し、下地層を異なる形態で作製
するものについて説明する。図8で示すTFT断面構造
は、実施例1の作製手順に従って形成されるものであ
り、ここでは、実施例1との差異について示す。
形成された第1の絶縁層103、104上に、Si
H4、N2O、NH3からプラズマCVD法で作製した酸
化窒化シリコン膜から成る絶縁層133を設ける。この
酸化窒化シリコン膜は、含有酸素濃度が20atomic%以
上30atomic%以下であり、かつ、含有窒素濃度が20
atomic%以上30atomic%以下である酸化窒化シリコン
膜であり、酸素の含有量と窒素の含有量をほぼ同等とし
て形成する。その結果、窒化シリコン膜よりも内部応力
を低減させ、かつ、アルカリ金属元素のブロッキング性
をもたせることができる。さらにこの上に第2の絶縁層
511を形成する。第1の絶縁層103、104の厚さ
50〜500nmに対し、絶縁層133は50〜200nm
の厚さで形成する。第3の絶縁層は応力を緩和する作用
があり、その結果、TFTのしきい値電圧やS値の変動
を抑える効果がある。
の大きさが島状半導体層107、108よりも相対的に
小さくしたものである。第1の絶縁層上における結晶粒
は大粒形化するが、このときチャネル形成領域152、
155をこの部分に位置させると、チャネル形成領域内
に結晶粒界を無くすことも可能である。
TFTを形成する表面に溝が形成されている。溝の深さ
は50〜500nmとし、このような溝加工は所定のパタ
ーンでフォトレジストマスクをガラス基板表面に形成し
ておき、フッ化水素(HF)を含む水溶液でエッチング
することにより容易に形成できる。そして、溝が形成さ
れた表面に熱伝導層を形成する。熱伝導層137の厚さ
は50〜500nmとする。その上に第1の絶縁層を50
0〜2000nmの厚さで形成する。その後、CMP(Ch
emical-Mechanical Polishing:化学的・機械的ポリッ
シング)法を用いて表面を平坦化する。例えば、深さ2
00nmの溝が形成されている表面に、熱伝導層137を
100nmの厚さで形成し、第1の絶縁層を1000nmの
厚さで形成する。その後、CMP法を用いて平坦化する
ことにより、第1の絶縁層138の厚さは溝が形成され
ている部分で500nm、溝が形成されていない部分で3
00nmとすることができる。第2の絶縁膜に用いる酸化
窒化シリコン膜に対するCMPの研磨剤には、例えば、
塩化シリコンガスを熱分解して得られるフュームドシリ
カ粒子をKOH添加水溶液に分散したものを用いる。こ
のようにして平坦化された表面上に、実施形態1と同様
にしてTFTを作製する。
とpチャネル型TFT150とを、第1の絶縁層140
上に形成した一つの島状半導体層143に形成した例を
示す。それぞれのTFTを作製する工程は同一であり、
使用するフォトマスクのレイアウトパターンを変更する
ことで、図8(D)の構造を完成させることができる。
実施例1における図6(D)と同様に、pチャネル型T
FT150には、チャネル形成領域152、ソース領域
153、ドレイン領域154を有している。nチャネル
型TFT151には、チャネル形成領域155、ゲート
電極157と重なるLDD領域156、ソース領域15
7、ドレイン領域158を有している。図6〜図8では
それぞれのTFTをシングルゲート構造とする例を示し
たが、ゲート電極の構造はこの他にダブルゲート構造で
も良いし、複数のゲート電極を設けたマルチゲート構造
としても差し支えない。このように2つのTFTを近接
させることにより、TFTの特性バラツキを低減させる
ことが可能であり、また、集積度を向上させることがで
きる。
用い、実施例1とは異なる構造のnチャネル型TFTと
pチャネル型TFTでなるCMOS回路の作製工程を示
す。ここでの工程順および作製条件の許容される範囲は
実施例1に従う。
様に、ガラス基板1501上に第1の絶縁膜1502、
第2の絶縁膜1503〜1505、第3の絶縁膜150
6を形成する。パターン形成されている第2の絶縁膜の
サイズに限定はないが、後の工程で45μm×65μm
(チャネル長方向の長さ×チャネル幅方向の長さ)の島
状半導体層を形成するために、例えば、第2の絶縁膜1
504のサイズは50μm×70μmで形成する。そして
この上に非晶質シリコン膜1507aを形成する。
1で説明したレーザーアニール法を用いて結晶質シリコ
ン膜1507bを形成する。第2の絶縁膜上において、
結晶粒径は数μmのサイズで成長するが、必ずしも単一
の結晶粒である必要はなく、複数の結晶粒が存在しても
構わない。
の絶縁膜1504上に第3の絶縁膜1506を介して4
5μm×65μmの島状半導体層1508を形成する。
そしてマスク層1509を形成する。図6(D)から図
7(F)で示す工程は、この島状半導体層1508を活
性層としてnチャネル型TFTとpチャネル型TFTを
形成し、CMOS回路を形成する工程を説明するもので
ある。
り、レジストマスク1510を設け、nチャネル型TF
Tを形成する領域にイオンドープ法でボロン(B)を添
加する。図27(E)では、レジストマスク1511を
設け、nチャネル型TFTのLDD領域とするn-不純
物領域1512を形成する。そして、図27(F)で示
すように、マスク層1509を除去してレーザー活性化
の処理を行い、ゲート絶縁膜1513を形成する。
導電層(A)1514、導電層(B)1515をスパッ
タ法で形成する。これらの導電層の好ましい組み合わせ
は、導電層(A)をTaNとし、導電層(B)をTaと
する組み合わせ、または導電層(A)をWNとし、導電
層(B)をWで形成する組み合わせである。そして、図
28(B)に示すようにゲート電極1516、1517
を形成する。ゲート電極1516、1517は、導電層
(A)から成る1516a、1517aと導電層(B)
から成る1516b、1517bで構成される。
て、イオンドープ法により不純物元素を添加して自己整
合的にソース領域およびドレイン領域を形成する。図2
8(C)はpチャネル型TFTのソース領域およびドレ
イン領域を形成する工程であり、p型を付与する不純物
元素をイオンドープ法で添加して、p+不純物領域15
19を形成する。このとき、nチャネル型TFTが形成
される領域はレジストマスク1518で覆っておく。図
28(D)はnチャネル型TFTのソース領域およびド
レイン領域を形成する工程であり、n型を付与する不純
物元素をイオンドープ法で添加して、n+不純物領域1
521を形成する。不純物領域1519にも同時にリン
(P)が添加されるが、既に前の工程で添加されたボロ
ン(B)濃度と比較して不純物領域1520に添加され
たリン(P)濃度はその1/2〜1/3程度なのでp型
の導電性が確保され、TFTの特性に何ら影響を与える
ことはない。
縁層1522を形成し、活性化工程および水素化工程を
実施する。活性化および水素化の工程が終了したら、保
護絶縁層上にさらに酸化窒化シリコン膜または酸化シリ
コン膜を積層させ、層間絶縁層1523を形成する。そ
して、層間絶縁層1523および保護絶縁層1522T
FTのソース領域またはドレイン領域に達するコンタク
トホールを形成し、ソース配線1524、1525と、
ドレイン配線1526を形成する。次に、パッシベーシ
ョン膜1527として、窒化シリコン膜または酸化窒化
シリコン膜を50〜500nm(代表的には100〜30
0nm)の厚さで形成する。さらに、この状態で水素化処
理を行うとTFTの特性向上に対して好ましい結果が得
られる。
TFT1551とpチャネル型TFT1550とを完成
させることができる。pチャネル型TFT1550には
チャネル形成領域1552、ソース領域1553、ドレ
イン領域1554を有している。nチャネル型TFT1
551はチャネル形成領域1555、ゲート電極151
7と重なるLDD領域1556、ソース領域1557、
ドレイン領域1558を有している。図28ではそれぞ
れのTFTをシングルゲート構造としたが、ダブルゲー
ト構造でも良いし、複数のゲート電極を設けたマルチゲ
ート構造としても差し支えない。
第2の絶縁層1504上に島状半導体層1508を形成
し、その島状半導体層1508を用いて2つのTFTを
形成することもできる。このように2つのTFTを近接
させることにより、TFTの特性バラツキを低減させる
ことが可能であり、また、集積度を向上させることがで
きる。
画素TFTと、画素部の周辺に設けられる駆動回路のT
FTを同一基板上に作製する方法について工程に従って
詳細に説明する。但し、説明を簡単にするために、制御
回路ではシフトレジスタ回路、バッファ回路などの基本
回路であるCMOS回路と、サンプリング回路を形成す
るnチャネル型TFTとを図示することにする。
ウムホウケイ酸ガラス基板やアルミノホウケイ酸ガラス
基板を用いる。本実施例ではアルミノホウケイ酸ガラス
基板を用いた。この基板201のTFTを形成する表面
に、熱伝導層202として、窒化アルミニウム(Al
N)を50nmの厚さで形成する。その上に島状に加工し
た酸化窒化シリコン膜から成る第1の絶縁層203〜2
06を200nmの厚さで形成する。さらにその上に酸化
窒化シリコン膜から成る第2の絶縁層207を100nm
の厚さで形成した。このように、熱伝導層202と第1
の絶縁層203〜206、および第2の絶縁層207を
積層して下地層とした。
0nm)の厚さで非晶質構造を有する半導体層208a
を、プラズマCVD法やスパッタ法などの公知の方法で
形成する。本実施例では、プラズマCVD法で非晶質シ
リコン膜を55nmの厚さに形成した。非晶質構造を有す
る半導体膜としては、非晶質半導体膜や微結晶半導体膜
があり、非晶質シリコンゲルマニウム膜などの非晶質構
造を有する化合物半導体膜を適用しても良い。また、第
2の絶縁膜207と非晶質シリコン層208aとは同じ
成膜法で形成することが可能であるので、両者を連続形
成しても良い。第2の絶縁膜を形成した後、一旦大気雰
囲気に晒さないことでその表面の汚染を防ぐことが可能
となり、作製するTFTの特性バラツキやしきい値電圧
の変動を低減させることができる。
晶質シリコン膜208bを形成する。これは実施形態1
で示したように、本発明のレーザーアニール法を適用す
る。また、実施形態3で示した特開平7−130652
号公報で開示された技術に従って、熱アニール法とレー
ザーアニール法を組み合わせて結晶性シリコン膜208
bを形成しても良い。レーザーアニール法を用いる場合
には、例えば、XeClエキシマレーザー(波長308
nm)をレーザー光発生装置として、図21で示したレー
ザーアニール装置を用い、光学系で線状ビームを形成し
て、発振周波数5〜50Hz、エネルギー密度100〜5
00mJ/cm2として線状ビームのオーバーラップ割合を8
0〜98%として照射する。このようにして、結晶性シ
リコン膜208bを得る(図9(B))。
チング処理して島状に分割し、島状半導体層209、2
10a〜212aを形成し活性層とする。その後、プラ
ズマCVD法や減圧CVD法、またはスパッタ法により
50〜100nmの厚さの酸化シリコン膜によるマスク層
213を形成する。例えば、減圧CVD法でSiH4と
O2との混合ガスを用い、266Paにおいて400℃に
加熱して酸化シリコン膜を形成する(図9(C))。
スク214を設け、nチャネル型TFTを形成する島状
半導体層210a〜212aの全面にしきい値電圧を制
御する目的で1×1016〜5×1017atoms/cm3程度の
濃度でp型を付与する不純物元素としてボロン(B)を
添加した。ボロン(B)の添加はイオンドープ法で実施
しても良いし、非晶質シリコン膜を成膜するときに同時
に添加しておくこともできる。ここでのボロン(B)添
加は必ずしも必要でないが、ボロン(B)を添加した半
導体層210b〜212bはnチャネル型TFTのしき
い値電圧を所定の範囲内に収めるために形成することが
好ましかった(図9(D))。
域を形成するために、n型を付与する不純物元素を島状
半導体層210b、211bに選択的に添加する。あら
かじめフォトレジストマスク215〜218を形成し
た。ここではリン(P)を添加するために、フォスフィ
ン(PH3)を用いたイオンドープ法を適用した。形成
された不純物領域(n-)219、220のリン(P)
濃度は1×1017〜5×1019atoms/cm3のとする(図
10(A))。また、不純物領域221は、画素部の保
持容量を形成するための半導体層であり、この領域にも
同じ濃度でリン(P)を添加した。
除去して、図9(D)と図10(A)で添加した不純物
元素を活性化させる工程を行う。活性化は、窒素雰囲気
中において500〜600℃で1〜4時間の熱アニール
や、他の方法としてレーザーアニールの方法により行う
ことができる。また、両者を併用して行っても良い。本
実施例では、レーザー活性化の方法を用い、KrFエキ
シマレーザー光(波長248nm)を用い、線状ビーム
を形成して、発振周波数5〜50Hz、エネルギー密度
100〜500mJ/cm2として線状ビームのオーバ
ーラップ割合を80〜98%として走査して、島状半導
体層が形成された基板全面を処理した。尚、レーザー光
の照射条件には何ら限定される事項はなく、実施者が適
宣決定すれば良い。
VD法またはスパッタ法を用いて40〜150nmの厚さ
でシリコンを含む絶縁膜で形成する。例えば、Si
H4、N2O、O2を原料としてプラズマCVD法で作製
される酸化窒化シリコン膜で形成する。(図10
(B))
導電層を成膜する。本実施例では導電性の窒化物金属膜
から成る導電層(A)223と金属膜から成る導電層
(B)224とを積層させた。ここでは、Taをターゲ
ットとしたスパッタ法で導電層(B)224をタンタル
(Ta)で250nmの厚さに形成し、導電層(A)22
3は窒化タンタル(TaN)で50nmの厚さに形成した
(図10(C))。
9を形成し、導電層(A)223と導電層(B)224
とを一括でエッチングしてゲート電極230〜233と
容量配線234を形成する。ゲート電極230〜233
と容量配線234は、導電層(A)から成る230a〜
234aと、導電層(B)から成る230b〜234b
とが一体として形成されている。この時、駆動回路に形
成するゲート電極231、232は不純物領域219、
220の一部と、ゲート絶縁膜222を介して重なるよ
うに形成する(図10(D))。
ソース領域およびドレイン領域を形成するために、p型
を付与する不純物元素を添加する工程を行う。ここで
は、ゲート電極230をマスクとして、自己整合的に不
純物領域を形成する。nチャネル型TFTが形成される
領域はフォトレジストマスク235で被覆しておく。そ
して、ジボラン(B2H6)を用いたイオンドープ法で不
純物領域(p+)234を1×1021atoms/cm3の濃度で
形成した(図11(A))。
ス領域またはドレイン領域として機能する不純物領域の
形成を行った。レジストのマスク237〜239を形成
し、n型を付与する不純物元素を添加して不純物領域2
41〜244を形成した。これは、フォスフィン(PH
3)を用いたイオンドープ法で行い、不純物領域(n+)
241〜244の(P)濃度を5×1020atoms/cm3と
した(図11(B))。不純物領域240には、既に前
工程で添加されたボロン(B)が含まれているが、それ
に比して1/2〜1/3の濃度でリン(P)が添加され
るので、添加されたリン(P)の影響は考えなくても良
く、TFTの特性に何ら影響を与えることはなかった。
DD領域を形成するために、n型を付与する不純物添加
の工程を行った。ここではゲート電極233をマスクと
して自己整合的にn型を付与する不純物元素をイオンド
ープ法で添加した。添加するリン(P)の濃度は5×1
016atoms/cm3とし、図9(A)および図10(A)と
図10(B)で添加する不純物元素の濃度よりも低濃度
で添加することで、実質的には不純物領域(n--)24
5、246のみが形成される(図11(C))。
またはp型を付与する不純物元素を活性化するために熱
処理工程を行う。この工程はファーネスアニール炉を用
いた熱アニール法、レーザーアニール法、またはラピッ
ドサーマルアニール法(RTA法)で行うことができ
る。ここではファーネスアニール法で活性化工程を行っ
た。熱処理は酸素濃度が1ppm以下、好ましくは0.1p
pm以下の窒素雰囲気中で400〜700℃、代表的には
500〜600℃で行うものであり、本実施例では55
0℃で4時間の熱処理を行った。
0〜233と容量配線234形成するTa膜230b〜
234bは、表面から5〜80nmの厚さでTaNから成
る導電層(C)230c〜234cが形成される。ま
た、その他に導電層(B)230b〜234bがタング
ステン(W)の場合には窒化タングステン(WN)が形
成され、チタン(Ti)の場合には窒化チタン(Ti
N)を形成することができる。また、窒素またはアンモ
ニアなどを用いた窒素を含むプラズマ雰囲気にゲート電
極230〜234を晒しても同様に形成することができ
る。さらに、3〜100%の水素を含む雰囲気中で、3
00〜450℃で1〜12時間の熱アニールを行い、島
状半導体層を水素化する工程を行った。この工程は熱的
に励起された水素により島状半導体層にある1016〜1
018/cm3のダングリングボンドを終端する工程である。
水素化の他の手段として、プラズマ水素化(プラズマに
より励起された水素を用いる)を行っても良い。
助長する触媒元素を使用し、その後実施形態3で説明し
たゲッタリングの工程を行わない場合、島状半導体層中
には微量(1×1017〜1×1019atoms/cm3程度)の
触媒元素が残留する。勿論、そのような状態でもTFT
を完成させることが可能であるが、残留する触媒元素を
少なくともチャネル形成領域から除去する方がより好ま
しかった。この触媒元素を除去する手段の一つにリン
(P)によるゲッタリング作用を利用する手段があっ
た。ゲッタリングに必要なリン(P)の濃度は図10
(B)で形成した不純物領域(n+)と同程度であれば
良く、ここで実施される活性化工程の熱アニールによ
り、nチャネル型TFTおよびpチャネル型TFTのチ
ャネル形成領域から触媒元素を不純物領域240〜24
4に偏析させゲッタリングをすることができた。その結
果不純物領域240〜244には1×1017〜1×10
19atoms/cm 3程度の触媒元素が偏析する(図11
(D))。
1(D)におけるTFTの上面図であり、A−A'断面
およびC−C'断面は図11(D)のA−A'およびC−
C'に対応している。また、B−B'断面およびD−D'
断面は図16(A)および図17(A)の断面図に対応
している。図14および図15の上面図はゲート絶縁膜
を省略しているが、ここまでの工程で、第2の絶縁層2
03、204、206上に形成された島状半導体層20
9、210、212上にゲート電極230、231、2
33と容量配線234が図に示すように形成される。
ゲート配線とする第2の導電層を形成する。この第2の
導電層は低抵抗材料であるアルミニウム(Al)や銅
(Cu)を主成分とする導電層(D)で形成する。いず
れにしても、第2の導電層の抵抗率は0.1〜10μΩ
cm程度とする。さらに、チタン(Ti)やタンタル(T
a)、タングステン(W)、モリブデン(Mo)から成
る導電層(E)を積層形成すると良い。本実施例では、
チタン(Ti)を0.1〜2重量%含むアルミニウム
(Al)膜を導電層(D)247とし、チタン(Ti)
膜を導電層(E)248として形成した。導電層(D)
247は200〜400nm(好ましくは250〜350
nm)とすれば良く、導電層(E)248は50〜200
(好ましくは100〜150nm)で形成すれば良い(図
12(A))。
を形成するために導電層(E)248と導電層(D)2
47とをエッチング処理して、ゲート配線249、25
0と容量配線251を形成した。エッチング処理は最初
にSiCl4とCl2とBCl 3との混合ガスを用いたド
ライエッチング法で導電層(E)の表面から導電層
(D)の途中まで除去し、その後リン酸系のエッチング
溶液によるウエットエッチングで導電層(D)を除去す
ることにより、下地との選択加工性を保ってゲート配線
を形成することができる。
態の上面図を示し、A−A'断面およびC−C'断面は図
12(B)のA−A'およびC−C'に対応している。ま
た、B−B'断面およびD−D'断面は図16(B)およ
び図17(B)のB−B'およびD−D'に対応してい
る。図14(B)および図15(B)において、ゲート
配線249、250の一部は、ゲート電極230、23
1、233の一部と重なり電気的に接触している。この
様子はB−B'断面およびD−D'断面に対応した図16
(B)および図17(B)の断面構造図からも明らか
で、第1の導電層を形成する導電層(C)と第2の導電
層を形成する導電層(D)とが電気的に接触している。
0nmの厚さで酸化シリコン膜または酸化窒化シリコン膜
で形成する。本実施例では、SiH4を27SCCM、N2O
を900SCCM、として反応圧力160Pa、基板温度32
5℃で放電電力密度0.15W/cm2で形成する。その
後、それぞれの島状半導体層に形成されたソース領域ま
たはドレイン領域に達するコンタクトホールを形成し、
ソース配線253〜256と、ドレイン配線257〜2
60を形成する。図示していないが、本実施例ではこの
電極を、Ti膜を100nm、Tiを含むアルミニウム膜
300nm、Ti膜150nmをスパッタ法で連続して形成
した3層構造の積層膜とした。
窒化シリコン膜、酸化シリコン膜、または酸化窒化シリ
コン膜を50〜500nm(代表的には100〜300n
m)の厚さで形成する。この状態で水素化処理を行うと
TFTの特性向上に対して好ましい結果が得られた。例
えば、3〜100%の水素を含む雰囲気中で、300〜
450℃で1〜12時間の熱処理を行うと良く、あるい
はプラズマ水素化法を用いても同様の効果が得られた。
また、このような熱処理により第1の層間絶縁膜252
に存在する水素を島状半導体層209、210b〜21
2bに拡散させ水素化をすることもできる。いずれにし
ても、島状半導体層107、108b中の欠陥密度を1
016/cm3以下とすることが望ましく、そのために水素を
0.01〜0.1atomic%程度付与すれば良かった(図
12(C))。なお、ここで後に画素電極とドレイン配
線を接続するためのコンタクトホールを形成する位置に
おいて、パッシベーション膜261に開口部を形成して
おいても良い。
状態の上面図を示し、A−A'断面およびC−C'断面は
図12(C)のA−A'およびC−C'に対応している。
また、B−B'断面およびD−D'断面は図16(C)お
よび図17(C)のB−B'およびD−D'に対応してい
る。図14(C)と図15(C)では第1の層間絶縁膜
を省略して示すが、島状半導体層209、210、21
2の図示されていないソースおよびドレイン領域にソー
ス配線253、254、256とドレイン配線257、
258、260が第1の層間絶縁膜に形成されたコンタ
クトホールを介して接続している。
膜262を1.0〜1.5μmの厚さに形成する。有機
樹脂としては、ポリイミド、アクリル、ポリアミド、ポ
リイミドアミド、BCB(ベンゾシクロブテン)等を使
用することができる。ここでは、基板に塗布後、熱重合
するタイプのポリイミドを用い、300℃で焼成して形
成する。そして、第2の層間絶縁膜262にドレイン配
線260に達するコンタクトホールを形成し、画素電極
263、264を形成する。画素電極は、透過型液晶表
示装置とする場合には透明導電膜を用いれば良く、反射
型の液晶表示装置とする場合には金属膜を用いれば良
い。本実施例では透過型の液晶表示装置とするために、
酸化インジウム・スズ(ITO)膜を100nmの厚さに
スパッタ法で形成する(図13)。
と画素部の画素TFTとを有した基板を完成させること
ができた。駆動回路にはpチャネル型TFT301、第
1のnチャネル型TFT302、第2のnチャネル型T
FT303、画素部には画素TFT304、保持容量3
05が形成した。本明細書では便宜上このような基板を
アクティブマトリクス基板と呼ぶ。
は、島状半導体層209にチャネル形成領域306、ソ
ース領域307a、307b、ドレイン領域308a,
308bを有している。第1のnチャネル型TFT30
2には、島状半導体層210にチャネル形成領域30
9、ゲート電極231と重なるLDD領域(Lov)31
0、ソース領域311、ドレイン領域312を有してい
る。このLov領域のチャネル長方向の長さは0.5〜
3.0μm、好ましくは1.0〜1.5μmとした。第2
のnチャネル型TFT303には、島状半導体層211
にチャネル形成領域313、Lov領域とLoff領域(ゲ
ート電極と重ならないLDD領域であり、以降Loff領
域と記す)とが形成され、このLoff領域のチャネル長
方向の長さは0.3〜2.0μm、好ましくは0.5〜
1.5μmである。画素TFT304には、島状半導体
層212にチャネル形成領域318、319、Loff領
域320〜323、ソースまたはドレイン領域324〜
326を有している。Loff領域のチャネル長方向の長
さは0.5〜3.0μm、好ましくは1.5〜2.5μm
である。さらに、容量配線234、251と、ゲート絶
縁膜と同じ材料から成る絶縁膜と、画素TFT304の
ドレイン領域326に接続し、n型を付与する不純物元
素が添加された半導体層327とから保持容量305が
形成されている。図12では画素TFT304をダブル
ゲート構造としたが、シングルゲート構造でも良いし、
複数のゲート電極を設けたマルチゲート構造としても差
し支えない。
回路が要求する仕様に応じて各回路を構成するTFTの
構造を最適化し、半導体装置の動作性能と信頼性を向上
させることを可能としている。さらにゲート電極を耐熱
性を有する導電性材料で形成することによりLDD領域
やソース領域およびドレイン領域の活性化を容易とし、
ゲート配線低抵抗材料で形成することにより、配線抵抗
を十分低減できる。従って、表示領域(画面サイズ)が
4インチクラス以上の表示装置に適用することができ
る。そして、下地層を形成する第1の絶縁層203〜2
06上で選択的に形成された単結晶構造を有する結晶質
シリコン膜を用いることにより、完成したTFTにおい
てnチャネル型TFTでは、S値を0.10V/dec以上
0.30V/dec以下、Vthを0.5V以上2.5V以
下、電界効果移動度は300cm2/V・sec以上を実現する
こともできる。また、pチャネル型TFTでは、S値を
0.10V/dec以上0.30V/dec以下、Vthを−0.
5V以上−2.5V以下、電界効果移動度は200cm2/
V・sec以上を実現することもできる。
したアクティブマトリクス基板から、アクティブマトリ
クス型液晶表示装置を作製する工程を説明する。図19
に示すように、図13の状態のアクティブマトリクス基
板に対し、配向膜601を形成する。通常液晶表示素子
の配向膜にはポリイミド樹脂が多く用いられている。対
向側の対向基板602には、遮光膜603、透明導電膜
604および配向膜605を形成した。配向膜を形成し
た後、ラビング処理を施して液晶分子がある一定のプレ
チルト角を持って配向するようにした。そして、画素部
と、CMOS回路が形成されたアクティブマトリクス基
板と対向基板とを、公知のセル組み工程によってシール
材やスペーサ(共に図示せず)などを介して貼りあわせ
る。その後、両基板の間に液晶材料606を注入し、封
止剤(図示せず)によって完全に封止した。液晶材料に
は公知の液晶材料を用いれば良い。このようにして図1
9に示すアクティブマトリクス型液晶表示装置が完成し
た。
示装置の構成を、図20の斜視図および図21の上面図
を用いて説明する。尚、図20と図21は、図9〜図1
3と図19の断面構造図と対応付けるため、共通の符号
を用いている。また、図21で示すE―E’に沿った断
面構造は、図13に示す画素マトリクス回路の断面図に
対応している。
は、ガラス基板201上に形成された、画素部406
と、走査信号駆動回路404と、画像信号駆動回路40
5で構成される。表示領域には画素TFT304が設け
られ、周辺に設けられる駆動回路はCMOS回路を基本
として構成されている。走査信号駆動回路404と、画
像信号駆動回路405はそれぞれゲート配線250とソ
ース配線256で画素TFT304に接続している。ま
た、FPC(Flexible Print Circuit)731が外部入
出力端子734に接続され、入力配線402、403で
それぞれの駆動回路に接続している。
示す上面図である。ゲート配線250は、図示されてい
ないゲート絶縁膜を介してその下の半導体層212と交
差している。図示はしていないが、半導体層には、ソー
ス領域、ドレイン領域、n--領域でなるLoff領域が形
成されている。また、265はソース配線256とソー
ス領域324とのコンタクト部、266はドレイン配線
260とドレイン領域326とのコンタクト部、267
はドレイン配線260と画素電極263のコンタクト部
である。保持容量305は、画素TFT304のドレイ
ン領域326から延在する半導体層327とゲート絶縁
膜を介して容量配線234、251が重なる領域で形成
されている。
液晶表示装置は、実施例4で説明した構造と照らし合わ
せて説明したが、実施例4の構成に限定されるものでな
く、実施形態1〜3で示した構成を実施例4に応用して
完成させたアクティブマトリクス基板を用いても良い。
いずれにしても、実施形態1で示した下地層を設けたア
クティブマトリクス基板であれば自由に組み合わせてア
クティブマトリクス型液晶表示装置を作製することがで
きる。
端子、表示領域、駆動回路の配置の一例を示す図であ
る。画素部406にはm本のゲート配線とn本のソース
配線がマトリクス状に交差している。例えば、画素密度
がVGAの場合、480本のゲート配線と640本のソ
ース配線が形成され、XGAの場合には768本のゲー
ト配線と1024本のソース配線が形成される。表示領
域の画面サイズは、13インチクラスの場合対角線の長
さは340mmとなり、18インチクラスの場合には46
0mmとなる。このような液晶表示装置を実現するには、
ゲート配線を実施例3で示したような低抵抗材料で形成
する必要がある。ゲート配線の時定数(抵抗×容量)が
大きくなると走査信号の応答速度が遅くなり、液晶を高
速で駆動できなくなる。例えば、ゲート配線を形成する
材料の比抵抗が100μΩcmである場合には6インチク
ラスの画面サイズがほぼ限界となるが、3μΩcmである
場合には27インチクラスの画面サイズまで対応でき
る。
路404と画像信号駆動回路405が設けられている。
これらの駆動回路のゲート配線の長さも表示領域の画面
サイズの大型化と共に必然的に長くなるので、大画面を
実現するためには実施例4で示したようなアルミニウム
(Al)や銅(Cu)などの低抵抗材料でゲート配線を
形成することが好ましい。また、本発明は入力端子40
1から各駆動回路までを接続する入力配線402、40
3をゲート配線と同じ材料で形成することができ、配線
抵抗の低抵抗化に寄与することができる。
チクラスの場合には、対角線の長さが24mm程度とな
り、TFTをサブミクロンルールで作製すると周辺に設
ける駆動回路を含めても30×30mm2以内に収まる。
このような場合には、実施例4で示したような低抵抗材
料でゲート配線を形成することは必ずしも必要でなく、
TaやWなどのゲート電極を形成する材料と同じ材料で
ゲート配線を形成することも可能である。
態1〜3で示した結晶化の方法を実施例4に応用して完
成させたアクティブマトリクス基板を用いて完成させる
ことができる。いずれにしても、実施形態1〜3で示し
た結晶化技術により完成したアクティブマトリクス基板
であれば自由に組み合わせてアクティブマトリクス型液
晶表示装置を作製することができる。
ィブマトリクス型有機エレクトロルミネッセンス(有機
EL)材料を用いた表示装置(有機EL表示装置)に適
用した例を図24で説明する。図24(A)はアクティ
ブマトリクス型有機EL表示装置の回路図を示す。この
有機EL表示装置は、基板上に設けられた表示領域1
1、X方向周辺駆動回路12、Y方向周辺駆動回路13
から成る。この表示領域11は、スイッチ用TFT33
0、保持容量332、電流制御用TFT331、有機E
L素子333、X方向信号線18a、18b、電源線1
9a、19b、Y方向信号線20a、20b、20cな
どにより構成される。
している。スイッチ用TFT330は図13に示すpチ
ャネル型TFT301と同様にして形成し、電流制御用
TFT331はnチャネル型TFT303と同様にして
形成すると良い。
光させる動作モードの有機EL表示装置の場合、画素電
極をAlなどの反射性の電極で形成することになる。こ
こでは、有機EL表示装置の画素領域の構成について示
したが、実施例1と同様に画素領域の周辺に駆動回路を
設けた周辺回路一体型のアクティブマトリクス型表示装
置とすることもできる。そして、図示しないがカラーフ
ィルターを設ければカラー表示をすることも可能であ
る。いずれにしても、実施形態1で示した下地層を設け
たアクティブマトリクス基板であれば自由に組み合わせ
てアクティブマトリクス型有機EL表示装置を作製する
ことができる。
クティブマトリクス基板および液晶表示装置並びにEL
型表示装置は様々な電気光学装置に用いることができ
る。そして、そのような電気光学装置を表示媒体として
組み込んだ電子機器全てに本発明を適用することがでで
きる。電子機器としては、パーソナルコンピュータ、デ
ジタルカメラ、ビデオカメラ、携帯情報端末(モバイル
コンピュータ、携帯電話、電子書籍など)、ナビゲーシ
ョンシステムなどが上げられる。それらの一例を図25
に示す。
あり、マイクロプロセッサやメモリーなどを備えた本体
2001、画像入力部2002、表示装置2003、キ
ーボード2004で構成される。本発明のレーザーアニ
ール法で作製される結晶質半導体膜を用いて作製される
TFTは、表示装置2003やその他の信号処理回路を
形成することができる。
2101、表示装置2102、音声入力部2103、操
作スイッチ2104、バッテリー2105、受像部21
06で構成される。本発明のレーザーアニール法で作製
される結晶質半導体膜を用いて作製されるTFTは、表
示装置2102やその他の信号制御回路に適用すること
ができる。
2201、画像入力部2202、受像部2203、操作
スイッチ2204、表示装置2205で構成される。本
発明のレーザーアニール法で作製される結晶質半導体膜
を用いて作製されるTFTは、表示装置2205やその
他の信号制御回路に適用することができる。
ゲームなどの電子遊技機器であり、CPU等の電子回路
2308、記録媒体2304などが搭載された本体23
01、コントローラ2305、表示装置2303、本体
2301に組み込まれた表示装置2302で構成され
る。表示装置2303と本体2301に組み込まれた表
示装置2302とは、同じ情報を表示しても良いし、前
者を主表示装置とし、後者を副表示装置として記録媒体
2304の情報を表示したり、機器の動作状態を表示し
たり、或いはタッチセンサーの機能を付加して操作盤と
することもできる。また、本体2301とコントローラ
2305と表示装置2303とは、相互に信号を伝達す
るために有線通信としても良いし、センサ部2306、
2307を設けて無線通信または光通信としても良い。
本発明のレーザーアニール法で作製される結晶質半導体
膜を用いて作製されるTFTは、表示装置2302、2
303に適用することができる。表示装置2303は従
来のCRTを用いることもできる。
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体2401、表示装置2402、スピーカー部2
403、記録媒体2404、操作スイッチ2405で構
成される。尚、記録媒体にはDVD(Digital Versatil
e Disc)やコンパクトディスク(CD)などを用い、音
楽プログラムの再生や映像表示、ビデオゲーム(または
テレビゲーム)やインターネットを介した情報表示など
を行うことができる。本発明のレーザーアニール法で作
製される結晶質半導体膜を用いて作製されるTFTは、
表示装置2402やその他の信号制御回路に好適に利用
することができる。
体2501、表示装置2502、接眼部2503、操作
スイッチ2504、受像部(図示しない)で構成され
る。本発明のレーザーアニール法で作製される結晶質半
導体膜を用いて作製されるTFTは、表示装置2502
やその他の信号制御回路に適用することができる。
であり、光源光学系および表示装置2601、スクリー
ン2602で構成される。本発明は表示装置やその他の
信号制御回路に適用することができる。図26(B)は
リア型プロジェクターであり、本体2701、光源光学
系および表示装置2702、ミラー2703、スクリー
ン2704で構成される。本発明のレーザーアニール法
で作製される結晶質半導体膜を用いて作製されるTFT
は、表示装置やその他の信号制御回路に適用することが
できる。
び図26(B)における光源光学系および表示装置26
01、2702の構造の一例を示す。光源光学系および
表示装置2601、2702は光源光学系2801、ミ
ラー2802、2804〜2806、ダイクロイックミ
ラー2803、ビームスプリッター2807、液晶表示
装置2808、位相差板2809、投射光学系2810
で構成される。投射光学系2810は複数の光学レンズ
で構成される。図26(C)では液晶表示装置2808
を三つ使用する三板式の例を示したが、このような方式
に限定されず、単板式の光学系で構成しても良い。ま
た、図26(C)中で矢印で示した光路には適宣光学レ
ンズや偏光機能を有するフィルムや位相を調節するため
のフィルムや、IRフィルムなどを設けても良い。ま
た、図26(D)は図26(C)における光源光学系2
801の構造の一例を示した図である。本実施例では、
光源光学系2801はリフレクター2811、光源28
12、レンズアレイ2813、2814、偏光変換素子
2815、集光レンズ2816で構成される。尚、図2
6(D)に示した光源光学系は一例であって図示した構
成に限定されるものではない。
はその他にも、ナビゲーションシステムやイメージセン
サの読み取り回路などに適用することも可能である。こ
のように本願発明の適用範囲はきわめて広く、あらゆる
分野の電子機器に適用することが可能である。また、本
実施例の電子機器は実施形態1〜3の結晶化技術を用
い、実施例1〜7のどのような組み合わせから成る構成
を用いても実現することができる。
り、結晶粒の位置とその大きさを制御した結晶質半導体
膜を作製することができる。このような結晶質半導体膜
の結晶粒の位置をTFTのチャネル形成領域に合わせて
形成することにより、単一の結晶粒で少なくとも該チャ
ネル形成領域を形成することが可能となり、実質的に単
結晶半導体膜で作製したTFTと同等の特性を得ること
ができる。
材料で形成することにより、トップゲート型のTFTに
おいてバックチャネル側の寄生容量を無くすことが可能
となり、透過型の液晶表示装置をはじめとして、EL型
表示装置やイメージセンサなどのさまざまな半導体装置
に適用することにより、該半導体装置の高性能化を図る
ことができる。
す断面図。
す断面図。
示す断面図。
を示す断面図。
を示す断面図。
を示す断面図。
図。
図。
置を説明する上面図。
す図。
成を示す図。
Claims (22)
- 【請求項1】ガラス基板の主表面に密接して形成された
熱伝導率が10Wm-1K-1以上であり透光性を有する熱
伝導層と、前記熱伝導層上の所定の位置に所定の形状で
設けられた熱伝導率が10Wm-1K-1未満の第1の絶縁
層と、前記第1の絶縁層上に選択的に形成され、水素が
添加された単一の結晶粒から成る半導体膜とを有するこ
とを特徴とする半導体装置。 - 【請求項2】ガラス基板の主表面に密接して形成された
熱伝導率が10Wm-1K-1以上であり透光性を有する熱
伝導層と、前記熱伝導層上に島状に形成された熱伝導率
が10Wm-1K-1未満の第1の絶縁層と、前記第1の絶
縁層上に選択的に形成され、水素が添加された単一の結
晶粒から成る半導体膜とを有することを特徴とする半導
体装置。 - 【請求項3】ガラス基板上にTFTを設けた半導体装置
において、前記ガラス基板の主表面に密接して形成され
た熱伝導率が10Wm-1K-1以上であり透光性を有する
熱伝導層と、前記熱伝導層上の所定の位置に所定の形状
で設けられた熱伝導率が10Wm-1K-1未満の第1の絶
縁層と、前記第1の絶縁層上に選択的に形成された水素
が添加された単一の結晶粒から成る半導体膜とを有し、
前記TFTのチャネル形成領域は、前記水素が添加され
た単一の結晶粒から成る半導体膜に形成されていること
を特徴とする半導体装置。 - 【請求項4】ガラス基板上にTFTを設けた半導体装置
において、前記ガラス基板の主表面に密接して形成され
た熱伝導率が10Wm-1K-1以上であり透光性を有する
熱伝導層と、前記熱伝導層上に島状に形成された熱伝導
率が10Wm-1K-1未満の第1の絶縁層と、前記第1の
絶縁層上に選択的に形成された水素が添加された単一の
結晶粒から成る半導体膜とを有し、前記TFTのチャネ
ル形成領域は、前記水素が添加された単一の結晶粒から
成る半導体膜に形成されていることを特徴とする半導体
装置。 - 【請求項5】請求項1乃至請求項4において、前記熱伝
導層と前記第1の絶縁層との上に第2の絶縁層が形成さ
れ、前記第1の絶縁層上において水素が添加された単一
の結晶粒から成る半導体膜は該第2の絶縁層上に密接し
て形成されていることを特徴とする半導体装置。 - 【請求項6】請求項1乃至請求項5のいずれか一項にお
いて、前記熱伝導層は、酸化アルミニウム、窒化アルミ
ニウム、酸化窒化アルミニウム、窒化シリコン、窒化ホ
ウ素、から選ばれた一種または複数種を成分とすること
を特徴とする半導体装置。 - 【請求項7】請求項1乃至請求項5のいずれか一項にお
いて、前記熱伝導層は、Si、N、O、M(MはAlま
たは希土類元素から選ばれた少なくとも一種)を含む化
合物であることを特徴とする半導体装置。 - 【請求項8】請求項1乃至請求項5のいずれか一項にお
いて、前記第1の絶縁層または前記第2の絶縁層は、含
有酸素濃度が55atomic%以上70atomic%以下であ
り、かつ、含有窒素濃度が1atomic%以上20atomic%
以下である酸化窒化シリコン膜であることを特徴とする
半導体装置。 - 【請求項9】請求項1乃至請求項5のいずれか一項にお
いて、前記第1の絶縁層の端面における側壁の角度が、
前記基板の主表面に対して、10度以上40度未満であ
ることを特徴とする半導体装置。 - 【請求項10】請求項1乃至請求項5のいずれか一項に
おいて、前記半導体装置は、エレクトロルミネッセンス
材料を用いた表示装置であることを特徴とする半導体装
置。 - 【請求項11】請求項1乃至請求項10のいずれか一項
において、前記半導体装置は、パーソナルコンピュー
タ、ビデオカメラ、携帯型情報端末、デジタルカメラ、
デジタルビデオディスクプレーヤー、電子遊技機器、プ
ロジェクターから選ばれたいずれか一つであることを特
徴とする半導体装置。 - 【請求項12】ガラス基板の主表面に密接して熱伝導率
が10Wm-1K-1以上であり透光性と絶縁性を有する熱
伝導層を形成する工程と、前記熱伝導層上の所定の位置
に所定の形状で設けられた熱伝導率が10Wm-1K-1未
満の第1の絶縁層を形成する工程と、前記熱伝導層上と
前記第1の絶縁層上に非晶質半導体膜を形成する工程
と、前記非晶質半導体膜を結晶化させ、前記第1の絶縁
層上に選択的に単一の結晶粒から成る半導体膜を形成す
る工程と、前記単一の結晶粒から成る半導体膜を水素化
して、水素が添加された単一の結晶粒から成る半導体膜
を形成する工程とを有することを特徴とする半導体装置
の作製方法。 - 【請求項13】ガラス基板の主表面に密接して熱伝導率
が10Wm-1K-1以上であり透光性と絶縁性を有する熱
伝導層を形成する工程と、前記熱伝導層上の所定の位置
に所定の形状で設けられた熱伝導率が10Wm-1K-1未
満の第1の絶縁層を形成する工程と、前記熱伝導層上と
前記第1の絶縁層上に非晶質半導体膜を形成する工程
と、前記非晶質半導体膜を結晶化させ、前記熱伝導層上
において複数の結晶粒を有し、かつ、前記第1の絶縁層
上において単一の結晶粒から成る半導体膜を形成する工
程と、前記半導体膜を水素化して、前記第1の絶縁層上
において単一の結晶粒から成る水素が添加された半導体
膜を形成する工程とを有することを特徴とする半導体装
置の作製方法。 - 【請求項14】ガラス基板上にTFTを設けた半導体装
置の作製方法において、前記ガラス基板の主表面に密接
して熱伝導率が10Wm-1K-1以上であり透光性と絶縁
性を有する熱伝導層を形成する工程と、前記熱伝導層上
の所定の位置に所定の形状で設けられた熱伝導率が10
Wm-1K-1未満の第1の絶縁層を形成する工程と、前記
熱伝導層上と前記第1の絶縁層上に非晶質半導体膜を形
成する工程と、前記非晶質半導体膜を結晶化させ、前記
第1の絶縁層上に選択的に単一の結晶粒から成る半導体
膜を形成する工程と、前記単一の結晶粒から成る半導体
膜を水素化して、水素が添加された単一の結晶粒から成
る半導体膜を形成する工程とを有し、前記TFTのチャ
ネル形成領域は、前記水素が添加された単一の結晶粒か
ら成る半導体膜に形成することを特徴とする半導体装置
の作製方法。 - 【請求項15】ガラス基板上にTFTを設けた半導体装
置の作製方法において、前記ガラス基板の主表面に密接
して熱伝導率が10Wm-1K-1以上であり透光性と絶縁
性を有する熱伝導層を形成する工程と、前記熱伝導層上
の所定の位置に所定の形状で設けられ熱伝導率が10W
m-1K-1未満の第1の絶縁層を形成する工程と、前記熱
伝導層上と前記第1の絶縁層上に非晶質半導体膜を形成
する工程と、前記非晶質半導体膜を結晶化させ、前記熱
伝導層上において複数の結晶粒から成り、かつ、前記第
1の絶縁層上において単一の結晶粒から成る半導体膜を
形成する工程と、前記半導体膜を水素化して、前記第1
の絶縁層上において単一の結晶粒から成る水素が添加さ
れた半導体膜を形成する工程とを有し、前記TFTのチ
ャネル形成領域は、前記第1の絶縁層上において単一の
結晶粒から成る水素が添加された半導体膜に形成するこ
とを特徴とする半導体装置の作製方法。 - 【請求項16】請求項12乃至請求項15のいずれか一
項において、前記熱伝導層と前記第1の絶縁層との上に
第2の絶縁層を形成する工程を有し、少なくとも前記第
1の絶縁層上において単一の結晶粒から成る水素が添加
された半導体膜は該第2の絶縁層に密接して形成するこ
とを特徴とする半導体装置の作製方法。 - 【請求項17】請求項12乃至請求項15のいずれか一
項において、前記結晶化が、レーザー光の照射により行
うことを特徴とする半導体装置の作製方法。 - 【請求項18】請求項12乃至請求項15のいずれか一
項において、前記熱伝導層は、酸化アルミニウム、窒化
アルミニウム、酸化窒化アルミニウム、窒化シリコン、
窒化ホウ素、から選ばれた一種または複数種を成分とす
る材料で形成することを特徴とする半導体装置の作製方
法。 - 【請求項19】請求項12乃至請求項15のいずれか一
項において、前記熱伝導層は、Si、N、O、M(Mは
Alまたは希土類元素から選ばれた少なくとも一種)を
含む化合物材料で形成することを特徴とする半導体装置
の作製方法。 - 【請求項20】請求項12乃至請求項15のいずれか一
項において、前記第1の絶縁層または前記第2の絶縁層
は、含有酸素濃度が55atomic%以上70atomic%以下
であり、かつ、含有窒素濃度が1atomic%以上20atom
ic%以下である酸化窒化シリコン膜で形成することを特
徴とする半導体装置の作製方法。 - 【請求項21】請求項12乃至請求項20のいずれか一
項において前記半導体装置は、エレクトロルミネッセン
ス材料を用いた表示装置であることを特徴とする半導体
装置の作製方法。 - 【請求項22】請求項12乃至請求項20のいずれか一
項において前記半導体装置は、パーソナルコンピュー
タ、ビデオカメラ、携帯型情報端末、デジタルカメラ、
デジタルビデオディスクプレーヤー、電子遊技機器、プ
ロジェクターから選ばれたいずれか一つの半導体装置で
あることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000142027A JP4578618B2 (ja) | 1999-05-15 | 2000-05-15 | 半導体装置及びその作製方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17148599 | 1999-05-15 | ||
JP11-171485 | 1999-05-15 | ||
JP11-152902 | 1999-05-31 | ||
JP15290299 | 1999-05-31 | ||
JP2000142027A JP4578618B2 (ja) | 1999-05-15 | 2000-05-15 | 半導体装置及びその作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001053285A true JP2001053285A (ja) | 2001-02-23 |
JP2001053285A5 JP2001053285A5 (ja) | 2007-06-07 |
JP4578618B2 JP4578618B2 (ja) | 2010-11-10 |
Family
ID=27320366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000142027A Expired - Fee Related JP4578618B2 (ja) | 1999-05-15 | 2000-05-15 | 半導体装置及びその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4578618B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002359195A (ja) * | 2001-06-01 | 2002-12-13 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2003168691A (ja) * | 2001-11-30 | 2003-06-13 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2003257864A (ja) * | 2001-12-28 | 2003-09-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の生産システム |
JP2004101976A (ja) * | 2002-09-11 | 2004-04-02 | Sony Corp | 薄膜回路基板 |
JP2005142567A (ja) * | 2003-11-04 | 2005-06-02 | Samsung Electronics Co Ltd | ポリシリコン膜の形成方法、その方法で形成されたポリシリコン膜を備える薄膜トランジスタおよびその製造方法 |
JP2006332209A (ja) * | 2005-05-24 | 2006-12-07 | Sharp Corp | 薄膜トランジスタ基板及びその製造方法 |
US7453101B2 (en) | 2002-05-15 | 2008-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with organic compound layer |
JP2012093748A (ja) * | 2010-10-25 | 2012-05-17 | Samsung Mobile Display Co Ltd | 有機発光ディスプレイ装置及びその製造方法 |
JP2014187375A (ja) * | 2014-05-13 | 2014-10-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2015084427A (ja) * | 2014-11-24 | 2015-04-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9362273B2 (en) | 2001-04-27 | 2016-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
CN112236843A (zh) * | 2018-06-06 | 2021-01-15 | 堺显示器制品株式会社 | 激光退火方法、激光退火装置及有源矩阵基板的制造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62181419A (ja) * | 1986-02-05 | 1987-08-08 | Nec Corp | 多結晶シリコンの再結晶化法 |
JPS6331108A (ja) * | 1986-07-25 | 1988-02-09 | Citizen Watch Co Ltd | Soi素子の製造方法 |
JPH0350720A (ja) * | 1989-07-18 | 1991-03-05 | Seiko Epson Corp | 多結晶シリコン再結晶化法 |
JPH05206468A (ja) * | 1991-09-02 | 1993-08-13 | Fuji Xerox Co Ltd | 薄膜トランジスタおよびその製造方法 |
JPH07249779A (ja) * | 1994-03-11 | 1995-09-26 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JPH09162410A (ja) * | 1995-12-07 | 1997-06-20 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ及びその製造方法並びに液晶表示装置 |
-
2000
- 2000-05-15 JP JP2000142027A patent/JP4578618B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62181419A (ja) * | 1986-02-05 | 1987-08-08 | Nec Corp | 多結晶シリコンの再結晶化法 |
JPS6331108A (ja) * | 1986-07-25 | 1988-02-09 | Citizen Watch Co Ltd | Soi素子の製造方法 |
JPH0350720A (ja) * | 1989-07-18 | 1991-03-05 | Seiko Epson Corp | 多結晶シリコン再結晶化法 |
JPH05206468A (ja) * | 1991-09-02 | 1993-08-13 | Fuji Xerox Co Ltd | 薄膜トランジスタおよびその製造方法 |
JPH07249779A (ja) * | 1994-03-11 | 1995-09-26 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JPH09162410A (ja) * | 1995-12-07 | 1997-06-20 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ及びその製造方法並びに液晶表示装置 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9997543B2 (en) | 2001-04-27 | 2018-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US9362273B2 (en) | 2001-04-27 | 2016-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP4695777B2 (ja) * | 2001-06-01 | 2011-06-08 | シャープ株式会社 | 半導体装置の製造方法 |
JP2002359195A (ja) * | 2001-06-01 | 2002-12-13 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2003168691A (ja) * | 2001-11-30 | 2003-06-13 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2003257864A (ja) * | 2001-12-28 | 2003-09-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の生産システム |
JP4627135B2 (ja) * | 2001-12-28 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置の生産方法 |
US7453101B2 (en) | 2002-05-15 | 2008-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with organic compound layer |
JP2004101976A (ja) * | 2002-09-11 | 2004-04-02 | Sony Corp | 薄膜回路基板 |
JP2005142567A (ja) * | 2003-11-04 | 2005-06-02 | Samsung Electronics Co Ltd | ポリシリコン膜の形成方法、その方法で形成されたポリシリコン膜を備える薄膜トランジスタおよびその製造方法 |
JP2006332209A (ja) * | 2005-05-24 | 2006-12-07 | Sharp Corp | 薄膜トランジスタ基板及びその製造方法 |
JP2012093748A (ja) * | 2010-10-25 | 2012-05-17 | Samsung Mobile Display Co Ltd | 有機発光ディスプレイ装置及びその製造方法 |
JP2014187375A (ja) * | 2014-05-13 | 2014-10-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2015084427A (ja) * | 2014-11-24 | 2015-04-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN112236843A (zh) * | 2018-06-06 | 2021-01-15 | 堺显示器制品株式会社 | 激光退火方法、激光退火装置及有源矩阵基板的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4578618B2 (ja) | 2010-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4307635B2 (ja) | 半導体装置の作製方法 | |
KR100736400B1 (ko) | 반도체장치 및 그의 제조방법 | |
US9786787B2 (en) | Semiconductor device and fabrication method thereof | |
US6426245B1 (en) | Method for manufacturing a semiconductor device | |
US9236400B2 (en) | Semiconductor device and manufacturing method thereof | |
US6599788B1 (en) | Semiconductor device and method of fabricating the same | |
JP5298094B2 (ja) | 半導体装置及びその作製方法 | |
US6727124B2 (en) | Method of manufacturing a TFT using a catalytic element to promote crystallization of a semiconductor film and gettering the catalytic element | |
JP4646368B2 (ja) | 液晶表示装置の作製方法 | |
JP4578618B2 (ja) | 半導体装置及びその作製方法 | |
JP4683696B2 (ja) | 半導体装置の作製方法 | |
JP2001196597A (ja) | 半導体装置およびその作製方法 | |
JP4836333B2 (ja) | 半導体装置 | |
JP2000133594A (ja) | 半導体装置の作製方法 | |
JP4656685B2 (ja) | 半導体装置 | |
JP4637333B2 (ja) | 半導体装置の作製方法 | |
JP2001326363A (ja) | 半導体装置及びその作製方法 | |
JP4573953B2 (ja) | 半導体装置の作製方法 | |
JP5078201B2 (ja) | 半導体装置の作製方法 | |
JP2001085329A (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070411 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100825 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4578618 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |