JP2002359195A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002359195A JP2002359195A JP2001166765A JP2001166765A JP2002359195A JP 2002359195 A JP2002359195 A JP 2002359195A JP 2001166765 A JP2001166765 A JP 2001166765A JP 2001166765 A JP2001166765 A JP 2001166765A JP 2002359195 A JP2002359195 A JP 2002359195A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor film
- crystallized
- laser
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
膜を基板上に備えてなる半導体装置と、前記動作半導体
膜を容易、且つ、確実に製造することが可能になる半導
体装置の製造方法を提供する。 【解決手段】 基板1上の島状にパターニングしたアモ
ルファスシリコン膜2a上方から連続発振レーザである
Arレーザ3を照射して中心部分を結晶化し、この結晶
化した中心部分を切り出して結晶化シリコン膜2bを形
成し、結晶化シリコン膜2bを覆うように基板1上にア
モルファスシリコン膜4を形成し、上方からパルスレー
ザであるエキシマレーザ5を、Arレーザ3の走査方向
に対して略90度の方向に走査しながら照射する。これ
により結晶化シリコン膜2bを核とした結晶成長が起こ
り、移動度が高く、良好な結晶状態の動作半導体膜6が
形成される。
Description
体膜を備えてなる半導体装置の製造方法に関する。
れる薄膜トランジスタ(Thin FilmTransistor、以下T
FTと表す)では、図16に示すような手法を用いてガ
ラス基板上にポリシリコン膜を形成していた。すなわ
ち、ガラス基板上に形成したアモルファスシリコン膜2
9に、エキシマレーザ30から出力される200×0.
6mm程度の大きさの線状の細長いビームを、数十μm
程度オーバーラップさせながら一定方向(図中矢印方
向)に走査しながら照射して、ポリシリコン膜31を形
成していた。この手法は、一般にスキャンアニール法と
呼ばれ、大面積を比較的均一に短時間で結晶化できると
いう利点がある。
手法で得られるポリシリコン膜31の結晶粒径は、平均
で0.5μm程度、最大でも1μmである。したがっ
て、このような手法で得られたポリシリコン膜29を使
用してTFTを製造した場合、移動度は、最大でも20
0cm2/Vs程度にしかならない。このため、より高
性能な駆動回路、演算装置、及びメモリ等を形成するの
に十分な移動度が得られないという問題があった。
もので、移動度が高く、良好な結晶状態の動作半導体膜
を容易、且つ、確実に製造することが可能になる半導体
装置の製造方法を提供することを目的とする。
解決するため、以下に示す諸態様を備える。
を形成する第1の工程と、前記半導体膜内の所定領域
を、時間に対して連続的に放射される第1の熱エネルギ
ーにより結晶化する第2の工程と、前記結晶化した所定
領域内の結晶粒径を、時間に対して断続的に放射される
第2の熱エネルギーにより拡大させる第3の工程とを含
むことを特徴とする。
る第1の熱エネルギーにより結晶化した基板上の半導体
膜内の所定領域を、時間に対して断続的に放射される第
2の熱エネルギーにより成長させ、結晶粒径を拡大させ
る。これにより、基板上の半導体膜は、広範囲にわたっ
て良好な単結晶状態となる。
程は、前記第1の熱エネルギーを放射する第1の熱源
を、前記半導体膜に対して走査して前記所定領域を結晶
化し、前記第3の工程は、前記第2の熱エネルギーを放
射する第2の熱源を、前記結晶化した所定領域を含むよ
うに前記半導体膜に対して走査して前記所定領域内の結
晶粒径を拡大させることが好ましい。
は、前記第2の熱エネルギーを同一箇所で複数回放射し
て、前記結晶化した所定領域内の結晶粒径を拡大させる
ことが好ましい。この場合、同一箇所に繰り返し時間に
対して断続的な熱エネルギーが放射されるので、結晶成
長がより促進される。
程は、前記第2の熱エネルギーを真空中で照射して、前
記結晶化した所定領域内の結晶粒径を拡大させることが
好ましい。これにより、雰囲気中の酸素により結晶表面
に酸化膜が形成され、結晶表面の凹凸が増加し、結晶成
長が阻害されてしまうことが防止される。
実施の形態について、図面を参照しながら詳細に説明す
る。
トランジスタを例示し、その構成を製造方法と共に説明
する。半導体装置の製造方法を説明するにあたって、先
ず、本発明の特徴である薄膜トランジスタの動作半導体
膜の形成方法について説明する。
程順に示した概略断面図であり、図2は、概略平面図で
ある。
うに、膜厚200nm程度のバッファーSiO2を形成
したガラス基板1上に、膜厚100nm程度の半導体膜
としてのアモルファスシリコン膜2を例えばプラズマC
VD法により形成する。
ン膜2に限らず、例えば多結晶シリコン膜、タングステ
ンシリサイド膜等であってもよい。また、基板は、ガラ
ス基板でなくてもよく、例えば、シリコン単結晶基板、
セラミックス基板等であってもよい。
ように、フォトリソグラフィ工程等により、アモルファ
スシリコン膜2を島状(アイランド状)にパターニング
する。 これにより、複数のアイランド状のアモルファ
スシリコン膜2aが形成される。
ザ(Continuous−wave Laser)で
あるArレーザ3から出力される出力が7W、ビーム径
が200μm程度のレーザビームを、200mm/se
c程度の走査速度で、例えば図2(b)の矢印方向に走
査させながらアイランド状のアモルファスシリコン膜2
aに照射する。
径及び走査速度は、代表例であり、製造条件によって種
々の値とすることができる。
ームの照射によって溶融したシリコンは、照射領域の周
辺部から中心部に向かって凝固していくため、アモルフ
ァスシリコン膜2aの中心部分は、Arレーザ3の走査
方向に結晶化するが、周辺部分には中心部に向かう欠陥
が形成される。
ように、前記各アイランド2aの中心部分をパターニン
グによって切り出して周辺部分の欠陥を除去し、良質な
シリコン結晶からなるアイランド状の結晶化シリコン膜
2bを形成する。
ように、結晶化シリコン膜2bが覆われるよう基板1上
面に、膜厚100nm程度の被覆半導体膜としてのアモ
ルファスシリコン膜4を形成する。
同様、アモルファスシリコン膜に限らず、例えば多結晶
シリコン膜、タングステンシリサイド膜等であってもよ
い。
ように、第2の熱源としてのパルスレーザであるエキシ
マレーザ5から時間に対して断続的に出力される照射エ
ネルギー380mJ/cm2の線状のレーザビームを、
走査ステップ1μm以下で、前記Arレーザ3の走査方
向に対して略90度の方向(図2(e)の矢印方向)に
走査させながらアモルファスシリコン膜4に照射する。
これにより、アイランド状の結晶化シリコン膜2bが核
となってエキシマレーザ5の走査方向に結晶成長する。
照射で結晶成長させられる領域が広くなるように、エキ
シマレーザ5の走査方向を、Arレーザ3の走査方向に
対して略90度の方向となるようにしたが、エキシマレ
ーザ5の走査方向は、どのような方向でもよく限定され
ない。
は、略単結晶状態であり、移動度が400cm2/Vs
程度の優れた動作半導体膜6になる。尚、この動作半導
体膜6は、後に示すように、回路パターンに従って適宜
パターニングして用いられる。
レーザ5の走査方向に対して2つ設けたのは、結晶化シ
リコン膜2bから遠い領域であればあるほど結晶成長過
程で欠陥等が形成される確率が高くなるためである。
レーザ5の走査方向に対して結晶化シリコン膜2bを2
つ配置すれば、結晶成長過程で欠陥等が生成される前に
次の結晶化シリコン膜2b(結晶核)による結晶成長を
起こすことが可能になり、広範囲にわたって略単結晶状
態を有する動作半導体膜6を確実に形成することが可能
になる。
5の走査方向に対する結晶化シリコン膜2bの配置数が
2つの場合を例示したが、結晶化シリコン膜2bの配置
数は2つに限らず、形成する動作半導体膜6の大きさ等
によって適宜決めればよい。
中で行うのが好ましい。これは、エキシマレーザ5の照
射を大気中等、酸素が存在する雰囲気中で行うと、結晶
表面に酸化膜が形成されて表面領域の凹凸が増加し、結
晶成長が阻害されるからである。
回照射しながら走査するのが好ましい。これは、同一箇
所に照射する回数が多いほど結晶成長が促進されるから
である。
シマレーザ5の適正な照射条件(照射エネルギーと走査
ステップの関係)について説明する。図3は、エキシマ
レーザ5をアモルファスシリコン膜4に照射した時に形
成される結晶粒径と照射エネルギーの関係を示した図で
ある。
ルギーの増加と共に増大し、照射エネルギーが380m
J/cm2の時に最大値(約1μm)を示した後、急激
に減少する。このことから、380mJ/cm2の照射
エネルギーでアモルファスシリコン膜4が完全に溶融す
ることが分かる(以下、このエネルギーをしきい値エネ
ルギーと表す)。
シリコン膜2bとでは、結晶化シリコン膜2bの方が溶
融温度が高く、しきい値エネルギーを照射した場合、ア
モルファスシリコン膜4は完全に溶融するが、結晶化シ
リコン膜2bは完全に溶融しないことが確認できてい
る。
にするためには、しきい値エネルギー(380mJ/c
m2)近くの照射エネルギーが必要になる。
の照射によって形成される結晶粒径の最大値は1μm程
度であるので、エキマレーザ5の照射によって結晶化シ
リコン膜2bから成長する結晶の大きさも1μm程度に
なる。
的に成長させるためには、エキシマレーザ5の走査ステ
ップを1μm以下にする必要がある。
mJ/cm2、走査ステップが1μm以下の条件でエキ
シマレーザ5を照射することが最適であることが分か
る。ただし、前記照射エネルギーは、厳密に380mJ
/cm2でなくてもよく、380mJ/cm2に近い値で
あればよい。この場合、走査ステップの最大値は図3の
曲線に従って小さくなることは言うまでもない。
100nm程度のアモルファスシリコン膜4にXeCl
(波長308nm)のエキシマレーザ5を使用した場合
の値であるが、このしきい値エネルギーは、使用するレ
ーザの種類や波長、半導体膜の膜厚等によって変化する
ため、その組み合わせに応じて最適なエネルギーを選択
するようにする。
ルファスシリコン膜2をパターニングして形成したアイ
ランド状のアモルファスシリコン膜2aに、連続発振レ
ーザであるArレーザ3を照射して結晶化シリコン膜2
bを形成した後、パルスレーザであるエキシマレーザに
よって結晶化シリコン膜2bを核とした結晶成長を起こ
させるようにしたので、動作半導体膜6は、連続発振レ
ーザであるArレーザ3から出力されるレーザビームだ
けを使用した場合よりも、広範囲にわたって略単結晶状
態になり、且つ、高速駆動の薄膜トランジスタを形成す
るのに十分な移動度を有するようになる。
形成領域が制限されたり、集積度が減少したり、回路設
計の自由度が減少したりすることがなくなる。
て動作半導体膜6を形成する場合について説明したが、
アモルファスシリコン膜2、4に熱エネルギーを与えら
れれば、レーザビームでなくてもよく、例えば、紫外光
等であってもよい。
例について説明する。
作半導体膜の形成方法を工程順に示した概略断面図であ
り、図5は、概略平面図である。尚、上述の実施形態と
同一構成のものについては、図1と同じ符号を付し、詳
細な説明を省略する。以下、本例における動作半導体膜
の形成方法について説明する。
に、上述の実施形態と同様の手法でバッファーSiO2
を形成したガラス基板1上に、アモルファスシリコン膜
2を形成する。
うに、アモルファスシリコン膜2上に、フォトリソグラ
フィ工程等により窒化シリコン膜7のパターンを形成す
る。
ザビームを、図5(b)の矢印方向に走査させながら窒
化シリコン膜7及びアモルファスシリコン層2に照射す
る。
アモルファスシリコン膜2は、膜2の外縁から上部が窒
化シリコン膜7で覆われている領域と覆われていない領
域の境界に向かって冷却し凝固する。こうして、アモル
ファス状態であった上部が窒化シリコン膜7で覆われて
いる領域の中心部に選択的に良質な結晶8が形成され
る。また、この良質な結晶8の周辺は欠陥の多い結晶9
になる。
うに、窒化シリコン膜7をエッチング等により除去す
る。
うに、エキシマレーザ5から出力される照射エネルギー
380mJ/cm2の線状のレーザビームを、走査ステ
ップ1μm以下で図5(d)の矢印方向に走査させなが
らアモルファスシリコン膜2上に照射する。
成された良質な結晶化シリコンが核となってエキシマレ
ーザ5の走査方向に結晶が成長し、移動度が高く、略単
結晶状態を有する動作半導体膜10が形成される。
形態と同様、回路パターンに従って適宜パターニングし
て用いられる(図12参照)。
グで結晶核となる結晶化シリコン膜8を形成できるよう
になるので、上述の実施形態の効果に加え、製造工程数
を減らせ、容易に動作半導体膜10を形成できるという
効果がある。
ーザ3からの熱エネルギーを吸収することにより、上部
が窒化シリコン膜7で覆われている領域と、覆われてい
ない領域に温度差を生じさせ、上部が窒化シリコン膜7
で覆われている領域に結晶核を形成するようにしたが、
熱を吸収させることができれば必ずしも窒化シリコン膜
7を用いなくてもよく、例えばその他の絶縁体であって
もよい。
窒化シリコン膜7で覆われている領域と覆われていない
領域に温度差を生じさせるようにできれば、断熱体、熱
反射体を窒化シリコン膜7の代わりに用いてもよい。
する結晶化領域の数(窒化シリコン膜7の数)は、上述
の実施形態における結晶化シリコン層2bの場合と同
様、形成する動作半導体膜10の大きさや用途等によっ
て適宜決められる。
作半導体膜の形成方法を工程順に示した概略断面図であ
り、図7は、概略平面図である。尚、上述の実施形態又
は変形例1と同一構成のものについては、同じ符号を付
し、詳細な説明を省略する。以下、本例における動作半
導体膜の形成方法について説明する。
に、バッファーSiO2を形成したガラス基板1上に、
フォトリソグラフィ工程等により窒化シリコン膜11の
パターンを形成した後、窒化シリコン膜11が覆われる
ようにガラス基板1上にアモルファスシリコン膜2を形
成する。
うに、Arレーザ3から出力されるレーザビームを、図
7(b)の矢印方向に走査させながらアモルファスシリ
コン膜2に照射する。
アモルファスシリコン膜2は、膜2の外縁から、下部に
窒化シリコン膜11のある領域とない領域との境界に向
かって冷却し凝固する。こうして、下部に窒化シリコン
膜11のある領域の中心部に選択的に良質な結晶12が
形成される。また、この良質な結晶12の周辺は欠陥の
多い結晶13になる。
うに、エキシマレーザ5から出力される照射エネルギー
380mJ/cm2の線状のレーザビームを、走査ステ
ップ1μm以下で図7(c)の矢印方向に走査させなが
らアモルファスシリコン膜2上に照射する。
形成された良質な結晶化シリコンが核となってエキシマ
レーザ5の走査方向に結晶が成長し、移動度が高く、略
単結晶状態を有する動作半導体膜14が形成される。
尚、この動作半導体膜14は、上述の実施形態と同様、
回路パターンに従って適宜パターニングして用いられ
る。
のパターニングで結晶核を生成でき、製造工程数を減ら
すことが可能になる。
結晶化領域の数(窒化シリコン膜11の数)は、上述の
実施形態における結晶化シリコン層2bの場合と同様、
形成する動作半導体膜14の大きさや用途等によって適
宜決められる。
コン膜11とは別の熱吸収体、または断熱体、熱反射体
を用いて結晶核を形成してもよい。
作半導体膜の形成方法を工程順に示した概略断面図であ
り、図9は、概略平面図である。尚、上述の実施形態又
は変形例1、2と同一構成のものについては、同じ符号
を付し、詳細な説明を省略する。以下、本例における動
作半導体膜の形成方法について説明する。
に、凹み部を有するバッファーSiO2を形成したガラ
ス基板1上に、半導体膜としてのアモルファスシリコン
膜15を、例えばプラズマCVD法により形成する。こ
のようにして形成されるアモルファスシリコン膜15
は、バッファーSiO2の形状に対応した凹み部を有す
る。
うに、Arレーザ3から出力されるレーザビームを、図
9(b)の矢印方向に走査させながらアモルファスシリ
コン膜15に照射する。
アモルファスシリコン膜15は、膜15の外縁から、凹
み部の開口端に向かって冷却し凝固する。こうして、ア
モルファス状態であった凹み部の中心部に選択的に良質
な結晶16が形成される。また、この良質な結晶16の
周辺は欠陥の多い結晶17になる。
うに、エキシマレーザ5から出力される照射エネルギー
380mJ/cm2の線状のレーザビームを、走査ステ
ップ1μm以下で図9(c)の矢印方向に走査させなが
らアモルファスシリコン膜15上に照射する。
の単結晶化した領域16(図8(c)の凹み部)が核と
なってエキシマレーザ5の走査方向に結晶が成長し、移
動度が高く、略単結晶状態を有する動作半導体膜18が
形成される。尚、この動作半導体膜18は、上述の実施
形態と同様、回路パターンに従って適宜パターニングし
て用いられる。
のパターニングで結晶核を生成でき、製造工程数を減ら
すことが可能になる。
結晶化領域の数(アモルファスシリコン膜15の凹み部
の数)は、上述の実施形態における結晶化シリコン層2
bの場合と同様、形成する動作半導体膜18の大きさや
用途等によって適宜決められる。
動作半導体膜の形成方法を工程順に示した概略断面図で
あり、図11は、概略平面図である。尚、上述の実施形
態又は変形例1〜3と同一構成のものについては、同じ
符号を付し、詳細な説明を省略する。以下、本例におけ
る動作半導体膜の形成方法について説明する。
ように、上述の変形例1と同様の手法でバッファーSi
O2を形成したガラス基板1上に、アモルファスシリコ
ン膜2を形成する。
すように、金属マスク19をアモルファスシリコン膜2
上に翳し、Arレーザ3から出力されるレーザビーム
を、図11(b)の矢印方向に走査させながらアモルフ
ァスシリコン膜2に照射する。これにより、金属マスク
19を介してレーザビームが照射された領域(図11
(b)の斜線部)の中心部に良質な結晶20が形成され
る。また、この良質な結晶20の周辺は欠陥の多い結晶
21になる。
すように、エキシマレーザ5から出力される照射エネル
ギー380mJ/cm2の線状のレーザビームを、走査
ステップ1μm以下で図11(c)の矢印方向に走査さ
せながらアモルファスシリコン膜2上に照射する。
単結晶化した領域20が核となってエキシマレーザ5の
走査方向に結晶が成長し、移動度が高く、略単結晶状態
を有する動作半導体膜22が形成される。尚、この動作
半導体膜22は、上述の実施形態と同様、回路パターン
に従って適宜パターニングして用いられる。
パターニングだけで結晶核を生成でき、製造工程数を減
らすことが可能になる。
結晶化領域の数(金属マスク19のマスクの数)は、上
述の実施形態における結晶化シリコン層2bの場合と同
様、形成する動作半導体膜22の大きさや用途等によっ
て適宜決められる。
を用いたnチャネル薄膜トランジスタの製造例について
説明する。図12〜図15、この薄膜トランジスタの製
造方法を工程順に示す概略断面図である。
基板1上に酸化シリコン膜23を介して前述の各手法に
より形成された動作半導体膜を用意する。ここでは、変
形例1により形成された動作半導体膜10を使用した場
合を例示する。
半導体膜10上に膜厚120nm程度のゲート酸化膜と
なるシリコン酸化膜24を例えばPECVD法により形
成する。尚、シリコン酸化膜22の形成方法は、PEC
VD法に限らず、他の手法、例えばLPCVD法又はス
パッタリング法等を利用してもよい。
300nm程度のアルミニウム膜(又はアルミニウム合
金膜)25を例えばスパッタリング法により成膜形成す
る。
ミニウム膜25をフォトリソグラフィ及びそれに続くド
ライエッチングにより電極形状にパターニングし、ゲー
ト電極25を形成する。
ーニングされたゲート電極25をマスクとしてシリコン
酸化膜24をパターニングし、ゲート電極形状に倣った
ゲート酸化膜24を形成する。
ト電極25をマスクとして動作半導体膜10のゲート電
極25の両側部位にイオンドープする。具体的には、n
型不純物、例えばリン(P)を加速エネルギー10ke
V、ドープ量5×1015/cm2の条件でドープし、ソ
ース/ドレイン領域を形成する。
ス/ドレイン領域のリンを活性化するためにエキシマレ
ーザでレーザビームを照射した後、図14(b)に示す
ように、全面を覆うように膜厚300nm程度に窒化シ
リコンを堆積し、層間絶縁膜26を形成する。
ト電極25上、動作半導体膜10のソース/ドレイン領
域上をそれぞれ露出させるコンタクトホール27を層間
絶縁膜24に開口形成する。
ンタクトホール27を埋め込むように、アルミニウム等
の金属膜28を形成した後、図15(c)に示すよう
に、金属膜28をパターニングし、それぞれのコンタク
トホール27を通じてゲート電極25、動作半導体膜1
0のソース/ドレイン領域と同通する配線を形成する。
て、n型薄膜トランジスタを完成させる。
諸変形例によれば、高い移動度を有する略単結晶状態を
有する動作半導体膜を半導体装置の基板上に形成できる
ようにしたので、集積度が高い高速駆動の薄膜トランジ
スタを実現することが可能になる。これにより、高性能
な液晶ディスプレイ(LCD)表示装置やメモリ、集積
回路等を形成することが可能になり、システムオングラ
スを実現することも可能になる。
て記載する。
第1の工程と、前記半導体膜内の所定領域を、時間に対
して連続的に放射される第1の熱エネルギーにより結晶
化する第2の工程と、前記結晶化した所定領域内の結晶
粒径を、時間に対して断続的に放射される第2の熱エネ
ルギーにより拡大させる第3の工程とを含むことを特徴
とする半導体装置の製造方法。
径が拡大した領域の全部または一部を、パターニングに
より残存させて動作半導体膜とする第4の工程を含むこ
とを特徴とする付記1に記載の半導体装置の製造方法。
の熱エネルギーを放射する第1の熱源を、前記半導体膜
に対して走査して前記所定領域を結晶化し、前記第3の
工程は、前記第2の熱エネルギーを放射する第2の熱源
を、前記結晶化した所定領域を含むように前記半導体膜
に対して走査して前記所定領域内の結晶粒径を拡大させ
ることを特徴とする付記1または2に記載の半導体装置
の製造方法。
と、前記第2の熱源の走査方向とが異なることを特徴と
する付記3に記載の半導体装置の製造方法。
熱源の走査方向に対して間隔を有して複数あることを特
徴とする付記3または4に記載の半導体装置の製造方
法。
のみを使用して前記第2の熱エネルギーを放射した時に
前記半導体膜内に形成される結晶粒径以下の間隔で走査
することを特徴とする付記3〜5のいずれか1項に記載
の半導体装置の製造方法。
当該第2の熱エネルギーを放射した時に前記半導体膜内
に形成される結晶粒径が略最大となるエネルギーを有す
ることを特徴とする付記1〜6のいずれか1項に記載の
半導体装置の製造方法。
エネルギーを同一箇所で複数回放射して、前記結晶化し
た所定領域内の結晶粒径を拡大させることを特徴とする
付記1〜7のいずれか1項に記載の半導体装置の製造方
法。
の熱エネルギーを真空中で照射して、前記結晶化した所
定領域内の結晶粒径を拡大させることを特徴とする付記
1〜8のいずれか1項に記載の半導体装置の製造方法。
を結晶化した後、少なくとも前記所定領域を覆うように
上面から被覆半導体膜を形成する第5の工程を含み、第
3の工程は、前記被覆半導体膜の上方から前記第2の熱
エネルギーを放射することにより、前記結晶化した所定
領域内の結晶粒径を拡大させることを特徴とする付記1
〜9のいずれか1項に記載の半導体装置の製造方法。
導体膜をパターニングして島状の領域形成し、前記第1
の熱エネルギーを放射することにより、前記島状の領域
を結晶化し、前記島状の領域の多結晶化している周辺領
域を、パターニングにより除去することを特徴とする付
記10に記載の半導体装置の製造方法。
は、連続発振レーザから出力されるレーザビームが有す
る熱エネルギーであることを特徴とする付記1〜11の
いずれか1項に記載の半導体装置の製造方法。
は、パルスレーザから出力されるレーザビームが有する
熱エネルギーであることを特徴とする付記1〜12のい
ずれか1項に記載の半導体装置の製造方法。
えてなる半導体装置であって、前記動作半導体膜は、全
領域で略単結晶状態であることを特徴とする半導体装
置。
結晶状態を有する動作半導体膜を形成できるようにな
る。これにより、例えば、集積度が高い高速駆動の薄膜
トランジスタを実現でき、さらには、高性能な液晶ディ
スプレイ(LCD)表示装置やメモリ、集積回路等を形
成することが可能になり、システムオングラスを実現す
ることも可能になる。
を工程順に示した概略断面図である。
を工程順に示した概略平面図である。
射した時に形成される結晶粒径と照射エネルギーの関係
を示した図である。
の形成方法を工程順に示した概略断面図である。
の形成方法を工程順に示した概略平面図である。
の形成方法を工程順に示した概略断面図である。
の形成方法を工程順に示した概略平面図である。
の形成方法を工程順に示した概略断面図である。
の形成方法を工程順に示した概略平面図である。
膜の形成方法を工程順に示した概略断面図である。
膜の形成方法を工程順に示した概略平面図である。
法を工程順に示す概略断面図である。
ランジスタの製造方法を工程順に示す概略断面図であ
る。
ランジスタの製造方法を工程順に示す概略断面図であ
る。
ランジスタの製造方法を工程順に示す概略断面図であ
る。
様子を示す概略平面図である。
Claims (4)
- 【請求項1】 基板上に半導体膜を形成する第1の工程
と、 前記半導体膜内の所定領域を、時間に対して連続的に放
射される第1の熱エネルギーにより結晶化する第2の工
程と、 前記結晶化した所定領域内の結晶粒径を、時間に対して
断続的に放射される第2の熱エネルギーにより拡大させ
る第3の工程とを含むことを特徴とする半導体装置の製
造方法。 - 【請求項2】 前記第2の工程は、前記第1の熱エネル
ギーを放射する第1の熱源を、前記半導体膜に対して走
査して前記所定領域を結晶化し、 前記第3の工程は、前記第2の熱エネルギーを放射する
第2の熱源を、前記結晶化した所定領域を含むように前
記半導体膜に対して走査して前記所定領域内の結晶粒径
を拡大させることを特徴とする請求項1に記載の半導体
装置の製造方法。 - 【請求項3】 第3の工程は、前記第2の熱エネルギー
を同一箇所で複数回放射して、前記結晶化した所定領域
内の結晶粒径を拡大させることを特徴とする請求項1ま
たは2に記載の半導体装置の製造方法。 - 【請求項4】 前記第3の工程は、前記第2の熱エネル
ギーを真空中で照射して、前記結晶化した所定領域内の
結晶粒径を拡大させることを特徴とする請求項1〜3の
いずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001166765A JP4695777B2 (ja) | 2001-06-01 | 2001-06-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001166765A JP4695777B2 (ja) | 2001-06-01 | 2001-06-01 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002359195A true JP2002359195A (ja) | 2002-12-13 |
JP4695777B2 JP4695777B2 (ja) | 2011-06-08 |
Family
ID=19009260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001166765A Expired - Fee Related JP4695777B2 (ja) | 2001-06-01 | 2001-06-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4695777B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005099427A (ja) * | 2003-09-25 | 2005-04-14 | Hitachi Ltd | 表示パネルの製造方法及び表示パネル |
US7364955B2 (en) | 2004-06-12 | 2008-04-29 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices having single crystalline silicon layers |
US7566602B2 (en) | 2004-06-12 | 2009-07-28 | Samsung Electronics Co., Ltd. | Methods of forming single crystalline layers and methods of manufacturing semiconductor devices having such layers |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58190899A (ja) * | 1982-04-30 | 1983-11-07 | Nec Corp | 単結晶シリコン膜形成法 |
JPS63142810A (ja) * | 1986-12-05 | 1988-06-15 | Matsushita Electronics Corp | 半導体装置の製造方法 |
JPH04124813A (ja) * | 1990-09-17 | 1992-04-24 | Hitachi Ltd | 薄膜半導体の製造方法及びその装置 |
JPH04132212A (ja) * | 1990-09-25 | 1992-05-06 | Fuji Xerox Co Ltd | 半導体膜の製造方法 |
JPH06177033A (ja) * | 1992-12-03 | 1994-06-24 | Toshiba Corp | レ−ザアニ−ル方法 |
JPH08148428A (ja) * | 1994-11-18 | 1996-06-07 | Semiconductor Energy Lab Co Ltd | 半導体デバイスのレーザー処理方法 |
JPH08316485A (ja) * | 1995-05-12 | 1996-11-29 | Fuji Xerox Co Ltd | 半導体結晶の形成方法及びこれを用いた半導体装置の製造方法 |
JP2001053285A (ja) * | 1999-05-15 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2001060551A (ja) * | 1999-08-19 | 2001-03-06 | Fujitsu Ltd | 半導体装置の製造方法 |
-
2001
- 2001-06-01 JP JP2001166765A patent/JP4695777B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58190899A (ja) * | 1982-04-30 | 1983-11-07 | Nec Corp | 単結晶シリコン膜形成法 |
JPS63142810A (ja) * | 1986-12-05 | 1988-06-15 | Matsushita Electronics Corp | 半導体装置の製造方法 |
JPH04124813A (ja) * | 1990-09-17 | 1992-04-24 | Hitachi Ltd | 薄膜半導体の製造方法及びその装置 |
JPH04132212A (ja) * | 1990-09-25 | 1992-05-06 | Fuji Xerox Co Ltd | 半導体膜の製造方法 |
JPH06177033A (ja) * | 1992-12-03 | 1994-06-24 | Toshiba Corp | レ−ザアニ−ル方法 |
JPH08148428A (ja) * | 1994-11-18 | 1996-06-07 | Semiconductor Energy Lab Co Ltd | 半導体デバイスのレーザー処理方法 |
JPH08316485A (ja) * | 1995-05-12 | 1996-11-29 | Fuji Xerox Co Ltd | 半導体結晶の形成方法及びこれを用いた半導体装置の製造方法 |
JP2001053285A (ja) * | 1999-05-15 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2001060551A (ja) * | 1999-08-19 | 2001-03-06 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005099427A (ja) * | 2003-09-25 | 2005-04-14 | Hitachi Ltd | 表示パネルの製造方法及び表示パネル |
US7364955B2 (en) | 2004-06-12 | 2008-04-29 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices having single crystalline silicon layers |
US7566602B2 (en) | 2004-06-12 | 2009-07-28 | Samsung Electronics Co., Ltd. | Methods of forming single crystalline layers and methods of manufacturing semiconductor devices having such layers |
Also Published As
Publication number | Publication date |
---|---|
JP4695777B2 (ja) | 2011-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6737672B2 (en) | Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus | |
JP4470395B2 (ja) | 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ | |
JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
TWI402989B (zh) | 形成多晶矽薄膜之方法及使用該方法以製造薄膜電晶體之方法 | |
US7153359B2 (en) | Crystalline semiconductor film and production method thereof, and semiconductor device and production method thereof | |
WO2002031871A1 (fr) | Procédé et dispositif de production de film de silicium polycristallin, dispositif à semi-conducteurs, et procédé de fabrication | |
JP5000609B2 (ja) | 結晶化方法 | |
US7651931B2 (en) | Laser beam projection mask, and laser beam machining method and laser beam machine using same | |
JP2003086505A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
KR100915073B1 (ko) | 반도체막의 결정화 방법 및 이 방법에 의해 결정화된반도체막 | |
JP4203141B2 (ja) | 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法 | |
JP2007208180A (ja) | レーザアニール技術、半導体膜、半導体装置、及び電気光学装置 | |
JP2002359195A (ja) | 半導体装置の製造方法 | |
KR100682439B1 (ko) | 반도체 박막의 제조 방법 | |
JP2004039660A (ja) | 多結晶半導体膜の製造方法、薄膜トランジスタの製造方法、表示装置、およびパルスレーザアニール装置 | |
JP4035019B2 (ja) | 半導体装置の製造方法 | |
JP2003197523A (ja) | 結晶性半導体膜の製造方法および半導体装置 | |
JPH09237767A (ja) | 半導体装置の製造方法 | |
JP2003037061A (ja) | 半導体薄膜およびその形成方法並びに半導体装置 | |
JP2005123475A (ja) | 半導体薄膜とその製造方法およびその薄膜を用いた薄膜トランジスタ | |
JP4271453B2 (ja) | 半導体結晶化方法および薄膜トランジスタの製造方法 | |
JP2005191470A (ja) | 半導体薄膜の製造方法 | |
JPH08181069A (ja) | 多結晶薄膜の形成方法及び薄膜半導体素子 | |
JP2008311494A (ja) | 結晶性半導体膜の製造方法、及び、レーザー装置 | |
JP2005150438A (ja) | 半導体デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050803 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110228 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4695777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |