JP2005099427A - 表示パネルの製造方法及び表示パネル - Google Patents

表示パネルの製造方法及び表示パネル Download PDF

Info

Publication number
JP2005099427A
JP2005099427A JP2003333090A JP2003333090A JP2005099427A JP 2005099427 A JP2005099427 A JP 2005099427A JP 2003333090 A JP2003333090 A JP 2003333090A JP 2003333090 A JP2003333090 A JP 2003333090A JP 2005099427 A JP2005099427 A JP 2005099427A
Authority
JP
Japan
Prior art keywords
polycrystalline
film
region
display panel
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003333090A
Other languages
English (en)
Other versions
JP4413569B2 (ja
Inventor
Akio Yazaki
秋夫 矢崎
Mikio Hongo
幹雄 本郷
Mutsuko Hatano
睦子 波多野
Yutaka Saito
裕 斉藤
Osamu Okura
理 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Japan Display Inc
Original Assignee
Hitachi Ltd
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Displays Ltd filed Critical Hitachi Ltd
Priority to JP2003333090A priority Critical patent/JP4413569B2/ja
Priority to TW093117979A priority patent/TWI271690B/zh
Priority to KR1020040055940A priority patent/KR100692326B1/ko
Priority to CNB2004100563239A priority patent/CN100552749C/zh
Priority to US10/914,333 priority patent/US7183148B2/en
Publication of JP2005099427A publication Critical patent/JP2005099427A/ja
Priority to US11/675,223 priority patent/US20070131962A1/en
Application granted granted Critical
Publication of JP4413569B2 publication Critical patent/JP4413569B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03—Observing, e.g. monitoring, the workpiece
    • B23K26/032—Observing, e.g. monitoring, the workpiece using optical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/0648—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms comprising lenses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/0652—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms comprising prisms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/0665—Shaping the laser beam, e.g. by masks or multi-focusing by beam condensation on the workpiece, e.g. for focusing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0732—Shaping the laser spot into a rectangular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 表示パネルを構成する絶縁基板上に、各種の回路に必要な性能に応じた結晶状態のシリコン膜を高スループットで形成する。
【解決手段】 線状に集光した連続発振（ＣＷ）固体レーザ光４０を、集光した幅方向Ｓに一定速度で走査しながら大サイズ絶縁基板１０の各個別の表示パネルとなる絶縁基板５０上の非晶質シリコン膜に照射する。この時、レーザ光を時間変調して同一絶縁基板内の画素部５１、周辺回路部５２、５３、５４に所定の結晶状態となるパワー密度で照射し、画素部５１、周辺回路部５２、５３、５４に作り込む薄膜トランジスタ回路に必要な性能に応じた結晶状態のシリコン膜に改質する。
【選択図】 図２

Description

本発明は、絶縁基板上に形成された非晶質または多結晶半導体膜に、レーザ光を照射して膜質の改善あるいは結晶粒の拡大あるいは単結晶化を行う表示パネルの製造方法とこの製造方法で製造した表示パネルに関するものであるが、特に単結晶化した半導体膜で形成した薄膜トランジスタ等のアクティブ素子を有する表示パネルの製造方法とこの製造方法で製造した表示パネルに好適なものである。
現在、液晶表示装置あるいは有機ＥＬ表示装置は、ガラスや溶融石英などの絶縁基板上の画素部（表示領域）に非晶質シリコン膜（アモルファスシリコン膜とも称する）で形成された薄膜トランジスタのスイッチングにより画像を形成している。この絶縁基板上に画素部の薄膜トランジスタを駆動するドライバ回路すなわち走査線駆動回路部や信号線駆動回路部および必要とするその他の回路群を同時に形成することが可能になれば、飛躍的な製造コスト低減および信頼性の向上が期待できる。
しかし、現状ではトランジスタの能動層を形成するシリコン膜の結晶性が悪いため、移動度に代表される薄膜トランジスタの性能が低く、高速・高機能が要求される回路の製作は困難である。これら高速・高機能の回路を製作するためには、高移動度薄膜トランジスタを必要とし、これを実現するためにシリコン膜の結晶性を改善する必要がある。
この結晶性改善の手法として、従来からエキシマレーザアニールが使用されている。この方法はガラスなどの絶縁基板上に形成された非晶質シリコン膜（移動度は１ｃｍ２／Ｖｓ以下）にエキシマレーザを照射してアニールし、非晶質シリコン膜を多結晶シリコン膜に変化（改質）させることで、移動度を改善するものである。
エキシマレーザの照射により得られた多結晶膜は、結晶粒径が数１００ｎｍ程度、移動度も１００ｃｍ２／Ｖｓ程度であり、画素部の薄膜トランジスタを駆動するためには十分な性能であるが、表示パネルを駆動するドライバ回路などに適用するには性能不足である。また、結晶粒界には数１０ｎｍ〜１００ｎｍの突起が形成され、薄膜トランジスタの耐圧を低下させる。更に、エキシマレーザはパルス間のエネルギのバラツキが大きいためプロセスマージンが狭い上に、有毒なガスを使用するため設備コストが大きく、また高価な発振管を定期的に交換する必要があるため、運転コストが極めて大きい。
非特許文献１には、上記の問題を解決する方法として、連続発振レーザによるアニール技術が記載されている。
F.Takeuchi 等，"Performance of poly-Si TFTs fabricated by a Stable Scanning CW Laser Crystallization" ＡＭ−ＬＣＤ’０１（ＴＦＴ４−３）。
上記従来技術では、ＬＤ（レーザダイオード）励起連続発振ＹＶＯ４レーザの第二高調波を、ガラス基板上に形成した非晶質シリコン膜上に走査することでレーザ光の走査方向に結晶を成長させ、５００ｃｍ２／Ｖｓを越える移動度を得ている。得られた多結晶膜は突起の発生がなく、この程度の移動度が得られると、十分な性能の駆動回路を形成することができ、表示パネルを構成する絶縁基板上に駆動回路も直接形成した、所謂システム・オン・パネルが実現できる。
しかし、上記の方法には以下の問題があることが実験の結果明らかになった。即ち、基板上に形成された非晶質シリコン膜にピンホールなどの欠陥や異物が存在すると、レーザ照射により溶融したシリコンがこの欠陥や異物を起点に筋状に凝集する現象が発生する。この凝集が一度発生すると、凝集領域は扇状に広がり、レーザ光の照射幅全体に達し、レーザ照射を停止しない限り継続する。この凝集が発生した領域はシリコンが膜として存在しないため、ここに薄膜トランジスタを形成することができない。このような凝集領域の存在するパネルは不良となり、結果的に製造歩留まりが低下する。
本発明の目的は、上記した従来技術の欠点を解決し、製造歩留まりを向上させると共に、耐圧低下の原因となる突起の発生しない多結晶シリコン膜を、絶縁基板上に形成する各種の回路に必要な性能に応じて形成した表示パネルの製造方法と、この製造方法で製造した表示パネルを提供することにある。なお、本明細書では、シリコン膜を単に膜と表記する場合もある。
本発明の表示パネルの製造方法では、連続発振（ＣＷ）固体レーザ光を線状に集光して、集光した幅方向に一定速度で走査しながら非晶質シリコン膜に照射する。この時、連続発振レーザ光を時間変調し、表示パネルを構成する同一絶縁基板内の照射領域（周辺回路部および画素部）に一定パワー密度で照射する。照射が終了し、次の絶縁基板部分の照射領域に到達するまで、レーザ光出力を低減するか停止する。しかる後、次の照射領域に達した時点で再度、照射を開始する。レーザ光は一定速度で走査したまま、この動作を大サイズの絶縁基板上に形成される個別表示パネルを構成する全ての絶縁基板部分について継続し、レーザを照射した領域に薄膜トランジスタを形成する。
また、本発明の表示パネルの製造方法は、連続発振固体レーザ光を線状に集光して、集光した幅方向に一定速度で走査しながら非晶質シリコン膜に照射する。この時、連続発振レーザ光を時間変調し、表示パネルを構成する同一絶縁基板内で周辺回路部には高パワー密度あるいは中程度のパワー密度で、画素部には低パワー密度で照射すると共に、同一絶縁基板内の照射が終了し、次の絶縁基板部分の照射領域に到達するまで、レーザ出力を低減するか停止する。しかる後、次の照射領域に達した時点で再度、照射を開始する。レーザ光は一定速度で走査したまま、この動作を大サイズの絶縁基板上に形成される個別表示パネルを構成する全ての絶縁基板部分について継続し、レーザを照射した領域に薄膜トランジスタを形成する。
本発明の表示パネルにおける駆動回路等の周辺回路部および画素部の薄膜トランジスタは、非晶質シリコン膜に連続発振固体レーザ光を線状に集光し、集光した幅方向に一定速度で走査し、時間変調しながら非晶質シリコン膜に照射することで得られる横方向成長した多結晶シリコン膜で構成される。
また、本発明の表示パネルは、非晶質シリコン薄膜に連続発振固体レーザ光を線状に集光し、集光した幅方向に一定速度で走査し、レーザ光を時間変調することで駆動回路等の周辺回路部のうち、信号線駆動回路の薄膜トランジスタを形成する非晶質シリコン膜に高パワー密度で照射して得られる横方向成長した多結晶シリコン膜で構成される。画素部の薄膜トランジスタを形成する非晶質シリコン膜は、低パワー密度のレーザ光の照射で得られる微細結晶粒からなる多結晶シリコン膜で構成される。走査線駆動回路の薄膜トランジスタは、非晶質シリコン膜に中程度あるいは高パワー密度のレーザ光の照射で得られる横方向成長した多結晶シリコン膜あるいは粒状多結晶シリコン膜で構成される。
本発明の表示パネルの製造方法によれば、ガラス等の絶縁基板上に形成した非晶質シリコン膜に、時間変調、即ち時間によりレーザ光の強度を変調した連続発振固体レーザ光を線状に集光し、画素部を構成するスイッチング用の薄膜トランジスタが形成される領域、駆動回路を含む周辺回路が形成される領域など、それぞれの薄膜トランジスタを構成するシリコン膜の要求性能に応じた性能にアニールして改質する。これにより、シリコン膜へのダメージ（凝集発生）を抑え、あるいは発生したダメージ（凝集部）が広範囲に広がるのを抑え、高い歩留まりで表示パネルを製造することができる。また、これらのアニールは全て固体レーザ光を熱源として実施されるため、従来のエキシレーザアニールを実施するに必要だった運転コストを低減することができる。
更には、ガラス等の絶縁基板上に高速に動作する薄膜トランジスタを形成することができるため、いわゆるシステム・オン・パネル（システムインとも称する）と呼ばれる駆動回路、インタフェース回路などを内蔵した液晶表示パネルあるいは有機ＥＬ表示パネルを実現することができる。こうして製造した表示パネルに、液晶表示パネルであれば対応基板を貼り合わせて両者の間隙に液晶を封止し、有機ＥＬ表示パネルであれば発光層等を塗布し封止缶で封止し、外付け回路、その他の構成部材と共にケースに収納して表示装置とする。
なお、本発明は上記の構成および後述する実施例の構成に限定されるものではない。上記では大サイズの絶縁基板から複数の個別表示パネルを製造する、所謂複数枚とりの方式について説明したが、本発明はこのようなものに限らず、大サイズの絶縁基板そのものが個別の表示パネルとなるものについても同様に適用できる。
以下、本発明を実施例により詳細に説明する。
図１は本発明の表示パネルの製造方法を実施するに好適なレーザアニール装置の光学系および制御系の一構成例を説明する模式図である。本構成例では、レーザ源はレーザ電源１内に設置されたレーザ（ＬＤ）から発生する赤外光を光ファイバ２で発振器内に導いて励起するＬＤ励起連続発振固体レーザ３を用いる。ＬＤ励起連続発振固体レーザ（以下、単にレーザ発振器とも称する）３で発振した連続波（ＣＷ）レーザ光４はＮＤフィルタ５で出力が調整され、時間変調するためのＥＯモジュレータ６に入射する。ＥＯモジュレータ６から出光したレーザ光は、長手方向に均一なエネルギ分布の線状ビームに整形するためのホモジナイザ７、余分なレーザ光をカットしたり集光寸法を調整したりするための矩形スリット８を通過する。矩形スリット８を通過したレーザ光は対物レンズ１１により該スリットの投影像としてステージ９上に載置された絶縁基板１０を照射する。
ステージ９には、その位置を検出するためのリニアエンコーダ（リニアスケールとも称する）１２が設けられている。リニアエンコーダ１２はステージ９の位置に対応してパルス信号を発生し、制御装置１６に送出する。制御装置１６はこのパルス信号をカウントし、予め設定されたパルス数ごとにＥＯモジュレータ６を駆動するためのＥＯモジュレータドライバ１５に制御信号を送る。
なお、レーザ光とステージ９上の基板１０との位置合わせ、矩形スリット８を通過するレーザ光の形状調整を行うための落射照明光源１７および１８、ＴＶカメラ１９などを有している。落射照明光源１７および１８からの光はハーフミラー２０、２１を通してレーザ光の光路に投入され、レーザ光の光路からＴＶカメラ（ＣＣＤカメラ）１９への光の取り出しはハーフミラー２２で行われる。
レーザ発振器３は紫外あるいは可視波長の連続発振光を発生するものが用いられ、特に出力の大きさ、出力の安定性等からレーザダイオード励起ＹＶＯ４レーザあるいはレーザダイオード励起ＹＡＧレーザの第二高調波（波長：５３２ｎｍ）が最適である。しかし、これに限定されることなく、アルゴンレーザ、ＹＶＯ４あるいはＹＡＧレーザの第３あるいは第４高調波、ファイバで結合した複数の半導体レーザ等を使用することが可能である。
レーザ発振器３で発振された連続発振レーザ光４は出力を調整するための透過率可変ＮＤフィルタ５を透過し、ＥＯモジュレータ６に入射される。この時、ＥＯモジュレータ６の耐パワー性を考慮して、ＥＯモジュレータ６の有効径に近い大きさまで、ビームエキスパンダ（図示せず）でビーム径を拡大してもよい。例えば、レーザ発振器３から発振されたレーザ光４のビーム径がおよそ２ｍｍで、有効径１５ｍｍのＥＯモジュレータ６を使用する場合、ビームエキスパンダの拡大率は３〜５倍程度が適している。ＥＯモジュレータ６は、ポッケルス・セル（以下、単に結晶と称する）と偏光ビームスプリッタを組み合わせて使用する。レーザ光４が直線偏光の場合、ＥＯモジュレータドライバ１５を介して結晶に電圧Ｖ１（通常は電圧０Ｖ）を印加することにより、結晶を透過するレーザ光４の偏光方向は回転せずにそのまま保存され、偏光ビームスプリッタにＳ偏光として入射して、９０度偏向されるように設定する。即ちこの状態では、レーザ光４は９０度偏向して出力してしまうため、以後の光学系には入射せず、絶縁基板としてのガラス基板１０上ではレーザ光４はＯＦＦ状態となる。
また、ＥＯモジュレータ６の結晶を透過するレーザ光４の偏光方向を９０度回転させることのできる電圧Ｖ２を印加することにより、結晶を透過するレーザ光４の偏光方向は９０度回転し、偏光ビームスプリッタにＰ偏光として入射する。この時、レーザ光４はＥＯモジュレータ６の偏光ビームスプリッタを透過し、直進する。即ち、この状態では、レーザ光４は直進して以後の光学系に入射するので、ガラス基板１０上ではレーザ光４はＯＮ状態となる。
さらに、結晶に印加する電圧をＶ１（通常は０Ｖ）とＶ２の間で変化させることにより、ＥＯモジュレータ６を透過するレーザ光３の透過率をＴ１（通常は０）とＴ２（ここでは最大透過率、即ち１）の間で任意に設定することができる。即ち、ＥＯモジュレータ６を透過するレーザ光４の透過率を０から１の間で任意に設定することができる。ただし、これは結晶や偏光ビームスプリッタ表面での反射や吸収はないものとして考えた場合である。
これらのことから、ＥＯモジュレータ６に入射するレーザ光４の出力（ＥＯモジュレータ６への入力）をＰ０で一定とし、結晶への印加電圧をＶ１，Ｖ２，Ｖ３，Ｖ４と変化させることにより、ＥＯモジュレータ６からのレーザ出力として、出力Ｐ１( ここでは０Ｖ) 、Ｐ２、Ｐ３、Ｐ４の階段状のパルス出力が得られる。ここで出力Ｐ２はＥＯモジュレータ１０への入力Ｐ０と電圧Ｖ２を印加したときの透過率Ｔ２との積で求められ、Ｐ３はＰ０と電圧Ｖ３を印加したときの透過率Ｔ３との積で、Ｐ４はＰ０とＶ４を印加した時の透過率Ｔ４の積で求められる。当然、結晶に印加する電圧を連続的に変化させることにより、透過するレーザ光４の出力を連続的に変化させることができ、結果的に任意の時間変化を有するレーザ光４’を得ることができることになる。なお、レーザ光の出力Ｐ１、Ｐ２、Ｐ３、Ｐ４については、後述する。
ここでは、ＥＯモジュレータ６として、結晶（ポッケルス・セル）と偏光ビームスプリッタを組み合わせることで説明したが、偏光ビームスプリッタの代わりに各種偏光板を用いることができる。尚、以後の説明では結晶と偏光ビームスプリッタ（または偏光板）の組み合わせをＥＯモジュレータ６と称する。
なお、ＥＯモジュレータ６に替えてＡＯ（音響光学）モジュレータを使用することもできる。ただし、一般的にＡＯモジュレータはＥＯモジュレータと比較して、駆動周波数が低く、回折効率が７０〜８０％とやや低いが、本発明で使用することはできる。このようにＥＯモジュレータ６あるいはＡＯモジュレータなどの変調器を用いることにより、レーザ発振器からは常にレーザ光を出力した状態で、被照射部に任意の時点（あるいは位置）で照射を開始し、任意出力変化を経て任意の時点で照射を終了することができる。即ち、任意の時間変調をかけることが可能である。
ＥＯモジュレータ６によりＯＮ状態になったレーザ光４’はビームホモジナイザ７で線状（実際には短手方向に幅があるため、正確には矩形状である。以下では、特に短手方向の幅について必要な場合を除いて、単に線状と称する）のビームに成形する。通常、ガスレーザ発振器や固体レーザ発振器からの出力ビームは、通常は円形でガウス形のエネルギ分布を持っているため、そのままでは本発明のレーザアニールに使用することはできない。発振器出力が十分に大きければ、ビーム径を十分に広げ、中心部分の比較的均一な部分から必要な形状に切り出すことで、ほぼ均一なエネルギ分布の任意の形状を得ることができるが、ビームの周辺部分を捨てることになり、エネルギの大部分が無駄になる。この欠点を解決して、ガウス形の分布を均一な分布に変換するために、ビームホモジナイザ７を用いる。
ビームホモジナイザ７にはマルチレンズアレイを用いたもの、パウエルレンズとシリンドリカルレンズを組み合わせたもの、回折形光学素子を用いたもの等、種々の形式のものがあるが、線状に集光でき、かつ長手方向に均一なエネルギ分布が実現できるものであれば、どのような手段を用いてもよい。線状のビームの幅（短手方向幅）方向の分布は均一でもガウス分布のままでもよい。ビームホモジナイザ７により、矩形開口スリット面上で長手方向１０ｍｍ、幅方向６０μｍの線状ビームを形成する。
ビームホモジナイザ７で線状に集光されたレーザ光４’は電動矩形開口スリット８で不要な部分のレーザ光が切り落とされて所望の矩形形状に成形され、対物レンズ１１でガラス基板１０上に縮小投影される。対物レンズ１１の倍率をＭとすると、電動矩形開口スリット８の像、あるいは電動矩形スリット８を通過したレーザ光４’の大きさは倍率の逆数、即ち１／Ｍの大きさで投影される。ここで、２０倍の対物レンズを使用することで、電動矩形開口スリット８位置で長手方向１０ｍｍ、幅方向６０μｍであった線状ビームはガラス基板１０表面に長手方向５００μｍ、幅方向３μｍの線状ビームとして照射されることになる。
ガラス基板１０にレーザ光４’を照射するに当たって、ステージ９を縦方向と横方向平面（ＸＹ平面）内で移動しながら所望の位置にレーザ光４’を照射するが、ガラス基板１０表面の凹凸、うねりなどによる焦点はずれが起きると、集光されたレーザ光４’のパワー密度変動、パワー密度不均一の発生、照射形状の劣化が起き、所期の目的を達成することができない。このため、必要に応じて、常に焦点位置で照射できるように、自動焦点光学系（図示せず）により焦点位置を検出し、焦点位置から外れた場合にはステージ９を高さ方向（Ｚ方向）に調整するか、あるいは光学系をＺ方向に駆動して、常に焦点位置（矩形開口スリット８面の投影位置）とガラス基板１０表面が一致するように制御する。
レーザ光４’を照射するガラス基板１０の表面は、落射照明光源１８からハーフミラー２１を介する照明光で照明し、ＣＣＤカメラ１９で撮像することで、モニタ（図示せず）により観察することができる。レーザ照射中に観察する場合には、ＣＣＤカメラ１９の手前にレーザカットフィルタを挿入して、ガラス基板１０表面で反射したレーザ光により、ＣＣＤカメラ１９がハレーションを起こして観察できなくなったり、極端な場合にはダメージを受けたりするのを防止する。
ガラス基板１０のアライメントは、対物レンズ１１、ＣＣＤカメラ１９でガラス基板１０に形成してあるアライメントマークあるいはガラス基板１０の角部あるいは特定のパターンを複数箇所撮像し、それぞれ画像処理装置（図示せず）により必要に応じて２値化処理、パターンマッチング処理などの画像処理を行って、それらの位置座標を算出し、ステージ９を駆動することで、Ｘ−Ｙ−θの３軸に対して行なうことができる。なお、θはＸＹ平面の傾きである。
図１には対物レンズ１１を１個として表示してあるが、電動レボルバに複数の対物レンズを装着させておき、制御装置( 図示せず) からの信号により切り替え、処理内容に応じて最適な対物レンズを使い分けることができる。即ち、ガラス基板１０をステージ９上に載置した時のプリアライメント、必要に応じて行なう精密アライメント、レーザアニール処理、アニール処理後の観察、更には後で述べるアライメントマーク形成等に、それぞれ最適な対物レンズを使用することができる。アライメントは専用の光学系（レンズ、撮像装置および照明装置）を設けて行なうことは可能であるが、レーザアニールを行なう光学系をアライメント光学系と共用することで、同一光軸での検出とレーザ照射が可能になり、レーザアニール時の位置精度が向上する。
次に、上記した光学系を用いた本発明による表示パネルの製造方法の実施例１について図１〜図１１を参照して説明する。ここで対象とする基板は、厚さ０．３ｍｍ〜１．０ｍｍ程度のガラス基板の１主面に絶縁体薄膜を介して膜厚３０ｎｍ〜１５０ｎｍの非晶質シリコン薄膜を形成したものであり、以降これらをガラス基板１０と称する。ここで、絶縁体薄膜とは膜厚５０〜２００ｎｍのＳｉＯ２あるいはＳｉＮあるいはそれらの複合膜である。
図２は線状ビームをガラス基板上に照射する方法を説明する模式図、図３は膜欠陥あるいは付着物起因で発生するシリコン膜の凝集の説明図、図４は従来技術でアニールした場合のシリコン膜の凝集発生の説明図、図５は本実施例でアニールした場合のシリコン膜の凝集発生の説明図、図６は照射するレーザ光の走査速度とパワー密度により形成されるシリコン膜の結晶の様子の説明図、図７は本実施例の製造方法によるレーザ光の走査とシリコン膜の横方向成長多結晶膜の説明図、図８は本実施例の製造方法により横方向成長多結晶膜に改質したシリコン結晶に作り込む薄膜トランジスタの配置を説明する模式図、図９は本実施例の製造方法によるレーザ光の走査とシリコン膜の粒状多結晶膜の説明図、図１０は本実施例の製造方法により粒状多結晶膜に改質したシリコン結晶に作り込む薄膜トランジスタの配置を説明する模式図、図１１は本発明による表示パネルの製造方法の実施例１を説明するステージ移動と照射レーザ光のパワー密度の関係の説明図である。
ガラス基板１０を図１のステージ９上に載置する。このガラス基板１０には図２（ａ）に一点鎖線で区画して示すようにそれぞれが個別の表示パネルとなる複数のガラス基板部分が形成される。以下、説明を簡単にするため、個々のガラス基板部分をパネル５０と呼ぶ。各パネル５０には画素部（表示部）５１と走査線駆動回路部５２、信号線駆動回路部５３、その他周辺回路部５４などのトランジスタ形成領域を有し、図２（ｂ）に示すように線状に集光したレーザ光４０を相対的に走査を継続したまま、レーザ光４０を時間変調して、各パネル５０内のトランジスタ形成領域をアニールして行く。図中、走査方向をＳで示す。
ここで、時間変調しない場合の問題点について、図３を参照して説明する。ガラス基板上に形成された非晶質シリコン膜３００に、線状に集光したレーザ光を図２（ｂ）に示したように照射しつつ相対的に走査する。レーザ光のパワー密度として、照射されたシリコン膜が溶融し、再凝固過程で結晶粒がラテラル（走査方向：横方向）に成長し、レーザ光の走査方向Ｓに帯状に成長した結晶が形成される条件を選択する。通常、図３の上段に示したように、レーザ照射領域３０１には後述する帯状に成長した結晶で構成された多結晶膜が形成される。なお、レーザ光の照射終了部分には突起３０２が形成される。
しかし、図３の下段に示したように、非晶質シリコン膜３００にピンホールなどの欠陥３０５あるいは付着異物などが存在すると、溶融したシリコンが膜状態で存在できなくなり、表面張力で筋状に凝集した棒状シリコン３０６となる。この棒状シリコン３０６はレーザ光の走査方向Ｓと直交する方向に数μｍ〜１０数μｍのピッチで形成される。隣接する棒状シリコン３０６の間は、下地の絶縁膜あるいはガラス基板が露出する。このため、通常のプロセスにより薄膜トランジスタを形成することができない。即ち、この凝集が発生したパネルは不良となる。更に、この凝集は、発生するとレーザ照射が継続される限り継続する。
図４と図５に１枚の大サイズのガラス基板９内に７０枚の個別表示パネル分を形成して多面取りをする場合を想定し、ガラス基板９内に欠陥あるいは付着異物が４箇所に存在する場合を考える。ガラス基板９で形成される７０枚の各個別表示パネル分は左下角から右上角までの座標（１，１）〜（１０，７）で示した。ガラス基板の端から他端まで連続発振レーザをアニール条件で走査すると、一度凝集が発生した横方向の列（レーザ光の走査方向Ｓと平行な方向）は凝集が発生した以降にレーザが照射されたパネル全てが凝集のため不良になる。従来技術でアニールした図４の場合は不良率が２１／７０となる。
これに対して、レーザ光に時間変調をかけ、少なくとも１個別表示パネル分のアニールが終了するたびにレーザ出力を停止あるいはシリコン膜の結晶構造が変化しない（改質されない）程度まで低下させ、新たな次の個別表示パネル分に入った時点で適正な出力となるように制御する。これにより、図５に示す様に、４箇所の欠陥あるいは付着異物が存在した場合でも、４枚の個別表示パネル分が不良になるだけである。この場合の不良率は４／７０である。このように、連続発振レーザ光を時間変調して照射することは、歩留まりの向上に極めて有効である。
図６はガラス基板上に形成した非晶質シリコン膜に照射するレーザ光のエネルギ密度と走査速度をパラメータとしてアニールを行った結果の説明図である。
レーザ光を線状のビームに整形して幅方向を３〜６μｍとした場合、走査速度として５０〜１０００ｍｍ／ｓの範囲が適用可能であるが、安定なアニールとスループットの観点から２００〜６００ｍｍ／ｓが適している。また、走査速度３００ｍｍ／ｓにおける横方向成長が可能なパワー密度は０．４〜１．０ＭＷ／ｃｍ２の範囲である。図６において、レーザ光の走査速度Ｖ１を一定にしてアニールした場合を考える。レーザ光のパワー密度Ｐ２では溶融と再凝固の過程を経て結晶がレーザ光の走査方向にラテラル（横方向）成長して、帯状多結晶膜、いわゆる擬似単結晶膜が得られる。この擬似単結晶膜は駆動回路を構成するトランジスタを形成するに十分な膜質であり、結晶の成長方向とこのシリコン膜に作り込む薄膜トランジスタの電流が流れる方向を一致させることにより、移動度として３００〜４００ｃｍ２／Ｖｓ程度が容易に得られる。更に、図３と図４で説明した棒状シリコンとなる閾値未満で、パワー密度Ｐ２より大きなパワー密度Ｐ３で照射すると、更に膜質が向上し、４５０ｃｍ２／Ｖｓ以上の移動度が得られる。この領域は実線と破線の間であり、図３にＡで示す。
当然、上記棒状シリコンとなる閾値Ｐ４以上のパワー密度でレーザ光を照射すると、シリコン膜はもはや膜として存在できず、表面張力でスジ状に集合（凝集）したり、シリコン膜の一部が蒸発・除去されてダメージが発生したりする。この領域は実線よりも上方となり、図６にＢで示す。
一方、擬似単結晶形成に適正なパワー密度Ｐ２より低いパワー密度Ｐ１で照射すると、結晶が横方向に成長できる時間より短い時間しか溶融状態でいられないため、微細な結晶粒からなる粒状多結晶状態となる。粒状多結晶が形成される条件では照射されるパワー密度により結晶粒の大きさが変化し、パワー密度の大きいほうが大きな移動度が得られる。得られる移動度の範囲は数１０〜２００ｃｍ２／Ｖｓ前後であるが、例えば画素のスイッチングに使用するには十分な性能の多結晶膜を形成することができる。この領域を図３にＣで示す。この領域は破線と一点鎖線の間となり、図６にＣで示す。Ｄはシリコン膜が非晶質のままの領域を示す。
なお、いずれのパワー密度においても、連続発振レーザ光を走査させて多結晶化を行なうため、パルスレーザ光を照射して多結晶化した場合のように、結晶粒同士の衝突による突起が形成されることがなく、粒状多結晶膜の場合で表面の粗さは最大値Ｒmax で３０ｎｍ程度、擬似単結晶の場合で表面粗さは最大値Ｒmax で２０ｎｍ以下、典型的には１０ｎｍ程度である。
ここで、時間変調された連続発振レーザ光４が照射された場合の非晶質シリコン膜の挙動を図７を参照して説明する。前述したように、本実施例では、ガラス基板上に非晶質シリコン薄膜１００が形成された基板をアニール対象に用いている。
図７（ａ）に示すように、線状に集光したレーザ光１０１を非晶質シリコン膜１００上に走査して領域１０２に照射する。集光したレーザ光のパワー密度が図６におけるＰ２の場合、レーザ照射領域１０２以外の非晶質シリコン膜１００はそのまま残るが、レーザ照射領域１０２内の非晶質シリコンは溶融する。その後、レーザ光１０１が通過することにより急速に凝固と再結晶化する。この時、図７（ｂ）に模式的に示すように、最初に溶融した領域のシリコンから冷却と凝固が始まり、ランダムな結晶方位を有する微結晶１０４が形成される。
各微結晶はレーザ光の走査方向Ｓに成長を続けるが、その成長速度は結晶の方位によって異なるため、最終的には最も成長速度の早い結晶方位を持つ結晶粒だけが結晶成長を続ける。即ち、図７（ｂ）に示すように、成長速度の遅い結晶方位をもつ結晶粒１０５は、周囲の成長速度の早い結晶方位をもつ結晶粒１０６、１０７の成長に抑えられ、結晶成長が止まる。また、成長速度が中程度の結晶方位を持つ結晶粒１０６は成長を続けるが、さらに成長速度の大きい結晶粒１０７、１０８の成長に抑えられ、やがて成長が停止する。最終的には成長速度の最も大きな結晶方位を持つ結晶粒１０７、１０８は成長を続ける。ただし、無限に成長するのではなく、１０〜５０ミクロン程度の長さに成長すると、やがて新たに成長を開始した結晶粒に抑えられ、結果的に幅が０．２μｍ〜２μｍ、長さ５μｍ〜５０μｍの結晶粒が得られる。
これら、最後まで結晶成長が続いた結晶粒１０７、１０８、１０９、１１０、１１１、１１２は、厳密な意味では独立した結晶粒であるが、ほとんど同じ結晶方位を有しており、溶融再結晶した部分は実効的にほぼ単結晶（擬似単結晶）と見なすことができる。しかも、このレーザアニール後における表面の凹凸は１０ｎｍ以下であり、極めて平坦な状態である。レーザ光１０１を上記したように非晶質シリコン薄膜１００に照射することにより、レーザ光を照射した領域が島状にアニールされ、特定の結晶方位を有する結晶粒のみが成長して、厳密な意味では多結晶状態であるが、ほぼ単結晶に近い性質を有する領域が形成されたことになる。特に、結晶粒界を横切らない方向においては、実質的に単結晶と考えて良い。この時のシリコン膜の移動度として、４００ｃｍ２／Ｖｓ以上、典型的には４５０ｃｍ２／Ｖｓが得られる。
非晶質シリコン膜１００を形成したガラス基板を相対的に走査しながらこの手順を繰り返し、順次アニールの必要な部分にレーザ光を照射することにより、薄膜トランジスタを形成する領域をすべて、ほぼ単結晶に近い性質を有する領域に変換することができる。単結晶に近い性質を有する領域は結晶粒が一定方向に成長しているため、薄膜トランジスタを形成した際に、電流が流れる方向（ソース−ドレイン方向）と結晶粒の成長方向を一致させることにより、結晶粒界を横切るように電流が流れるのを避けることができる。
そこで、図７（ｂ）に破線で囲んだ領域（活性領域）１３０、１３１が薄膜トランジスタの能動層（活性領域）となるように薄膜トランジスタの作り込み時に位置合わせをすればよい。不純物拡散工程およびフォトエッチング工程を経て、活性領域１３０、１３１以外を除去し、フォトレジスト工程により図８に示すようなゲート絶縁膜（図示せず）を介したゲート電極１３３、オーミックな接続を有するソース電極１３４およびドレイン電極１３５を形成してトランジスタが完成する。
図８は図７（ｂ）の活性領域１３０に薄膜トランジスタを作り込んだ場合を示す。ここで、活性領域１３０にはいくつかの結晶粒界が存在する。しかし、電流はソース電極１３４とドレイン電極１３５の間を流れるため、電流が結晶粒界を横切ることがなく、実質的に単結晶で構成された場合と等価な移動度が得られる。
上記したように時間変調した連続発振固体レーザを図６で説明したパワー密度Ｐ２で照射して溶融再結晶した部分は、電流の流れる方向を結晶粒界を横切らない方向に一致させることで、高性能の薄膜トランジスタを作り込むことができる。このアニールで得られた移動度は、例えばこの表示パネルを液晶表示装置に適用した場合に、液晶を高速に駆動するための駆動回路を含む周辺回路を形成するに十分な値であり、必要であれば画素のスイッチング用薄膜トランジスタに使用することもできる。
次に、集光したレーザ光のパワー密度が図６におけるＰ１の場合について、図９を参照して説明する。図９に示す様に、線状に集光したレーザ光を図７（ａ）と同様に、基板を連続的に走査しながら非晶質シリコン膜上に照射すると、レーザ照射領域以外の非晶質膜はそのまま残るが、レーザ照射領域内の非晶質シリコンは溶融する。その後、レーザ光が通過することにより急速に凝固し再結晶化がする。この時、図７（ｂ）と同様に、最初に溶融した領域のシリコンから冷却・凝固が始まり、ランダムな結晶方位を有する粒状微結晶１４４が形成される。
照射されるレーザ光のパワー密度は前述したＰ２より小さいため、溶融したシリコンは連続的に結晶成長するに十分な時間もなく、溶融状態にはない。そのため、各粒状微細結晶１４４はそれ以上成長することなく、粒状微細結晶のまま残留する。レーザ光の相対的移動に従って、同様の現象が次々と起きるため、結果的に図９に示したようなレーザ照射領域の全体は微細な粒状結晶粒で構成される多結晶シリコン膜となる。これら粒状微細結晶粒の大きさは照射するレーザ光のパワー密度によって異なるが、数１０ｎｍ〜１０００ｎｍ（１ミクロン）の範囲である。
この粒状結晶粒で構成される多結晶シリコン膜を用い、その一部を活性領域１５０、１５１として薄膜トランジスタを作り込む場合、不純物拡散工程およびフォトエッチング工程を経て、活性領域１５０、１５１以外を除去し、フォトレジスト工程により図１０に示すようなゲート絶縁膜（図示せず）を介したゲート電極１５３、オーミックな接続を有するソース電極１５４およびドレイン電極１５５を形成してトランジスタが完成する。図１０は図９の活性領域１５０に薄膜トランジスタを作り込む場合を示す。
ここで得られる多結晶膜は結晶粒の大きさに異方性がないため、この薄膜トランジスタを形成する際には、ソース−ドレイン方向を制御する必要性は少ない。また、このアニールで得られる多結晶膜の移動度は数１０〜２００ｃｍ２／Ｖｓ程度であるため、駆動回路用のトランジスタには性能不足であるが、画素部に形成される各画素のスイッチング用薄膜トランジスタには十分である。
以上で述べたアニールの機構を考慮して、本発明の表示装置の製造方法の実施例１を説明する。図１１（ａ）には、大サイズのガラス基板から製造される複数の表示パネル部分（通常は数１０〜数１００枚のパネルが形成される）のうち、レーザ光の走査方向に隣り合う二枚のパネルを代表として示す。なお、ここでも、表示パネルを構成する絶縁基板（ガラス基板）をパネルと称して説明する。各パネル上には表示部（画素部）１７１（１７１’）、走査線駆動回路部１７２（１７２’）、信号線駆動回路部１７３（１７３’）、その他周辺回路部１７４（１７４’）が形成される。本実施例では上記表示部１７１（１７１’）、走査線駆動回路部１７２（１７２’）、信号線駆動回路部１７３（１７３’）、その他周辺回路部１７４（１７４’）の全てに、高速駆動が可能な薄膜トランジスタを形成する。線状に集光したレーザ光を矢印で示した走査方向Ｓに相対的に走査する。なお、走査は一般的にはガラス基板を移動することで行なうが、レーザ光を移動させてもよい。
レーザ光の走査方向位置におけるパワー密度をパネルの配置と対比させて図１１（ｂ）と（ｃ）に示す。なお、ここでの説明では図６も参照する。レーザ光は定速走査するため、レーザ光の走査方向位置は時間に置き換えることが可能である。レーザ光が対象となる二枚のパネルのうち、図１１（ａ）の左側のパネルに到達した時点では、パワー密度は図１で説明したＥＯモジュレータにより０（ゼロ）あるいは非晶質シリコン膜の結晶状態に変化を起こさない程度の低パワー密度に設定されている。レーザ光が走査線駆動回路部１７２に近づくと、パワー密度がＰ２になるようにＥＯモジュレータに電圧が印加され、パワー密度Ｐ２のレーザ光がアニールを開始する。パワー密度Ｐ２は溶融したシリコンをレーザの走査方向に横方向（ラテラル）成長するに十分なパワー密度である。レーザ光は走査線駆動回路部１７２を通過して画素部１７１に入ってもパワー密度Ｐ２は維持され、画素部を通過した時点でＥＯモジュレータにより０（ゼロ）あるいは非晶質シリコン膜に変化を起こさない程度の低パワー密度に設定される。
その状態でレーザ光は左側のパネルを通過し、右側のパネルに入り、右側のパネルの走査線駆動回路部１７２’に近づくと、パワー密度がＰ２になるようにＥＯモジュレータに電圧が印加され、パワー密度Ｐ２のレーザ光がアニールを開始する。レーザ光は走査線駆動回路部１７２’を通過して画素部１７１’に入ってもパワー密度Ｐ２は維持され、画素部１７１’を通過した時点でＥＯモジュレータにより０（ゼロ）あるいは非晶質シリコン膜に変化を起こさない程度の低パワー密度に設定される。レーザ光は図１１に示してあるとおり、その他周辺回路部１７４、１７４’および信号線駆動回路部１７３、１７３’を含めて、レーザ照射を完了すると、レーザ光は相対的に走査方向Ｓと直交する方向に移動して、次のパネル列に対して、照射を開始する。図１１においては一枚のパネル全体を１１回の走査でアニールするように示しているが、走査回数は連続発振レーザの出力とパネルのサイズで決まる。
なお、図１１においては、レーザ光の走査方向Ｓに沿った一定方向にアニールするように示したが、往復走査でアニールしてもよい。一定方向のアニールは照射位置を高精度で設定するのに有利であるが、往復走査ではスループットの点で有利である。
また、1 走査において、パネル内ではレーザ光は常時ＯＮ状態で走査することで説明したが、図１１（ｃ）に示す様に、一定周期で、あるいは任意の周期でレーザ光のＯＮ/ ＯＦＦを繰り返して照射しても良い。この場合、数１００μｍ〜数ｍｍのアニール領域と、５μｍ〜１０μｍの非アニール領域の繰り返しとなり、画素部の薄膜トランジスタおよび周辺回路部の薄膜トランジスタはアニール領域内に形成されるよう、位置決めされることは言うまでもない。
以上の動作を繰り返して、ガラス基板の全面を走査してアニールを終了する。これにより、パワー密度Ｐ２で照射された画素部、走査線駆動回路部および信号線駆動回路部（その他周辺回路部も含む）は移動度３００〜４００ｃｍ２／Ｖｓの多結晶シリコン（擬似単結晶シリコン）膜に変換される。
本実施例によっても、画素部を構成するスイッチング用の薄膜トランジスタが形成される領域、駆動回路を含む周辺回路が形成される領域など、それぞれの薄膜トランジスタを構成するシリコン膜の要求性能に応じた性能にアニールして高い歩留まりで表示パネルを製造することができる。
上記実施例１により、表示パネルの製造歩留まりが向上すると共に、耐圧低下の原因となる突起の発生しない多結晶シリコン膜を絶縁基板上に形成する各種の回路に必要な性能に応じて形成した表示パネルを提供することができる。
図１２は本発明による表示パネルの製造方法の実施例２を説明するステージ移動と照射レーザ光のパワー密度の関係の説明図である。ここでの説明でも図１および図６を参照する。実施例１と同様に、図１２（ａ）には大サイズのガラス基板で形成される複数のパネル（通常は数１０〜数１００パネルが形成される）のうち、隣り合う二枚のパネルを代表として示す。なお、ここで言うパネルも前記実施例１と同様に個々の表示パネルを構成する絶縁基板（ガラス基板）を意味する。各パネルには表示部（画素部）１８１（１８１’）、走査線駆動回路部１８２（１８２’）、信号線駆動回路部１８３（１８３’）、その他周辺回路部１８４（１８４’）が形成される。本実施例では、上記画素部１８１（１８１’）、走査線駆動回路部１８２（１８２’）には高速駆動が不要な微細多結晶膜を形成し、信号線駆動回路部１８３（１８３’）と、その他周辺回路部１８４（１８４’）の全てに高速駆動が可能なトランジスタを形成するための擬似単結晶膜を形成する。線状に集光したレーザ光を矢印Ｓで示した方向に相対的に走査する。なお、レーザ光の走査は一般的にはガラス基板を移動することで行なうが、レーザ光を移動させてもよい。
レーザ光の走査方向位置におけるパワー密度をパネルの配置と対比させて図１２（ｂ）、（ｃ）に示す。ここで、レーザ光は定速走査するため、レーザ光の走査方向位置は時間に置き換えることが可能である。図１２（ａ）において、レーザ光が対象となる隣接する二枚のパネルのうち、左側のパネルに到達した時点では、パワー密度はＥＯモジュレータにより０（ゼロ）あるいは非晶質シリコン膜に変化を起こさない程度の低パワー密度に設定されている。レーザ光が走査線駆動回路部１８２に近づくと、パワー密度がＰ１になるようにＥＯモジュレータに電圧が印加され、パワー密度Ｐ１のレーザ光がアニールを開始する。
図６で説明したように、パワー密度Ｐ１は溶融したシリコンをレーザの走査方向に横方向（ラテラル）成長するには不十分なパワー密度であり、このパワー密度の照射により、微細多結晶膜が形成される。レーザ光は走査線駆動回路部１８２を通過して画素部１８１に入ってもパワー密度Ｐ１は維持され、画素部を通過した時点でＥＯモジュレータにより０（ゼロ）あるいは非晶質シリコン膜に変化を起こさない程度の低パワー密度に設定される。
その状態でレーザ光は左側のパネルを通過し、右側のパネルに入り、走査線駆動回路部１８２’に近づくと、パワー密度がＰ１になるようにＥＯモジュレータに電圧が印加され、パワー密度Ｐ１のレーザ光がアニールを開始する。レーザ光は走査線駆動回路部１８２’を通過して画素部１８１’に入っても図１２（ｂ）に示したパワー密度Ｐ１は維持され、画素部１８１’を通過した時点でＥＯモジュレータにより０（ゼロ）あるいは非晶質シリコン膜に変化を起こさない程度の低パワー密度に設定される。
レーザ光は図１２（ａ）に示してある通り、その他周辺回路部１８４’および信号線駆動回路部１８３’が形成される領域に入ると、ＥＯモジュレータによりパワー密度がＰ２に設定される。レーザ光はその他周辺回路部１８４’および信号線駆動回路部１８３’を照射している間は図１２（ｃ）に示したパワー密度Ｐ２に維持され、左側パネルのレーザ照射を完了すると、ＥＯモジュレータにより０（ゼロ）あるいは非晶質シリコン膜に変化を起こさない程度の低パワー密度に設定される。
右側のパネルに入り、信号線駆動回路部１８２’に近づくと、パワー密度がＰ２になるようにＥＯモジュレータに電圧が印加され、パワー密度Ｐ２のレーザ光がアニールを開始する。パワー密度Ｐ２は溶融したシリコンをレーザの走査方向に横方向（ラテラル）成長するに十分なパワー密度である。レーザ光は信号線駆動回路部１８２’を通過した時点でＥＯモジュレータにより０（ゼロ）あるいは非晶質シリコン膜に変化を起こさない程度の低パワー密度に設定される。大サイズのガラス基板上の複数パネル１列分のアニールを完了すると、レーザ光は相対的に走査方向Ｓと直交する方向に移動して、次の複数パネル１列に対して照射を開始する。
なお、図１２（ａ）においても一枚のパネル全体を１１回の走査でアニールするように示しているが、この走査回数は連続発振レーザの出力とパネルのサイズで決まる。なお、図１２においても一定方向にアニールする場合について説明したが、往復走査でアニールしてもよい。一定方向のアニールは照射位置を高精度で設定するのに有利であるが、往復走査ではスループットの点で有利である。
本実施例においても、１走査においてパネル内ではレーザ光は常時ＯＮ状態で走査することで説明したが、図１１で説明したように、ＯＮ/ ＯＦＦを繰り返してレーザ光を照射しても良い、この場合も、画素部の薄膜トランジスタおよび周辺回路部の薄膜トランジスタがアニール領域内に形成されるよう、位置決めが必要なことは言うまでもない。
以上の動作を繰り返して、ガラス基板全面を走査してアニールを終了する。これにより、パワー密度Ｐ１で照射された走査線駆動回路部および画素部は移動度１０〜２００ｃｍ２／Ｖｓの多結晶シリコン膜に、信号線駆動回路部は移動度３００〜４００ｃｍ２／Ｖｓの多結晶シリコン膜となる。
本実施例によっても、画素部を構成するスイッチング用の薄膜トランジスタが形成される領域、駆動回路を含む周辺回路が形成される領域など、それぞれの薄膜トランジスタを構成するシリコン膜の要求性能に応じた性能にアニールして高い歩留まりで表示パネルを製造することができる。
図１３は本発明による表示パネルの製造方法の実施例３を説明するステージ移動と照射レーザ光のパワー密度の関係の説明図である。ここでの説明でも図１および図６を参照する。実施例２と同様に、図１３では大サイズのガラス基板で形成される複数のパネル（通常は数１０〜数１００パネルが形成される）のうち、隣り合う二枚のパネルを代表として示す。パネルの意味は前記実施例と同様である。図１３（ａ）において、各パネルには表示部（画素部）１９１（１９１’）、走査線駆動回路部１９２（１９２’）、信号線駆動回路部１９３（１９３’）、その他周辺回路部１９４（１９４’）が形成される。
本実施例では上記画素部１９１（１９１’）には高速駆動が不要な微細多結晶膜を、走査線駆動回路部１９２（１９２’）、信号線駆動回路部１９３（１９３’）、その他周辺回路部１９４（１９４’）には高速駆動が可能なトランジスタを形成するための擬似単結晶膜を形成する。線状に集光したレーザ光を矢印Ｓで示した方向に相対的に走査する。なお、走査は一般的にはガラス基板を移動することで行なうが、レーザ光を移動させてもよい。
レーザ光の走査方向位置におけるパワー密度をパネルの配置と対比させて図１３（ｂ）（ｃ）に示す。ここで、レーザ光は定速走査するため、レーザ光の走査方向位置は時間に置き換えることが可能である。レーザ光が対象となる二枚のパネルのうち、左側のパネルに到達した時点では、パワー密度はＥＯモジュレータにより０（ゼロ）あるいは非晶質シリコン膜に変化を起こさない程度の低パワー密度に設定されている。レーザ光が走査線駆動回路部１９２に近づくと、パワー密度がＰ２になるようにＥＯモジュレータに電圧が印加され、パワー密度Ｐ２のレーザ光がアニールを開始する。パワー密度Ｐ２は溶融したシリコンをレーザの走査方向に横方向（ラテラル）成長するに十分なパワー密度であり、高移動度の擬似単結晶膜が得られる。レーザ光は走査線駆動回路部１９２を通過した時点でＥＯモジュレータによりパワー密度をＰ１に設定する。
レーザ光は画素部１９１に入って、パワー密度Ｐ１に維持され、画素部１９１を通過した時点でＥＯモジュレータにより０（ゼロ）あるいは非晶質シリコン膜に変化を起こさない程度の低パワー密度に設定される。パワー密度Ｐ１は溶融したシリコンをレーザの走査方向に横方向（ラテラル）成長するには不十分なパワー密度であり、このパワー密度の照射により、粒状微細多結晶膜が形成される。
レーザ光は左側のパネルを通過して右側のパネルに入り、走査線駆動回路部１９２’に近づくと、パワー密度がＰ２になるようにＥＯモジュレータに電圧が印加され、パワー密度Ｐ２のレーザ光がアニールを開始する。これにより、パワー密度Ｐ２で照射された領域ではシリコンが横方向成長して擬似単結晶膜が形成される。レーザ光は走査線駆動回路部１９２’を通過した時点でＥＯモジュレータによりパワー密度をＰ１に設定する。レーザ光は画素部１９１’に入って、パワー密度Ｐ１は維持されて微細多結晶膜が形成され、画素部１９１’を通過した時点でＥＯモジュレータにより０（ゼロ）あるいは非晶質シリコン膜に変化を起こさない程度の低パワー密度に設定される。
レーザ光は図１３（ｃ）に示してある通り、その他周辺回路部１９４および信号線駆動回路部１９３（１９３’）が形成される領域に入ると、ＥＯモジュレータによりパワー密度がＰ３に設定される。ここで、パワー密度Ｐ３はパワー密度Ｐ２より大きな値であり、パワー密度Ｐ３で照射された領域はパワー密度Ｐ２で照射された領域より大きな結晶粒が得られ、より高速の回路を形成するに適した擬似単結晶膜が形成される。レーザ光はその他周辺回路部１９４（１９４’）および信号線駆動回路部１９３（１９３’）を照射している間はパワー密度Ｐ３に維持される。
左側パネルのレーザ照射を完了すると、ＥＯモジュレータにより０（ゼロ）あるいは非晶質シリコン膜に変化を起こさない程度の低パワー密度に設定される。右側のパネルに入り、レーザ光がその他周辺回路部１９４’および信号線駆動回路部１９３’が形成される領域に入ると、ＥＯモジュレータによりパワー密度がＰ３に設定される。レーザ光はその他周辺回路部１９４’および信号線駆動回路部１９３’を照射している間はパワー密度Ｐ３に維持され、右側パネルのレーザ照射を完了すると、ＥＯモジュレータにより０（ゼロ）あるいは非晶質シリコン膜に変化を起こさない程度の低パワー密度に設定される。
パネル１列分のアニールを完了すると、レーザ光は相対的に走査方向Ｓと直交する方向に移動して、次のパネル列に対して照射を開始する。なお、図１３においても１パネル全体を１１回の走査でアニールするように示しているが、この走査回数は連続発振レーザの出力とパネルのサイズで決まる。なお、図１３においても、一定方向にアニールする場合について説明したが、往復走査でアニールしてもよい。一定方向のアニールは照射位置を高精度で設定するのに有利であり、往復走査ではスループットの点で有利である。
本実施例においても、レーザ光の１走査においてパネル内ではレーザ光は常時ＯＮ状態で走査することで説明したが、図１１で説明したように、パネル内でＯＮ/ ＯＦＦを繰り返してレーザ光を照射しても良い。この場合も、画素部の薄膜トランジスタおよび周辺回路部の薄膜トランジスタがアニール領域内に形成されるよう、位置決めが必要なことは言うまでもない。
また、パワー密度Ｐ３はパワー密度Ｐ２より大きい場合で説明してきたが、回路設計上の理由でパワー密度Ｐ２とパワー密度Ｐ３を等しく設定しても良いし、パワー密度Ｐ２をパワー密度Ｐ３より大きく設定しても良い。
以上の動作を繰り返して、基板全面を走査してアニールを終了する。これにより、パワー密度Ｐ１で照射された画素部は移動度１０〜２００ｃｍ２／Ｖｓの粒状多結晶シリコン膜に改質され、走査線駆動回路部は移動度３００〜４００ｃｍ２／Ｖｓの多結晶（擬似単結晶）シリコン膜に改質される。そして、その他周辺回路部および信号線駆動回路部は移動度４００ｃｍ２／Ｖｓ以上、典型的には４５０ｃｍ２／Ｖｓ程度の多結晶（擬似単結晶）シリコン膜となる。
ここで、前記したアニール工程を含む表示パネルの製造工程を図１４及び図１５に従って説明する。図１４は本発明を適用する表示パネルとしての液晶表示パネル（ＬＣＤ）パネルの製造工程の説明図、図１５は図１４のレーザアニール工程の説明図、また図１６は図１４のＬＣＤ（パネル）工程とモジュール工程を説明する斜視図である。図１４に示すように、まずガラス基板上にＳｉＯ２ またはＳｉＮあるいはこれら両者などの絶縁膜が形成される（Ｐ−１）。その上に非晶質シリコン（ａ−Ｓｉ）膜が形成されて（Ｐ−２）、レーザアニールが実施される（Ｐ−３）。本発明によるレーザアニールは図１５に示すように、ガラス基板がアニール室に搬送され（Ｐ−３１）、プリアライメント（Ｐ−３２）の後にアライメントマークが形成される（Ｐ−３３）。アライメントマーク形成はアニール用のレーザで行っても良いし、インクジェットのような手段で行っても良い。また、予めフォトエッチングプロセスで形成することも可能であり、その場合には、ここでは省略することができる。
このガラス基板を図１で説明したレーザアニール装置のステージ９上に載置し、上記で形成したアライメントマークでレーザ光の走査位置とのアライメントを行う（Ｐ−３４）。先に述べた実施例に従えば、画素部および周辺回路部に時間変調した固体連続発振レーザ光を照射するアニールにより、それぞれ目的の結晶を成長させる（Ｐ−３５）。必要なアニールが終了すると、基板をレーザアニール装置から搬出し次工程へ送られる（Ｐ−３６）。以下図１４に戻る。
レーザアニール後、フォトエッチング工程によりトランジスタ形成に必要なシリコン膜のみを残し（Ｐ−４）、ゲート絶縁膜形成（Ｐ−５）、ゲート電極形成（Ｐ−６）、不純物拡散（Ｐ−７）と活性化（Ｐ−８）、相関絶縁膜形成（Ｐ−９）、ソース・ドレイン電極形成（Ｐ−１０）、保護膜（パシベーション膜）形成（Ｐ−１１）を経て薄膜トランジスタ基板（ＴＦＴ基板）が完成する。
この後、図１６（ａ）に示すＴＦＴ基板に配向膜を形成し、ラビング工程を経たＴＦＴ基板２００に、図１６（ｂ）に示す様に、カラーフィルタ基板２０１を重ね、ＴＦＴ基板２００との間に液晶を封入するＬＣＤ（パネル）工程（Ｐ−１２）、信号及び電源の端子２０２を接続後、図１６（ｃ）に示す様にバックライト（図示せず）などと一緒にシャーシ２０３に組み込むモジュール工程（Ｐ−１３）を経て、高速駆動回路および必要に応じてインタフェース回路などの高速回路をガラス基板上に形成した液晶表示装置（いわゆるシステム・オン・パネルを用いた液晶表示装置）が完成する。
図１７は液晶表示パネルの構造例を説明する画素部の一画素付近の要部断面図である。液晶表示パネルは、ＴＦＴ基板２００とＣＦ基板（カラーフィルタ基板）２０１が重ねられ、両基板の貼り合わせ間隙に液晶２５７を封入して構成される。ＴＦＴ基板２００は、ガラス基板２２１上にＳｉＮ膜２２２とＳｉＯ２膜２２３から構成される絶縁膜を介して形成された非晶質シリコン膜を、本発明による固体パルスレーザのアニールで改質されたシリコン膜２２４で薄膜トランジスタの能動層が形成されている。
そして、ゲート絶縁膜２２５を介してゲート電極２２６が形成され、シリコン膜２２４とオーミックな接続を有するソース電極２２７、ドレイン電極２２８がスルーホールを介して層間絶縁膜２２９上に形成されている。また、透明画素電極２３１が保護膜（パシベーション膜）２３０上にスルーホールを介してソース電極２２７に接続して形成され、その上に全面を覆う配向膜２３２が形成されている。
一方、ＣＦ基板２０１は、ガラス基板２５１上にＲ（赤）、Ｇ（緑）、Ｂ（青）の３色からなるカラーフィルタ層２５２が形成され、その上に保護膜２５３を介して透明電極２５４が、そして配向膜２５５が形成されている。必要に応じてカラーフィルタ層２５２にはＲ、Ｇ、Ｂ各色の境界部に黒色の層（ブラックマトリクス層２５６）を設ける場合がある。あるいは、このブラックマトリクス層はカラーフィルタ層２５２とガラス基板２５１との間に画素部に開口を有して設けられる場合もある。
これら、ＴＦＴ基板とＣＦ基板の間に、ビーズ２５８により一定の間隙を保って液晶２５７が封入されている。ビーズ２５８の代わりにカラムスペーサあるいは柱状スペーサと称するスペーサをＴＦＴ基板側あるいはカラーフィルタ基板側に固定的に形成する場合もある。ＣＦ基板２０１の外側、あるいはＴＦＴ基板２００の外側の一方又は双方には偏光板２５９が貼り付けられる。図１７ではＣＦ基板２０１の外側にのみ偏光板２５９が貼り付けられ状態を示す。
次に、有機エレクトロルミネセンス（ＥＬ）表示パネルを用いた表示装置の製造工程について説明する。なお、有機エレクトロルミネセンスを以下では有機ＥＬとも略称する。図１８は有機ＥＬ表示パネルの製造工程を示す製造工程の説明図である。また、図１９は完成した有機ＥＬ表示パネルの構造例を説明する画素部の一画素付近の要部断面図である。この有機ＥＬ表示パネルは、ガラス基板４０１上にバリア膜として機能するＳｉＮ膜４０２およびＳｉＯ膜４０３をＣＶＤ等の手段により薄く堆積し（Ｐ−１００）、その上にａ−Ｓｉ膜（非晶質シリコン膜）４０４を５０ｎｍ程度の厚さにＣＶＤ法で堆積する（Ｐ−１０１）。ここで記載した、バリア膜の層構成、その膜厚およびシリコン膜の膜厚等については一例であり、かかる記載が本発明を制限するものではないことは強調されるべきである。
その後、前述したように時間変調した連続発振固体レーザを照射してレーザアニールを施し（Ｐ−１０２）、非晶質シリコン膜の画素回路を形成すべき部分、および駆動回路を形成すべき部分を多結晶シリコン膜（ポリシリコン膜）４０５に改質する。このレーザアニールは前記したＴＦＴ基板の処置と同様である。
上記のように形成した改質されたシリコン膜４０５を所定の回路になるようにアイランド形状にフォトエッチングし（Ｐ−１０３）、ゲート絶縁膜（図示せず）の形成（Ｐ−１０４）、ゲート電極４０６の形成（Ｐ−１０５）後、イオン打ち込みによる不純物拡散（Ｐ−１０６）、および不純物拡散領域の活性化アニールを行い（Ｐ−１０７）、層間絶縁膜４０８の形成（Ｐ−１０８）、ソース・ドレイン電極４０７の形成（Ｐ−１０９）、パシベーション膜４０９の形成（Ｐ−１１０）、透明電極４１０の形成（Ｐ−１１１）を行い、薄膜トランジスタ回路を画素部に配置したアクティブマトリクス基板としてのＴＦＴ基板が形成される。
有機ＥＬパネルを駆動するために必要となる単位画素回路のトランジスタ数は２乃至５であり、この画素回路に薄膜トランジスタを組み合わせた最適な回路構成を用いれば良い。かかる回路にはＣＭＯＳ回路で形成した低電流駆動回路が一例として推奨される。このようなＣＭＯＳ回路で形成した低電流駆動回路とその電極形成にかかわる加工技術の詳細は当該業者には周知である。またトランジスタ回路の製造工程の途中にイオン打ち込み、活性化アニール等の工程の追加が必要であることも周知である。
次に、ＴＦＴ基板上の透明電極４１０の周辺部に画素毎を区分する素子分離帯４１１を形成する（Ｐ−１１２）。素子分離帯４１１には絶縁性が求められ、ポリイミド等の有機材料を用いることもできるし、ＳｉＯ２、Ｓi Ｎなどの無機材料を用いてもよい。この素子分離帯４１１の成膜およびパターン形成法についても当該業者に周知である。
次いで、透明電極４１０上に、有機ＥＬ材料の正孔輸送層４１２の形成（Ｐ−１１３）、発光兼電子輸送層４１３の形成（Ｐ−１１４）、陰極４１４の形成（Ｐ−１１５）を順次行う。この形成の際には、発光色の異なる発光兼電子輸送層４１３を蒸着マスクを用いて特定の透明電極４１０上にのみ形成することで多色のディスプレイが形成できることは周知である。
そして、画素部にのみスクリーン印刷などの手段で充填材４１５を塗布し（Ｐ−１１６）、該充填材４１６上に封止缶または封止板４１６を積層して（Ｐ−１１６）封止が完了する。この後、必要に応じて有機ＥＬ表示パネルを筐体に格納するモジュール工程を経て有機ＥＬ表示装置が完成する。
本発明は上記で説明した有機層を真空蒸着で形成する、いわゆる低分子型の有機ＥＬ表示パネルにのみ有効なわけではなく、いわゆる高分子型と称される有機ＥＬ表示パネルにも有効である。さらに本発明は、前述したようなガラス基板上に透明電極と発光層を構成する各種有機層と陰極を順次に積層し、ＥＬ発光をガラス基板側に取り出す、いわゆるボトムエミッション型の有機ＥＬの製造にのみ有効なわけではなく、ガラス基板上に陰極と発光層を構成する各種有機層と透明電極を順次に積層してＥＬ発光を封止基板側に取り出す、いわゆるトップエミッション型の有機ＥＬの製造にも有効である。
本実施例によっても、画素部を構成するスイッチング用の薄膜トランジスタが形成される領域、駆動回路を含む周辺回路が形成される領域など、それぞれの薄膜トランジスタを構成するシリコン膜の要求性能に応じた性能にアニールして高い歩留まりで表示パネルを製造することができる。
更に、本発明の別の実施例について説明する。本実施例は前記した各実施例と異なり、光学系中に配置した回折光学素子を交換することでレーザ光整形を行うものである。以下、本実施例を、レーザアニールする工程を含む製造方法について説明する。
図２０は本発明による表示パネルの製造方法の実施例４を説明するレーザアニール装置の構成図である。このレーザアニール装置は連続発振レーザ発振器５０１、連続発振したレーザ光の出力を調整するエネルギ調整機構（ＮＤフィルタ）５０２、連続発振光を時間変調するＥＯモジュレータ５０３、モジュレータ５０３に任意の時間波形パルスを送るパルスジェネレータ５０４、偏光方向が変化したビームを取り出す偏光ビームスプリッタ５０５、光軸から外れるビームを受け止めるビームダンパ５０６、光軸調整用ミラー５０７、レーザ光出力モニタ５０８、ビーム整形のために用いる回折光学素子５０９、回折光学素子を保持し、回転・傾き調整機構を有する回折光学素子保持・調整機構５１０、整形後のビーム形状を観察するビームプロファイラ５１１とモニタ５１２、非晶質半導体膜５１３が蒸着されたガラス基板５１４を固定、走査する為のＸＹＺステージ５１５などから構成される。
ＬＤ励起固体レーザ５０１から発振したレーザ光は、ＮＤフィルタ５０２によって出力調整される。ポッケルス・セルと偏光ビームスプリッタから構成されるＥＯモジュレータ５０３は、パルスジェネレータからの信号によって制御するか、前記した実施例と同様に、リニアスケールのカウントをフィードバックして制御する。また、出力のモニタは、光軸調整用ミラー５０７からの漏れ光を、フォト・ダイオード、もしくはパワーメータから構成されるレーザ光出力モニタ５０８によって常時モニタすることで行なう。出力に変動が起きた場合は、予め設定した出力を保つ様にＮＤフィルタ５０２にフィードバックをかけて透過率の自動調整を行なうよう制御する。
図２１は回折光学素子を用いたビーム整形素子部の構成図である。回折光学素子とは、透明な平面基板上にホトリソグラフィ工程で可視光波長程度の段差パターンを作り込み、光をその段差パターンを通過させる事により発生する回折光のうち、０次回折光のみを取り出して分割、集光し、任意の投光面上に任意の分割数で、任意の強度分布、形状のレーザ集光パターンを形成する光学素子を指し、主にレーザ加工の分野で用いられている。０次回折光の取り出し効率を９０％以上と非常に高く設定することができ、エキシマレーザ光のようなコヒーレント長の短い（可干渉性が低い）レーザの整形光学系に用いられるマルチレンズアレイ方式（フライアイ方式）などと比較すると、レーザ光のエネルギを効率良く取り出すことができる素子である。
また、光の回折を利用してレーザ光を整形するので、固体レーザなどコヒーレント長が長く（可干渉性が高く）、上記マルチレンズアレイ方式、フライアイ方式等、従来のレーザ光整形技術では整形が困難なレーザ光の整形光学系にも適用することができるという優位性がある。また、単体の素子でレーザ光整形を行なうので、光学系のメンテナンスの容易性という点においても、本方式は上記した従来の２方式よりも有利である。
本方式では、この回折光学素子５０９を複数個用いてレーザアニールを行なう。具体的には、レーザ光を異なった幅、パワー密度に整形する複数の回折光学素子あるいはレーザ光を複数に分割、整形する複数の回折光学素子５０９（以下、回折光学素子５２０、５２１、５２２、５２３、５２４で構成されるものとして説明する）を回折光学素子保持・調整機構５１０に固定する。この回折光学素子保持・調整機構５１０は、素子回転機構５２６を中心として、例えば矢印に示したようにレボルバ状に回転する機能を有する。
また、複数の回折光学素子５２０、５２１、５２２、５２３、５２４により整形されるレーザ光ビームの空間プロファイルは、当該回折光学素子本体に入射するビームの位置に非常に敏感に反応するため、回折光学素子保持・調整機構５１０は、当該複数の回折光学素子の何れかを交換する際に生じる位置ずれの補正のため、縦横高さ（ＸＹＺ）の位置と傾きθの制御機構（図示せず）を備えている。図２０におけるビームプロファイラ５１１とモニタ５１２によりＸＹＺステージ５１５上でのビームプロファイルをモニタし、回折光学素子のＸＹＺ位置、およびレーザ光照射光軸に対する傾きを補正する制御を行う。
なお、本実施例では、複数の回折光学素子５２０、５２１、５２２、５２３、５２４を回転自由に並べる例で示してあるが、これらの回折光学素子は、複数の回折光学素子を横一列に並べた状態で回折光学素子保持・調整機構５１０に取り付け、スライド式に所望の回折光学素子を交換する光学系としてもよい。
図２０において、回折光学素子５０９（５２０、５２１、５２２、５２３、５２４）で所望の矩形形状に整形されたレーザ光５１６は、ガラス基板５１４上に形成された非晶質シリコン膜５１３に照射される。レーザ光５１６をガラス基板上５１４に照射する際の自動焦点光学系、試料表面観察光学系については、前記図１で説明した実施例と同様である。ただし、図１の実施例では、対物レンズ１１を使用し、試料表面観察系とレーザ光照射系を同一光学系としているが、対物レンズ１１による観察光学系とレーザ光照射系を独立して存在させてもよい。
次に、本実施例の回折光学素子を用いた表示パネルの製造方法を図２２〜図２９を参照して説明する。図２２は１パネル内でのアニールを要する領域を説明する模式図である。１枚のパネルすなわち薄膜トランジスタを形成する個別の表示パネルを構成するガラス基板内は、画素部５４０と走査線駆動回路部５４１および信号線駆動回路部５４２との３つの領域に分けられる。この外に、その他周辺回路部もあるが、ここでは省略する。
図２３は図２２における画素部５４０と走査線駆動回路部５４１および信号線駆動回路部５４２との３つの領域それぞれで必要とされるシリコン膜の結晶の特徴の説明図である。図２３に示したように、画素部５４０、走査線駆動回路部５４１、信号線駆動回路部５４２では、それぞれ異なった結晶性の結晶が要求される。画素部５４０には、薄膜トランジスタのゲートのオン／オフを行なう為に、移動度数十ｃｍ２／Ｖｓ程度の微細多結晶シリコン膜が、また画素のスイッチングのオン／オフ信号処理と制御を行なう走査線駆動回路部５４１には１００〜２００ｃｍ２／Ｖｓ程度の多結晶粒が、そして画像データの信号処理と制御を行なう信号線駆動回路部５４２には４００ｃｍ２／Ｖｓ以上の移動度を持つ、所謂ラテラル成長した擬似単結晶がそれぞれ要求される。
前記の図６で説明したとおり、レーザ出力とそのレーザアニールで形成されるシリコン膜の結晶性には相関関係があり、レーザ光の走査速度一定の条件下では、パワー密度が低いと微細多結晶が形成され、パワー密度の上昇とともにシリコン膜の結晶粒の横方向成長距離が促進される。全ての領域のレーザアニールをレーザ発振器の出力一定で行なう場合、パワー密度を高く設定するとレーザアニール幅は狭くなり、パワー密度を低く設定すれば相対的にレーザアニール幅を広くとれる。即ち、
（１）１枚の表示パネル内で最も面積が広く、かつ低移動度の微細多結晶シリコン膜が要求される画素部５４０を低パワー密度に設定し、レーザ光の幅を広げて広範囲でレーザアニールを行う。
（２）微細多結晶よりもサイズの大きい多結晶のシリコン膜が要求される走査線駆動回路部５４１のレーザアニールでは、レーザ光の幅を狭めることで中程度のパワー密度に設定しレーザアニールを行う。
（３）高移動度が要求される信号線駆動回路部５４２は、更にレーザ光の幅を狭くし、結晶のラテラル成長を促進するのに充分な高パワー密度に設定してレーザアニールを行なう。
上記（１）（２）（３）のようなレーザアニールを施すことができれば、レーザ光出力を無駄なく、効率良く活用しながら、１表示パネル内に性質の異なった結晶のシリコン膜を形成することが可能となる。すなわち、異なったパワー密度、幅のレーザ光を精度良く、短時間で形成する技術が必要となる。このとき、画素部５４０、走査線駆動回路部５４１、信号線駆動回路部５４２の各領域をそれぞれ所望の結晶を得るのに適切なパワー密度に整形するよう設計された複数の回折光学素子を、図２１に示したような方式で保持し、交換しながらアニールを行なうことで、1 表示パネル内に異なった結晶を高効率（高スループット）で形成することができる。
図２４は表示パネルの一画素の構成例を説明する平面図である。表示パネル内の一画素は、画素電極５３１、結晶質半導体膜（シリコン膜）５３２、ゲート電極５３３と、ソース電極５３４、ドレイン電極５３５、ゲート絶縁膜（図示せず）、層間絶縁膜（図示せず）から構成される多結晶シリコン（ｐ−Ｓｉ）薄膜トランジスタ（ＴＦＴ）、走査配線５３６、信号配線５３７、電荷保持のための蓄積容量５３８から構成される。薄膜トランジスタＴＦＴのゲート電極５３３は走査配線５３６に接続され、ソース電極５３４は画素電極５３１に接続される。また、ドレイン電極５３５は信号配線５３７に接続される。
画素電極５３１の部分は、一辺が数百ミクロンと画素領域の大部分を占めている。これに比較すると、シリコン膜からなる半導体膜５３２の領域はおよそ１０μｍ×４μｍ程度と、とても小さい。エキシマレーザを用いたレーザアニールでは複数の表示パネルを多面取りする大サイズのガラス基板全面を一括でアニールする方式が採用されているが、全面をレーザアニールした後のホトリソグラフィ工程で、半導体膜の大部分はエッチングにより除去されるため、エネルギの大部分が無駄になるという欠点がある。
薄膜トランジスタＴＦＴのゲートを形成する領域にのみ、選択的にレーザ光を照射し結晶を形成すれば、エネルギを有効に活用することができ、レーザ光のスキャン回数を大幅に低減することができるので、スループット向上に有効である。画素部５４０内のレーザアニール領域は図２２に示したように、マトリクス状に配列されており、画素部５４０をレーザアニールする際に使用する回折光学素子５０９（図２０）を、このマトリクスの行もしくは列いずれかと同じ間隔でレーザ光を分割するように設計すれば、レーザ光の走査によってゲート形成領域のみを選択的にレーザアニールすることができるため、スループットが大幅に向上する。
また、大サイズの基板を用いた製造プロセスにおいては、表示パネルの品種が異なる場合、１パネルのサイズ、大サイズの基板１枚から取れるパネル数が異なる。すなわち、画素ピッチに違いが生ずるため、画素部をレーザアニールする際に、レーザ光の照射ピッチを変更する必要がある。この様に品種を変更してレーザアニールを行なう際に、複数の回折光学素子を、それぞれ所望のアニールピッチで分割するよう設計し、図２１に示したような方式で保持、交換を行なうことで、品種変更の際の光学系調整時間を大幅に短縮することができる。
上に示した本実施例の方式、すなわち、複数の回折光学素子を交換し、レーザ光のパワー密度を変更しながらレーザアニールを行い、所望のシリコン結晶をパネル内の所望の領域に形成する方式と、回折光学素子を用いてレーザ光を分割し、画素部の所望の領域にのみ選択的にレーザアニールする方式を併用することで、高効率、高スループットの結晶化プロセスを構築することができ、従来技術と比較して、大幅なスループット向上が見込める。
図２５、図２６、図２７は本実施例の製造プロセスの説明図であり、図２６は図２５に続く製造プロセス、図２７は図２６に続く製造プロセスである。図２５〜図２７の（ａ）はレーザアニールのプロセスを説明するための大サイズの基板内に形成される複数パネルのうち、隣接する４パネルを代表として示す模式図、図２５〜図２７の（ｂ）は図２５〜図２７の（ａ）のプロセスにおけるレーザ光の形状とパワー密度の説明図である。
各パネル内には、画素部５５１、走査線駆動回路部５５２、信号線駆動回路部５５３が形成される。本実施例では、任意の１パネル５５０内の画素部５５１には高速駆動が不要な微細多結晶膜を、走査線駆動回路部５５２には画素部よりも高速駆動が可能なトランジスタを形成するための多結晶膜を、信号線駆動回路部５５３には高速駆動が可能なトランジスタを形成するための擬似単結晶膜を形成する。
回折光学素子５７０、５７１、５７２、５７３、５７４は、移動・回転機構を備えた回折光学素子保持・調整機構５７５に固定されており、レーザ光５７６の光軸と回折光学素子５７０の中心が一致するように調整されている。回折光学素子５７０を通して分割、整形されたレーザ光５７７を太矢印の方向に走査する。なお、この走査は一般的にはガラス基板を移動することで行なうが、レーザ光を走査させてもよい。このとき、回折光学素子５７０は、レーザ光５７６を４分割し、画素部５５１内の隣接した４つのゲート領域を同時に照射するように設計されている。
また、回折光学素子５７０により４分割した分割レーザ光５７７は、図２５（ｂ）に示した様に、等しいパワー密度Ｐ１、幅に整形されており、各レーザ光照射で形成される結晶粒サイズ、結晶領域の幅は等しくなる。パワー密度Ｐ１は、図２３に画素ゲート部の結晶表面として示した微細多結晶粒を形成する程度のパワー密度に設定する。また、分割レーザ光５７７の照射ピッチは、画素部５５１内の隣接したゲート領域間のピッチＸ１と一致している。
レーザ光がパネル５５４の画素部５６５内のゲート配置領域５５５に入る時点で、図２０のＥＯモジュレータ５０３にはパワー密度がＰ１となるように電圧が印加され、その状態で走査する。ゲート部分への照射が終了した時点でＥＯモジュレータ５０３の印加電圧は、レーザ光のパワー密度が０（ゼロ）あるいは非晶質シリコン膜に変化を起こさない程度のパワー密度になるよう設定される。
次のゲート領域５５６に入ったときに再びＥＯモジュレータ５０３にはレーザ光のパワー密度がＰ１となるような電圧が印加され、上記と同様にレーザ光の照射が行われ、ゲート領域を通過した時点で、レーザ光のパワー密度を０（ゼロ）あるいは、非晶質シリコン膜に変化が起きない程度になるよう、ＥＯモジュレータ５０３の電圧が設定される。これらの動作を繰り返し、パネル５５４の画素部５６５への照射が終了する。
次に、レーザ光が隣接したパネル５５０の信号線駆動回路部５５３を通過し、画素部５５１の最初のゲート配置領域５５７に入るまで、ＥＯモジュレータ５０３への印加電圧はパワー密度を０（ゼロ）あるいはシリコン膜に変化が起きない程度になるように設定されている。そして、画素部５５１内のゲート配置領域５５７に入った時点で再び照射を開始する。この動作を繰り返し、太矢印方向１ラインの照射が完了すると、レーザ光は走査方向に対して直行方向に移動し、再び同様の照射を開始する。
なお、図２５（ａ）においては、１パネル内の画素部５５１、５６５を１回の走査でレーザアニールするように示してあるが、実際の走査回数は、パネルの画素数と分割したビーム数で決定される。なお、レーザアニールは一定方向に対してのみ行っても、往復走査で行っても、どちらでも良い。一定方向のレーザアニールはレーザ光の照射位置を高精度で設定するのに有利であるが、往復走査の場合はスループットの点で有利である。こうして大サイズのガラス基板全面を走査し、画素部５５１、５６５のレーザアニールが終了する。
次に、複数の回折光学素子を保持している回折光学素子保持・調整機構５７５が回転機構を軸として回転し、レーザ光整形を行なう素子の交換を行なう。回折光学素子保持・調整機構５７５は、回折光学素子５７１の中心がレーザ光軸と一致するまで回転し、一致した時点で回転は終了する。
図２６は本実施例の製造方法の図２５に続く説明図であり、図２６（ａ）は回折光学素子５７１の中心がレーザ光軸と一致した状態でレーザ光５７６によるレーザアニールプロセスを行う図２５（ａ）と同様の模式図、図２６（ｂ）は図２６（ａ）のプロセスにおけるレーザ光の形状とパワー密度の説明図である。
なお、素子を交換する際、回折光学素子保持・調整機構５７５の回転機構の精度を向上させることで、回転作業のみで交換を行なうのが望ましいが、図２０で説明したプロファイラ５１１をレーザ光の照射面上に移動させ、レーザ光のプロファイルを観察しながら素子の交換作業を行ってもよい。
次に、図２６（ａ）の太矢印に示すように、ガラス基板の全面に渡って、走査線駆動回路部５５２のレーザアニールを行なう。この時、回折光学素子５７１により整形されたレーザ光５７８は、図２６（ｂ）に示したように、画素部５５１をレーザアニールした時のパワー密度Ｐ１よりも高パワー密度Ｐ２となるように設定されている。パワー密度が高くなると、レーザアニール幅は減少するが、図２３に走査線駆動回路部の結晶表面として示した多結晶粒のシリコン膜を形成することができる。
レーザ光５７８が、対象となるパネル５５４の走査線駆動回路部５５８に入ると、パワー密度がＰ２になるように図２０のＥＯモジュレータ５０３に電圧が印加され、パワー密度Ｐ２のレーザ光がアニールを開始する。レーザ光５７８が走査線駆動回路部５５８を通過した時点でレーザ光はＥＯモジュレータにより０（ゼロ）あるいは非晶質シリコン膜に変化を起こさない程度の低パワー密度に設定される。その状態でレーザ光は図２６（ａ）の下側のパネル５５４を通過し、上側のパネル５５０に入り、走査線駆動回路部５５２に近づくと、レーザ光５７８のパワー密度がＰ２になるようにＥＯモジュレータ５０３に電圧が印加され、パワー密度Ｐ２のレーザ光がアニールを開始する。走査線駆動回路部５５２を通過した時点でＥＯモジュレータにより０（ゼロ）あるいは非晶質シリコン膜に変化を起こさない程度の低パワー密度に設定される。
この動作を繰り返し、走査方向１ラインの照射が完了すると、レーザ光は走査方向に対して直交する方向に移動し、再び照射を開始する。なお、図２６（ａ）においては、１パネル内の走査線駆動回路部５５２と５５８を２回のレーザ光走査でアニールするように示してあるが、実際の走査回数は、パネル内の走査線駆動回路部の幅と、レーザ光の幅で決定される。なお、このレーザアニールは走査方向に沿った一定方向に対してのみ行っても、往復走査で行っても、どちらでも良い。一定方向のアニールは、照射位置を高精度で設定するのに有利であるが、往復走査の場合はスループットの点で有利である。こうして基板全面を走査し、走査線駆動回路部５５２、５５８のアニールが終了する。
次に、図２７（ａ）に示すように、回折光学素子保持・調整機構５７５が回転機構を軸として回転し、レーザ光整形を行なう回折光学素子の交換を行なう。回折光学素子保持・調整機構５７５は、回折光学素子５７２の中心がレーザ光の光軸と一致するまで回転し、一致した時点で回転は停止する。
次に、ガラス基板の全面に渡って、信号線駆動回路部５６０のレーザアニールを行なう。この時、回折光学素子５７２により整形されたレーザ光５７９は、図２７（ｂ）に示したように、走査線線駆動回路部５５２（５５８）をレーザアニールした時のパワー密度Ｐ２よりも高パワー密度Ｐ３となるように設定されている。レーザ光のパワー密度が高くなると、レーザアニール幅は減少するが、図２３に信号線駆動回路部の結晶表面として示したラテラル成長した多結晶粒のシリコン膜（横方向成長多結晶シリコン膜）を形成するのに十分なパワー密度である。
レーザ光５７９は、図２７（ａ）中に太矢印で示したように、前記した走査線駆動回路部の走査方向と直交する方向に走査する。この場合、レーザ光あるいはステージ５１５（図２０）を先程の走査線駆動回路部のレーザアニール時の走査方向と直交する方向に走査するか、あるいは、走査線駆動回路部のレーザアニールが終了した後、信号線駆動回路部５６０（５５３）のレーザアニールを行なう前に、ガラス基板を搬送ロボット（図示せず）によりステージ上に９０度回転させて載置し、レーザ光あるいはステージを走査線駆動回路部の走査方向と平行な方向に走査するか、どちらの方式を用いてもよい。
回折光学素子５７２により整形されたレーザ光５７９の走査が対象となるパネル５５９の信号線駆動回路部５６０に入ると、図２７（ｂ）に示したように、パワー密度がＰ３になるようにＥＯモジュレータ５０３（図２０）に電圧が印加され、パワー密度Ｐ３のレーザ光がアニールを開始する。信号線駆動回路部５６０を通過した時点でＥＯモジュレータ５０３により０（ゼロ）あるいは非晶質シリコン膜に変化を起こさない程度の低パワー密度に設定される。その状態でレーザ光は図２７（ａ）の左側のパネル５５９を通過し、右側のパネル５５０に入り、その信号線駆動回路部５５３に近づくと、パワー密度がＰ３になるようにＥＯモジュレータ５０３に電圧が印加され、パワー密度Ｐ３のレーザ光がアニールを開始する。信号線駆動回路部５５３を通過した時点でＥＯモジュレータ５０３により０（ゼロ）あるいは非晶質シリコン膜に変化を起こさない程度の低パワー密度に設定される。この動作を繰り返し、レーザ光の走査の１ライン照射が完了すると、レーザ光は走査方向に対して直交する方向に移動し、再び照射を開始する。
なお、図２７（ａ）においては、１パネル内の信号線駆動回路部５５３、５６０を３回のレーザ光走査でレーザアニールするように示してあるが、実際の走査回数は、パネル内の信号線駆動回路部５５３、５６０の幅と、レーザ光５７９の幅で決定される。なお、このレーザアニールは前記の走査と同様に一定方向に対してのみ行っても、往復走査で行っても、どちらでも良い。一定方向のアニールは、照射位置を高精度で設定するのに有利であるが、往復走査の場合は、スループットの点で有利である。こうして基板全面を走査し、信号線駆動回路部５５３、５６０のアニールが終了する。
図２８は本実施例によるレーザアニールを施したパネルを説明する模式図である。図２８の任意の１パネル５５０を用いて説明すると、パネル５５０内の画素部５５１内の薄膜トランジスタのゲート配置領域５５７には選択的に微細多結晶粒が形成され、走査線駆動回路部５５２には多結晶粒が形成され、信号線駆動回路部５５３にはラテラル成長した擬似単結晶粒が形成されている。
本実施例によっても、画素部を構成するスイッチング用の薄膜トランジスタが形成される領域、駆動回路を含む周辺回路が形成される領域など、それぞれの薄膜トランジスタを構成するシリコン膜の要求性能に応じた性能にアニールして高い歩留まりで表示パネルを製造することができる。
次に、表示パネルの品種を変更してレーザアニールを行なう実施例５の場合について説明する。図２９は本発明の実施例５の製造プロセスの説明図であり、図２９（ａ）はレーザアニールのプロセスを説明するための大サイズの基板内に形成される複数パネルのうち、隣接する４パネルを代表として示す模式図、図２９（ｂ）は図２９（ａ）のプロセスにおけるレーザ光の形状とパワー密度の説明図である。
図２９には示さないが、前記した実施例４の手順と同様に、複数の回折光学素子５７０〜５７４を保持している保持・調整機構５７５が回転機構を軸として回転し、レーザ光の整形を行なう回折光学素子の交換を行なう。この保持・調整機構５７５は、選択した回折光学素子５７３の中心がレーザ光５７６の光軸と一致するまで回転し、一致した時点で回転は停止する。図２９（ａ）に示すように、ここでの表示パネルは前記実施例の表示パネルとは品種が異なり、レーザアニールする対象となる１パネル内の画素ピッチがＸ２であるものとする。回折光学素子５７３はレーザ光５７６を４分割し、分割されたレーザ光５８０の間隔が、隣接した画素部の薄膜トランジスタを構成するゲート領域間のピッチＸ２と一致するよう設計されている。
なお、本実施例では、レーザ光の分割数を４としたが、実際の分割数はレーザ光出力と分割した１レーザ光当りの結晶化に要するパワー密度で決まる。また、パワー密度は図２９（ｂ）に示したように前記した画素部のゲート領域に形成した場合のパワー密度Ｐ１に設定するが、異なるパワー密度、およびレーザ光幅に設定してもよい。任意の１パネル５６１を用いてアニールプロセスを説明すると、前記実施例と同様に、ＥＯモジュレータ５０３（図２０）でレーザ光を変調しながら、パネル５６１内の画素部５６２のゲート配置領域のみを選択的に分割したレーザ光５８０を照射し、レーザアニールする。ガラス基板内の画素部５６２のレーザアニールを全て終了したなら、回折光学素子の交換を行って走査線駆動回路部５６３、信号線駆動回路部５６４のレーザアニールを行なう。
なお、本実施例では、レーザアニールする順序を、画素部５６２→走査線駆動回路部５６３→信号線駆動回路部５６４の順に行なったが、この順序は変更してもよい。以上のように、複数の回折光学素子を交換しながら、１パネル内に異なる結晶を高スループットで形成する。本実施例によっても、画素部を構成するスイッチング用の薄膜トランジスタが形成される領域、駆動回路を含む周辺回路が形成される領域など、それぞれの薄膜トランジスタを構成するシリコン膜の要求性能に応じた性能にアニールして高い歩留まりで表示パネルを製造することができる。
更に本発明の別の実施例について説明する。実施例６は前記実施例とは異なり、発振器として時間変調した固体連続発振レーザと固体パルスレーザを併用し、光学系中に配置した回折光学素子を交換することでレーザ光整形を行い、整形したレーザ光を基板に照射して、１パネル内に異なった結晶性の結晶を形成する。
図３０は本発明による表示パネルの製造方法の実施例６を説明するレーザアニール装置の構成図である。このレーザアニール装置の構成は、基本的には図２０と同様である。図２０とは、連続発振レーザ５０１から出力される連続発振レーザ光５８２のアニール光学系中に偏光ビームスプリッタ５１８を配置して、固体パルスレーザ光５８３を連続発振レーザ光の光軸に導入し、同じ整形光学系で整形するようにした点で異なる。連続発振レーザ５０１と固体パルスレーザ５１７の光軸は、偏光ビームスプリッタ５１８以降は完全に一致している。また、固体パルスレーザ５１７と偏光ビームスプリッタ５１８の光軸中に、レーザ光５８３の出力を調整するエネルギ調整機構（ＮＤフィルタ）５８０、連続発振レーザ光５８２と固体パルスレーザ光５８３の回折光学素子上のビーム径を一致させる為のビームエキスパンダ５８１を配置する点も図２０と異なる。
偏光ビームスプリッタ５１８の下流には、ビームスプリッタ５１９とレーザ光出力モニタ５０８を図３０に示したように配置してレーザ光出力をモニタする。本実施例では、連続発振レーザ光と固体パルスレーザ光の光軸を一致させてアニールを行なう例について説明しているが、連続発振レーザ光の光学系と、パルスレーザ光の光学系を分けて構成し、ステージ５１５を移動することでレーザの切り替えを行ってもよい。回折光学素子５０９により、所望の分割数で所望の矩形形状に整形されたレーザ光５１６は、ガラス基板５１４上に形成された非晶質シリコン膜５１３に照射される。
レーザ光５１６をガラス基板上５１４に照射する際の自動焦点光学系、パネル表面観察光学系については、前記の実施例５と同様である。ただし、前記実施例では、図１で説明したような対物レンズ１１を使用し、試料表面観察系と照射系を同時に行なう例を記載しているが、対物レンズ１１による観察光学系と照射系が独立して存在してもよい。
一般的に、パルスレーザでシリコン膜のアニールを行なう場合、レーザ光のパルス幅と、形成される多結晶膜の結晶性には相関がある。パルス幅が数十ナノ秒（ｎｓ）程度のレーザ光を非晶質シリコン膜に照射すると、シリコン膜は溶融、再凝固過程を経由して多結晶化し、図２３で説明した様な微細多結晶粒、多結晶粒が形成される。結晶粒のサイズは、レーザ光の波長、パルス幅、多重照射回数に依存しており、最適なパラメータを選択してレーザアニールを行うと、数１００ｎｍ程度の大きさの結晶で構成される多結晶シリコン膜が得られる。
上記のように、非晶質シリコン膜のレーザアニール工程に広く採用されているエキシマレーザはパルス間のエネルギのバラツキが大きいためプロセスマージンが狭く、さらにエネルギのバラツキはアニールで得られた多結晶膜を用いて形成したトランジスタの性能バラツキに直結する。これに対して、固体パルスレーザはパルス間のエネルギのバラツキが小さく、プロセスマージンが広く、さらに安定して同一性能の多結晶シリコン膜を得ることができるため、従来技術であるエキシマレーザアニールの代替として採用し、画素トランジスタ形成に適用することができる。回折光学素子を用いて画素部に最適な多結晶を形成するエネルギ密度で、パルスレーザ光を整形、分割し画素部ゲート領域を選択的にアニールすれば、前記実施例で説明した連続発振固体レーザによる画素部アニールと同様に、高効率（高スループット）で安定した多結晶膜が得られる。
本実施例によっても、画素部を構成するスイッチング用の薄膜トランジスタが形成される領域、駆動回路を含む周辺回路が形成される領域など、それぞれの薄膜トランジスタを構成するシリコン膜の要求性能に応じた性能にアニールして高い歩留まりで表示パネルを製造することができる。
本発明の表示パネルの製造方法を実施するのに好適なレーザアニール装置の光学系および制御系の一構成例を説明する模式図である。 線状ビームをガラス基板上に照射する方法を説明する模式図である。 膜欠陥あるいは付着物起因で発生するシリコン膜の凝集の説明図である。 従来技術でアニールした場合のシリコン膜の凝集発生の説明図である。 本発明による表示パネルの製造方法の実施例１でアニールした場合のシリコン膜の凝集発生の説明図である。 照射するレーザ光の走査速度とパワー密度により形成されるシリコン膜の結晶の様子の説明図である。 本発明による表示パネルの製造方法の実施例１によるレーザ光の走査とシリコン膜の横方向成長多結晶膜の説明図である。 本発明による表示パネルの製造方法の実施例１により横方向成長多結晶膜に改質したシリコン結晶に作り込む薄膜トランジスタの配置を説明する模式図である。 本発明による表示パネルの製造方法の実施例１によるレーザ光の走査とシリコン膜の粒状多結晶膜の説明図である。 本発明による表示パネルの製造方法の実施例１により粒状多結晶膜に改質したシリコン結晶に作り込む薄膜トランジスタの配置を説明する模式図である。 本発明による表示パネルの製造方法の実施例１を説明するステージ移動と照射レーザ光のパワー密度の関係の説明図である。 本発明による表示パネルの製造方法の実施例２を説明するステージ移動と照射レーザ光のパワー密度の関係の説明図である。 本発明による表示パネルの製造方法の実施例３を説明するステージ移動と照射レーザ光のパワー密度の関係の説明図である。 本発明を適用する表示パネルとしての液晶表示パネル（ＬＣＤ）パネルの製造工程の説明図である。 図１４のレーザアニール工程の説明図である。 図１４のＬＣＤ（パネル）工程とモジュール工程を説明する斜視図である。 液晶表示パネルの構造例を説明する画素部の一画素付近の要部断面図である。 有機ＥＬ表示パネルの製造工程を示す製造工程の説明図である。 完成した有機ＥＬ表示パネルの構造例を説明する画素部の一画素付近の要部断面図である。 本発明による表示パネルの製造方法の実施例４を説明するレーザアニール装置の構成図である。 回折光学素子を用いたビーム整形素子部の構成図である。 １パネル内でのアニールを要する領域を説明する模式図である。 図２２における画素部と走査線駆動回路部および信号線駆動回路部との３つの領域それぞれで必要とされるシリコン膜の結晶の特徴の説明図である。 表示パネルの一画素の構成例を説明する平面図である。 本発明の実施例４の製造プロセスの説明図である。 本発明の実施例４の製造プロセスの図２５に続く説明図である。 本発明の実施例４の製造プロセスの図２６に続く説明図である。 本発明の実施例４によるレーザアニールを施したパネルを説明する模式図である。 本発明の実施例５の製造プロセスの説明図である。 本発明の実施例６の製造方法を説明するレーザアニール装置の構成図である。
符号の説明
１・・・ＬＤ電源、２・・・光ファイバ、３・・・ＬＤ励起連続発振固体レーザ、５・・・透過率連続可変フィルタ、６・・・ＥＯモジュレータ、７・・・ホモジナイザ、８・・・電動矩形スリット、９・・・ステージ、１０・・・ガラス基板、１１・・・対物レンズ、１２・・・リニアエンコーダ、１５・・・ＥＯモジュレータ駆動ドライバ、１６・・・制御装置、１７，１８・・・照明光源、１９・・・ＴＶカメラ、４０・・・線状に集光したレーザ光、５０・・・個別のパネルを構成する絶縁基板、５１・・・画素部、５２・・・・走査線駆動回路部、５３・・・・信号線駆動回路部、５４・・・・その他周辺回路部、１００・・・非晶質シリコン基板、５０１・・・ＬＤ励起連続発振固体レーザ、５０２・・・エネルギ調整機構、５０３・・・ＥＯモジュレータ、５０４・・・パルスジェネレータ、５０５・・・偏光ビームスプリッタ、５０７・・・調整用ミラー、５０８・・・レーザ光出力モニタ、５０９・・・回折光学素子、５１１・・・ビームプロファイラ、５１３・・・非晶質シリコン膜、５１５・・・ステージ、５１６・・・整形されたレーザ光、５１７・・・ＬＤ励起固体パルスレーザ、５１８・・・偏光ビームスプリッタ、５１９・・・ビームスプリッタ、５２０〜５２４・・・回折光学素子、５２５・・・回折光学素子の保持・調整機構、５２６・・・素子回転機構、５４０・・・画素部、５４１・・・走査線駆動回路部、５４２・・・信号線駆動回路部、５８０・・・エネルギ調整機構、５８１・・・ビームエキスパンダ。

Claims (21)

  1. 表示パネルを構成する絶縁基板上に非晶質シリコン膜を形成する工程と、該非晶質シリコン膜上にレーザ光を照射して多結晶シリコン膜に変換する工程と、該多結晶シリコン膜に薄膜トランジスタを作り込む工程を含む表示パネルの製造方法であって、
    前記絶縁基板内の画素領域および周辺回路領域に時間変調した連続発振レーザ光を溶融再凝固過程を経て横方向成長可能なパワー密度で、かつ同一走査速度で照射して前記走査方向に沿った横方向成長多結晶膜を形成し、
    前記横方向成長多結晶膜に前記薄膜トタンジスタを作り込むことを特徴とする表示パネルの製造方法。
  2. 表示パネルを構成する絶縁基板上に非晶質シリコン膜を形成する工程と、該非晶質シリコン膜上にレーザ光を照射して多結晶シリコン膜に変換する工程と、該多結晶シリコン膜に薄膜トランジスタを作り込む工程を含む表示パネルの製造方法であって、
    前記レーザ光が時間変調した連続発振レーザ光であり、同一の前記絶縁基板内では前記レーザ光を複数のパワー密度、かつ同一走査速度で照射し、同一の前記絶縁基板内の複数の領域にそれぞれ異なる結晶状態の多結晶シリコン膜を形成し、
    前記それぞれ異なる結晶状態の多結晶シリコン膜に前記薄膜トランジスタを作り込むことを特徴とする表示パネルの製造方法。
  3. 表示パネルを構成する絶縁基板上に非晶質シリコン膜を形成する工程と、該非晶質シリコン膜上にレーザ光を照射して多結晶シリコン膜に変換する工程と、該多結晶シリコン膜に薄膜トランジスタを作り込む工程を含む表示パネルの製造方法であって、
    前記レーザ光が時間変調した連続発振レーザ光であり、同一の前記絶縁基板内にレーザ光を第一のパワー密度と第二のパワー密度の２段階のパワー密度で、かつ同一走査速度で照射し、
    同一の前記絶縁基板の第一の領域に第一のパワー密度で第一の多結晶膜を形成し、第二の領域に第二のパワー密度で第二の多結晶膜を形成し、
    前記第一の多結晶膜と前記第二の多結晶膜に前記薄膜トランジスタを作り込むことを特徴とする表示パネルの製造方法。
  4. 前記第一の領域が画素領域および走査線駆動回路領域で、前記第一の多結晶膜が粒状微細多結晶膜であり、
    前記第二の領域が信号線駆動回路を含む領域で、前記第二の多結晶膜が横方向成長多結晶膜であることを特徴とする請求項３に記載の表示パネルの製造方法。
  5. 前記第一の領域が画素領域で、前記第一の多結晶膜が粒状微細多結晶膜であり、
    前記第二の領域が走査線および信号線駆動回路を含む領域で、前記第二の多結晶膜が横方向成長多結晶膜であることを特徴とする請求項３に記載の表示パネルの製造方法。
  6. 表示パネルを構成する絶縁基板上に非晶質シリコン膜を形成する工程と、該非晶質シリコン膜上にレーザ光を照射して多結晶シリコン膜に変換する工程と、該多結晶シリコン膜に薄膜トランジスタを作り込む工程を含む表示パネルの製造方法であって、
    前記レーザ光が時間変調した連続発振レーザ光であり、
    同一の前記絶縁基板内に前記レーザ光を３段階のパワー密度で、かつ同一走査速度で照射し、
    同一の前記絶縁基板の第一の領域に第一のパワー密度で第一の多結晶膜を形成し、第二の領域に第二のパワー密度で第二の多結晶膜を形成し、第三の領域に第三のパワー密度で第三の多結晶膜を形成し、
    前記第一の多結晶膜、第二の多結晶膜、第三の多結晶膜に前記薄膜トランジスタを作り込むことを特徴とする表示パネルの製造方法。
  7. 前記第一の領域が画素領域で、前記第一の多結晶膜が粒状微細多結晶膜であり、
    前記第二の領域が走査線駆動回路領域で、前記第二の多結晶膜が横方向成長多結晶膜であり、
    前記第三の領域が信号線駆動回路を含む領域で、前記第三の多結晶膜が横方向成長多結晶膜であり、
    前記第三の領域の結晶粒が前記第二の領域の結晶粒より大きいことを特徴とする請求項６に記載の表示パネルの製造方法。
  8. 表示パネルを構成する絶縁基板上に非晶質シリコン膜を形成する工程と、該非晶質シリコン膜上にレーザ光を照射して多結晶シリコン膜に変換する工程と、該多結晶シリコン膜に薄膜トランジスタを形成する工程を含む表示パネルの製造方法であって、
    前記レーザ光が時間変調した連続発振レーザ光であり、
    前記レーザ光をｍ種類（ｍは自然数）の回折光学素子によりｍ段階のパワー密度で線状に整形した後、前記非晶質シリコン膜に照射し、
    同一の前記絶縁基板内のｍ種類の領域にｍ種類の多結晶膜を形成し、
    前記ｍ種類の領域のそれぞれに前記薄膜トランジスタを作り込むことを特徴とする表示パネルの製造方法。
  9. 少なくとも一種類以上の前記領域に対して、回折光学素子でｎ分割( ｎは自然数) に整形されたレーザ光を照射して多結晶膜をｎ個同時に形成し、
    前記多結晶膜が粒状微細多結晶膜であることを特徴とする請求項８に記載の表示パネルの製造方法。
  10. 前記ｍが２のとき、
    前記第一の領域が画素領域で、前記第一の多結晶膜が粒状微細多結晶膜であり、
    前記第二の領域が走査線駆動回路領域および信号線駆動回路を含む領域で、前記第二の多結晶膜が横方向成長多結晶膜であることを特徴とする請求項８または９に記載の表示パネルの製造方法。
  11. 前記ｍが３のとき、
    前記第一の領域が画素領域で、前記第一の多結晶膜が粒状微細多結晶膜であり、
    前記第二の領域が走査線駆動回路領域で、前記第二の多結晶膜が横方向成長多結晶膜であり、
    前記第三の領域が信号線駆動回路領域で、前記第三の多結晶膜が横方向成長多結晶膜であり、
    前記第三の領域の結晶粒が前記第二の領域の結晶粒より大きいことを特徴とする請求項８または９に記載の表示パネルの製造方法。
  12. 表示パネルを構成する絶縁基板上に非晶質シリコン膜を形成する工程と、該非晶質シリコン膜上にレーザ光を照射して多結晶シリコン膜に変換する工程と、該多結晶シリコン膜に薄膜トランジスタを作り込む工程を含む表示パネルの製造方法であって、
    前記レーザ光が固体パルスレーザ光と時間変調した連続発振レーザ光であり、
    回折光学素子を用いて前記レーザ光を３段階のパワー密度で照射し、
    第一の回折光学素子で前記固体パルスレーザ光をｎ分割( ｎは自然数) し、第一の領域に第一のパワー密度で照射して第一の多結晶膜をｎ個同時に形成し、
    第二の回折光学素子により前記連続発振レーザ光を第二の領域に第二のパワー密度で照射して第二の多結晶膜を形成し、
    第三の回折光学素子により前記連続発振レーザ光を第三の領域に第三のパワー密度で照射して第三の多結晶膜を形成することを特徴とする表示パネルの製造方法。
  13. 前記第一の領域が画素領域で、前記第一の多結晶膜が粒状微細多結晶膜であり、
    前記第二の領域が走査線駆動回路領域で、前記第二の多結晶膜が横方向成長多結晶膜であり、
    前記第三の領域が信号線駆動回路領域で、前記第三の多結晶膜が横方向成長多結晶膜であり、
    前記第三の領域の結晶粒が、前記第二の結晶粒よりも大きいことを特徴とする請求項１２に記載の表示パネルの製造方法。
  14. 絶縁基板上に形成した非晶質シリコン膜をレーザ光の照射で多結晶化した多結晶シリコン膜に作り込んだ薄膜トランジスタを駆動回路部と画素部に有する表示パネルであって、
    前記駆動回路部および前記画素部の薄膜トランジスタを構成する前記多結晶シリコン膜の表面粗さの最大値が、共に３０ｎｍ以下であることを特徴とする表示パネル。
  15. 絶縁基板上に薄膜トランジスタで構成された画素部と走査線駆動回路部および信号線駆動回路部を有する表示パネルであって、
    前記画素部と走査線駆動回路部および信号線駆動回路部それぞれを構成する前記薄膜トランジスタが多結晶シリコン膜に作り込まれており、
    前記薄膜トランジスタを構成する多結晶シリコン膜が、少なくとも２種類の大きさの結晶粒のいずれかで構成されていることを特徴とする表示パネル。
  16. 前記画素部の薄膜トランジスタを構成する多結晶シリコン膜が粒状微細結晶膜であり、前記走査線駆動回路部および信号線駆動回路部の薄膜トランジスタを構成する多結晶シリコン膜が大粒径帯状多結晶膜であることを特徴とする請求項１５に記載の表示パネル。
  17. 前記画素部と前記走査線駆動回路部の薄膜トランジスタを構成する多結晶シリコン膜が粒状微細結晶膜であり、
    前記信号線駆動回路部の薄膜トランジスタを構成する多結晶シリコン膜が大粒径帯状多結晶膜であることを特徴とする請求項１５に記載の表示パネル。
  18. 絶縁基板上に薄膜トランジスタで構成された画素部と走査線駆動回路部および信号線駆動回路部を有する表示パネルであって、
    前記画素部と走査線駆動回路部および信号線駆動回路部それぞれの前記薄膜トランジスタを構成する多結晶シリコン膜が、少なくとも２種類の移動度を有する多結晶シリコン膜のいずれかで構成されていることを特徴とする表示パネル。
  19. 前記画素部の薄膜トランジスタを構成する多結晶シリコン膜の移動度が１０〜２００ｃｍ２／Ｖｓであり、前記走査線駆動回路部および信号線駆動回路部の薄膜トランジスタを構成する多結晶シリコン膜の移動度が２００ｃｍ２／Ｖｓ以上であることを特徴とする請求項１８に記載の表示パネル。
  20. 前記画素部と前記走査線駆動回路部の薄膜トランジスタを構成する多結晶シリコン膜の移動度が１０〜２００ｃｍ２／Ｖｓであり、
    前記信号線駆動回路部の薄膜トランジスタを構成する多結晶シリコン膜の移動度が２００ｃｍ２／Ｖｓ以上であることを特徴とする請求項１８に記載の表示パネル。
  21. 前記画素部の薄膜トランジスタを構成する多結晶シリコン膜の移動度が１０〜２００ｃｍ２／Ｖｓであり、
    前記走査線駆動回路の薄膜トランジスタを構成する多結晶シリコン膜の移動度が２００〜４００ｃｍ２／Ｖｓであり、
    前記信号線駆動回路のトランジスタを形成する多結晶シリコン膜の移動度が４００ｃｍ２／Ｖｓ以上であることを特徴とする請求項１５に記載の表示装パネル。

































JP2003333090A 2003-09-25 2003-09-25 表示パネルの製造方法及び表示パネル Expired - Fee Related JP4413569B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003333090A JP4413569B2 (ja) 2003-09-25 2003-09-25 表示パネルの製造方法及び表示パネル
TW093117979A TWI271690B (en) 2003-09-25 2004-06-21 Display panel and method for manufacturing the same
KR1020040055940A KR100692326B1 (ko) 2003-09-25 2004-07-19 표시 패널의 제조 방법 및 표시 패널
CNB2004100563239A CN100552749C (zh) 2003-09-25 2004-08-06 显示屏的制造方法及显示屏
US10/914,333 US7183148B2 (en) 2003-09-25 2004-08-10 Display panel and method for manufacturing the same
US11/675,223 US20070131962A1 (en) 2003-09-25 2007-02-15 Display panel and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003333090A JP4413569B2 (ja) 2003-09-25 2003-09-25 表示パネルの製造方法及び表示パネル

Publications (2)

Publication Number Publication Date
JP2005099427A true JP2005099427A (ja) 2005-04-14
JP4413569B2 JP4413569B2 (ja) 2010-02-10

Family

ID=34373114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003333090A Expired - Fee Related JP4413569B2 (ja) 2003-09-25 2003-09-25 表示パネルの製造方法及び表示パネル

Country Status (5)

Country Link
US (2) US7183148B2 (ja)
JP (1) JP4413569B2 (ja)
KR (1) KR100692326B1 (ja)
CN (1) CN100552749C (ja)
TW (1) TWI271690B (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347764A (ja) * 2005-07-19 2005-12-15 Hitachi Ltd 画像表示装置の製造方法
JP2006332323A (ja) * 2005-05-26 2006-12-07 Hitachi Displays Ltd 画像表示装置とその製造方法
JP2006339630A (ja) * 2005-05-02 2006-12-14 Semiconductor Energy Lab Co Ltd レーザ照射装置、およびレーザ照射方法
JP2006344844A (ja) * 2005-06-10 2006-12-21 Sony Corp レーザ処理装置
JP2007036080A (ja) * 2005-07-29 2007-02-08 Mitsubishi Electric Corp レーザアニール装置
US7619251B2 (en) 2005-05-26 2009-11-17 Hitachi Displays, Ltd. Laser crystallization method suppressing propagation of cracks forming a display device
JP2010056433A (ja) * 2008-08-29 2010-03-11 Hitachi Displays Ltd 平面表示装置の製造方法
JP2011165717A (ja) * 2010-02-04 2011-08-25 Hitachi Displays Ltd 表示装置及び表示装置の製造方法
JP2012152822A (ja) * 2011-01-21 2012-08-16 Leister Technologies Ag 加工用レーザ光スポットの調整方法及びその装置
US8395084B2 (en) 2005-05-02 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and laser irradiation method
JP2013113969A (ja) * 2011-11-28 2013-06-10 Ntn Corp 欠陥修正装置
US9296068B2 (en) 2004-03-26 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and laser irradiation apparatus
JP6079844B1 (ja) * 2015-09-07 2017-02-15 凸版印刷株式会社 フィルムへのレーザー加工方法
WO2017043030A1 (ja) * 2015-09-07 2017-03-16 凸版印刷株式会社 レーザー加工装置
WO2019031252A1 (ja) * 2017-08-10 2019-02-14 株式会社ブイ・テクノロジー レーザ照射装置、投影マスク、レーザ照射方法およびプログラム

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4838982B2 (ja) * 2004-01-30 2011-12-14 株式会社 日立ディスプレイズ レーザアニール方法およびレーザアニール装置
JP2005277007A (ja) * 2004-03-24 2005-10-06 Hitachi Ltd 多結晶半導体膜製造方法とその装置および画像表示パネル
US7253376B2 (en) * 2005-01-21 2007-08-07 Ultratech, Inc. Methods and apparatus for truncating an image formed with coherent radiation
KR101200444B1 (ko) 2005-07-14 2012-11-12 삼성디스플레이 주식회사 박막트랜지스터와 이를 이용한 박막트랜지스터 기판 및 그제조방법 및 액정표시장치
JP2007110064A (ja) * 2005-09-14 2007-04-26 Ishikawajima Harima Heavy Ind Co Ltd レーザアニール方法及び装置
US7491559B2 (en) * 2005-11-08 2009-02-17 Au Optronics Corporation Low-temperature polysilicon display and method for fabricating same
EP1993781A4 (en) 2006-02-03 2016-11-09 Semiconductor Energy Lab Co Ltd METHOD FOR MANUFACTURING MEMORY ELEMENT, LASER IRRADIATION APPARATUS, AND LASER IRRADIATION METHOD
KR100741110B1 (ko) * 2006-02-15 2007-07-19 삼성에스디아이 주식회사 광 파이버 및 플라즈마 디스플레이 패널의 전극 형성 방법
US8580700B2 (en) * 2006-02-17 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI298183B (en) * 2006-05-16 2008-06-21 Ind Tech Res Inst Method for forming poly-silicon film
KR100841372B1 (ko) * 2006-12-19 2008-06-26 삼성에스디아이 주식회사 박막트랜지스터 및 이의 제조방법
JP5126471B2 (ja) * 2007-03-07 2013-01-23 株式会社ジャパンディスプレイイースト 平面表示装置の製造方法
US8716850B2 (en) * 2007-05-18 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20110104480A1 (en) 2008-02-19 2011-05-05 Steven Malekos Targets and processes for fabricating same
US8030218B2 (en) 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
EP2290693A4 (en) * 2008-05-29 2013-02-27 Sharp Kk SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
DE102008029946A1 (de) * 2008-06-26 2009-12-31 Limo Patentverwaltung Gmbh & Co. Kg Scannvorrichtung für einen Laserstrahl
KR101482635B1 (ko) * 2008-08-01 2015-01-21 삼성디스플레이 주식회사 게이트 구동 회로, 이를 갖는 표시 장치 및 표시 장치의제조 방법
TWI464880B (zh) * 2008-09-04 2014-12-11 Au Optronics Corp 薄膜電晶體陣列基板及其製作方法
GB201014778D0 (en) * 2010-09-06 2010-10-20 Baird Brian W Picosecond laser beam shaping assembly and a method of shaping a picosecond laser beam
US8610970B1 (en) * 2011-08-20 2013-12-17 Darwin Hu Liquid crystal display (LCD) scanners
JP5453372B2 (ja) * 2011-10-26 2014-03-26 シャープ株式会社 ポリシリコン結晶膜の検査方法および検査装置
KR101901362B1 (ko) * 2011-11-07 2018-09-27 삼성디스플레이 주식회사 결정화 장치, 결정화 방법 및 유기 발광 표시 장치의 제조 방법
US8669166B1 (en) * 2012-08-15 2014-03-11 Globalfoundries Inc. Methods of thinning and/or dicing semiconducting substrates having integrated circuit products formed thereon
FR3006068B1 (fr) * 2013-05-24 2015-04-24 Saint Gobain Procede d'obtention d'un substrat
KR102117103B1 (ko) 2013-09-17 2020-06-01 삼성디스플레이 주식회사 터치 스크린 패널 일체형 표시장치
WO2015119459A1 (ko) * 2014-02-07 2015-08-13 한국기계연구원 위조방지 패턴 생성 장치 및 그 방법, 위조방지 패턴 감지 장치 및 그 방법
PL3165614T3 (pl) * 2014-07-03 2023-07-24 Nippon Steel Corporation Zastosowanie urządzenia do obróbki laserowej i sposób wytwarzania blachy cienkiej ze stali elektromagnetycznej o ziarnach zorientowanych
BR112016030522B1 (pt) * 2014-07-03 2019-11-05 Nippon Steel & Sumitomo Metal Corp aparelho de processamento a laser
KR102213662B1 (ko) * 2014-08-22 2021-02-08 삼성전자주식회사 음향광학 소자 어레이
US20170362697A1 (en) * 2015-01-28 2017-12-21 Siltectra Gmbh Transparent and highly stable screen protector
KR101821239B1 (ko) * 2015-09-04 2018-01-24 주식회사 이오테크닉스 접착제 제거장치 및 방법
JP6689631B2 (ja) * 2016-03-10 2020-04-28 浜松ホトニクス株式会社 レーザ光照射装置及びレーザ光照射方法
KR102285441B1 (ko) * 2017-03-07 2021-08-03 주식회사 비아트론 화이버 레이저와 폴리곤 스캐너를 이용한 실리콘 박막 결정화 방법
DE102018219032A1 (de) * 2018-08-17 2020-02-20 Denise Bennewitz Bauteiledruckverfahren und Vorrichtungen hierfür
KR102238080B1 (ko) * 2019-11-27 2021-04-08 인하대학교 산학협력단 레이저 어닐 장치 및 방법

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997023806A1 (en) * 1995-12-26 1997-07-03 Seiko Epson Corporation Active matrix substrate, production method of active matrix substrate, liquid crystal display device and electronic equipment
JPH09293687A (ja) * 1996-04-26 1997-11-11 Mitsubishi Electric Corp 低温ポリシリコン薄膜トランジスタのレーザアニーリング方法
JP2001023899A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
JP2002261015A (ja) * 1997-12-17 2002-09-13 Matsushita Electric Ind Co Ltd 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
JP2002359195A (ja) * 2001-06-01 2002-12-13 Fujitsu Ltd 半導体装置の製造方法
JP2003086505A (ja) * 2000-08-25 2003-03-20 Fujitsu Ltd 半導体装置の製造方法及び半導体製造装置
JP2003124136A (ja) * 2001-10-10 2003-04-25 Hitachi Ltd レーザアニール方法およびレーザアニール装置並びにｔｆｔ基板
JP2003179068A (ja) * 2001-12-12 2003-06-27 Hitachi Ltd 画像表示装置およびその製造方法
JP2003209065A (ja) * 2001-11-09 2003-07-25 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置、半導体装置の生産システム並びに電子機器
WO2003071344A1 (en) * 2002-02-25 2003-08-28 Orbotech Ltd. Method for manufacturing flat panel display substrates
JP2003309080A (ja) * 2002-04-17 2003-10-31 Sharp Corp アニール処理された基板表面を平滑化する方法及びレーザーアニール処理用マスク
JP2005064078A (ja) * 2003-06-18 2005-03-10 Advanced Lcd Technologies Development Center Co Ltd 半導体薄膜の結晶化方法並びに結晶化装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW215967B (en) * 1992-01-17 1993-11-11 Seiko Electron Co Ltd MOS Poly-Si thin film transistor with a flattened channel interface and method of producing same
US5372836A (en) * 1992-03-27 1994-12-13 Tokyo Electron Limited Method of forming polycrystalling silicon film in process of manufacturing LCD
JPH1174536A (ja) * 1997-01-09 1999-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
KR100710621B1 (ko) * 2000-03-08 2007-04-24 엘지.필립스 엘시디 주식회사 박막트랜지스터형 어레이기판의 액티브층 제조방법
US6611248B2 (en) * 2000-05-31 2003-08-26 Casio Computer Co., Ltd. Shift register and electronic apparatus
US6451631B1 (en) * 2000-08-10 2002-09-17 Hitachi America, Ltd. Thin film crystal growth by laser annealing
JP4925528B2 (ja) * 2000-09-29 2012-04-25 三洋電機株式会社 表示装置
JP4744700B2 (ja) * 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
JP3860444B2 (ja) 2001-08-28 2006-12-20 住友重機械工業株式会社 シリコン結晶化方法とレーザアニール装置
KR20040055940A (ko) 2002-12-23 2004-06-30 경원엔터프라이즈 주식회사 무세제 세탁기용 세탁수 생성장치
TW578310B (en) * 2003-04-02 2004-03-01 Au Optronics Corp Low temperature poly silicon thin film transistor and method of forming poly silicon layer of the same
CN1265430C (zh) * 2003-04-09 2006-07-19 友达光电股份有限公司 低温多晶硅薄膜晶体管及其多晶硅层的制造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997023806A1 (en) * 1995-12-26 1997-07-03 Seiko Epson Corporation Active matrix substrate, production method of active matrix substrate, liquid crystal display device and electronic equipment
JPH09293687A (ja) * 1996-04-26 1997-11-11 Mitsubishi Electric Corp 低温ポリシリコン薄膜トランジスタのレーザアニーリング方法
JP2002261015A (ja) * 1997-12-17 2002-09-13 Matsushita Electric Ind Co Ltd 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
JP2001023899A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
JP2003086505A (ja) * 2000-08-25 2003-03-20 Fujitsu Ltd 半導体装置の製造方法及び半導体製造装置
JP2002359195A (ja) * 2001-06-01 2002-12-13 Fujitsu Ltd 半導体装置の製造方法
JP2003124136A (ja) * 2001-10-10 2003-04-25 Hitachi Ltd レーザアニール方法およびレーザアニール装置並びにｔｆｔ基板
JP2003209065A (ja) * 2001-11-09 2003-07-25 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置、半導体装置の生産システム並びに電子機器
JP2003179068A (ja) * 2001-12-12 2003-06-27 Hitachi Ltd 画像表示装置およびその製造方法
WO2003071344A1 (en) * 2002-02-25 2003-08-28 Orbotech Ltd. Method for manufacturing flat panel display substrates
JP2003309080A (ja) * 2002-04-17 2003-10-31 Sharp Corp アニール処理された基板表面を平滑化する方法及びレーザーアニール処理用マスク
JP2005064078A (ja) * 2003-06-18 2005-03-10 Advanced Lcd Technologies Development Center Co Ltd 半導体薄膜の結晶化方法並びに結晶化装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9296068B2 (en) 2004-03-26 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and laser irradiation apparatus
JP2006339630A (ja) * 2005-05-02 2006-12-14 Semiconductor Energy Lab Co Ltd レーザ照射装置、およびレーザ照射方法
US8395084B2 (en) 2005-05-02 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and laser irradiation method
JP2006332323A (ja) * 2005-05-26 2006-12-07 Hitachi Displays Ltd 画像表示装置とその製造方法
US7619251B2 (en) 2005-05-26 2009-11-17 Hitachi Displays, Ltd. Laser crystallization method suppressing propagation of cracks forming a display device
JP2006344844A (ja) * 2005-06-10 2006-12-21 Sony Corp レーザ処理装置
JP2005347764A (ja) * 2005-07-19 2005-12-15 Hitachi Ltd 画像表示装置の製造方法
JP2007036080A (ja) * 2005-07-29 2007-02-08 Mitsubishi Electric Corp レーザアニール装置
JP2010056433A (ja) * 2008-08-29 2010-03-11 Hitachi Displays Ltd 平面表示装置の製造方法
JP2011165717A (ja) * 2010-02-04 2011-08-25 Hitachi Displays Ltd 表示装置及び表示装置の製造方法
JP2012152822A (ja) * 2011-01-21 2012-08-16 Leister Technologies Ag 加工用レーザ光スポットの調整方法及びその装置
JP2013113969A (ja) * 2011-11-28 2013-06-10 Ntn Corp 欠陥修正装置
JP6079844B1 (ja) * 2015-09-07 2017-02-15 凸版印刷株式会社 フィルムへのレーザー加工方法
WO2017043030A1 (ja) * 2015-09-07 2017-03-16 凸版印刷株式会社 レーザー加工装置
JP2017052103A (ja) * 2015-09-07 2017-03-16 凸版印刷株式会社 フィルムへのレーザー加工方法
US10213974B2 (en) 2015-09-07 2019-02-26 Toppan Printing Co., Ltd. Laser processing apparatus
TWI688445B (zh) * 2015-09-07 2020-03-21 日商凸版印刷股份有限公司 對薄膜進行雷射加工之方法
WO2019031252A1 (ja) * 2017-08-10 2019-02-14 株式会社ブイ・テクノロジー レーザ照射装置、投影マスク、レーザ照射方法およびプログラム

Also Published As

Publication number Publication date
US7183148B2 (en) 2007-02-27
US20050070035A1 (en) 2005-03-31
TW200512708A (en) 2005-04-01
CN100552749C (zh) 2009-10-21
CN1601579A (zh) 2005-03-30
KR100692326B1 (ko) 2007-03-09
JP4413569B2 (ja) 2010-02-10
US20070131962A1 (en) 2007-06-14
TWI271690B (en) 2007-01-21
KR20050030532A (ko) 2005-03-30

Similar Documents

Publication Publication Date Title
JP4413569B2 (ja) 表示パネルの製造方法及び表示パネル
JP4474108B2 (ja) 表示装置とその製造方法および製造装置
JP4838982B2 (ja) レーザアニール方法およびレーザアニール装置
KR100863919B1 (ko) 빔 처리 방법, 레이저 조사 장치, 및 반도체 디바이스제조 방법
JP4567984B2 (ja) 平面表示装置の製造装置
KR100703111B1 (ko) 레이저 어닐링 방법 및 레이저 어닐링 장치
JP4674092B2 (ja) 表示装置の製造方法
JP2004103628A (ja) レーザアニール装置及びｔｆｔ基板のレーザアニール方法
JP2011165717A (ja) 表示装置及び表示装置の製造方法
US20090057764A1 (en) Thin film transistor and display apparatus
JP4212830B2 (ja) シリコン結晶化方法
JP4628879B2 (ja) 表示装置の製造方法
JP2005276996A (ja) 平面表示装置の製造方法
JP2004241421A (ja) 半導体膜の結晶化方法およびその装置
JP2008262994A (ja) 結晶化方法および結晶化装置
JP4335270B2 (ja) 半導体装置の作製方法
JP2008218893A (ja) レーザ光照方法および装置
JP2005183699A (ja) 半導体薄膜の結晶化方法、薄膜半導体装置、および表示装置
JP3999190B2 (ja) アクティブマトリクス表示装置の作製方法
JP2005175380A (ja) 半導体装置の製造方法、半導体装置および表示装置、半導体装置用基板及び表示装置用基板
JP2004303972A (ja) 半導体薄膜の結晶化装置及び方法、並びに薄膜トランジスタの製造方法
JP2009224373A (ja) 平面表示装置の製造方法
JP2001156296A (ja) アクティブマトリクス表示装置の駆動方法
JP2010113098A (ja) アクティブマトリクス型表示装置用基板、アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置用基板の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090914

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4413569

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees